JP4943588B2 - 表示駆動回路 - Google Patents
表示駆動回路 Download PDFInfo
- Publication number
- JP4943588B2 JP4943588B2 JP2001098053A JP2001098053A JP4943588B2 JP 4943588 B2 JP4943588 B2 JP 4943588B2 JP 2001098053 A JP2001098053 A JP 2001098053A JP 2001098053 A JP2001098053 A JP 2001098053A JP 4943588 B2 JP4943588 B2 JP 4943588B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- input
- write
- dcram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Computer Display Output (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、表示データをメモリに格納する表示駆動回路に関する。
【０００２】
【従来の技術】
図１７は、従来の表示駆動回路のブロック図である。ＣＣＢインターフェイス回路１０は、ＣＣＢアドレス一致の検出を行い、コントローラから転送されたシリアルデータを次段のシフトレジスタ１２に入力する。ＣＣＢインターフェイス回路１０の構成は、図２に示してある。シフトレジスタ１２は、コントローラから転送されたシリアルデータを一時的に保持する。このシフトレジスタ１２の構成は、図１８に示してある。データレジスタ１４は、一つのシリアルデータの転送が終了した時点で、シフトレジスタ１２に一時的に保持されているシリアルデータを改めて保持する。データレジスタ１４についても図１８に示してある。インストラクションデコーダ１６は、シリアルデータ入力時のＣＥ信号の立ち上り／立ち下り動作により、パルス信号を発生し、且つ、シリアルデータの内容に基づいて、各インストラクション信号を発生する。インストラクションデコーダ１６の構成は図１９に示してある。インクリメントデコーダ１８は、インストラクションデコーダ１６の各出力信号、及びシリアルデータの内容に基づいて、各データ書込みモードを設定し、その書込みモードに応じて各パルス信号を発生する。インクリメントデコーダ１８の構成は図２０に示してある。データ書き込み信号発生回路２０は、インクリメントデコーダ１８の各パルス信号により、データ書込みイネーブル信号を発生する。データ書込み信号発生回路２０の構成は、図２１に示してある。シリアルデータカウンタ２２は、シリアルデータの転送ビット数により、シリアルデータカウント信号を発生する。シリアルデータカウンタ２２の構成は、図２２に示してある。表示データ書き込み用アドレスカウンタ２４は、インクリメントデコーダ１８の各パルス信号により、ＤＣＲＡＭデータ書込み用アドレス、またはＡＤＲＡＭデータ書込み用アドレスを発生する。表示データ書き込み用アドレスカウンタ２４の構成は図２４に示してある。
【０００３】
書き込みデータ選択回路２６は、シリアルデータカウンタ２２のシリアルデータカウント信号により、ＤＣＲＡＭ２８、またはＡＤＲＡＭ３０に書込むデータを選択する。書き込みデータ選択回路２６の構成は図２５に示してある。
【０００４】
ＣＧＲＯＭ３２、ＣＧＲＡＭ３４にはキャラクタフォントデータが格納されており、このキャラクタフォントデータに対応する文字コードがＤＣＲＡＭ２８に格納される。このＤＣＲＡＭ２８の構成は図１０に示してある。また、キャラクタフォント表示以外の表示を行うための表示データはＡＤＲＡＭ３０に格納されている。ＡＤＲＡＭ３０の構成は図１１に示してある。そして、ＤＣＲＡＭ２８に格納しているキャラクタフォントの文字コードに基づいてＣＧＲＯＭ３２、ＣＧＲＡＭ３４からキャラクタフォントデータが発生する。
【０００５】
セグメントレジスタ３６は、ＣＧＲＯＭ３２、ＣＧＲＡＭ３４、ＡＤＲＡＭ３０のデータを特定のタイミングで順次保持する。セグメントドライバ３８は、セグメントレジスタ３６のデータに基づいてセグメント信号を発生し、表示器の分割電極にそのセグメント信号を入力する。コモンドライバ４０は、セグメント信号と同期を取り、表示器の共通電極に入力するコモン信号を発生する。また、タイミング信号発生回路４２は、各ブロックの動作、及び各ブロック間の同期を取るために必要なタイミング信号を発生する。さらに、表示データ読み取り用アドレスカウンタ４４は、タイミング信号発生回路４２からのタイミング信号に応じてＤＣＲＡＭ２８、ＡＤＲＡＭ３０の読み出しアドレスを指定する。
【０００６】
従来の表示駆動回路は、このような構成を有しており、これによってＤＣＲＡＭ２８へのデータ書込み、またはＡＤＲＡＭ３０へのデータ書込みを、以下に示す２つの方法にて行うことができる。
【０００７】
「ＤＣＲＡＭデータ書込み」（方法１：ノーマルモード）この方法１：ノーマルモードでは、ＤＣＲＡＭデータ書込みのインストラクションを実行する毎にＤＣＲＡＭアドレスを指定し、ＤＣＲＡＭデータ書込みを行う（図２６）。
【０００８】
（１）ＣＥ＝「Ｌ」の期間に本回路のＣＣＢアドレスが、クロック信号ＣＬに同期して、ＣＣＢインターフェイス回路１０に入力される。その直後、ＣＥ信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデータ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」へと変化し、クロック信号ＣＬが、クロック信号ＳＣＬとして、内部に入力される。
【０００９】
また、同時にデータ入力信号ＤＩも、データ入力信号ＳＤＩとして、内部に入力される（図２）。
【００１０】
（２）データ入力信号ＳＤＩは、クロック信号ＳＣＬに同期して、シフトレジスタ１２に入力され、Ｑ１２０〜Ｑ１４３データとして格納される。その後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ１２０〜Ｑ１４３データは、次段のデータレジスタ１４に入力され、Ｄ１２０〜Ｄ１４３データとして保持される。ところで、Ｄ１２０〜Ｄ１２７データ（Ｑ１２０〜Ｑ１２７データ）は、ＤＣＲＡＭデータＭＤａ、Ｄ１２８〜Ｄ１３３データ（Ｑ１２８〜Ｑ１３３データ）は、ＤＣＲＡＭアドレスＭＡｎ、Ｑ１３９データはインクリメントモード設定データ（ノーマルモードのＤＣＲＡＭデータ書込みであるため「０」が設定されている）、Ｑ１４０〜Ｑ１４３データはインストラクションデータ（ＤＣＲＡＭデータ書込みであるため「０，０，０，１」が設定されている）である（図１８）。
【００１１】
（３）ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、インストラクションデコーダ１６に入力されているシリアルデータ入力イネーブル信号ＤＩＥＮＢが「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発生する。また、インストラクションデコーダ１６に入力されているデータＱ１４０〜Ｑ１４３が「０，０，０，１」であるため、ＤＣＲＡＭデータ書込み開始パルス信号ＷＤＣＫも同時に発生する（図１９）。
【００１２】
（４）クロック信号ＳＣＬはシリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じて、シリアルデータカウンタデコーダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４（シリアルデータカウント１信号）の出力状態を図２３の様に設定する。尚、今回入力されたシリアルデータの転送ビット数は２４ビットであるため、Ｃ２４信号が「Ｈ」となる（図２２）。
【００１３】
（５）データＱ１３９＝「０」、ＤＣＲＡＭデータ書込み開始パルス信号ＷＤＣＫ、シリアルデータカウント１信号Ｃ０８、Ｃ１６、Ｃ２４は、インクリメントデコーダ１８に入力され、ＷＤＣＫ信号に同期してＤＱ４信号を「Ｌ」の状態に設定する。また、同時にＤＣＲＡＭデータ書込みノーマルパルス信号ＷＤＮＲＣＫが出力される（図２０）。
【００１４】
（６）ＤＣＲＡＭデータ書込みノーマルパルス信号ＷＤＮＲＣＫ、データＱ１２８〜Ｑ１３３（ＤＣＲＡＭアドレスＭＡｎ）は、表示データ書き込み用アドレスカウンタ２４に入力され、ＤＣＷＲＡ０〜ＤＣＷＲＡ５データとして保持される（図２４）。
【００１５】
（７）パルス信号ＬＣＫは、シリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じてシリアルデータカウンタレジスタ１Ｂの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４（シリアルデータカウント２信号）の出力状態を図２３の様に設定する。また、ＤＣＲＡＭデータ書込みノーマルパルス信号ＷＤＮＲＣＫはデータ書込み信号発生回路に入力され、タイミング信号ＣＰ１に同期してＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮを「Ｈ」にする（図２１）、（図２２）。
【００１６】
（８）レジスタデータＤ１２０〜Ｄ１４３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４は、書き込みデータ選択回路２６に入力され、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４の出力状態に応じて、レジスタデータＤ１２０〜Ｄ１４３の内、何れか８ビットのデータがデータＤＴ０〜ＤＴ７として出力される。尚、今回はＤＣ０２４信号が「Ｈ」であるため、データＤＴ０〜ＤＴ７には、レジスタデータＤ１２０〜Ｄ１２７が出力される（図２５）。
【００１７】
（９）ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮ、表示データ書き込み用アドレスカウンタ２４の出力データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡｎ）、書き込みデータ選択回路２６の出力データＤＴ０〜ＤＴ７（ＭＤａ）は、ＤＣＲＡＭ２８に入力される。その後、データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡｎ）は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＡＤＣＫ信号に同期して次段のラッチ回路に保持される。また、データＤＴ０〜ＤＴ７（ＭＤａ）は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＤＴ０〜ＤＣＤＴ７データライン上に出力される。さらに、ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮとタイミング信号ＣＰ４がＡＮＤ回路に入力され、ＤＣＲＡＭデータ書込み信号ＤＣＷＥを発生する。これにより、ＤＣＲＡＭ２８のアドレスＭＡｎにデータＭＤａが書込まれる（図１０）。
【００１８】
（１０）（１）〜（９）の動作を繰り返すことにより、ＤＣＲＡＭデータ書込みが行われる。
【００１９】
「方法２：ノーマルインクリメントモード」方法２のノーマルインクリメントモードでは、ＤＣＲＡＭデータ書込みのインストラクションを実行する毎に、ＤＣＲＡＭアドレスを自動的に「＋１」し、ＤＣＲＡＭデータ書込みを行う（図２７）。
【００２０】
（１）ＣＥ＝「Ｌ」の期間に本回路のＣＣＢアドレスが、クロック信号ＣＬに同期して、ＣＣＢインターフェイス回路１０に入力される。その直後、ＣＥ信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデータ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」へと変化し、クロック信号ＣＬが、クロック信号ＳＣＬとして、内部に入力される。
【００２１】
また、同時にデータ入力信号ＤＩも、データ入力信号ＳＤＩとして、内部に入力される（図２）。
【００２２】
（２）データ入力信号ＳＤＩは、クロック信号ＳＣＬに同期して、シフトレジスタ１２に入力され、Ｑ１２０〜Ｑ１４３データとして格納される。その後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ１２０〜Ｑ１４３データは、次段のデータレジスタ１４に入力され、Ｄ１２０〜Ｄ１４３データとして保持される。ところで、Ｄ１２０〜Ｄ１２７データ（Ｑ１２０〜Ｑ１２７データ）は、ＤＣＲＡＭデータＭＤａ、Ｄ１２８〜Ｄ１３３データ（Ｑ１２８〜Ｑ１３３データ）は、ＤＣＲＡＭアドレスＭＡｎ、Ｑ１３９データはインクリメントモード設定データ（ノーマルインクリメントモードのＤＣＲＡＭデータ書込みであるため「１」が設定されている）、Ｑ１４０〜Ｑ１４３データはインストラクションデータ（ＤＣＲＡＭデータ書込みであるため「０，０，０，１」が設定されている）である（図１８）。
【００２３】
（３）ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、インストラクションデコーダ１６に入力されているシリアルデータ入力イネーブル信号ＤＩＥＮＢが「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発生する。また、インストラクションデコーダ１６に入力されているデータＱ１４０〜Ｑ１４３が「０，０，０，１」であるため、ＤＣＲＡＭデータ書込み開始パルス信号ＷＤＣＫも同時に発生する（図１９）。
【００２４】
（４）クロック信号ＳＣＬはシリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じて、シリアルデータカウンタデコーダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４（シリアルデータカウント１信号）の出力状態を図２３の様に設定する。尚、今回入力されたシリアルデータの転送ビット数は２４ビットであるため、Ｃ２４信号が「Ｈ」となる（図２２）。
【００２５】
（５）データＱ１３９＝「１」、ＤＣＲＡＭデータ書込み開始パルス信号ＷＤＣＫ、シリアルデータカウント１信号Ｃ０８、Ｃ１６、Ｃ２４は、インクリメントデコーダ１８に入力され、ＷＤＣＫ信号に同期してＤＱ４信号を「Ｈ」の状態に設定する。また、同時にＤＣＲＡＭデータ書込みノーマルパルス信号ＷＤＮＲＣＫが出力される（図２０）。
【００２６】
（６）ＤＣＲＡＭデータ書込みノーマルパルス信号ＷＤＮＲＣＫ、データＱ１２８〜Ｑ１３３（ＤＣＲＡＭアドレスＭＡｎ）は、表示データ書き込み用アドレスカウンタ２４に入力され、ＤＣＷＲＡ０〜ＤＣＷＲＡ５データとして保持される（図２４）。
【００２７】
（７）パルス信号ＬＣＫは、シリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じてシリアルデータカウンタレジスタ１Ｂの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４（シリアルデータカウント２信号）の出力状態を図２３の様に設定する。また、ＤＣＲＡＭデータ書込みノーマルパルス信号ＷＤＮＲＣＫはデータ書込み信号発生回路に入力され、タイミング信号ＣＰ１に同期してＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮを「Ｈ」にする（図２１）、（図２２）。
【００２８】
（８）レジスタデータＤ１２０〜Ｄ１４３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４は、書き込みデータ選択回路２６に入力され、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４の出力状態に応じて、レジスタデータＤ１２０〜Ｄ１４３の内、何れか８ビットのデータがデータＤＴ０〜ＤＴ７として出力される。尚、今回はＤＣ０２４信号が「Ｈ」であるため、データＤＴ０〜ＤＴ７には、レジスタデータＤ１２０〜Ｄ１２７（ＭＤａ）が出力される（図２５）。
【００２９】
（９）ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮ、表示データ書き込み用アドレスカウンタ２４の出力データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡｎ）、書き込みデータ選択回路２６の出力データＤＴ０〜ＤＴ７（ＭＤａ）は、ＤＣＲＡＭ２８に入力される。その後、データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡｎ）は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＡＤＣＫ信号に同期して次段のラッチ回路に保持される。また、データＤＴ０〜ＤＴ７（ＭＤａ）は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＤＴ０〜ＤＣＤＴ７データライン上に出力される。さらに、ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮとタイミング信号ＣＰ４はＡＮＤ回路に入力され、ＤＣＲＡＭデータ書込み信号ＤＣＷＥを発生する。これにより、ＤＣＲＡＭ２８のアドレスＭＡｎにデータＭＤａが書込まれる（図１０）。
【００３０】
（１０）（１）〜（９）のＤＣＲＡＭデータ書込み動作が終了すると、再び、ＣＥ＝「Ｌ」の期間に本回路のＣＣＢアドレスが、クロック信号ＣＬに同期して、ＣＣＢインターフェイス回路１０に入力される。その直後、ＣＥ信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデータ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」へと変化し、クロック信号ＣＬが、クロック信号ＳＣＬとして、内部に入力される。また、同時にデータ入力信号ＤＩも、データ入力信号ＳＤＩとして、内部に入力される（図２）。
【００３１】
（１１）データ入力信号ＳＤＩは、クロック信号ＳＣＬに同期して、シフトレジスタ１２に入力され、Ｑ１３６〜Ｑ１４３データとして格納される。その後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ１３６〜Ｑ１４３データは、次段のデータレジスタ１４に入力され、Ｄ１３６〜Ｄ１４３データとして保持される。ところで、Ｄ１３６〜Ｄ１４３データ（Ｑ１３６〜Ｑ１４３データ）は、ＤＣＲＡＭデータＭＤｂである（図１８）。
【００３２】
（１２）シリアルデータ入力イネーブル信号ＤＩＥＮＢ信号は、インストラクションデコーダ１６にも入力されており、図２７の様に「Ｌ」から「Ｈ」へと変化すると、パルス信号ＩＭＣＫが発生する（図１９）。
【００３３】
（１３）パルス信号ＩＭＣＫは、インクリメントデコーダ１８に入力され、ＤＱ４信号が「Ｈ」であるため、ＤＱ５信号が「Ｈ」に設定される（図２０）。
【００３４】
（１４）ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、インストラクションデコーダ１６に入力されているシリアルデータ入力イネーブル信号ＤＩＥＮＢが「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発生する（図１９）。
【００３５】
（１５）クロック信号ＳＣＬはシリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じて、シリアルデータカウンタデコーダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４（シリアルデータカウント１信号）の出力状態を図２３の様に設定する。尚、今回入力されたシリアルデータの転送ビット数は８ビットであるため、Ｃ０８信号が「Ｈ」となる（図２２）。
【００３６】
（１６）パルス信号ＬＣＫ、シリアルデータカウント１信号Ｃ０８、Ｃ１６、Ｃ２４は、インクリメントデコーダ１８に入力され、ＤＱ５信号が「Ｈ」、Ｃ０８信号が「Ｈ」であるため、ＤＣＲＡＭデータ書込みノーマルインクリメントパルス信号ＷＤＮＩＭＣＫが出力される（図２０）。
【００３７】
（１７）ＤＣＲＡＭデータ書込みノーマルインクリメントパルス信号ＷＤＮＩＭＣＫは、表示データ書き込み用アドレスカウンタ２４に入力され、ＤＣＷＲＡ０〜ＤＣＷＲＡ５データ（ＭＡｎ）を「＋１」する（図２４）。
【００３８】
（１８）パルス信号ＬＣＫは、シリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じてシリアルデータカウンタレジスタ１Ｂの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４（シリアルデータカウント２信号）の出力状態を図２３の様に設定する。また、ＤＣＲＡＭデータ書込みノーマルインクリメントパルス信号ＷＤＮＩＭＣＫはデータ書込み信号発生回路に入力され、タイミング信号ＣＰ１に同期してＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮを「Ｈ」にする（図２１）、（図２２）。
【００３９】
（１９）レジスタデータＤ１２０〜Ｄ１４３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４は、書き込みデータ選択回路２６に入力され、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４の出力状態に応じて、レジスタデータＤ１２０〜Ｄ１４３の内、何れか８ビットのデータがデータＤＴ０〜ＤＴ７として出力される。尚、今回はＤＣ００８信号が「Ｈ」であるため、データＤＴ０〜ＤＴ７には、レジスタデータＤ１３６〜Ｄ１４３（ＭＤｂ）が出力される（図２５）。
【００４０】
（２０）ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮ、表示データ書き込み用アドレスカウンタ２４の出力データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡｎ＋１）、書き込みデータ選択回路２６の出力データＤＴ０〜ＤＴ７（ＭＤｂ）は、ＤＣＲＡＭ２８に入力される。
【００４１】
その後、データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡｎ＋１）は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＡＤＣＫ信号に同期して次段のラッチ回路に保持される。
【００４２】
また、データＤＴ０〜ＤＴ７（ＭＤｂ）は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＤＴ０〜ＤＣＤＴ７データライン上に出力される。さらに、ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮとタイミング信号ＣＰ４はＡＮＤ回路に入力され、ＤＣＲＡＭデータ書込み信号ＤＣＷＥを発生する。これにより、ＤＣＲＡＭ２８のアドレスＭＡｎ＋１にデータＭＤｂが書込まれる（１０）。
【００４３】
（２１）（１０）〜（２０）の動作をｍ回繰り返すことにより、ＤＣＲＡＭデータ書込みが行われる。尚、このノーマルインクリメントモードによるＤＣＲＡＭデータ書込み動作の終了は、（２２）以降の動作にて行われる。
【００４４】
（２２）ＣＥ＝「Ｌ」の期間に本回路のＣＣＢアドレスが、クロック信号ＣＬに同期して、ＣＣＢインターフェイス回路１０に入力される。その直後、ＣＥ信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデータ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」へと変化し、クロック信号ＣＬが、クロック信号ＳＣＬとして、内部に入力される。また、同時にデータ入力信号ＤＩも、データ入力信号ＳＤＩとして、内部に入力される（図２）。
【００４５】
（２３）データ入力信号ＳＤＩは、クロック信号ＳＣＬに同期して、シフトレジスタ１２に入力され、Ｑ１２８〜Ｑ１４３データとして格納される。その後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ１２８〜Ｑ１４３データは、次段のデータレジスタ１４に入力され、Ｄ１２８〜Ｄ１４３データとして保持される。ところで、Ｄ１２８〜Ｄ１３５データ（Ｑ１２８〜Ｑ１３５データ）は、ＤＣＲＡＭデータＭＤｚ、Ｑ１３９データはインクリメントモード設定データ（ノーマルインクリメントモードのＤＣＲＡＭデータ書込み終了となるため「０」が設定されている）、Ｑ１４０〜Ｑ１４３データはインストラクションデータ（ＤＣＲＡＭデータ書込みであるため「０，０，０，１」が設定されている）である（図１８）。
【００４６】
（２４）シリアルデータ入力イネーブル信号ＤＩＥＮＢ信号は、インストラクションデコーダ１６にも入力されており、図２７の様に「Ｌ」から「Ｈ」へと変化すると、パルス信号ＩＭＣＫが発生する（図１９）。
【００４７】
（２５）パルス信号ＩＭＣＫは、インクリメントデコーダ１８に入力され、ＤＱ４信号が「Ｈ」であるため、ＤＱ５信号が「Ｈ」に設定される（図２０）。
【００４８】
（２６）ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、インストラクションデコーダ１６に入力されているシリアルデータ入力イネーブル信号ＤＩＥＮＢが「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発生する。また、インストラクションデコーダ１６に入力されているデータＱ１４０〜Ｑ１４３が「０，０，０，１」であるため、ＤＣＲＡＭデータ書込み開始パルス信号ＷＤＣＫも同時に発生する（図１９）。
【００４９】
（２７）クロック信号ＳＣＬはシリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じて、シリアルデータカウンタデコーダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４（シリアルデータカウント１信号）の出力状態を図２３の様に設定する。尚、今回入力されたシリアルデータの転送ビット数は１６ビットであるため、Ｃ１６信号が「Ｈ」となる（図２２）。
【００５０】
（２８）データＱ１３９＝「０」、ＤＣＲＡＭデータ書込み開始パルス信号ＷＤＣＫ、シリアルデータカウント１信号Ｃ０８、Ｃ１６、Ｃ２４は、インクリメントデコーダ１８に入力され、ＷＤＣＫ信号に同期してＤＱ４信号を「Ｌ」の状態に設定する。また、同時に、ＤＱ５信号が「Ｈ」、Ｃ１６信号が「Ｈ」であるためＤＣＲＡＭデータ書込みノーマルインクリメントパルス信号ＷＤＮＩＭＣＫが出力される（図２０）。
【００５１】
（２９）ＤＣＲＡＭデータ書込みノーマルインクリメントパルス信号ＷＤＮＩＭＣＫは、表示データ書き込み用アドレスカウンタ２４に入力され、ＤＣＷＲＡ０〜ＤＣＷＲＡ５データ（ＭＡｎ＋ｍ）を「＋１」する（図２４）。
【００５２】
（３０）パルス信号ＬＣＫは、シリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じてシリアルデータカウンタレジスタ１Ｂの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４（シリアルデータカウント２信号）の出力状態を図２３の様に設定する。また、ＤＣＲＡＭデータ書込みノーマルインクリメントパルス信号ＷＤＮＩＭＣＫはデータ書込み信号発生回路に入力され、タイミング信号ＣＰ１に同期してＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮを「Ｈ」にする（図２１）、（図２２）。
【００５３】
（３１）レジスタデータＤ１２０〜Ｄ１４３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４は、書き込みデータ選択回路２６に入力され、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４の出力状態に応じて、レジスタデータＤ１２０〜Ｄ１４３の内、何れか８ビットのデータがデータＤＴ０〜ＤＴ７として出力される。尚、今回はＤＣ０１６信号が「Ｈ」であるため、データＤＴ０〜ＤＴ７には、レジスタデータＤ１２８〜Ｄ１３５（ＭＤｚ）が出力される（図２５）。
【００５４】
（３２）ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮ、表示データ書き込み用アドレスカウンタ２４の出力データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡｎ＋ｍ＋１）、書き込みデータ選択回路２６の出力データＤＴ０〜ＤＴ７（ＭＤｚ）は、ＤＣＲＡＭ２８に入力される。
【００５５】
その後、データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡｎ＋ｍ＋１）は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＡＤＣＫ信号に同期して次段のラッチ回路に保持される。
【００５６】
また、データＤＴ０〜ＤＴ７（ＭＤｚ）は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＤＴ０〜ＤＣＤＴ７データライン上に出力される。さらに、ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮとタイミング信号ＣＰ４はＡＮＤ回路に入力され、ＤＣＲＡＭデータ書込み信号ＤＣＷＥを発生する。これにより、ＤＣＲＡＭ２８のアドレスＭＡｎ＋ｍ＋１にデータＭＤｚが書込まれる（図１０）。
【００５７】
「ＡＤＲＡＭデータ書込み」（方法１：ノーマルモード）ＡＤＲＡＭデータ書き込みについての方法１：ノーマルモードでは、ＡＤＲＡＭデータ書込みのインストラクションを実行する毎にＡＤＲＡＭアドレスを指定し、ＡＤＲＡＭデータ書込みを行う（図２８）。
【００５８】
（１）ＣＥ＝「Ｌ」の期間に本回路のＣＣＢアドレスが、クロック信号ＣＬに同期して、ＣＣＢインターフェイス回路１０に入力される。その直後、ＣＥ信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデータ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」へと変化し、クロック信号ＣＬが、クロック信号ＳＣＬとして、内部に入力される。
【００５９】
また、同時にデータ入力信号ＤＩも、データ入力信号ＳＤＩとして、内部に入力される（図２）。
【００６０】
（２）データ入力信号ＳＤＩは、クロック信号ＳＣＬに同期して、シフトレジスタ１２に入力され、Ｑ１２０〜Ｑ１４３データとして格納される。その後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ１２０〜Ｑ１４３データは、次段のデータレジスタ１４に入力され、Ｄ１２０〜Ｄ１４３データとして保持される。ところで、Ｄ１２０〜Ｄ１２４データ（Ｑ１２０〜Ｑ１２４データ）は、ＡＤＲＡＭデータＡＤａ、Ｄ１２８〜Ｄ１３１データ（Ｑ１２８〜Ｑ１３１データ）は、ＡＤＲＡＭアドレスＡＡｎ、Ｑ１３９データはインクリメントモード設定データ（ノーマルモードのＡＤＲＡＭデータ書込みであるため「０」が設定されている）、Ｑ１４０〜Ｑ１４３データはインストラクションデータ（ＡＤＲＡＭデータ書込みであるため「０，０，１，０」が設定されている）である（図１８）。
【００６１】
（３）ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、インストラクションデコーダ１６に入力されているシリアルデータ入力イネーブル信号ＤＩＥＮＢが「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発生する。また、インストラクションデコーダ１６に入力されているデータＱ１４０〜Ｑ１４３が「０，０，１，０」であるため、ＡＤＲＡＭデータ書込み開始パルス信号ＷＡＣＫも同時に発生する（１９）。
【００６２】
（４）クロック信号ＳＣＬはシリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じて、シリアルデータカウンタデコーダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４（シリアルデータカウント１信号）の出力状態を図２３の様に設定する。尚、今回入力されたシリアルデータの転送ビット数は２４ビットであるため、Ｃ２４信号が「Ｈ」となる（図２２）。
【００６３】
（５）データＱ１３９＝「０」、ＡＤＲＡＭデータ書込み開始パルス信号ＷＡＣＫ、シリアルデータカウント１信号Ｃ０８、Ｃ１６、Ｃ２４は、インクリメントデコーダ１８に入力され、ＷＡＣＫ信号に同期してＡＱ４信号を「Ｌ」の状態に設定する。また、同時にＡＤＲＡＭデータ書込みノーマルパルス信号ＷＡＮＲＣＫが出力される（図２０）。
【００６４】
（６）ＡＤＲＡＭデータ書込みノーマルパルス信号ＷＡＮＲＣＫ、データＱ１２８〜Ｑ１３１（ＡＤＲＡＭアドレスＡＡｎ）は、表示データ書き込み用アドレスカウンタ２４に入力され、ＡＤＷＲＡ０〜ＡＤＷＲＡ３データとして保持される（図２４）。
【００６５】
（７）パルス信号ＬＣＫは、シリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じてシリアルデータカウンタレジスタ１Ｂの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４（シリアルデータカウント２信号）の出力状態を図２３の様に設定する。また、ＡＤＲＡＭデータ書込みノーマルパルス信号ＷＡＮＲＣＫはデータ書込み信号発生回路に入力され、タイミング信号ＣＰ１に同期してＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮを「Ｈ」にする（図２１）、（図２２）。
【００６６】
（８）レジスタデータＤ１２０〜Ｄ１４３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４は、書き込みデータ選択回路２６に入力され、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４の出力状態に応じて、レジスタデータＤ１２０〜Ｄ１４３の内、何れか５ビットのデータがデータＤＴ０〜ＤＴ４として出力される。尚、今回はＤＣ０２４信号が「Ｈ」であるため、データＤＴ０〜ＤＴ４には、レジスタデータＤ１２０〜Ｄ１２４が出力される（図２５）。
【００６７】
（９）ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮ、表示データ書き込み用アドレスカウンタ２４の出力データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡｎ）、書き込みデータ選択回路２６の出力データＤＴ０〜ＤＴ４（ＡＤａ）は、ＡＤＲＡＭ３０に入力される。その後、データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡｎ）は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＡＤＣＫ信号に同期して次段のラッチ回路に保持される。また、データＤＴ０〜ＤＴ４（ＡＤａ）は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＤＴ０〜ＡＤＤＴ４データライン上に出力される。さらに、ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮとタイミング信号ＣＰ２がＡＮＤ回路に入力され、ＡＤＲＡＭデータ書込み信号ＡＤＷＥを発生する。これにより、ＡＤＲＡＭ３０のアドレスＡＡｎにデータＡＤａが書込まれる（図１１）。
【００６８】
（１０）（１）〜（９）の動作を繰り返すことにより、ＡＤＲＡＭデータ書込みが行われる。
【００６９】
（方法２：ノーマルインクリメントモード）方法２：ノーマルインクリメントモードでは、ＡＤＲＡＭデータ書込みのインストラクションを実行する毎に、ＡＤＲＡＭアドレスを自動的に「＋１」し、ＡＤＲＡＭデータ書込みを行う（図２９）。
【００７０】
（１）ＣＥ＝「Ｌ」の期間に本回路のＣＣＢアドレスが、クロック信号ＣＬに同期して、ＣＣＢインターフェイス回路１０に入力される。その直後、ＣＥ信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデータ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」へと変化し、クロック信号ＣＬが、クロック信号ＳＣＬとして、内部に入力される。また、同時にデータ入力信号ＤＩも、データ入力信号ＳＤＩとして、内部に入力される（図２）。
【００７１】
（２）データ入力信号ＳＤＩは、クロック信号ＳＣＬに同期して、シフトレジスタ１２に入力され、Ｑ１２０〜Ｑ１４３データとして格納される。その後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ１２０〜Ｑ１４３データは、次段のデータレジスタ１４に入力され、Ｄ１２０〜Ｄ１４３データとして保持される。ところで、Ｄ１２０〜Ｄ１２４データ（Ｑ１２０〜Ｑ１２４データ）は、ＡＤＲＡＭデータＡＤａ、Ｄ１２８〜Ｄ１３１データ（Ｑ１２８〜Ｑ１３１データ）は、ＡＤＲＡＭアドレスＡＡｎ、Ｑ１３９データはインクリメントモード設定データ（ノーマルインクリメントモードのＡＤＲＡＭデータ書込みであるため「１」が設定されている）、Ｑ１４０〜Ｑ１４３データはインストラクションデータ（ＡＤＲＡＭデータ書込みであるため「０，０，１，０」が設定されている）である（図１８）。
【００７２】
（３）ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、インストラクションデコーダ１６に入力されているシリアルデータ入力イネーブル信号ＤＩＥＮＢが「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発生する。また、インストラクションデコーダ１６に入力されているデータＱ１４０〜Ｑ１４３が「０，０，１，０」であるため、ＡＤＲＡＭデータ書込み開始パルス信号ＷＡＣＫも同時に発生する（図１９）。
【００７３】
（４）クロック信号ＳＣＬはシリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じて、シリアルデータカウンタデコーダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４（シリアルデータカウント１信号）の出力状態を図２３の様に設定する。尚、今回入力されたシリアルデータの転送ビット数は２４ビットであるため、Ｃ２４信号が「Ｈ」となる（図２２）。
【００７４】
（５）データＱ１３９＝「１」、ＡＤＲＡＭデータ書込み開始パルス信号ＷＡＣＫ、シリアルデータカウント１信号Ｃ０８、Ｃ１６、Ｃ２４は、インクリメントデコーダ１８に入力され、ＷＡＣＫ信号に同期してＡＱ４信号を「Ｈ」の状態に設定する。また、同時にＡＤＲＡＭデータ書込みノーマルパルス信号ＷＡＮＲＣＫが出力される（図２０）。
【００７５】
（６）ＡＤＲＡＭデータ書込みノーマルパルス信号ＷＡＮＲＣＫ、データＱ１２８〜Ｑ１３１（ＡＤＲＡＭアドレスＡＡｎ）は、表示データ書き込み用アドレスカウンタ２４に入力され、ＡＤＷＲＡ０〜ＡＤＷＲＡ３データとして保持される（図２４）。
【００７６】
（７）パルス信号ＬＣＫは、シリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じてシリアルデータカウンタレジスタ１Ｂの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４（シリアルデータカウント２信号）の出力状態を図２３の様に設定する。また、ＡＤＲＡＭデータ書込みノーマルパルス信号ＷＡＮＲＣＫはデータ書込み信号発生回路に入力され、タイミング信号ＣＰ１に同期してＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮを「Ｈ」にする（図２１）、（図２２） 。
【００７７】
（８）レジスタデータＤ１２０〜Ｄ１４３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４は、書き込みデータ選択回路２６に入力され、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４の出力状態に応じて、レジスタデータＤ１２０〜Ｄ１４３の内、何れか５ビットのデータがデータＤＴ０〜ＤＴ４として出力される。尚、今回はＤＣ０２４信号が「Ｈ」であるため、データＤＴ０〜ＤＴ４には、レジスタデータＤ１２０〜Ｄ１２４（ＡＤａ）が出力される（図２５）。
【００７８】
（９）ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮ、表示データ書き込み用アドレスカウンタ２４の出力データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡｎ）、書き込みデータ選択回路２６の出力データＤＴ０〜ＤＴ４（ＡＤａ）は、ＡＤＲＡＭ３０に入力される。その後、データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡｎ）は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＡＤＣＫ信号に同期して次段のラッチ回路に保持される。また、データＤＴ０〜ＤＴ４（ＡＤａ）は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＤＴ０〜ＡＤＤＴ４データライン上に出力される。さらに、ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮとタイミング信号ＣＰ２はＡＮＤ回路に入力され、ＡＤＲＡＭデータ書込み信号ＡＤＷＥを発生する。これにより、ＡＤＲＡＭ３０のアドレスＡＡｎにデータＡＤａが書込まれる（図１１）。
【００７９】
（１０）（１）〜（９）のＡＤＲＡＭデータ書込み動作が終了すると、再び、ＣＥ＝「Ｌ」の期間に本回路のＣＣＢアドレスが、クロック信号ＣＬに同期して、ＣＣＢインターフェイス回路１０に入力される。その直後、ＣＥ信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデータ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」へと変化し、クロック信号ＣＬが、クロック信号ＳＣＬとして、内部に入力される。また、同時にデータ入力信号ＤＩも、データ入力信号ＳＤＩとして、内部に入力される（図２）。
【００８０】
（１１）データ入力信号ＳＤＩは、クロック信号ＳＣＬに同期して、シフトレジスタ１２に入力され、Ｑ１３６〜Ｑ１４３データとして格納される。その後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ１３６〜Ｑ１４３データは、次段のデータレジスタ１４に入力され、Ｄ１３６〜Ｄ１４３データとして保持される。ところで、Ｄ１３６〜Ｄ１４０データ（Ｑ１３６〜Ｑ１４０データ）は、ＡＤＲＡＭデータＡＤｂである（図１８）。
【００８１】
（１２）シリアルデータ入力イネーブル信号ＤＩＥＮＢ信号は、インストラクションデコーダ１６にも入力されており、図２９の様に「Ｌ」から「Ｈ」へと変化すると、パルス信号ＩＭＣＫが発生する（図１９）。
【００８２】
（１３）パルス信号ＩＭＣＫは、インクリメントデコーダ１８に入力され、ＡＱ４信号が「Ｈ」であるため、ＡＱ５信号が「Ｈ」に設定される（図２０）。
【００８３】
（１４）ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、インストラクションデコーダ１６に入力されているシリアルデータ入力イネーブル信号ＤＩＥＮＢが「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発生する（図１９）。
【００８４】
（１５）クロック信号ＳＣＬはシリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じて、シリアルデータカウンタデコーダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４（シリアルデータカウント１信号）の出力状態を図２３の様に設定する。尚、今回入力されたシリアルデータの転送ビット数は８ビットであるため、Ｃ０８信号が「Ｈ」となる（図２２）。
【００８５】
（１６）パルス信号ＬＣＫ、シリアルデータカウント１信号Ｃ０８、Ｃ１６、Ｃ２４は、インクリメントデコーダ１８に入力され、ＡＱ５信号が「Ｈ」、Ｃ０８信号が「Ｈ」であるため、ＡＤＲＡＭデータ書込みノーマルインクリメントパルス信号ＷＡＮＩＭＣＫが出力される（図２０）。
【００８６】
（１７）ＡＤＲＡＭデータ書込みノーマルインクリメントパルス信号ＷＡＮＩＭＣＫは、表示データ書き込み用アドレスカウンタ２４に入力され、ＡＤＷＲＡ０〜ＡＤＷＲＡ３データ（Ａｎ）を「＋１」する（図２４）。
【００８７】
（１８）パルス信号ＬＣＫは、シリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じてシリアルデータカウンタレジスタ１Ｂの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４（シリアルデータカウント２信号）の出力状態を図２３の様に設定する。また、ＡＤＲＡＭデータ書込みノーマルインクリメントパルス信号ＷＡＮＩＭＣＫはデータ書込み信号発生回路に入力され、タイミング信号ＣＰ１に同期してＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮを「Ｈ」にする（図２１）、（図２２）。
【００８８】
（１９）レジスタデータＤ１２０〜Ｄ１４３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４は、書き込みデータ選択回路２６に入力され、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４の出力状態に応じて、レジスタデータＤ１２０〜Ｄ１４３の内、何れか５ビットのデータがデータＤＴ０〜ＤＴ４として出力される。尚、今回はＤＣ００８信号が「Ｈ」であるため、データＤＴ０〜ＤＴ４には、レジスタデータＤ１３６〜Ｄ１４０（ＡＤｂ）が出力される（図２５）。
【００８９】
（２０）ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮ、表示データ書き込み用アドレスカウンタ２４の出力データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡｎ＋１）、書き込みデータ選択回路２６の出力データＤＴ０〜ＤＴ４（ＡＤｂ）は、ＡＤＲＡＭ３０に入力される。
【００９０】
その後、データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡｎ＋１）は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＡＤＣＫ信号に同期して次段のラッチ回路に保持される。また、データＤＴ０〜ＤＴ４（ＡＤｂ）は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＤＴ０〜ＡＤＤＴ４データライン上に出力される。さらに、ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮとタイミング信号ＣＰ２はＡＮＤ回路に入力され、ＡＤＲＡＭデータ書込み信号ＡＤＷＥを発生する。これにより、ＡＤＲＡＭ３０のアドレスＡＡｎ＋１にデータＡＤｂが書込まれる（図１１）。
【００９１】
（２１）（１０）〜（２０）の動作をｍ回繰り返すことにより、ＡＤＲＡＭデータ書込みが行われる。尚、このノーマルインクリメントモードによるＡＤＲＡＭデータ書込み動作の終了は、（２２）以降の動作にて行われる。
【００９２】
（２２）ＣＥ＝「Ｌ」の期間に本回路のＣＣＢアドレスが、クロック信号ＣＬに同期して、ＣＣＢインターフェイス回路１０に入力される。その直後、ＣＥ信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデータ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」へと変化し、クロック信号ＣＬが、クロック信号ＳＣＬとして、内部に入力される。
【００９３】
また、同時にデータ入力信号ＤＩも、データ入力信号ＳＤＩとして、内部に入力される（図２）。
【００９４】
（２３）データ入力信号ＳＤＩは、クロック信号ＳＣＬに同期して、シフトレジスタ１２に入力され、Ｑ１２８〜Ｑ１４３データとして格納される。その後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ１２８〜Ｑ１４３データは、次段のデータレジスタ１４に入力され、Ｄ１２８〜Ｄ１４３データとして保持される。ところで、Ｄ１２８〜Ｄ１３２データ（Ｑ１２８〜Ｑ１３２データ）は、ＡＤＲＡＭデータＡＤｚ、Ｑ１３９データはインクリメントモード設定データ（ノーマルインクリメントモードのＡＤＲＡＭデータ書込み終了となるため「０」が設定されている）、Ｑ１４０〜Ｑ１４３データはインストラクションデータ（ＡＤＲＡＭデータ書込みであるため「０，０，１，０」が設定されている）である（図１８）。
【００９５】
（２４）シリアルデータ入力イネーブル信号ＤＩＥＮＢ信号は、インストラクションデコーダ１６にも入力されており、図２９の様に「Ｌ」から「Ｈ」へと変化すると、パルス信号ＩＭＣＫが発生する（図１９）。
【００９６】
（２５）パルス信号ＩＭＣＫは、インクリメントデコーダ１８に入力され、ＡＱ４信号が「Ｈ」であるため、ＡＱ５信号が「Ｈ」に設定される（図２０）。
【００９７】
（２６）ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、インストラクションデコーダ１６に入力されているシリアルデータ入力イネーブル信号ＤＩＥＮＢが「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発生する。また、インストラクションデコーダ１６に入力されているデータＱ１４０〜Ｑ１４３が「０，０，１，０」であるため、ＡＤＲＡＭデータ書込み開始パルス信号ＷＡＣＫも同時に発生する（図１９）。
【００９８】
（２７）クロック信号ＳＣＬはシリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じて、シリアルデータカウンタデコーダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４（シリアルデータカウント１信号）の出力状態を図２３の様に設定する。尚、今回入力されたシリアルデータの転送ビット数は１６ビットであるため、Ｃ１６信号が「Ｈ」となる（図２２）。
【００９９】
（２８）データＱ１３９＝「０」、ＡＤＲＡＭデータ書込み開始パルス信号ＷＡＣＫ、シリアルデータカウント１信号Ｃ０８、Ｃ１６、Ｃ２４は、インクリメントデコーダ１８に入力され、ＷＡＣＫ信号に同期してＡＱ４信号を「Ｌ」の状態に設定する。また、同時に、ＡＱ５信号が「Ｈ」、Ｃ１６信号が「Ｈ」であるためＡＤＲＡＭデータ書込みノーマルインクリメントパルス信号ＷＡＮＩＭＣＫが出力される（図２０）。
【０１００】
（２９）ＡＤＲＡＭデータ書込みノーマルインクリメントパルス信号ＷＡＮＩＭＣＫは、表示データ書き込み用アドレスカウンタ２４に入力され、ＡＤＷＲＡ０〜ＡＤＷＲＡ３データ（ＡＡｎ＋ｍ）を「＋１」する（図２４）。
【０１０１】
（３０）パルス信号ＬＣＫは、シリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じてシリアルデータカウンタレジスタ１Ｂの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４（シリアルデータカウント２信号）の出力状態を図２３の様に設定する。また、ＡＤＲＡＭデータ書込みノーマルインクリメントパルス信号ＷＡＮＩＭＣＫはデータ書込み信号発生回路に入力され、タイミング信号ＣＰ１に同期してＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮを「Ｈ」にする（図２１）、（図２２）。
【０１０２】
（３１）レジスタデータＤ１２０〜Ｄ１４３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４は、書き込みデータ選択回路２６に入力され、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４の出力状態に応じて、レジスタデータＤ１２０〜Ｄ１４３の内、何れか５ビットのデータがデータＤＴ０〜ＤＴ４として出力される。尚、今回はＤＣ０１６信号が「Ｈ」であるため、データＤＴ０〜ＤＴ４には、レジスタデータＤ１２８〜Ｄ１３２（ＡＤｚ）が出力される（図２５）。
【０１０３】
（３２）ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮ、表示データ書き込み用アドレスカウンタ２４の出力データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡｎ＋ｍ＋１）、書き込みデータ選択回路２６の出力データＤＴ０〜ＤＴ４（ＡＤｚ）は、ＡＤＲＡＭ３０に入力される。
【０１０４】
その後、データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡｎ＋ｍ＋１）は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＡＤＣＫ信号に同期して次段のラッチ回路に保持される。
【０１０５】
また、データＤＴ０〜ＤＴ４（ＡＤｚ）は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＤＴ０〜ＡＤＤＴ４データライン上に出力される。さらに、ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮとタイミング信号ＣＰ２はＡＮＤ回路に入力され、ＡＤＲＡＭデータ書込み信号ＡＤＷＥを発生する。これにより、ＡＤＲＡＭ３０のアドレスＡＡｎ＋ｍ＋１にデータＡＤｚが書込まれる（図１１）。
【０１０６】
以上の通り、ＤＣＲＡＭデータ書込み、ＡＤＲＡＭデータ書込みを実行する場合は、上述の２つの方法（ノーマルモード、ノーマルインクリメントモード）にて実行することができる。特に、ノーマルインクリメントモードによるＤＣＲＡＭデータ書込み、ＡＤＲＡＭデータ書込みは、初回のシリアルデータ転送以外、ＤＣＲＡＭアドレス、ＡＤＲＡＭアドレスのシリアルデータ転送が不要であるため、シリアルデータの転送ビット数を大幅に削減でき、マイコンのデータ処理負担を軽減するには、大変有効な方法である。
【０１０７】
【発明が解決しようとする課題】
しかし、上述のデータ書込み方法は、１桁分のＤＣＲＡＭデータ（８ビット）、１桁分のＡＤＲＡＭデータ（５ビット）を書込む毎に、ＣＥ信号を「Ｌ」、「Ｈ」に設定する必要があるため、ＤＣＲＡＭデータ書込み、ＡＤＲＡＭデータ書込みが頻繁に行われる場合（表示が多彩に変化する場合等）には、ＣＥ信号を制御しているマイコンの出力ポートの状態設定が頻繁に必要となり、マイコンの出力ポート制御に関する負担を増加するという問題があった。
【０１０８】
本発明は、上記課題に鑑みなされたものであり、外部から供給される選択信号（例えばＣＥ信号）の状態を一定に維持したまま、複数の表示データを前記メモリに書き込むことができる表示駆動回路を提供することを目的とする。
【０１０９】
【課題を解決するための手段】
本発明は、シリアル形式の表示データを受信するデータ端子と、このデータ端子が表示データを受信するものとして外部から選択されていることを示す選択信号を受信する選択端子と、前記表示データに同期した転送用のクロック信号を受信するクロック端子とを有する表示駆動回路において、前記データ端子からシリアル形式で連続転送されてくる複数の表示データを記憶するシフトレジスタと、前記クロック信号をカウントしたカウント値に応じて、前記シフトレジスタに記憶された複数の表示データの中から１つの表示データを順次選択して出力する書き込みデータ選択回路と、前記書き込みデータ選択回路からの出力を所定のアドレスに記憶するメモリと、前記クロック信号をカウントしたカウント値に応じて、前記メモリへの書き込みアドレスを発生するアドレスカウンタと、を備え、前記選択信号が一定に維持されている状態で、前記複数の表示データを連続して、前記シフトレジスタに記憶することを特徴とする。
【０１１０】
このように、本発明では、メモリに表示データを書き込む場合、一度に複数の表示データを書込むことができる。このため、表示を頻繁に変更するために、データ書込みを頻繁に行う場合においても、外部とのインターフェイス信号である選択信号（例えばＣＥ信号）を頻繁に状態設定する必要がなくなり、選択信号を出力する装置であるマイコンの出力ポートの制御負担を軽減することができる。
【０１１１】
【発明の実施の形態】
以下、本発明の実施の形態について、図面に基づいて説明する。図１は、本発明の実施例の構成を示すブロック図であり、ＣＣＢアドレス一致の検出を行い、コントローラから転送されたシリアルデータを次段のシフトレジスタ１２に入力するＣＣＢインターフェイス回路１０（図２）、コントローラから転送されたシリアルデータを一時的に保持するシフトレジスタ１２（図３）、一つのシリアルデータの転送が終了した時点で、シフトレジスタ１２に一時的に保持されているシリアルデータを改めて保持するデータレジスタ１４（図３）、シリアルデータ入力時のＣＥ信号の立ち上り／立ち下り動作により、パルス信号を発生し、且つ、シリアルデータの内容に基づいて、各インストラクション信号を発生するインストラクションデコーダ１６（図４）、インストラクションデコーダ１６の各出力信号、及び、シリアルデータの内容に基づいて、各データ書込みモードを設定し、その書込みモードに応じて各イネーブル信号、各パルス信号を発生するインクリメントデコーダ１８（図５）、シリアルデータの転送ビット数をカウントし、そのカウントした転送ビット数と、インクリメントデコーダ１８の各イネーブル信号、各パルス信号により、シリアルデータカウント信号、表示データ書き込み用アドレスカウンタ２４のアップシフトイネーブル信号、データ書込みイネーブル信号を発生するシリアルデータカウンタ２２（図６）、インクリメントデコーダ１８の各イネーブル信号、各パルス信号、及びシリアルデータカウンタ２２のアップシフトイネーブル信号により、ＤＣＲＡＭデータ書込み用アドレス、または、ＡＤＲＡＭデータ書込み用アドレスを発生する表示データ書き込み用アドレスカウンタ２４（図８）、シリアルデータカウンタ２２のシリアルデータカウント信号により、ＤＣＲＡＭ２８、または、ＡＤＲＡＭ３０に書込むデータを選択する書き込みデータ選択回路２６（図９）、ＣＧＲＯＭ３２／ＣＧＲＡＭ３４に格納しているキャラクタフォントデータに対応する文字コードを格納するＤＣＲＡＭ２８（図１０）、キャラクタフォント表示以外の表示を行うための表示データを格納するＡＤＲＡＭ３０（図１１）、ＤＣＲＡＭ２８に格納しているキャラクタフォントの文字コードに基づいてキャラクタフォントデータを発生するＣＧＲＯＭ３２／ＣＧＲＡＭ３４、ＣＧＲＯＭ３２／ＣＧＲＡＭ３４／ＡＤＲＡＭ３０のデータを特定のタイミングで順次保持するセグメントレジスタ３６、このセグメントレジスタ３６のデータに基づいてセグメント信号を発生し、表示器の分割電極にそのセグメント信号を入力するセグメントドライバ３８、セグメント信号と同期を取り、表示器の共通電極に入力するコモン信号を発生するコモンドライバ４０、各ブロックの動作、及び各ブロック間の同期を取るために必要なタイミング信号を発生するタイミング信号発生回路４２により構成されている。さらに、表示データ読み取り用アドレスカウンタ４４は、タイミング信号発生回路４２からのタイミング信号に応じてＤＣＲＡＭ２８、ＡＤＲＡＭ３０の読み出しアドレスを指定する。
【０１１２】
この図１の表示駆動回路を用いてＤＣＲＡＭデータ書込み、または、ＡＤＲＡＭデータ書込みを行うと、以下に示す方法にて行うことができる。
【０１１３】
「ＤＣＲＡＭデータ書込み」
（方法３：スーパーインクリメントモード）
この方法３：スーパーインクリメントモーでは、一度に複数のＤＣＲＡＭデータ書込みを行う（図１５）。
【０１１４】
（１）ＣＥ＝「Ｌ」の期間に本回路のＣＣＢアドレスが、クロック信号ＣＬに同期して、ＣＣＢインターフェイス回路１０に入力される。その直後、ＣＥ信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデータ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」へと変化し、クロック信号ＣＬが、クロック信号ＳＣＬとして、内部に入力される。
【０１１５】
また、同時にデータ入力信号ＤＩも、データ入力信号ＳＤＩとして、内部に入力される（図２）。
【０１１６】
（２）データ入力信号ＳＤＩは、クロック信号ＳＣＬに同期して、シフトレジスタ１２に入力され、Ｑ０〜Ｑ１４３データとして格納される。その後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ０〜Ｑ１４３データは、次段のデータレジスタ１４に入力され、Ｄ０〜Ｄ１４３データとして保持される。ところで、Ｄ０〜Ｄ７データ（Ｑ０〜Ｑ７データ）は、ＤＣＲＡＭデータＭＤａ、Ｄ８〜Ｄ１５データ（Ｑ８〜Ｑ１５データ）は、ＤＣＲＡＭデータＭＤｂ、Ｄ１６〜Ｄ２３データ（Ｑ１６〜Ｑ２３データ）は、ＤＣＲＡＭデータＭＤｃ、Ｄ２４〜Ｄ３１データ（Ｑ２４〜Ｑ３１データ）は、ＤＣＲＡＭデータＭＤｄ、Ｄ３２〜Ｄ３９データ（Ｑ３２〜Ｑ３９データ）は、ＤＣＲＡＭデータＭＤｅ、Ｄ４０〜Ｄ４７データ（Ｑ４０〜Ｑ４７データ）は、ＤＣＲＡＭデータＭＤｆ、Ｄ４８〜Ｄ５５データ（Ｑ４８〜Ｑ５５データ）は、ＤＣＲＡＭデータＭＤｇ、Ｄ５６〜Ｄ６３データ（Ｑ５６〜Ｑ６３データ）は、ＤＣＲＡＭデータＭＤｈ、Ｄ６４〜Ｄ７１データ（Ｑ６４〜Ｑ７１データ）は、ＤＣＲＡＭデータＭＤｉ、Ｄ７２〜Ｄ７９データ（Ｑ７２〜Ｑ７９データ）は、ＤＣＲＡＭデータＭＤｊ、Ｄ８０〜Ｄ８７データ（Ｑ８０〜Ｑ８７データ）は、ＤＣＲＡＭデータＭＤｋ、Ｄ８８〜Ｄ９５データ（Ｑ８８〜Ｑ９５データ）は、ＤＣＲＡＭデータＭＤｌ、Ｄ９６〜Ｄ１０３データ（Ｑ９６〜Ｑ１０３データ）は、ＤＣＲＡＭデータＭＤｍ、Ｄ１０４〜Ｄ１１１データ（Ｑ１０４〜Ｑ１１１データ）は、ＤＣＲＡＭデータＭＤｎ、Ｄ１１２〜Ｄ１１９データ（Ｑ１１２〜Ｑ１１９データ）は、ＤＣＲＡＭデータＭＤｏ、Ｄ１２０〜Ｄ１２７データ（Ｑ１２０〜Ｑ１２７データ）は、ＤＣＲＡＭデータＭＤｐ、Ｄ１２８〜Ｄ１３３データ（Ｑ１２８〜Ｑ１３３データ）は、ＤＣＲＡＭアドレスＭＡｎ、Ｑ１３８、Ｑ１３９データはインクリメントモード設定データ（スーパーインクリメントモードのＤＣＲＡＭデータ書込みであるためＱ１３８＝「１」、Ｑ１３９＝「０」が設定されている）、Ｑ１４０〜Ｑ１４３データはインストラクションデータ（ＤＣＲＡＭデータ書込みであるため「０，０，０，１」が設定されている）である（図３）。
【０１１７】
（３）ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、インストラクションデコーダ１６に入力されているシリアルデータ入力イネーブル信号ＤＩＥＮＢが「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発生する。また、インストラクションデコーダ１６に入力されているデータＱ１４０〜Ｑ１４３が「０，０，０，１」であるため、ＤＣＲＡＭデータ書込みモード信号ＷＤＭ、ＤＣＲＡＭデータ書込み開始パルス信号ＷＤＣＫも同時に発生する（図４）。
【０１１８】
（４）クロック信号ＳＣＬはシリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じて、シリアルデータカウンタデコーダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４ＵＰ（シリアルデータカウント１信号）の出力状態を図７の様に設定する。尚、今回入力されたシリアルデータの転送ビット数は１４４ビットであるため、Ｃ２４ＵＰ信号が「Ｈ」となる（図６）。
【０１１９】
（５）データＱ１３８＝「１」、Ｑ１３９＝「０」、ＤＣＲＡＭデータ書込みモード信号ＷＤＭ、ＤＣＲＡＭデータ書込み開始パルス信号ＷＤＣＫ、シリアルデータカウント１出力信号Ｃ０８、Ｃ１６、Ｃ２４ＵＰは、インクリメントデコーダ１８に入力される。
【０１２０】
これにより、ＤＱ１信号が「Ｈ」、ＤＱ２信号が「Ｌ」に設定されるため、ＤＣＲＡＭデータ書込みスーパーインクリメントモードイネーブル信号ＷＤＳＩＭＥＮが「Ｈ」に設定される。また、同時にＤＣＲＡＭデータ書込みノーマルパルス信号ＷＤＮＲＣＫも出力される（図５）。
【０１２１】
（６）ＤＣＲＡＭデータ書込みノーマルパルス信号ＷＤＮＲＣＫ、データＱ１２８〜Ｑ１３３（ＤＣＲＡＭアドレスＭＡｎ）は、表示データ書き込み用アドレスカウンタ２４に入力され、ＤＣＷＲＡ０〜ＤＣＷＲＡ５データとして保持される（図８）。
【０１２２】
（７）パルス信号ＬＣＫは、シリアルデータカウンタ２２のシリアルデータカウンタ２Ａに入力されており、シリアルデータの転送ビット数に応じてシリアルデータカウンタデコーダ２Ａの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４、ＤＣ０３２、ＤＣ０４０、ＤＣ０４８、ＤＣ０５６、ＤＣ０６４、ＤＣ０７２、ＤＣ０８０、ＤＣ０８８、ＤＣ０９６、ＤＣ１０４、ＤＣ１１２、ＤＣ１２０、ＤＣ１２８、ＤＣ１３６、ＤＣ１４４（シリアルデータカウント２信号）の出力状態を図７の様に設定する。また、ＤＣＲＡＭデータ書込みノーマルパルス信号ＷＤＮＲＣＫもシリアルデータカウンタ２２のＤＣＲＡＭデータ書込み信号発生回路に入力されており、タイミング信号ＣＰ１に同期してＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮを「Ｈ」にする（図６）。
【０１２３】
（８）レジスタデータＤ０〜Ｄ１４３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４、ＤＣ０３２、ＤＣ０４０、ＤＣ０４８、ＤＣ０５６、ＤＣ０６４、ＤＣ０７２、ＤＣ０８０、ＤＣ０８８、ＤＣ０９６、ＤＣ１０４、ＤＣ１１２、ＤＣ１２０、ＤＣ１２８、ＤＣ１３６、ＤＣ１４４は、書き込みデータ選択回路２６に入力され、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４、ＤＣ０３２、ＤＣ０４０、ＤＣ０４８、ＤＣ０５６、ＤＣ０６４、ＤＣ０７２、ＤＣ０８０、ＤＣ０８８、ＤＣ０９６、ＤＣ１０４、ＤＣ１１２、ＤＣ１２０、ＤＣ１２８、ＤＣ１３６、ＤＣ１４４の出力状態に応じて、レジスタデータＤ０〜Ｄ１４３の内、何れか８ビットのデータがデータＤＴ０〜ＤＴ７として出力される。尚、今回はＤＣ１４４信号が「Ｈ」であるため、データＤＴ０〜ＤＴ７には、レジスタデータＤ０〜Ｄ７（ＭＤａ）が出力される（図９）。
【０１２４】
（９）ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮ、表示データ書き込み用アドレスカウンタ２４の出力データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡｎ）、書き込みデータ選択回路２６の出力データＤＴ０〜ＤＴ７（ＭＤａ）は、ＤＣＲＡＭ２８に入力される。その後、データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡｎ）は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＡＤＣＫ信号に同期して次段のラッチ回路に保持される。また、データＤＴ０〜ＤＴ７（ＭＤａ）は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＤＴ０〜ＤＣＤＴ７データライン上に出力される。さらに、ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮとタイミング信号ＣＰ４はＡＮＤ回路に入力され、ＤＣＲＡＭデータ書込み信号ＤＣＷＥを発生する。これにより、ＤＣＲＡＭ２８のアドレスＭＡｎにデータＭＤａが書込まれる（図１０）。
【０１２５】
（１０）ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮは、シリアルデータカウンタ２２内のＯＲ回路、ＡＮＤ回路を介してＤＦＦ１のクロック信号Ｃにも入力されており、今回シリアルデータの転送ビット数が１４４ビットであるため、シリアルデータカウンタ２Ａの出力データが図７の通りとなり、ＤＦＦ１の出力信号ＷＥＱ１がタイミング信号ＣＰ３に同期して「Ｈ」に設定される（図６）。
【０１２６】
（１１）シリアルデータカウンタ２２のＤＦＦ１の出力信号ＷＥＱ１が「Ｈ」に設定されると、シリアルデータカウンタ２Ａに接続されているＡＮＤ回路から、タイミング信号ＣＰ１に同期したＳＤＣＰ１信号が出力され、シリアルデータカウンタ２Ａの出力データＳＤ０〜ＳＤ４が「−１」減算される。つまり、シリアルデータカウンタ２Ａのダウンシフト動作により、ＳＤ０〜ＳＤ４データの値が「０，１，０，０，１」から「１，０，０，０，１」となり、シリアルデータカウンタデコーダ２Ａの出力信号ＤＣ１３６が「Ｈ」となる。また、同時にＤＦＦ２の出力信号ＷＥＱ２が同タイミング信号ＣＰ１に同期して「Ｈ」に設定される。ところで、（５）の動作によりＤＣＲＡＭデータ書込みスーパーインクリメントモードイネーブル信号ＷＤＳＩＭＥＮは「Ｈ」の状態であるため、ＷＤＥＮ信号も「Ｈ」の状態を維持する（図６）。
【０１２７】
（１２）シリアルデータカウンタ２２のＤＦＦ１の出力信号ＷＥＱ１は、表示データ書き込み用アドレスカウンタ２４にも入力されており、また、（５）の動作によりＤＣＲＡＭデータ書込みスーパーインクリメントモードイネーブル信号ＷＤＳＩＭＥＮが「Ｈ」の状態であるため、タイミング信号ＣＰ２に同期してＤＣＲＡＭデータ書込み用アドレスカウンタの出力データＤＣＷＲＡ０〜ＤＣＷＲＡ５が「＋１」加算される。つまり、ＤＣＲＡＭデータ書込み用アドレスカウンタのアップシフト動作により、ＤＣＷＲＡ０〜ＤＣＷＲＡ５データの値がＭＡｎからＭＡｎ＋１となる（図８）。
【０１２８】
（１３）レジスタデータＤ０〜Ｄ１４３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４、ＤＣ０３２、ＤＣ０４０、ＤＣ０４８、ＤＣ０５６、ＤＣ０６４、ＤＣ０７２、ＤＣ０８０、ＤＣ０８８、ＤＣ０９６、ＤＣ１０４、ＤＣ１１２、ＤＣ１２０、ＤＣ１２８、ＤＣ１３６、ＤＣ１４４は、書き込みデータ選択回路２６に入力され、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４、ＤＣ０３２、ＤＣ０４０、ＤＣ０４８、ＤＣ０５６、ＤＣ０６４、ＤＣ０７２、ＤＣ０８０、ＤＣ０８８、ＤＣ０９６、ＤＣ１０４、ＤＣ１１２、ＤＣ１２０、ＤＣ１２８、ＤＣ１３６、ＤＣ１４４の出力状態に応じて、レジスタデータＤ０〜Ｄ１４３の内、何れか８ビットのデータがデータＤＴ０〜ＤＴ７として出力される。尚、今回は（１１）の動作により、ＤＣ１３６信号が「Ｈ」であるため、データＤＴ０〜ＤＴ７には、レジスタデータＤ８〜Ｄ１５（ＭＤｂ）が出力される（図９）。
【０１２９】
（１４）ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮ、表示データ書き込み用アドレスカウンタ２４の出力データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡｎ＋１）、書き込みデータ選択回路２６の出力データＤＴ０〜ＤＴ７（ＭＤｂ）は、ＤＣＲＡＭ２８に入力される。
【０１３０】
その後、データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡｎ＋１）は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＡＤＣＫ信号に同期して次段のラッチ回路に保持される。
【０１３１】
また、データＤＴ０〜ＤＴ７（ＭＤｂ）は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＤＴ０〜ＤＣＤＴ７データライン上に出力される。さらに、ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮとタイミング信号ＣＰ４はＡＮＤ回路に入力され、ＤＣＲＡＭデータ書込み信号ＤＣＷＥを発生する。これにより、ＤＣＲＡＭ２８のアドレスＭＡｎ＋１にデータＭＤｂが書込まれる（図１０）。
【０１３２】
（１５）（１０）〜（１４）の動作を繰り返すことにより、シリアルデータカウンタ２２内のシリアルデータカウンタ２Ａの出力データＳＤ０〜ＳＤ４が「−１」づつ減算され、同時に、表示データ書き込み用アドレスカウンタ２４内のＤＣＲＡＭデータ書き込み用アドレスカウンタの出力データＤＣＷＲＡ０〜ＤＣＷＲＡ５が「＋１」づつ加算される。尚、この間、ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮは「Ｈ」であるため、順次、Ｄ１６〜Ｄ２３データ（ＭＤｃ）、Ｄ２４〜Ｄ３１データ（ＭＤｄ）、Ｄ３２〜Ｄ３９データ（ＭＤｅ）、Ｄ４０〜Ｄ４７データ（ＭＤｆ）、Ｄ４８〜Ｄ５５データ（ＭＤｇ）、Ｄ５６〜Ｄ６３データ（ＭＤｈ）、Ｄ６４〜Ｄ７１データ（ＭＤｉ）、Ｄ７２〜Ｄ７９データ（ＭＤｊ）、Ｄ８０〜Ｄ８７データ（ＭＤｋ）、Ｄ８８〜Ｄ９５データ（ＭＤｌ）、Ｄ９６〜Ｄ１０３データ（ＭＤｍ）、Ｄ１０４〜Ｄ１１１データ（ＭＤｎ）、Ｄ１１２〜Ｄ１１９データ（ＭＤｏ）、Ｄ１２０〜Ｄ１２７データ（ＭＤｐ）がＤＣＲＡＭ２８に書き込まれる。
【０１３３】
（１６）（１５）の動作の中で、ＤＣＲＡＭ２８にＤ１２０〜Ｄ１２７データ（ＭＤｐ）の書き込みが行われている時、この時点のシリアルデータカウンタ２２内のシリアルデータカウンタ２Ａの出力データＳＤ０〜ＳＤ４は「１，１，０，０，０」であるため、ＤＦＦ１の出力信号ＷＥＱ１はタイミング信号ＣＰ３に同期して「Ｈ」から「Ｌ」に設定される。
【０１３４】
（１７）シリアルデータカウンタ２２のＤＦＦ１の出力信号ＷＥＱ１が「Ｌ」に設定されると、シリアルデータカウンタ２Ａのダウンシフト動作が禁止され、また、表示データ書き込み用アドレスカウンタ２４内のＤＣＲＡＭデータ書込み用アドレスカウンタのアップシフト動作も禁止される。また、タイミング信号ＣＰ１に同期して、ＤＦＦ２の出力信号ＷＥＱ２も「Ｈ」から「Ｌ」に設定され、これによりＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮが「Ｈ」から「Ｌ」に設定されるため、ＤＣＲＡＭデータの書込みが禁止される。さらに、その後、ＤＣＲＡＭデータ書込み以外のシリアルデータ転送が行われても、インストラクションデコーダ１６のＤＣＲＡＭデータ書込みモード信号ＷＤＭ、ＤＣＲＡＭデータ書込み開始パルス信号ＷＤＣＫが「Ｌ」であるため、誤ってＤＣＲＡＭデータ書込みが行われることはない。
【０１３５】
「ＡＤＲＡＭデータ書込み」
（方法３：スーパーインクリメントモード）
この方法３において、一度に複数のＡＤＲＡＭデータ書込みを行う（図１６）。
【０１３６】
（１）ＣＥ＝「Ｌ」の期間に本回路のＣＣＢアドレスが、クロック信号ＣＬに同期して、ＣＣＢインターフェイス回路１０に入力される。その直後、ＣＥ信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデータ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」へと変化し、クロック信号ＣＬが、クロック信号ＳＣＬとして、内部に入力される。
【０１３７】
また、同時にデータ入力信号ＤＩも、データ入力信号ＳＤＩとして、内部に入力される（図２）。
【０１３８】
（２）データ入力信号ＳＤＩは、クロック信号ＳＣＬに同期して、シフトレジスタ１２に入力され、Ｑ０〜Ｑ１４３データとして格納される。その後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ０〜Ｑ１４３データは、次段のデータレジスタ１４に入力され、Ｄ０〜Ｄ１４３データとして保持される。ところで、Ｄ０〜Ｄ４データ（Ｑ０〜Ｑ４データ）は、ＡＤＲＡＭデータＡＤａ、Ｄ８〜Ｄ１２データ（Ｑ８〜Ｑ１２データ）は、ＡＤＲＡＭデータＡＤｂ、Ｄ１６〜Ｄ２０データ（Ｑ１６〜Ｑ２０データ）は、ＡＤＲＡＭデータＡＤｃ、Ｄ２４〜Ｄ２８データ（Ｑ２４〜Ｑ２８データ）は、ＡＤＲＡＭデータＡＤｄ、Ｄ３２〜Ｄ３６データ（Ｑ３２〜Ｑ３６データ）は、ＡＤＲＡＭデータＡＤｅ、Ｄ４０〜Ｄ４４データ（Ｑ４０〜Ｑ４４データ）は、ＡＤＲＡＭデータＡＤｆ、Ｄ４８〜Ｄ５２データ（Ｑ４８〜Ｑ５２データ）は、ＡＤＲＡＭデータＡＤｇ、Ｄ５６〜Ｄ６０データ（Ｑ５６〜Ｑ６０データ）は、ＡＤＲＡＭデータＡＤｈ、Ｄ６４〜Ｄ６８データ（Ｑ６４〜Ｑ６８データ）は、ＡＤＲＡＭデータＡＤｉ、Ｄ７２〜Ｄ７６データ（Ｑ７２〜Ｑ７６データ）は、ＡＤＲＡＭデータＡＤｊ、Ｄ８０〜Ｄ８４データ（Ｑ８０〜Ｑ８４データ）は、ＡＤＲＡＭデータＡＤｋ、Ｄ８８〜Ｄ９２データ（Ｑ８８〜Ｑ９２データ）は、ＡＤＲＡＭデータＡＤｌ、Ｄ９６〜Ｄ１００データ（Ｑ９６〜Ｑ１００データ）は、ＡＤＲＡＭデータＡＤｍ、Ｄ１０４〜Ｄ１０８データ（Ｑ１０４〜Ｑ１０８データ）は、ＡＤＲＡＭデータＡＤｎ、Ｄ１１２〜Ｄ１１６データ（Ｑ１１２〜Ｑ１１６データ）は、ＡＤＲＡＭデータＡＤｏ、Ｄ１２０〜Ｄ１２４データ（Ｑ１２０〜Ｑ１２４データ）は、ＡＤＲＡＭデータＡＤｐ、Ｄ１２８〜Ｄ１３１データ（Ｑ１２８〜Ｑ１３１データ）は、ＡＤＲＡＭアドレスＡＡｎ、Ｑ１３８、Ｑ１３９データはインクリメントモード設定データ（スーパーインクリメントモードのＡＤＲＡＭデータ書込みであるためＱ１３８＝「１」、Ｑ１３９＝「０」が設定されている）、Ｑ１４０〜Ｑ１４３データはインストラクションデータ（ＡＤＲＡＭデータ書込みであるため「０，０，１，０」が設定されている）である（図３）。
【０１３９】
（３）ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、インストラクションデコーダ１６に入力されているシリアルデータ入力イネーブル信号ＤＩＥＮＢが「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発生する。また、インストラクションデコーダ１６に入力されているデータＱ１４０〜Ｑ１４３が「０，０，１，０」であるため、ＡＤＲＡＭデータ書込みモード信号ＷＡＭ、ＡＤＲＡＭデータ書込み開始パルス信号ＷＡＣＫも同時に発生する（図４）。
【０１４０】
（４）クロック信号ＳＣＬはシリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じて、シリアルデータカウンタデコーダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４ＵＰ（シリアルデータカウント１信号）の出力状態を図７の様に設定する。尚、今回入力されたシリアルデータの転送ビット数は１４４ビットであるため、Ｃ２４ＵＰ信号が「Ｈ」となる（図６）。
【０１４１】
（５）データＱ１３８＝「１」、Ｑ１３９＝「０」、ＡＤＲＡＭデータ書込みモード信号ＷＡＭ、ＡＤＲＡＭデータ書込み開始パルス信号ＷＡＣＫ、シリアルデータカウント１信号Ｃ０８、Ｃ１６、Ｃ２４ＵＰは、インクリメントデコーダ１８に入力される。
【０１４２】
これにより、ＡＱ１信号が「Ｈ」、ＡＱ２信号が「Ｌ」の状態に設定されるため、ＡＤＲＡＭデータ書込みスーパーインクリメントモードイネーブル信号ＷＡＳＩＭＥＮが「Ｈ」に設定される。また、同時にＡＤＲＡＭデータ書込みノーマルパルス信号ＷＡＮＲＣＫも出力される（図５）。
【０１４３】
（６）ＡＤＲＡＭデータ書込みノーマルパルス信号ＷＡＮＲＣＫ、データＱ１２８〜Ｑ１３１（ＡＤＲＡＭアドレスＡＡｎ）は、表示データ書き込み用アドレスカウンタ２４に入力され、ＡＤＷＲＡ０〜ＡＤＷＲＡ３データとして保持される（図８）。
【０１４４】
（７）パルス信号ＬＣＫは、シリアルデータカウンタ２２のシリアルデータカウンタ２Ａに入力されており、シリアルデータの転送ビット数に応じてシリアルデータカウンタデコーダ２Ａの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４、ＤＣ０３２、ＤＣ０４０、ＤＣ０４８、ＤＣ０５６、ＤＣ０６４、ＤＣ０７２、ＤＣ０８０、ＤＣ０８８、ＤＣ０９６、ＤＣ１０４、ＤＣ１１２、ＤＣ１２０、ＤＣ１２８、ＤＣ１３６、ＤＣ１４４（シリアルデータカウント２信号）の出力状態を図７の様に設定する。また、ＡＤＲＡＭデータ書込みノーマルパルス信号ＷＡＮＲＣＫもシリアルデータカウンタ２２のＡＤＲＡＭデータ書込み信号発生回路に入力されており、タイミング信号ＣＰ１に同期してＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮを「Ｈ」にする（図６）。
【０１４５】
（８）レジスタデータＤ０〜Ｄ１４３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４、ＤＣ０３２、ＤＣ０４０、ＤＣ０４８、ＤＣ０５６、ＤＣ０６４、ＤＣ０７２、ＤＣ０８０、ＤＣ０８８、ＤＣ０９６、ＤＣ１０４、ＤＣ１１２、ＤＣ１２０、ＤＣ１２８、ＤＣ１３６、ＤＣ１４４は、書き込みデータ選択回路２６に入力され、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４、ＤＣ０３２、ＤＣ０４０、ＤＣ０４８、ＤＣ０５６、ＤＣ０６４、ＤＣ０７２、ＤＣ０８０、ＤＣ０８８、ＤＣ０９６、ＤＣ１０４、ＤＣ１１２、ＤＣ１２０、ＤＣ１２８、ＤＣ１３６、ＤＣ１４４の出力状態に応じて、レジスタデータＤ０〜Ｄ１４３の内、何れか５ビットのデータがデータＤＴ０〜ＤＴ４として出力される。尚、今回はＤＣ１４４信号が「Ｈ」であるため、データＤＴ０〜ＤＴ４には、レジスタデータＤ０〜Ｄ４（ＡＤａ）が出力される（図９）。
【０１４６】
（９）ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮ、表示データ書き込み用アドレスカウンタ２４の出力データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡｎ）、書き込みデータ選択回路２６の出力データＤＴ０〜ＤＴ４（ＡＤａ）は、ＡＤＲＡＭ３０に入力される。その後、データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡｎ）は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＡＤＣＫ信号に同期して次段のラッチ回路に保持される。また、データＤＴ０〜ＤＴ４（ＡＤａ）は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＤＴ０〜ＡＤＤＴ４データライン上に出力される。さらに、ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮとタイミング信号ＣＰ２はＡＮＤ回路に入力され、ＡＤＲＡＭデータ書込み信号ＡＤＷＥを発生する。これにより、ＤＣＲＡＭ３０のアドレスＡＡｎにデータＡＤａが書込まれる（図１０）。
【０１４７】
（１０）ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮは、シリアルデータカウンタ２２内のＯＲ回路、ＡＮＤ回路を介してＤＦＦ１のクロック信号Ｃにも入力されており、今回シリアルデータの転送ビット数が１４４ビットであるため、シリアルデータカウンタ２Ａの出力データが図７の通りとなり、ＤＦＦ１の出力信号ＷＥＱ１がタイミング信号ＣＰ３に同期して「Ｈ」に設定される（図６）。
【０１４８】
（１１）シリアルデータカウンタ２２のＤＦＦ１の出力信号ＷＥＱ１が「Ｈ」に設定されると、シリアルデータカウンタ２Ａに接続されているＡＮＤ回路から、タイミング信号ＣＰ１に同期したＳＤＣＰ１信号が出力され、シリアルデータカウンタ２Ａの出力データＳＤ０〜ＳＤ４が「−１」減算される。つまり、シリアルデータカウンタ２Ａのダウンシフト動作により、ＳＤ０〜ＳＤ４データの値が「０，１，０，０，１」から「１，０，０，０，１」となり、シリアルデータカウンタデコーダ２Ａの出力信号ＤＣ１３６が「Ｈ」となる。また、同時にＤＦＦ２の出力信号ＷＥＱ２が同タイミング信号ＣＰ１に同期して「Ｈ」に設定される。ところで、（５）の動作によりＡＤＲＡＭデータ書込みスーパーインクリメントモードイネーブル信号ＷＡＳＩＭＥＮは「Ｈ」の状態であるため、ＷＡＥＮ信号も「Ｈ」の状態を維持する（図６）。
【０１４９】
（１２）シリアルデータカウンタ２２のＤＦＦ１の出力信号ＷＥＱ１は、表示データ書き込み用アドレスカウンタ２４にも入力されており、また、（５）の動作によりＡＤＲＡＭデータ書込みスーパーインクリメントモードイネーブル信号ＷＡＳＩＭＥＮが「Ｈ」の状態であるため、タイミング信号ＣＰ４に同期してＡＤＲＡＭデータ書込み用アドレスカウンタの出力データＡＤＷＲＡ０〜ＡＤＷＲＡ３が「＋１」加算される。つまり、ＡＤＲＡＭデータ書込み用アドレスカウンタのアップシフト動作により、ＡＤＷＲＡ０〜ＡＤＷＲＡ３データの値がＡＡｎからＡＡｎ＋１となる（図８）。
【０１５０】
（１３）レジスタデータＤ０〜Ｄ１４３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４、ＤＣ０３２、ＤＣ０４０、ＤＣ０４８、ＤＣ０５６、ＤＣ０６４、ＤＣ０７２、ＤＣ０８０、ＤＣ０８８、ＤＣ０９６、ＤＣ１０４、ＤＣ１１２、ＤＣ１２０、ＤＣ１２８、ＤＣ１３６、ＤＣ１４４は、書き込みデータ選択回路２６に入力され、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４、ＤＣ０３２、ＤＣ０４０、ＤＣ０４８、ＤＣ０５６、ＤＣ０６４、ＤＣ０７２、ＤＣ０８０、ＤＣ０８８、ＤＣ０９６、ＤＣ１０４、ＤＣ１１２、ＤＣ１２０、ＤＣ１２８、ＤＣ１３６、ＤＣ１４４の出力状態に応じて、レジスタデータＤ０〜Ｄ１４３の内、何れか５ビットのデータがデータＤＴ０〜ＤＴ４として出力される。尚、今回は（１１）の動作により、ＤＣ１３６信号が「Ｈ」であるため、データＤＴ０〜ＤＴ４には、レジスタデータＤ８〜Ｄ１２（ＡＤｂ）が出力される（図９）。
【０１５１】
（１４）ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮ、表示データ書き込み用アドレスカウンタ２４の出力データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡｎ＋１）、書き込みデータ選択回路２６の出力データＤＴ０〜ＤＴ４（ＡＤｂ）は、ＡＤＲＡＭ３０に入力される。
【０１５２】
その後、データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡｎ＋１）は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＡＤＣＫ信号に同期して次段のラッチ回路に保持される。
【０１５３】
また、データＤＴ０〜ＤＴ４（ＡＤｂ）は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＤＴ０〜ＡＤＤＴ４データライン上に出力される。さらに、ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮとタイミング信号ＣＰ２はＡＮＤ回路に入力され、ＡＤＲＡＭデータ書込み信号ＡＤＷＥを発生する。これにより、ＡＤＲＡＭ３０のアドレスＡＡｎ＋１にデータＡＤｂが書込まれる（図１０）。
【０１５４】
（１５）（１０）〜（１４）の動作を繰り返すことにより、シリアルデータカウンタ２２内のシリアルデータカウンタ２Ａの出力データＳＤ０〜ＳＤ４が「−１」づつ減算され、同時に、表示データ書き込み用アドレスカウンタ２４内のＡＤＲＡＭデータ書き込み用アドレスカウンタの出力データＡＤＷＲＡ０〜ＡＤＷＲＡ３が「＋１」づつに加算される。尚、この間、ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮは「Ｈ」であるため、順次、Ｄ１６〜Ｄ２０データ（ＡＤｃ）、Ｄ２４〜Ｄ２８データ（ＡＤｄ）、Ｄ３２〜Ｄ３６データ（ＡＤｅ）、Ｄ４０〜Ｄ４４データ（ＡＤｆ）、Ｄ４８〜Ｄ５２データ（ＡＤｇ）、Ｄ５６〜Ｄ６０データ（ＡＤｈ）、Ｄ６４〜Ｄ６８データ（ＡＤｉ）、Ｄ７２〜Ｄ７６データ（ＡＤｊ）、Ｄ８０〜Ｄ８４データ（ＡＤｋ）、Ｄ８８〜Ｄ９２データ（ＡＤｌ）、Ｄ９６〜Ｄ１００データ（ＡＤｍ）、Ｄ１０４〜Ｄ１０８データ（ＡＤｎ）、Ｄ１１２〜Ｄ１１６データ（ＡＤｏ）、Ｄ１２０〜Ｄ１２４データ（ＡＤｐ）がＡＤＲＡＭ３０に書き込まれる。
【０１５５】
（１６）（１５）の動作の中で、ＡＤＲＡＭ３０にＤ１２０〜Ｄ１２４データ（ＡＤｐ）の書き込みが行われている時、この時点のシリアルデータカウンタ２２内のシリアルデータカウンタ２Ａの出力データＳＤ０〜ＳＤ４は「１，１，０，０，０」であるため、ＤＦＦ１の出力信号ＷＥＱ１はタイミング信号ＣＰ３に同期して「Ｈ」から「Ｌ」に設定される。
【０１５６】
（１７）シリアルデータカウンタ２２のＤＦＦ１の出力信号ＷＥＱ１が「Ｌ」に設定されると、シリアルデータカウンタ２Ａのダウンシフト動作が禁止され、また、表示データ書き込み用アドレスカウンタ２４内のＡＤＲＡＭデータ書込み用アドレスカウンタのアップシフト動作も禁止される。また、タイミング信号ＣＰ１に同期して、ＤＦＦ２の出力信号ＷＥＱ２も「Ｈ」から「Ｌ」に設定され、これによりＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮが「Ｈ」から「Ｌ」に設定されるため、ＡＤＲＡＭデータの書込みが禁止される。さらに、その後、ＡＤＲＡＭデータ書込み以外のシリアルデータ転送が行われても、インストラクションデコーダ１６のＡＤＲＡＭデータ書込みモード信号ＷＡＭ、ＡＤＲＡＭデータ書込み開始パルス信号ＷＡＣＫが「Ｌ」であるため、誤ってＡＤＲＡＭデータ書込みが行われることはない。
【０１５７】
以上の通り、図１の表示駆動回路を用いれば、マイコンとのインターフェース信号の一つであるＣＥ信号の「Ｈ」、「Ｌ」の設定回数を大幅に削減して、複数のＤＣＲＡＭデータ書込み、ＡＤＲＡＭデータ書込みが可能であるため、ＣＥ信号を制御するマイコンの出力ポートの状態設定の制御が容易になり、マイコンの出力ポート制御の負担を軽減することが可能である。
【０１５８】
ところで、以上のＤＣＲＡＭデータ書込み、ＡＤＲＡＭデータ書込みは、１６桁分の書込みであるが、１６桁以下でのＤＣＲＡＭデータ書込み、ＡＤＲＡＭデータ書込みも可能である。また、１６桁以上のＤＣＲＡＭデータ書込み、ＡＤＲＡＭデータ書込みを行う場合は、図３のシフトレジスタ１２、データレジスタ１４のビット数を増設し、さらに、その増設したビット数に応じて、図６のシリアルデータカウンタ１Ｂ、シリアルデータカウンタデコーダ１Ｂ、シリアルデータカウンタ２Ａ、シリアルデータカウンタデコーダ２Ａの回路、及び図９の書き込みデータ選択回路２６も増設することにより可能である。
【０１５９】
また、図１の表示駆動回路は、ＤＣＲＡＭ２８とＡＤＲＡＭ３０を内蔵しているが、どちらか一方のメモリを内蔵している表示駆動回路でも、上述のスーパーインクリメントモードによるＤＣＲＡＭデータ書込み、または、ＡＤＲＡＭデータ書込みが実現可能である。尚、この場合の表示駆動回路は、図１の表示駆動回路から内蔵しないメモリのデータ書込み回路を削除した回路構成となる。
【０１６０】
さらに、図１の表示駆動回路は、従来のＤＣＲＡＭデータ書込み、ＡＤＲＡＭデータ書込み方法（ノーマルモード、ノーマルインクリメントモード）も実現可能な回路構成となっているが、従来のＤＣＲＡＭデータ書込み、ＡＤＲＡＭデータ書込み方法が不必要な場合は、図５のインクリメントデコーダ１８を図１２の様に、図６のシリアルデータカウンタ２２を図１３の様に、図８の表示データ書き込み用アドレスカウンタ２４を図１４の様に変更することにより実現可能となる。
【０１６１】
【発明の効果】
以上説明したように、本発明によれば、メモリに表示データを書き込む場合、一度に複数の表示データを書込むことができる。このため、表示を頻繁に変更するために、データ書込みを頻繁に行う場合においても、外部とのインターフェイス信号である選択信号（例えばＣＥ信号）を頻繁に状態設定する必要がなくなり、選択信号を出力する装置であるマイコンの出力ポートの制御負担を軽減することができる。
【図面の簡単な説明】
【図１】 実施形態に係る表示駆動回路の構成を示すブロック図である。
【図２】 ＣＣＢインターフェイス回路１０の構成を示す図である。
【図３】 シフトレジスタ１２およびデータレジスタ１４の構成を示す図である。
【図４】 インストラクションデコーダ１６の構成を示す図である。
【図５】 インクリメントデコーダ１８の構成を示す図である。
【図６】 シリアルデータカウンタ２２の構成を示す図である。
【図７】 シリアルデータカウンタ２２におけるデータ状態を示す図である。
【図８】 表示データ書き込み用アドレスカウンタ２４の構成を示す図である。
【図９】 書き込みデータ選択回路２６の構成を示す図である。
【図１０】 ＤＣＲＡＭ２８の構成を示す図である。
【図１１】 ＡＤＲＡＭ３０の構成を示す図である。
【図１２】 インクリメントデコーダ１８の他の構成を示す図である。
【図１３】 シリアルデータカウンタ２２の他の構成を示す図である。
【図１４】 表示データ書き込み用アドレスカウンタの他の構成を示す図である。
【図１５】 ＤＣＲＡＭデータ書き込み動作を示すタイミングチャートである。
【図１６】 ＡＤＲＡＭデータ書き込み動作を示すタイミングチャートである。
【図１７】 従来例の表示駆動回路の構成を示すブロック図である。
【図１８】 シフトレジスタ１２およびデータレジスタ１４の構成を示す図である。
【図１９】 インストラクションデコーダ１６の構成を示す図である。
【図２０】 インクリメントデコーダ１８の構成を示す図である。
【図２１】 データ書き込み信号発生回路２０の構成を示す図である。
【図２２】 シリアルデータカウンタ２２の構成を示す図である。
【図２３】 シリアルデータカウンタ２２におけるデータ状態を示す図である。
【図２４】 表示データ書き込み用アドレスカウンタ２４の構成を示す図である。
【図２５】 書き込みデータ選択回路２６の構成を示す図である。
【図２６】 ＤＣＲＡＭデータ書き込み動作（ノーマルモード）を示すタイミングチャートである。
【図２７】 ＤＣＲＡＭデータ書き込み動作（ノーマルインクリメントモード）を示すタイミングチャートである。
【図２８】 ＡＤＲＡＭデータ書き込み動作（ノーマルモード）を示すタイミングチャートである。
【図２９】 ＡＤＲＡＭデータ書き込み動作（ノーマルインクリメントモード）を示すタイミングチャートである。
【符号の説明】
１０ ＣＣＢインターフェイス回路、１２ シフトレジスタ、１４ データレジスタ、１６ インストラクションデコーダ、１８ インクリメントデコーダ、２２ シリアルデータカウンタ、２４ 表示データ書き込み用アドレスカウンタ、２６ 書き込みデータ選択回路、２８ ＤＣＲＡＭ、３０ ＡＤＲＡＭ、３２ＣＧＲＯＭ、３４ ＣＧＲＡＭ、３６ セグメントレジスタ、３８ セグメントドライバ、４０ コモンドライバ、４２ タイミング信号発生回路、４４ 表示データ読み取り用アドレスカウンタ。
【発明の属する技術分野】
本発明は、表示データをメモリに格納する表示駆動回路に関する。
【０００２】
【従来の技術】
図１７は、従来の表示駆動回路のブロック図である。ＣＣＢインターフェイス回路１０は、ＣＣＢアドレス一致の検出を行い、コントローラから転送されたシリアルデータを次段のシフトレジスタ１２に入力する。ＣＣＢインターフェイス回路１０の構成は、図２に示してある。シフトレジスタ１２は、コントローラから転送されたシリアルデータを一時的に保持する。このシフトレジスタ１２の構成は、図１８に示してある。データレジスタ１４は、一つのシリアルデータの転送が終了した時点で、シフトレジスタ１２に一時的に保持されているシリアルデータを改めて保持する。データレジスタ１４についても図１８に示してある。インストラクションデコーダ１６は、シリアルデータ入力時のＣＥ信号の立ち上り／立ち下り動作により、パルス信号を発生し、且つ、シリアルデータの内容に基づいて、各インストラクション信号を発生する。インストラクションデコーダ１６の構成は図１９に示してある。インクリメントデコーダ１８は、インストラクションデコーダ１６の各出力信号、及びシリアルデータの内容に基づいて、各データ書込みモードを設定し、その書込みモードに応じて各パルス信号を発生する。インクリメントデコーダ１８の構成は図２０に示してある。データ書き込み信号発生回路２０は、インクリメントデコーダ１８の各パルス信号により、データ書込みイネーブル信号を発生する。データ書込み信号発生回路２０の構成は、図２１に示してある。シリアルデータカウンタ２２は、シリアルデータの転送ビット数により、シリアルデータカウント信号を発生する。シリアルデータカウンタ２２の構成は、図２２に示してある。表示データ書き込み用アドレスカウンタ２４は、インクリメントデコーダ１８の各パルス信号により、ＤＣＲＡＭデータ書込み用アドレス、またはＡＤＲＡＭデータ書込み用アドレスを発生する。表示データ書き込み用アドレスカウンタ２４の構成は図２４に示してある。
【０００３】
書き込みデータ選択回路２６は、シリアルデータカウンタ２２のシリアルデータカウント信号により、ＤＣＲＡＭ２８、またはＡＤＲＡＭ３０に書込むデータを選択する。書き込みデータ選択回路２６の構成は図２５に示してある。
【０００４】
ＣＧＲＯＭ３２、ＣＧＲＡＭ３４にはキャラクタフォントデータが格納されており、このキャラクタフォントデータに対応する文字コードがＤＣＲＡＭ２８に格納される。このＤＣＲＡＭ２８の構成は図１０に示してある。また、キャラクタフォント表示以外の表示を行うための表示データはＡＤＲＡＭ３０に格納されている。ＡＤＲＡＭ３０の構成は図１１に示してある。そして、ＤＣＲＡＭ２８に格納しているキャラクタフォントの文字コードに基づいてＣＧＲＯＭ３２、ＣＧＲＡＭ３４からキャラクタフォントデータが発生する。
【０００５】
セグメントレジスタ３６は、ＣＧＲＯＭ３２、ＣＧＲＡＭ３４、ＡＤＲＡＭ３０のデータを特定のタイミングで順次保持する。セグメントドライバ３８は、セグメントレジスタ３６のデータに基づいてセグメント信号を発生し、表示器の分割電極にそのセグメント信号を入力する。コモンドライバ４０は、セグメント信号と同期を取り、表示器の共通電極に入力するコモン信号を発生する。また、タイミング信号発生回路４２は、各ブロックの動作、及び各ブロック間の同期を取るために必要なタイミング信号を発生する。さらに、表示データ読み取り用アドレスカウンタ４４は、タイミング信号発生回路４２からのタイミング信号に応じてＤＣＲＡＭ２８、ＡＤＲＡＭ３０の読み出しアドレスを指定する。
【０００６】
従来の表示駆動回路は、このような構成を有しており、これによってＤＣＲＡＭ２８へのデータ書込み、またはＡＤＲＡＭ３０へのデータ書込みを、以下に示す２つの方法にて行うことができる。
【０００７】
「ＤＣＲＡＭデータ書込み」（方法１：ノーマルモード）この方法１：ノーマルモードでは、ＤＣＲＡＭデータ書込みのインストラクションを実行する毎にＤＣＲＡＭアドレスを指定し、ＤＣＲＡＭデータ書込みを行う（図２６）。
【０００８】
（１）ＣＥ＝「Ｌ」の期間に本回路のＣＣＢアドレスが、クロック信号ＣＬに同期して、ＣＣＢインターフェイス回路１０に入力される。その直後、ＣＥ信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデータ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」へと変化し、クロック信号ＣＬが、クロック信号ＳＣＬとして、内部に入力される。
【０００９】
また、同時にデータ入力信号ＤＩも、データ入力信号ＳＤＩとして、内部に入力される（図２）。
【００１０】
（２）データ入力信号ＳＤＩは、クロック信号ＳＣＬに同期して、シフトレジスタ１２に入力され、Ｑ１２０〜Ｑ１４３データとして格納される。その後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ１２０〜Ｑ１４３データは、次段のデータレジスタ１４に入力され、Ｄ１２０〜Ｄ１４３データとして保持される。ところで、Ｄ１２０〜Ｄ１２７データ（Ｑ１２０〜Ｑ１２７データ）は、ＤＣＲＡＭデータＭＤａ、Ｄ１２８〜Ｄ１３３データ（Ｑ１２８〜Ｑ１３３データ）は、ＤＣＲＡＭアドレスＭＡｎ、Ｑ１３９データはインクリメントモード設定データ（ノーマルモードのＤＣＲＡＭデータ書込みであるため「０」が設定されている）、Ｑ１４０〜Ｑ１４３データはインストラクションデータ（ＤＣＲＡＭデータ書込みであるため「０，０，０，１」が設定されている）である（図１８）。
【００１１】
（３）ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、インストラクションデコーダ１６に入力されているシリアルデータ入力イネーブル信号ＤＩＥＮＢが「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発生する。また、インストラクションデコーダ１６に入力されているデータＱ１４０〜Ｑ１４３が「０，０，０，１」であるため、ＤＣＲＡＭデータ書込み開始パルス信号ＷＤＣＫも同時に発生する（図１９）。
【００１２】
（４）クロック信号ＳＣＬはシリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じて、シリアルデータカウンタデコーダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４（シリアルデータカウント１信号）の出力状態を図２３の様に設定する。尚、今回入力されたシリアルデータの転送ビット数は２４ビットであるため、Ｃ２４信号が「Ｈ」となる（図２２）。
【００１３】
（５）データＱ１３９＝「０」、ＤＣＲＡＭデータ書込み開始パルス信号ＷＤＣＫ、シリアルデータカウント１信号Ｃ０８、Ｃ１６、Ｃ２４は、インクリメントデコーダ１８に入力され、ＷＤＣＫ信号に同期してＤＱ４信号を「Ｌ」の状態に設定する。また、同時にＤＣＲＡＭデータ書込みノーマルパルス信号ＷＤＮＲＣＫが出力される（図２０）。
【００１４】
（６）ＤＣＲＡＭデータ書込みノーマルパルス信号ＷＤＮＲＣＫ、データＱ１２８〜Ｑ１３３（ＤＣＲＡＭアドレスＭＡｎ）は、表示データ書き込み用アドレスカウンタ２４に入力され、ＤＣＷＲＡ０〜ＤＣＷＲＡ５データとして保持される（図２４）。
【００１５】
（７）パルス信号ＬＣＫは、シリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じてシリアルデータカウンタレジスタ１Ｂの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４（シリアルデータカウント２信号）の出力状態を図２３の様に設定する。また、ＤＣＲＡＭデータ書込みノーマルパルス信号ＷＤＮＲＣＫはデータ書込み信号発生回路に入力され、タイミング信号ＣＰ１に同期してＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮを「Ｈ」にする（図２１）、（図２２）。
【００１６】
（８）レジスタデータＤ１２０〜Ｄ１４３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４は、書き込みデータ選択回路２６に入力され、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４の出力状態に応じて、レジスタデータＤ１２０〜Ｄ１４３の内、何れか８ビットのデータがデータＤＴ０〜ＤＴ７として出力される。尚、今回はＤＣ０２４信号が「Ｈ」であるため、データＤＴ０〜ＤＴ７には、レジスタデータＤ１２０〜Ｄ１２７が出力される（図２５）。
【００１７】
（９）ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮ、表示データ書き込み用アドレスカウンタ２４の出力データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡｎ）、書き込みデータ選択回路２６の出力データＤＴ０〜ＤＴ７（ＭＤａ）は、ＤＣＲＡＭ２８に入力される。その後、データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡｎ）は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＡＤＣＫ信号に同期して次段のラッチ回路に保持される。また、データＤＴ０〜ＤＴ７（ＭＤａ）は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＤＴ０〜ＤＣＤＴ７データライン上に出力される。さらに、ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮとタイミング信号ＣＰ４がＡＮＤ回路に入力され、ＤＣＲＡＭデータ書込み信号ＤＣＷＥを発生する。これにより、ＤＣＲＡＭ２８のアドレスＭＡｎにデータＭＤａが書込まれる（図１０）。
【００１８】
（１０）（１）〜（９）の動作を繰り返すことにより、ＤＣＲＡＭデータ書込みが行われる。
【００１９】
「方法２：ノーマルインクリメントモード」方法２のノーマルインクリメントモードでは、ＤＣＲＡＭデータ書込みのインストラクションを実行する毎に、ＤＣＲＡＭアドレスを自動的に「＋１」し、ＤＣＲＡＭデータ書込みを行う（図２７）。
【００２０】
（１）ＣＥ＝「Ｌ」の期間に本回路のＣＣＢアドレスが、クロック信号ＣＬに同期して、ＣＣＢインターフェイス回路１０に入力される。その直後、ＣＥ信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデータ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」へと変化し、クロック信号ＣＬが、クロック信号ＳＣＬとして、内部に入力される。
【００２１】
また、同時にデータ入力信号ＤＩも、データ入力信号ＳＤＩとして、内部に入力される（図２）。
【００２２】
（２）データ入力信号ＳＤＩは、クロック信号ＳＣＬに同期して、シフトレジスタ１２に入力され、Ｑ１２０〜Ｑ１４３データとして格納される。その後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ１２０〜Ｑ１４３データは、次段のデータレジスタ１４に入力され、Ｄ１２０〜Ｄ１４３データとして保持される。ところで、Ｄ１２０〜Ｄ１２７データ（Ｑ１２０〜Ｑ１２７データ）は、ＤＣＲＡＭデータＭＤａ、Ｄ１２８〜Ｄ１３３データ（Ｑ１２８〜Ｑ１３３データ）は、ＤＣＲＡＭアドレスＭＡｎ、Ｑ１３９データはインクリメントモード設定データ（ノーマルインクリメントモードのＤＣＲＡＭデータ書込みであるため「１」が設定されている）、Ｑ１４０〜Ｑ１４３データはインストラクションデータ（ＤＣＲＡＭデータ書込みであるため「０，０，０，１」が設定されている）である（図１８）。
【００２３】
（３）ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、インストラクションデコーダ１６に入力されているシリアルデータ入力イネーブル信号ＤＩＥＮＢが「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発生する。また、インストラクションデコーダ１６に入力されているデータＱ１４０〜Ｑ１４３が「０，０，０，１」であるため、ＤＣＲＡＭデータ書込み開始パルス信号ＷＤＣＫも同時に発生する（図１９）。
【００２４】
（４）クロック信号ＳＣＬはシリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じて、シリアルデータカウンタデコーダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４（シリアルデータカウント１信号）の出力状態を図２３の様に設定する。尚、今回入力されたシリアルデータの転送ビット数は２４ビットであるため、Ｃ２４信号が「Ｈ」となる（図２２）。
【００２５】
（５）データＱ１３９＝「１」、ＤＣＲＡＭデータ書込み開始パルス信号ＷＤＣＫ、シリアルデータカウント１信号Ｃ０８、Ｃ１６、Ｃ２４は、インクリメントデコーダ１８に入力され、ＷＤＣＫ信号に同期してＤＱ４信号を「Ｈ」の状態に設定する。また、同時にＤＣＲＡＭデータ書込みノーマルパルス信号ＷＤＮＲＣＫが出力される（図２０）。
【００２６】
（６）ＤＣＲＡＭデータ書込みノーマルパルス信号ＷＤＮＲＣＫ、データＱ１２８〜Ｑ１３３（ＤＣＲＡＭアドレスＭＡｎ）は、表示データ書き込み用アドレスカウンタ２４に入力され、ＤＣＷＲＡ０〜ＤＣＷＲＡ５データとして保持される（図２４）。
【００２７】
（７）パルス信号ＬＣＫは、シリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じてシリアルデータカウンタレジスタ１Ｂの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４（シリアルデータカウント２信号）の出力状態を図２３の様に設定する。また、ＤＣＲＡＭデータ書込みノーマルパルス信号ＷＤＮＲＣＫはデータ書込み信号発生回路に入力され、タイミング信号ＣＰ１に同期してＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮを「Ｈ」にする（図２１）、（図２２）。
【００２８】
（８）レジスタデータＤ１２０〜Ｄ１４３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４は、書き込みデータ選択回路２６に入力され、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４の出力状態に応じて、レジスタデータＤ１２０〜Ｄ１４３の内、何れか８ビットのデータがデータＤＴ０〜ＤＴ７として出力される。尚、今回はＤＣ０２４信号が「Ｈ」であるため、データＤＴ０〜ＤＴ７には、レジスタデータＤ１２０〜Ｄ１２７（ＭＤａ）が出力される（図２５）。
【００２９】
（９）ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮ、表示データ書き込み用アドレスカウンタ２４の出力データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡｎ）、書き込みデータ選択回路２６の出力データＤＴ０〜ＤＴ７（ＭＤａ）は、ＤＣＲＡＭ２８に入力される。その後、データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡｎ）は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＡＤＣＫ信号に同期して次段のラッチ回路に保持される。また、データＤＴ０〜ＤＴ７（ＭＤａ）は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＤＴ０〜ＤＣＤＴ７データライン上に出力される。さらに、ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮとタイミング信号ＣＰ４はＡＮＤ回路に入力され、ＤＣＲＡＭデータ書込み信号ＤＣＷＥを発生する。これにより、ＤＣＲＡＭ２８のアドレスＭＡｎにデータＭＤａが書込まれる（図１０）。
【００３０】
（１０）（１）〜（９）のＤＣＲＡＭデータ書込み動作が終了すると、再び、ＣＥ＝「Ｌ」の期間に本回路のＣＣＢアドレスが、クロック信号ＣＬに同期して、ＣＣＢインターフェイス回路１０に入力される。その直後、ＣＥ信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデータ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」へと変化し、クロック信号ＣＬが、クロック信号ＳＣＬとして、内部に入力される。また、同時にデータ入力信号ＤＩも、データ入力信号ＳＤＩとして、内部に入力される（図２）。
【００３１】
（１１）データ入力信号ＳＤＩは、クロック信号ＳＣＬに同期して、シフトレジスタ１２に入力され、Ｑ１３６〜Ｑ１４３データとして格納される。その後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ１３６〜Ｑ１４３データは、次段のデータレジスタ１４に入力され、Ｄ１３６〜Ｄ１４３データとして保持される。ところで、Ｄ１３６〜Ｄ１４３データ（Ｑ１３６〜Ｑ１４３データ）は、ＤＣＲＡＭデータＭＤｂである（図１８）。
【００３２】
（１２）シリアルデータ入力イネーブル信号ＤＩＥＮＢ信号は、インストラクションデコーダ１６にも入力されており、図２７の様に「Ｌ」から「Ｈ」へと変化すると、パルス信号ＩＭＣＫが発生する（図１９）。
【００３３】
（１３）パルス信号ＩＭＣＫは、インクリメントデコーダ１８に入力され、ＤＱ４信号が「Ｈ」であるため、ＤＱ５信号が「Ｈ」に設定される（図２０）。
【００３４】
（１４）ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、インストラクションデコーダ１６に入力されているシリアルデータ入力イネーブル信号ＤＩＥＮＢが「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発生する（図１９）。
【００３５】
（１５）クロック信号ＳＣＬはシリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じて、シリアルデータカウンタデコーダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４（シリアルデータカウント１信号）の出力状態を図２３の様に設定する。尚、今回入力されたシリアルデータの転送ビット数は８ビットであるため、Ｃ０８信号が「Ｈ」となる（図２２）。
【００３６】
（１６）パルス信号ＬＣＫ、シリアルデータカウント１信号Ｃ０８、Ｃ１６、Ｃ２４は、インクリメントデコーダ１８に入力され、ＤＱ５信号が「Ｈ」、Ｃ０８信号が「Ｈ」であるため、ＤＣＲＡＭデータ書込みノーマルインクリメントパルス信号ＷＤＮＩＭＣＫが出力される（図２０）。
【００３７】
（１７）ＤＣＲＡＭデータ書込みノーマルインクリメントパルス信号ＷＤＮＩＭＣＫは、表示データ書き込み用アドレスカウンタ２４に入力され、ＤＣＷＲＡ０〜ＤＣＷＲＡ５データ（ＭＡｎ）を「＋１」する（図２４）。
【００３８】
（１８）パルス信号ＬＣＫは、シリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じてシリアルデータカウンタレジスタ１Ｂの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４（シリアルデータカウント２信号）の出力状態を図２３の様に設定する。また、ＤＣＲＡＭデータ書込みノーマルインクリメントパルス信号ＷＤＮＩＭＣＫはデータ書込み信号発生回路に入力され、タイミング信号ＣＰ１に同期してＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮを「Ｈ」にする（図２１）、（図２２）。
【００３９】
（１９）レジスタデータＤ１２０〜Ｄ１４３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４は、書き込みデータ選択回路２６に入力され、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４の出力状態に応じて、レジスタデータＤ１２０〜Ｄ１４３の内、何れか８ビットのデータがデータＤＴ０〜ＤＴ７として出力される。尚、今回はＤＣ００８信号が「Ｈ」であるため、データＤＴ０〜ＤＴ７には、レジスタデータＤ１３６〜Ｄ１４３（ＭＤｂ）が出力される（図２５）。
【００４０】
（２０）ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮ、表示データ書き込み用アドレスカウンタ２４の出力データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡｎ＋１）、書き込みデータ選択回路２６の出力データＤＴ０〜ＤＴ７（ＭＤｂ）は、ＤＣＲＡＭ２８に入力される。
【００４１】
その後、データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡｎ＋１）は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＡＤＣＫ信号に同期して次段のラッチ回路に保持される。
【００４２】
また、データＤＴ０〜ＤＴ７（ＭＤｂ）は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＤＴ０〜ＤＣＤＴ７データライン上に出力される。さらに、ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮとタイミング信号ＣＰ４はＡＮＤ回路に入力され、ＤＣＲＡＭデータ書込み信号ＤＣＷＥを発生する。これにより、ＤＣＲＡＭ２８のアドレスＭＡｎ＋１にデータＭＤｂが書込まれる（１０）。
【００４３】
（２１）（１０）〜（２０）の動作をｍ回繰り返すことにより、ＤＣＲＡＭデータ書込みが行われる。尚、このノーマルインクリメントモードによるＤＣＲＡＭデータ書込み動作の終了は、（２２）以降の動作にて行われる。
【００４４】
（２２）ＣＥ＝「Ｌ」の期間に本回路のＣＣＢアドレスが、クロック信号ＣＬに同期して、ＣＣＢインターフェイス回路１０に入力される。その直後、ＣＥ信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデータ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」へと変化し、クロック信号ＣＬが、クロック信号ＳＣＬとして、内部に入力される。また、同時にデータ入力信号ＤＩも、データ入力信号ＳＤＩとして、内部に入力される（図２）。
【００４５】
（２３）データ入力信号ＳＤＩは、クロック信号ＳＣＬに同期して、シフトレジスタ１２に入力され、Ｑ１２８〜Ｑ１４３データとして格納される。その後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ１２８〜Ｑ１４３データは、次段のデータレジスタ１４に入力され、Ｄ１２８〜Ｄ１４３データとして保持される。ところで、Ｄ１２８〜Ｄ１３５データ（Ｑ１２８〜Ｑ１３５データ）は、ＤＣＲＡＭデータＭＤｚ、Ｑ１３９データはインクリメントモード設定データ（ノーマルインクリメントモードのＤＣＲＡＭデータ書込み終了となるため「０」が設定されている）、Ｑ１４０〜Ｑ１４３データはインストラクションデータ（ＤＣＲＡＭデータ書込みであるため「０，０，０，１」が設定されている）である（図１８）。
【００４６】
（２４）シリアルデータ入力イネーブル信号ＤＩＥＮＢ信号は、インストラクションデコーダ１６にも入力されており、図２７の様に「Ｌ」から「Ｈ」へと変化すると、パルス信号ＩＭＣＫが発生する（図１９）。
【００４７】
（２５）パルス信号ＩＭＣＫは、インクリメントデコーダ１８に入力され、ＤＱ４信号が「Ｈ」であるため、ＤＱ５信号が「Ｈ」に設定される（図２０）。
【００４８】
（２６）ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、インストラクションデコーダ１６に入力されているシリアルデータ入力イネーブル信号ＤＩＥＮＢが「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発生する。また、インストラクションデコーダ１６に入力されているデータＱ１４０〜Ｑ１４３が「０，０，０，１」であるため、ＤＣＲＡＭデータ書込み開始パルス信号ＷＤＣＫも同時に発生する（図１９）。
【００４９】
（２７）クロック信号ＳＣＬはシリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じて、シリアルデータカウンタデコーダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４（シリアルデータカウント１信号）の出力状態を図２３の様に設定する。尚、今回入力されたシリアルデータの転送ビット数は１６ビットであるため、Ｃ１６信号が「Ｈ」となる（図２２）。
【００５０】
（２８）データＱ１３９＝「０」、ＤＣＲＡＭデータ書込み開始パルス信号ＷＤＣＫ、シリアルデータカウント１信号Ｃ０８、Ｃ１６、Ｃ２４は、インクリメントデコーダ１８に入力され、ＷＤＣＫ信号に同期してＤＱ４信号を「Ｌ」の状態に設定する。また、同時に、ＤＱ５信号が「Ｈ」、Ｃ１６信号が「Ｈ」であるためＤＣＲＡＭデータ書込みノーマルインクリメントパルス信号ＷＤＮＩＭＣＫが出力される（図２０）。
【００５１】
（２９）ＤＣＲＡＭデータ書込みノーマルインクリメントパルス信号ＷＤＮＩＭＣＫは、表示データ書き込み用アドレスカウンタ２４に入力され、ＤＣＷＲＡ０〜ＤＣＷＲＡ５データ（ＭＡｎ＋ｍ）を「＋１」する（図２４）。
【００５２】
（３０）パルス信号ＬＣＫは、シリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じてシリアルデータカウンタレジスタ１Ｂの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４（シリアルデータカウント２信号）の出力状態を図２３の様に設定する。また、ＤＣＲＡＭデータ書込みノーマルインクリメントパルス信号ＷＤＮＩＭＣＫはデータ書込み信号発生回路に入力され、タイミング信号ＣＰ１に同期してＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮを「Ｈ」にする（図２１）、（図２２）。
【００５３】
（３１）レジスタデータＤ１２０〜Ｄ１４３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４は、書き込みデータ選択回路２６に入力され、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４の出力状態に応じて、レジスタデータＤ１２０〜Ｄ１４３の内、何れか８ビットのデータがデータＤＴ０〜ＤＴ７として出力される。尚、今回はＤＣ０１６信号が「Ｈ」であるため、データＤＴ０〜ＤＴ７には、レジスタデータＤ１２８〜Ｄ１３５（ＭＤｚ）が出力される（図２５）。
【００５４】
（３２）ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮ、表示データ書き込み用アドレスカウンタ２４の出力データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡｎ＋ｍ＋１）、書き込みデータ選択回路２６の出力データＤＴ０〜ＤＴ７（ＭＤｚ）は、ＤＣＲＡＭ２８に入力される。
【００５５】
その後、データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡｎ＋ｍ＋１）は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＡＤＣＫ信号に同期して次段のラッチ回路に保持される。
【００５６】
また、データＤＴ０〜ＤＴ７（ＭＤｚ）は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＤＴ０〜ＤＣＤＴ７データライン上に出力される。さらに、ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮとタイミング信号ＣＰ４はＡＮＤ回路に入力され、ＤＣＲＡＭデータ書込み信号ＤＣＷＥを発生する。これにより、ＤＣＲＡＭ２８のアドレスＭＡｎ＋ｍ＋１にデータＭＤｚが書込まれる（図１０）。
【００５７】
「ＡＤＲＡＭデータ書込み」（方法１：ノーマルモード）ＡＤＲＡＭデータ書き込みについての方法１：ノーマルモードでは、ＡＤＲＡＭデータ書込みのインストラクションを実行する毎にＡＤＲＡＭアドレスを指定し、ＡＤＲＡＭデータ書込みを行う（図２８）。
【００５８】
（１）ＣＥ＝「Ｌ」の期間に本回路のＣＣＢアドレスが、クロック信号ＣＬに同期して、ＣＣＢインターフェイス回路１０に入力される。その直後、ＣＥ信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデータ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」へと変化し、クロック信号ＣＬが、クロック信号ＳＣＬとして、内部に入力される。
【００５９】
また、同時にデータ入力信号ＤＩも、データ入力信号ＳＤＩとして、内部に入力される（図２）。
【００６０】
（２）データ入力信号ＳＤＩは、クロック信号ＳＣＬに同期して、シフトレジスタ１２に入力され、Ｑ１２０〜Ｑ１４３データとして格納される。その後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ１２０〜Ｑ１４３データは、次段のデータレジスタ１４に入力され、Ｄ１２０〜Ｄ１４３データとして保持される。ところで、Ｄ１２０〜Ｄ１２４データ（Ｑ１２０〜Ｑ１２４データ）は、ＡＤＲＡＭデータＡＤａ、Ｄ１２８〜Ｄ１３１データ（Ｑ１２８〜Ｑ１３１データ）は、ＡＤＲＡＭアドレスＡＡｎ、Ｑ１３９データはインクリメントモード設定データ（ノーマルモードのＡＤＲＡＭデータ書込みであるため「０」が設定されている）、Ｑ１４０〜Ｑ１４３データはインストラクションデータ（ＡＤＲＡＭデータ書込みであるため「０，０，１，０」が設定されている）である（図１８）。
【００６１】
（３）ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、インストラクションデコーダ１６に入力されているシリアルデータ入力イネーブル信号ＤＩＥＮＢが「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発生する。また、インストラクションデコーダ１６に入力されているデータＱ１４０〜Ｑ１４３が「０，０，１，０」であるため、ＡＤＲＡＭデータ書込み開始パルス信号ＷＡＣＫも同時に発生する（１９）。
【００６２】
（４）クロック信号ＳＣＬはシリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じて、シリアルデータカウンタデコーダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４（シリアルデータカウント１信号）の出力状態を図２３の様に設定する。尚、今回入力されたシリアルデータの転送ビット数は２４ビットであるため、Ｃ２４信号が「Ｈ」となる（図２２）。
【００６３】
（５）データＱ１３９＝「０」、ＡＤＲＡＭデータ書込み開始パルス信号ＷＡＣＫ、シリアルデータカウント１信号Ｃ０８、Ｃ１６、Ｃ２４は、インクリメントデコーダ１８に入力され、ＷＡＣＫ信号に同期してＡＱ４信号を「Ｌ」の状態に設定する。また、同時にＡＤＲＡＭデータ書込みノーマルパルス信号ＷＡＮＲＣＫが出力される（図２０）。
【００６４】
（６）ＡＤＲＡＭデータ書込みノーマルパルス信号ＷＡＮＲＣＫ、データＱ１２８〜Ｑ１３１（ＡＤＲＡＭアドレスＡＡｎ）は、表示データ書き込み用アドレスカウンタ２４に入力され、ＡＤＷＲＡ０〜ＡＤＷＲＡ３データとして保持される（図２４）。
【００６５】
（７）パルス信号ＬＣＫは、シリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じてシリアルデータカウンタレジスタ１Ｂの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４（シリアルデータカウント２信号）の出力状態を図２３の様に設定する。また、ＡＤＲＡＭデータ書込みノーマルパルス信号ＷＡＮＲＣＫはデータ書込み信号発生回路に入力され、タイミング信号ＣＰ１に同期してＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮを「Ｈ」にする（図２１）、（図２２）。
【００６６】
（８）レジスタデータＤ１２０〜Ｄ１４３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４は、書き込みデータ選択回路２６に入力され、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４の出力状態に応じて、レジスタデータＤ１２０〜Ｄ１４３の内、何れか５ビットのデータがデータＤＴ０〜ＤＴ４として出力される。尚、今回はＤＣ０２４信号が「Ｈ」であるため、データＤＴ０〜ＤＴ４には、レジスタデータＤ１２０〜Ｄ１２４が出力される（図２５）。
【００６７】
（９）ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮ、表示データ書き込み用アドレスカウンタ２４の出力データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡｎ）、書き込みデータ選択回路２６の出力データＤＴ０〜ＤＴ４（ＡＤａ）は、ＡＤＲＡＭ３０に入力される。その後、データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡｎ）は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＡＤＣＫ信号に同期して次段のラッチ回路に保持される。また、データＤＴ０〜ＤＴ４（ＡＤａ）は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＤＴ０〜ＡＤＤＴ４データライン上に出力される。さらに、ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮとタイミング信号ＣＰ２がＡＮＤ回路に入力され、ＡＤＲＡＭデータ書込み信号ＡＤＷＥを発生する。これにより、ＡＤＲＡＭ３０のアドレスＡＡｎにデータＡＤａが書込まれる（図１１）。
【００６８】
（１０）（１）〜（９）の動作を繰り返すことにより、ＡＤＲＡＭデータ書込みが行われる。
【００６９】
（方法２：ノーマルインクリメントモード）方法２：ノーマルインクリメントモードでは、ＡＤＲＡＭデータ書込みのインストラクションを実行する毎に、ＡＤＲＡＭアドレスを自動的に「＋１」し、ＡＤＲＡＭデータ書込みを行う（図２９）。
【００７０】
（１）ＣＥ＝「Ｌ」の期間に本回路のＣＣＢアドレスが、クロック信号ＣＬに同期して、ＣＣＢインターフェイス回路１０に入力される。その直後、ＣＥ信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデータ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」へと変化し、クロック信号ＣＬが、クロック信号ＳＣＬとして、内部に入力される。また、同時にデータ入力信号ＤＩも、データ入力信号ＳＤＩとして、内部に入力される（図２）。
【００７１】
（２）データ入力信号ＳＤＩは、クロック信号ＳＣＬに同期して、シフトレジスタ１２に入力され、Ｑ１２０〜Ｑ１４３データとして格納される。その後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ１２０〜Ｑ１４３データは、次段のデータレジスタ１４に入力され、Ｄ１２０〜Ｄ１４３データとして保持される。ところで、Ｄ１２０〜Ｄ１２４データ（Ｑ１２０〜Ｑ１２４データ）は、ＡＤＲＡＭデータＡＤａ、Ｄ１２８〜Ｄ１３１データ（Ｑ１２８〜Ｑ１３１データ）は、ＡＤＲＡＭアドレスＡＡｎ、Ｑ１３９データはインクリメントモード設定データ（ノーマルインクリメントモードのＡＤＲＡＭデータ書込みであるため「１」が設定されている）、Ｑ１４０〜Ｑ１４３データはインストラクションデータ（ＡＤＲＡＭデータ書込みであるため「０，０，１，０」が設定されている）である（図１８）。
【００７２】
（３）ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、インストラクションデコーダ１６に入力されているシリアルデータ入力イネーブル信号ＤＩＥＮＢが「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発生する。また、インストラクションデコーダ１６に入力されているデータＱ１４０〜Ｑ１４３が「０，０，１，０」であるため、ＡＤＲＡＭデータ書込み開始パルス信号ＷＡＣＫも同時に発生する（図１９）。
【００７３】
（４）クロック信号ＳＣＬはシリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じて、シリアルデータカウンタデコーダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４（シリアルデータカウント１信号）の出力状態を図２３の様に設定する。尚、今回入力されたシリアルデータの転送ビット数は２４ビットであるため、Ｃ２４信号が「Ｈ」となる（図２２）。
【００７４】
（５）データＱ１３９＝「１」、ＡＤＲＡＭデータ書込み開始パルス信号ＷＡＣＫ、シリアルデータカウント１信号Ｃ０８、Ｃ１６、Ｃ２４は、インクリメントデコーダ１８に入力され、ＷＡＣＫ信号に同期してＡＱ４信号を「Ｈ」の状態に設定する。また、同時にＡＤＲＡＭデータ書込みノーマルパルス信号ＷＡＮＲＣＫが出力される（図２０）。
【００７５】
（６）ＡＤＲＡＭデータ書込みノーマルパルス信号ＷＡＮＲＣＫ、データＱ１２８〜Ｑ１３１（ＡＤＲＡＭアドレスＡＡｎ）は、表示データ書き込み用アドレスカウンタ２４に入力され、ＡＤＷＲＡ０〜ＡＤＷＲＡ３データとして保持される（図２４）。
【００７６】
（７）パルス信号ＬＣＫは、シリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じてシリアルデータカウンタレジスタ１Ｂの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４（シリアルデータカウント２信号）の出力状態を図２３の様に設定する。また、ＡＤＲＡＭデータ書込みノーマルパルス信号ＷＡＮＲＣＫはデータ書込み信号発生回路に入力され、タイミング信号ＣＰ１に同期してＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮを「Ｈ」にする（図２１）、（図２２） 。
【００７７】
（８）レジスタデータＤ１２０〜Ｄ１４３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４は、書き込みデータ選択回路２６に入力され、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４の出力状態に応じて、レジスタデータＤ１２０〜Ｄ１４３の内、何れか５ビットのデータがデータＤＴ０〜ＤＴ４として出力される。尚、今回はＤＣ０２４信号が「Ｈ」であるため、データＤＴ０〜ＤＴ４には、レジスタデータＤ１２０〜Ｄ１２４（ＡＤａ）が出力される（図２５）。
【００７８】
（９）ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮ、表示データ書き込み用アドレスカウンタ２４の出力データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡｎ）、書き込みデータ選択回路２６の出力データＤＴ０〜ＤＴ４（ＡＤａ）は、ＡＤＲＡＭ３０に入力される。その後、データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡｎ）は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＡＤＣＫ信号に同期して次段のラッチ回路に保持される。また、データＤＴ０〜ＤＴ４（ＡＤａ）は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＤＴ０〜ＡＤＤＴ４データライン上に出力される。さらに、ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮとタイミング信号ＣＰ２はＡＮＤ回路に入力され、ＡＤＲＡＭデータ書込み信号ＡＤＷＥを発生する。これにより、ＡＤＲＡＭ３０のアドレスＡＡｎにデータＡＤａが書込まれる（図１１）。
【００７９】
（１０）（１）〜（９）のＡＤＲＡＭデータ書込み動作が終了すると、再び、ＣＥ＝「Ｌ」の期間に本回路のＣＣＢアドレスが、クロック信号ＣＬに同期して、ＣＣＢインターフェイス回路１０に入力される。その直後、ＣＥ信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデータ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」へと変化し、クロック信号ＣＬが、クロック信号ＳＣＬとして、内部に入力される。また、同時にデータ入力信号ＤＩも、データ入力信号ＳＤＩとして、内部に入力される（図２）。
【００８０】
（１１）データ入力信号ＳＤＩは、クロック信号ＳＣＬに同期して、シフトレジスタ１２に入力され、Ｑ１３６〜Ｑ１４３データとして格納される。その後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ１３６〜Ｑ１４３データは、次段のデータレジスタ１４に入力され、Ｄ１３６〜Ｄ１４３データとして保持される。ところで、Ｄ１３６〜Ｄ１４０データ（Ｑ１３６〜Ｑ１４０データ）は、ＡＤＲＡＭデータＡＤｂである（図１８）。
【００８１】
（１２）シリアルデータ入力イネーブル信号ＤＩＥＮＢ信号は、インストラクションデコーダ１６にも入力されており、図２９の様に「Ｌ」から「Ｈ」へと変化すると、パルス信号ＩＭＣＫが発生する（図１９）。
【００８２】
（１３）パルス信号ＩＭＣＫは、インクリメントデコーダ１８に入力され、ＡＱ４信号が「Ｈ」であるため、ＡＱ５信号が「Ｈ」に設定される（図２０）。
【００８３】
（１４）ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、インストラクションデコーダ１６に入力されているシリアルデータ入力イネーブル信号ＤＩＥＮＢが「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発生する（図１９）。
【００８４】
（１５）クロック信号ＳＣＬはシリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じて、シリアルデータカウンタデコーダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４（シリアルデータカウント１信号）の出力状態を図２３の様に設定する。尚、今回入力されたシリアルデータの転送ビット数は８ビットであるため、Ｃ０８信号が「Ｈ」となる（図２２）。
【００８５】
（１６）パルス信号ＬＣＫ、シリアルデータカウント１信号Ｃ０８、Ｃ１６、Ｃ２４は、インクリメントデコーダ１８に入力され、ＡＱ５信号が「Ｈ」、Ｃ０８信号が「Ｈ」であるため、ＡＤＲＡＭデータ書込みノーマルインクリメントパルス信号ＷＡＮＩＭＣＫが出力される（図２０）。
【００８６】
（１７）ＡＤＲＡＭデータ書込みノーマルインクリメントパルス信号ＷＡＮＩＭＣＫは、表示データ書き込み用アドレスカウンタ２４に入力され、ＡＤＷＲＡ０〜ＡＤＷＲＡ３データ（Ａｎ）を「＋１」する（図２４）。
【００８７】
（１８）パルス信号ＬＣＫは、シリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じてシリアルデータカウンタレジスタ１Ｂの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４（シリアルデータカウント２信号）の出力状態を図２３の様に設定する。また、ＡＤＲＡＭデータ書込みノーマルインクリメントパルス信号ＷＡＮＩＭＣＫはデータ書込み信号発生回路に入力され、タイミング信号ＣＰ１に同期してＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮを「Ｈ」にする（図２１）、（図２２）。
【００８８】
（１９）レジスタデータＤ１２０〜Ｄ１４３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４は、書き込みデータ選択回路２６に入力され、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４の出力状態に応じて、レジスタデータＤ１２０〜Ｄ１４３の内、何れか５ビットのデータがデータＤＴ０〜ＤＴ４として出力される。尚、今回はＤＣ００８信号が「Ｈ」であるため、データＤＴ０〜ＤＴ４には、レジスタデータＤ１３６〜Ｄ１４０（ＡＤｂ）が出力される（図２５）。
【００８９】
（２０）ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮ、表示データ書き込み用アドレスカウンタ２４の出力データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡｎ＋１）、書き込みデータ選択回路２６の出力データＤＴ０〜ＤＴ４（ＡＤｂ）は、ＡＤＲＡＭ３０に入力される。
【００９０】
その後、データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡｎ＋１）は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＡＤＣＫ信号に同期して次段のラッチ回路に保持される。また、データＤＴ０〜ＤＴ４（ＡＤｂ）は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＤＴ０〜ＡＤＤＴ４データライン上に出力される。さらに、ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮとタイミング信号ＣＰ２はＡＮＤ回路に入力され、ＡＤＲＡＭデータ書込み信号ＡＤＷＥを発生する。これにより、ＡＤＲＡＭ３０のアドレスＡＡｎ＋１にデータＡＤｂが書込まれる（図１１）。
【００９１】
（２１）（１０）〜（２０）の動作をｍ回繰り返すことにより、ＡＤＲＡＭデータ書込みが行われる。尚、このノーマルインクリメントモードによるＡＤＲＡＭデータ書込み動作の終了は、（２２）以降の動作にて行われる。
【００９２】
（２２）ＣＥ＝「Ｌ」の期間に本回路のＣＣＢアドレスが、クロック信号ＣＬに同期して、ＣＣＢインターフェイス回路１０に入力される。その直後、ＣＥ信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデータ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」へと変化し、クロック信号ＣＬが、クロック信号ＳＣＬとして、内部に入力される。
【００９３】
また、同時にデータ入力信号ＤＩも、データ入力信号ＳＤＩとして、内部に入力される（図２）。
【００９４】
（２３）データ入力信号ＳＤＩは、クロック信号ＳＣＬに同期して、シフトレジスタ１２に入力され、Ｑ１２８〜Ｑ１４３データとして格納される。その後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ１２８〜Ｑ１４３データは、次段のデータレジスタ１４に入力され、Ｄ１２８〜Ｄ１４３データとして保持される。ところで、Ｄ１２８〜Ｄ１３２データ（Ｑ１２８〜Ｑ１３２データ）は、ＡＤＲＡＭデータＡＤｚ、Ｑ１３９データはインクリメントモード設定データ（ノーマルインクリメントモードのＡＤＲＡＭデータ書込み終了となるため「０」が設定されている）、Ｑ１４０〜Ｑ１４３データはインストラクションデータ（ＡＤＲＡＭデータ書込みであるため「０，０，１，０」が設定されている）である（図１８）。
【００９５】
（２４）シリアルデータ入力イネーブル信号ＤＩＥＮＢ信号は、インストラクションデコーダ１６にも入力されており、図２９の様に「Ｌ」から「Ｈ」へと変化すると、パルス信号ＩＭＣＫが発生する（図１９）。
【００９６】
（２５）パルス信号ＩＭＣＫは、インクリメントデコーダ１８に入力され、ＡＱ４信号が「Ｈ」であるため、ＡＱ５信号が「Ｈ」に設定される（図２０）。
【００９７】
（２６）ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、インストラクションデコーダ１６に入力されているシリアルデータ入力イネーブル信号ＤＩＥＮＢが「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発生する。また、インストラクションデコーダ１６に入力されているデータＱ１４０〜Ｑ１４３が「０，０，１，０」であるため、ＡＤＲＡＭデータ書込み開始パルス信号ＷＡＣＫも同時に発生する（図１９）。
【００９８】
（２７）クロック信号ＳＣＬはシリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じて、シリアルデータカウンタデコーダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４（シリアルデータカウント１信号）の出力状態を図２３の様に設定する。尚、今回入力されたシリアルデータの転送ビット数は１６ビットであるため、Ｃ１６信号が「Ｈ」となる（図２２）。
【００９９】
（２８）データＱ１３９＝「０」、ＡＤＲＡＭデータ書込み開始パルス信号ＷＡＣＫ、シリアルデータカウント１信号Ｃ０８、Ｃ１６、Ｃ２４は、インクリメントデコーダ１８に入力され、ＷＡＣＫ信号に同期してＡＱ４信号を「Ｌ」の状態に設定する。また、同時に、ＡＱ５信号が「Ｈ」、Ｃ１６信号が「Ｈ」であるためＡＤＲＡＭデータ書込みノーマルインクリメントパルス信号ＷＡＮＩＭＣＫが出力される（図２０）。
【０１００】
（２９）ＡＤＲＡＭデータ書込みノーマルインクリメントパルス信号ＷＡＮＩＭＣＫは、表示データ書き込み用アドレスカウンタ２４に入力され、ＡＤＷＲＡ０〜ＡＤＷＲＡ３データ（ＡＡｎ＋ｍ）を「＋１」する（図２４）。
【０１０１】
（３０）パルス信号ＬＣＫは、シリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じてシリアルデータカウンタレジスタ１Ｂの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４（シリアルデータカウント２信号）の出力状態を図２３の様に設定する。また、ＡＤＲＡＭデータ書込みノーマルインクリメントパルス信号ＷＡＮＩＭＣＫはデータ書込み信号発生回路に入力され、タイミング信号ＣＰ１に同期してＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮを「Ｈ」にする（図２１）、（図２２）。
【０１０２】
（３１）レジスタデータＤ１２０〜Ｄ１４３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４は、書き込みデータ選択回路２６に入力され、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４の出力状態に応じて、レジスタデータＤ１２０〜Ｄ１４３の内、何れか５ビットのデータがデータＤＴ０〜ＤＴ４として出力される。尚、今回はＤＣ０１６信号が「Ｈ」であるため、データＤＴ０〜ＤＴ４には、レジスタデータＤ１２８〜Ｄ１３２（ＡＤｚ）が出力される（図２５）。
【０１０３】
（３２）ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮ、表示データ書き込み用アドレスカウンタ２４の出力データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡｎ＋ｍ＋１）、書き込みデータ選択回路２６の出力データＤＴ０〜ＤＴ４（ＡＤｚ）は、ＡＤＲＡＭ３０に入力される。
【０１０４】
その後、データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡｎ＋ｍ＋１）は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＡＤＣＫ信号に同期して次段のラッチ回路に保持される。
【０１０５】
また、データＤＴ０〜ＤＴ４（ＡＤｚ）は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＤＴ０〜ＡＤＤＴ４データライン上に出力される。さらに、ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮとタイミング信号ＣＰ２はＡＮＤ回路に入力され、ＡＤＲＡＭデータ書込み信号ＡＤＷＥを発生する。これにより、ＡＤＲＡＭ３０のアドレスＡＡｎ＋ｍ＋１にデータＡＤｚが書込まれる（図１１）。
【０１０６】
以上の通り、ＤＣＲＡＭデータ書込み、ＡＤＲＡＭデータ書込みを実行する場合は、上述の２つの方法（ノーマルモード、ノーマルインクリメントモード）にて実行することができる。特に、ノーマルインクリメントモードによるＤＣＲＡＭデータ書込み、ＡＤＲＡＭデータ書込みは、初回のシリアルデータ転送以外、ＤＣＲＡＭアドレス、ＡＤＲＡＭアドレスのシリアルデータ転送が不要であるため、シリアルデータの転送ビット数を大幅に削減でき、マイコンのデータ処理負担を軽減するには、大変有効な方法である。
【０１０７】
【発明が解決しようとする課題】
しかし、上述のデータ書込み方法は、１桁分のＤＣＲＡＭデータ（８ビット）、１桁分のＡＤＲＡＭデータ（５ビット）を書込む毎に、ＣＥ信号を「Ｌ」、「Ｈ」に設定する必要があるため、ＤＣＲＡＭデータ書込み、ＡＤＲＡＭデータ書込みが頻繁に行われる場合（表示が多彩に変化する場合等）には、ＣＥ信号を制御しているマイコンの出力ポートの状態設定が頻繁に必要となり、マイコンの出力ポート制御に関する負担を増加するという問題があった。
【０１０８】
本発明は、上記課題に鑑みなされたものであり、外部から供給される選択信号（例えばＣＥ信号）の状態を一定に維持したまま、複数の表示データを前記メモリに書き込むことができる表示駆動回路を提供することを目的とする。
【０１０９】
【課題を解決するための手段】
本発明は、シリアル形式の表示データを受信するデータ端子と、このデータ端子が表示データを受信するものとして外部から選択されていることを示す選択信号を受信する選択端子と、前記表示データに同期した転送用のクロック信号を受信するクロック端子とを有する表示駆動回路において、前記データ端子からシリアル形式で連続転送されてくる複数の表示データを記憶するシフトレジスタと、前記クロック信号をカウントしたカウント値に応じて、前記シフトレジスタに記憶された複数の表示データの中から１つの表示データを順次選択して出力する書き込みデータ選択回路と、前記書き込みデータ選択回路からの出力を所定のアドレスに記憶するメモリと、前記クロック信号をカウントしたカウント値に応じて、前記メモリへの書き込みアドレスを発生するアドレスカウンタと、を備え、前記選択信号が一定に維持されている状態で、前記複数の表示データを連続して、前記シフトレジスタに記憶することを特徴とする。
【０１１０】
このように、本発明では、メモリに表示データを書き込む場合、一度に複数の表示データを書込むことができる。このため、表示を頻繁に変更するために、データ書込みを頻繁に行う場合においても、外部とのインターフェイス信号である選択信号（例えばＣＥ信号）を頻繁に状態設定する必要がなくなり、選択信号を出力する装置であるマイコンの出力ポートの制御負担を軽減することができる。
【０１１１】
【発明の実施の形態】
以下、本発明の実施の形態について、図面に基づいて説明する。図１は、本発明の実施例の構成を示すブロック図であり、ＣＣＢアドレス一致の検出を行い、コントローラから転送されたシリアルデータを次段のシフトレジスタ１２に入力するＣＣＢインターフェイス回路１０（図２）、コントローラから転送されたシリアルデータを一時的に保持するシフトレジスタ１２（図３）、一つのシリアルデータの転送が終了した時点で、シフトレジスタ１２に一時的に保持されているシリアルデータを改めて保持するデータレジスタ１４（図３）、シリアルデータ入力時のＣＥ信号の立ち上り／立ち下り動作により、パルス信号を発生し、且つ、シリアルデータの内容に基づいて、各インストラクション信号を発生するインストラクションデコーダ１６（図４）、インストラクションデコーダ１６の各出力信号、及び、シリアルデータの内容に基づいて、各データ書込みモードを設定し、その書込みモードに応じて各イネーブル信号、各パルス信号を発生するインクリメントデコーダ１８（図５）、シリアルデータの転送ビット数をカウントし、そのカウントした転送ビット数と、インクリメントデコーダ１８の各イネーブル信号、各パルス信号により、シリアルデータカウント信号、表示データ書き込み用アドレスカウンタ２４のアップシフトイネーブル信号、データ書込みイネーブル信号を発生するシリアルデータカウンタ２２（図６）、インクリメントデコーダ１８の各イネーブル信号、各パルス信号、及びシリアルデータカウンタ２２のアップシフトイネーブル信号により、ＤＣＲＡＭデータ書込み用アドレス、または、ＡＤＲＡＭデータ書込み用アドレスを発生する表示データ書き込み用アドレスカウンタ２４（図８）、シリアルデータカウンタ２２のシリアルデータカウント信号により、ＤＣＲＡＭ２８、または、ＡＤＲＡＭ３０に書込むデータを選択する書き込みデータ選択回路２６（図９）、ＣＧＲＯＭ３２／ＣＧＲＡＭ３４に格納しているキャラクタフォントデータに対応する文字コードを格納するＤＣＲＡＭ２８（図１０）、キャラクタフォント表示以外の表示を行うための表示データを格納するＡＤＲＡＭ３０（図１１）、ＤＣＲＡＭ２８に格納しているキャラクタフォントの文字コードに基づいてキャラクタフォントデータを発生するＣＧＲＯＭ３２／ＣＧＲＡＭ３４、ＣＧＲＯＭ３２／ＣＧＲＡＭ３４／ＡＤＲＡＭ３０のデータを特定のタイミングで順次保持するセグメントレジスタ３６、このセグメントレジスタ３６のデータに基づいてセグメント信号を発生し、表示器の分割電極にそのセグメント信号を入力するセグメントドライバ３８、セグメント信号と同期を取り、表示器の共通電極に入力するコモン信号を発生するコモンドライバ４０、各ブロックの動作、及び各ブロック間の同期を取るために必要なタイミング信号を発生するタイミング信号発生回路４２により構成されている。さらに、表示データ読み取り用アドレスカウンタ４４は、タイミング信号発生回路４２からのタイミング信号に応じてＤＣＲＡＭ２８、ＡＤＲＡＭ３０の読み出しアドレスを指定する。
【０１１２】
この図１の表示駆動回路を用いてＤＣＲＡＭデータ書込み、または、ＡＤＲＡＭデータ書込みを行うと、以下に示す方法にて行うことができる。
【０１１３】
「ＤＣＲＡＭデータ書込み」
（方法３：スーパーインクリメントモード）
この方法３：スーパーインクリメントモーでは、一度に複数のＤＣＲＡＭデータ書込みを行う（図１５）。
【０１１４】
（１）ＣＥ＝「Ｌ」の期間に本回路のＣＣＢアドレスが、クロック信号ＣＬに同期して、ＣＣＢインターフェイス回路１０に入力される。その直後、ＣＥ信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデータ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」へと変化し、クロック信号ＣＬが、クロック信号ＳＣＬとして、内部に入力される。
【０１１５】
また、同時にデータ入力信号ＤＩも、データ入力信号ＳＤＩとして、内部に入力される（図２）。
【０１１６】
（２）データ入力信号ＳＤＩは、クロック信号ＳＣＬに同期して、シフトレジスタ１２に入力され、Ｑ０〜Ｑ１４３データとして格納される。その後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ０〜Ｑ１４３データは、次段のデータレジスタ１４に入力され、Ｄ０〜Ｄ１４３データとして保持される。ところで、Ｄ０〜Ｄ７データ（Ｑ０〜Ｑ７データ）は、ＤＣＲＡＭデータＭＤａ、Ｄ８〜Ｄ１５データ（Ｑ８〜Ｑ１５データ）は、ＤＣＲＡＭデータＭＤｂ、Ｄ１６〜Ｄ２３データ（Ｑ１６〜Ｑ２３データ）は、ＤＣＲＡＭデータＭＤｃ、Ｄ２４〜Ｄ３１データ（Ｑ２４〜Ｑ３１データ）は、ＤＣＲＡＭデータＭＤｄ、Ｄ３２〜Ｄ３９データ（Ｑ３２〜Ｑ３９データ）は、ＤＣＲＡＭデータＭＤｅ、Ｄ４０〜Ｄ４７データ（Ｑ４０〜Ｑ４７データ）は、ＤＣＲＡＭデータＭＤｆ、Ｄ４８〜Ｄ５５データ（Ｑ４８〜Ｑ５５データ）は、ＤＣＲＡＭデータＭＤｇ、Ｄ５６〜Ｄ６３データ（Ｑ５６〜Ｑ６３データ）は、ＤＣＲＡＭデータＭＤｈ、Ｄ６４〜Ｄ７１データ（Ｑ６４〜Ｑ７１データ）は、ＤＣＲＡＭデータＭＤｉ、Ｄ７２〜Ｄ７９データ（Ｑ７２〜Ｑ７９データ）は、ＤＣＲＡＭデータＭＤｊ、Ｄ８０〜Ｄ８７データ（Ｑ８０〜Ｑ８７データ）は、ＤＣＲＡＭデータＭＤｋ、Ｄ８８〜Ｄ９５データ（Ｑ８８〜Ｑ９５データ）は、ＤＣＲＡＭデータＭＤｌ、Ｄ９６〜Ｄ１０３データ（Ｑ９６〜Ｑ１０３データ）は、ＤＣＲＡＭデータＭＤｍ、Ｄ１０４〜Ｄ１１１データ（Ｑ１０４〜Ｑ１１１データ）は、ＤＣＲＡＭデータＭＤｎ、Ｄ１１２〜Ｄ１１９データ（Ｑ１１２〜Ｑ１１９データ）は、ＤＣＲＡＭデータＭＤｏ、Ｄ１２０〜Ｄ１２７データ（Ｑ１２０〜Ｑ１２７データ）は、ＤＣＲＡＭデータＭＤｐ、Ｄ１２８〜Ｄ１３３データ（Ｑ１２８〜Ｑ１３３データ）は、ＤＣＲＡＭアドレスＭＡｎ、Ｑ１３８、Ｑ１３９データはインクリメントモード設定データ（スーパーインクリメントモードのＤＣＲＡＭデータ書込みであるためＱ１３８＝「１」、Ｑ１３９＝「０」が設定されている）、Ｑ１４０〜Ｑ１４３データはインストラクションデータ（ＤＣＲＡＭデータ書込みであるため「０，０，０，１」が設定されている）である（図３）。
【０１１７】
（３）ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、インストラクションデコーダ１６に入力されているシリアルデータ入力イネーブル信号ＤＩＥＮＢが「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発生する。また、インストラクションデコーダ１６に入力されているデータＱ１４０〜Ｑ１４３が「０，０，０，１」であるため、ＤＣＲＡＭデータ書込みモード信号ＷＤＭ、ＤＣＲＡＭデータ書込み開始パルス信号ＷＤＣＫも同時に発生する（図４）。
【０１１８】
（４）クロック信号ＳＣＬはシリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じて、シリアルデータカウンタデコーダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４ＵＰ（シリアルデータカウント１信号）の出力状態を図７の様に設定する。尚、今回入力されたシリアルデータの転送ビット数は１４４ビットであるため、Ｃ２４ＵＰ信号が「Ｈ」となる（図６）。
【０１１９】
（５）データＱ１３８＝「１」、Ｑ１３９＝「０」、ＤＣＲＡＭデータ書込みモード信号ＷＤＭ、ＤＣＲＡＭデータ書込み開始パルス信号ＷＤＣＫ、シリアルデータカウント１出力信号Ｃ０８、Ｃ１６、Ｃ２４ＵＰは、インクリメントデコーダ１８に入力される。
【０１２０】
これにより、ＤＱ１信号が「Ｈ」、ＤＱ２信号が「Ｌ」に設定されるため、ＤＣＲＡＭデータ書込みスーパーインクリメントモードイネーブル信号ＷＤＳＩＭＥＮが「Ｈ」に設定される。また、同時にＤＣＲＡＭデータ書込みノーマルパルス信号ＷＤＮＲＣＫも出力される（図５）。
【０１２１】
（６）ＤＣＲＡＭデータ書込みノーマルパルス信号ＷＤＮＲＣＫ、データＱ１２８〜Ｑ１３３（ＤＣＲＡＭアドレスＭＡｎ）は、表示データ書き込み用アドレスカウンタ２４に入力され、ＤＣＷＲＡ０〜ＤＣＷＲＡ５データとして保持される（図８）。
【０１２２】
（７）パルス信号ＬＣＫは、シリアルデータカウンタ２２のシリアルデータカウンタ２Ａに入力されており、シリアルデータの転送ビット数に応じてシリアルデータカウンタデコーダ２Ａの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４、ＤＣ０３２、ＤＣ０４０、ＤＣ０４８、ＤＣ０５６、ＤＣ０６４、ＤＣ０７２、ＤＣ０８０、ＤＣ０８８、ＤＣ０９６、ＤＣ１０４、ＤＣ１１２、ＤＣ１２０、ＤＣ１２８、ＤＣ１３６、ＤＣ１４４（シリアルデータカウント２信号）の出力状態を図７の様に設定する。また、ＤＣＲＡＭデータ書込みノーマルパルス信号ＷＤＮＲＣＫもシリアルデータカウンタ２２のＤＣＲＡＭデータ書込み信号発生回路に入力されており、タイミング信号ＣＰ１に同期してＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮを「Ｈ」にする（図６）。
【０１２３】
（８）レジスタデータＤ０〜Ｄ１４３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４、ＤＣ０３２、ＤＣ０４０、ＤＣ０４８、ＤＣ０５６、ＤＣ０６４、ＤＣ０７２、ＤＣ０８０、ＤＣ０８８、ＤＣ０９６、ＤＣ１０４、ＤＣ１１２、ＤＣ１２０、ＤＣ１２８、ＤＣ１３６、ＤＣ１４４は、書き込みデータ選択回路２６に入力され、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４、ＤＣ０３２、ＤＣ０４０、ＤＣ０４８、ＤＣ０５６、ＤＣ０６４、ＤＣ０７２、ＤＣ０８０、ＤＣ０８８、ＤＣ０９６、ＤＣ１０４、ＤＣ１１２、ＤＣ１２０、ＤＣ１２８、ＤＣ１３６、ＤＣ１４４の出力状態に応じて、レジスタデータＤ０〜Ｄ１４３の内、何れか８ビットのデータがデータＤＴ０〜ＤＴ７として出力される。尚、今回はＤＣ１４４信号が「Ｈ」であるため、データＤＴ０〜ＤＴ７には、レジスタデータＤ０〜Ｄ７（ＭＤａ）が出力される（図９）。
【０１２４】
（９）ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮ、表示データ書き込み用アドレスカウンタ２４の出力データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡｎ）、書き込みデータ選択回路２６の出力データＤＴ０〜ＤＴ７（ＭＤａ）は、ＤＣＲＡＭ２８に入力される。その後、データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡｎ）は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＡＤＣＫ信号に同期して次段のラッチ回路に保持される。また、データＤＴ０〜ＤＴ７（ＭＤａ）は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＤＴ０〜ＤＣＤＴ７データライン上に出力される。さらに、ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮとタイミング信号ＣＰ４はＡＮＤ回路に入力され、ＤＣＲＡＭデータ書込み信号ＤＣＷＥを発生する。これにより、ＤＣＲＡＭ２８のアドレスＭＡｎにデータＭＤａが書込まれる（図１０）。
【０１２５】
（１０）ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮは、シリアルデータカウンタ２２内のＯＲ回路、ＡＮＤ回路を介してＤＦＦ１のクロック信号Ｃにも入力されており、今回シリアルデータの転送ビット数が１４４ビットであるため、シリアルデータカウンタ２Ａの出力データが図７の通りとなり、ＤＦＦ１の出力信号ＷＥＱ１がタイミング信号ＣＰ３に同期して「Ｈ」に設定される（図６）。
【０１２６】
（１１）シリアルデータカウンタ２２のＤＦＦ１の出力信号ＷＥＱ１が「Ｈ」に設定されると、シリアルデータカウンタ２Ａに接続されているＡＮＤ回路から、タイミング信号ＣＰ１に同期したＳＤＣＰ１信号が出力され、シリアルデータカウンタ２Ａの出力データＳＤ０〜ＳＤ４が「−１」減算される。つまり、シリアルデータカウンタ２Ａのダウンシフト動作により、ＳＤ０〜ＳＤ４データの値が「０，１，０，０，１」から「１，０，０，０，１」となり、シリアルデータカウンタデコーダ２Ａの出力信号ＤＣ１３６が「Ｈ」となる。また、同時にＤＦＦ２の出力信号ＷＥＱ２が同タイミング信号ＣＰ１に同期して「Ｈ」に設定される。ところで、（５）の動作によりＤＣＲＡＭデータ書込みスーパーインクリメントモードイネーブル信号ＷＤＳＩＭＥＮは「Ｈ」の状態であるため、ＷＤＥＮ信号も「Ｈ」の状態を維持する（図６）。
【０１２７】
（１２）シリアルデータカウンタ２２のＤＦＦ１の出力信号ＷＥＱ１は、表示データ書き込み用アドレスカウンタ２４にも入力されており、また、（５）の動作によりＤＣＲＡＭデータ書込みスーパーインクリメントモードイネーブル信号ＷＤＳＩＭＥＮが「Ｈ」の状態であるため、タイミング信号ＣＰ２に同期してＤＣＲＡＭデータ書込み用アドレスカウンタの出力データＤＣＷＲＡ０〜ＤＣＷＲＡ５が「＋１」加算される。つまり、ＤＣＲＡＭデータ書込み用アドレスカウンタのアップシフト動作により、ＤＣＷＲＡ０〜ＤＣＷＲＡ５データの値がＭＡｎからＭＡｎ＋１となる（図８）。
【０１２８】
（１３）レジスタデータＤ０〜Ｄ１４３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４、ＤＣ０３２、ＤＣ０４０、ＤＣ０４８、ＤＣ０５６、ＤＣ０６４、ＤＣ０７２、ＤＣ０８０、ＤＣ０８８、ＤＣ０９６、ＤＣ１０４、ＤＣ１１２、ＤＣ１２０、ＤＣ１２８、ＤＣ１３６、ＤＣ１４４は、書き込みデータ選択回路２６に入力され、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４、ＤＣ０３２、ＤＣ０４０、ＤＣ０４８、ＤＣ０５６、ＤＣ０６４、ＤＣ０７２、ＤＣ０８０、ＤＣ０８８、ＤＣ０９６、ＤＣ１０４、ＤＣ１１２、ＤＣ１２０、ＤＣ１２８、ＤＣ１３６、ＤＣ１４４の出力状態に応じて、レジスタデータＤ０〜Ｄ１４３の内、何れか８ビットのデータがデータＤＴ０〜ＤＴ７として出力される。尚、今回は（１１）の動作により、ＤＣ１３６信号が「Ｈ」であるため、データＤＴ０〜ＤＴ７には、レジスタデータＤ８〜Ｄ１５（ＭＤｂ）が出力される（図９）。
【０１２９】
（１４）ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮ、表示データ書き込み用アドレスカウンタ２４の出力データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡｎ＋１）、書き込みデータ選択回路２６の出力データＤＴ０〜ＤＴ７（ＭＤｂ）は、ＤＣＲＡＭ２８に入力される。
【０１３０】
その後、データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡｎ＋１）は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＡＤＣＫ信号に同期して次段のラッチ回路に保持される。
【０１３１】
また、データＤＴ０〜ＤＴ７（ＭＤｂ）は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＤＴ０〜ＤＣＤＴ７データライン上に出力される。さらに、ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮとタイミング信号ＣＰ４はＡＮＤ回路に入力され、ＤＣＲＡＭデータ書込み信号ＤＣＷＥを発生する。これにより、ＤＣＲＡＭ２８のアドレスＭＡｎ＋１にデータＭＤｂが書込まれる（図１０）。
【０１３２】
（１５）（１０）〜（１４）の動作を繰り返すことにより、シリアルデータカウンタ２２内のシリアルデータカウンタ２Ａの出力データＳＤ０〜ＳＤ４が「−１」づつ減算され、同時に、表示データ書き込み用アドレスカウンタ２４内のＤＣＲＡＭデータ書き込み用アドレスカウンタの出力データＤＣＷＲＡ０〜ＤＣＷＲＡ５が「＋１」づつ加算される。尚、この間、ＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮは「Ｈ」であるため、順次、Ｄ１６〜Ｄ２３データ（ＭＤｃ）、Ｄ２４〜Ｄ３１データ（ＭＤｄ）、Ｄ３２〜Ｄ３９データ（ＭＤｅ）、Ｄ４０〜Ｄ４７データ（ＭＤｆ）、Ｄ４８〜Ｄ５５データ（ＭＤｇ）、Ｄ５６〜Ｄ６３データ（ＭＤｈ）、Ｄ６４〜Ｄ７１データ（ＭＤｉ）、Ｄ７２〜Ｄ７９データ（ＭＤｊ）、Ｄ８０〜Ｄ８７データ（ＭＤｋ）、Ｄ８８〜Ｄ９５データ（ＭＤｌ）、Ｄ９６〜Ｄ１０３データ（ＭＤｍ）、Ｄ１０４〜Ｄ１１１データ（ＭＤｎ）、Ｄ１１２〜Ｄ１１９データ（ＭＤｏ）、Ｄ１２０〜Ｄ１２７データ（ＭＤｐ）がＤＣＲＡＭ２８に書き込まれる。
【０１３３】
（１６）（１５）の動作の中で、ＤＣＲＡＭ２８にＤ１２０〜Ｄ１２７データ（ＭＤｐ）の書き込みが行われている時、この時点のシリアルデータカウンタ２２内のシリアルデータカウンタ２Ａの出力データＳＤ０〜ＳＤ４は「１，１，０，０，０」であるため、ＤＦＦ１の出力信号ＷＥＱ１はタイミング信号ＣＰ３に同期して「Ｈ」から「Ｌ」に設定される。
【０１３４】
（１７）シリアルデータカウンタ２２のＤＦＦ１の出力信号ＷＥＱ１が「Ｌ」に設定されると、シリアルデータカウンタ２Ａのダウンシフト動作が禁止され、また、表示データ書き込み用アドレスカウンタ２４内のＤＣＲＡＭデータ書込み用アドレスカウンタのアップシフト動作も禁止される。また、タイミング信号ＣＰ１に同期して、ＤＦＦ２の出力信号ＷＥＱ２も「Ｈ」から「Ｌ」に設定され、これによりＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮが「Ｈ」から「Ｌ」に設定されるため、ＤＣＲＡＭデータの書込みが禁止される。さらに、その後、ＤＣＲＡＭデータ書込み以外のシリアルデータ転送が行われても、インストラクションデコーダ１６のＤＣＲＡＭデータ書込みモード信号ＷＤＭ、ＤＣＲＡＭデータ書込み開始パルス信号ＷＤＣＫが「Ｌ」であるため、誤ってＤＣＲＡＭデータ書込みが行われることはない。
【０１３５】
「ＡＤＲＡＭデータ書込み」
（方法３：スーパーインクリメントモード）
この方法３において、一度に複数のＡＤＲＡＭデータ書込みを行う（図１６）。
【０１３６】
（１）ＣＥ＝「Ｌ」の期間に本回路のＣＣＢアドレスが、クロック信号ＣＬに同期して、ＣＣＢインターフェイス回路１０に入力される。その直後、ＣＥ信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデータ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」へと変化し、クロック信号ＣＬが、クロック信号ＳＣＬとして、内部に入力される。
【０１３７】
また、同時にデータ入力信号ＤＩも、データ入力信号ＳＤＩとして、内部に入力される（図２）。
【０１３８】
（２）データ入力信号ＳＤＩは、クロック信号ＳＣＬに同期して、シフトレジスタ１２に入力され、Ｑ０〜Ｑ１４３データとして格納される。その後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ０〜Ｑ１４３データは、次段のデータレジスタ１４に入力され、Ｄ０〜Ｄ１４３データとして保持される。ところで、Ｄ０〜Ｄ４データ（Ｑ０〜Ｑ４データ）は、ＡＤＲＡＭデータＡＤａ、Ｄ８〜Ｄ１２データ（Ｑ８〜Ｑ１２データ）は、ＡＤＲＡＭデータＡＤｂ、Ｄ１６〜Ｄ２０データ（Ｑ１６〜Ｑ２０データ）は、ＡＤＲＡＭデータＡＤｃ、Ｄ２４〜Ｄ２８データ（Ｑ２４〜Ｑ２８データ）は、ＡＤＲＡＭデータＡＤｄ、Ｄ３２〜Ｄ３６データ（Ｑ３２〜Ｑ３６データ）は、ＡＤＲＡＭデータＡＤｅ、Ｄ４０〜Ｄ４４データ（Ｑ４０〜Ｑ４４データ）は、ＡＤＲＡＭデータＡＤｆ、Ｄ４８〜Ｄ５２データ（Ｑ４８〜Ｑ５２データ）は、ＡＤＲＡＭデータＡＤｇ、Ｄ５６〜Ｄ６０データ（Ｑ５６〜Ｑ６０データ）は、ＡＤＲＡＭデータＡＤｈ、Ｄ６４〜Ｄ６８データ（Ｑ６４〜Ｑ６８データ）は、ＡＤＲＡＭデータＡＤｉ、Ｄ７２〜Ｄ７６データ（Ｑ７２〜Ｑ７６データ）は、ＡＤＲＡＭデータＡＤｊ、Ｄ８０〜Ｄ８４データ（Ｑ８０〜Ｑ８４データ）は、ＡＤＲＡＭデータＡＤｋ、Ｄ８８〜Ｄ９２データ（Ｑ８８〜Ｑ９２データ）は、ＡＤＲＡＭデータＡＤｌ、Ｄ９６〜Ｄ１００データ（Ｑ９６〜Ｑ１００データ）は、ＡＤＲＡＭデータＡＤｍ、Ｄ１０４〜Ｄ１０８データ（Ｑ１０４〜Ｑ１０８データ）は、ＡＤＲＡＭデータＡＤｎ、Ｄ１１２〜Ｄ１１６データ（Ｑ１１２〜Ｑ１１６データ）は、ＡＤＲＡＭデータＡＤｏ、Ｄ１２０〜Ｄ１２４データ（Ｑ１２０〜Ｑ１２４データ）は、ＡＤＲＡＭデータＡＤｐ、Ｄ１２８〜Ｄ１３１データ（Ｑ１２８〜Ｑ１３１データ）は、ＡＤＲＡＭアドレスＡＡｎ、Ｑ１３８、Ｑ１３９データはインクリメントモード設定データ（スーパーインクリメントモードのＡＤＲＡＭデータ書込みであるためＱ１３８＝「１」、Ｑ１３９＝「０」が設定されている）、Ｑ１４０〜Ｑ１４３データはインストラクションデータ（ＡＤＲＡＭデータ書込みであるため「０，０，１，０」が設定されている）である（図３）。
【０１３９】
（３）ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、インストラクションデコーダ１６に入力されているシリアルデータ入力イネーブル信号ＤＩＥＮＢが「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発生する。また、インストラクションデコーダ１６に入力されているデータＱ１４０〜Ｑ１４３が「０，０，１，０」であるため、ＡＤＲＡＭデータ書込みモード信号ＷＡＭ、ＡＤＲＡＭデータ書込み開始パルス信号ＷＡＣＫも同時に発生する（図４）。
【０１４０】
（４）クロック信号ＳＣＬはシリアルデータカウンタ２２にも入力されており、シリアルデータの転送ビット数に応じて、シリアルデータカウンタデコーダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４ＵＰ（シリアルデータカウント１信号）の出力状態を図７の様に設定する。尚、今回入力されたシリアルデータの転送ビット数は１４４ビットであるため、Ｃ２４ＵＰ信号が「Ｈ」となる（図６）。
【０１４１】
（５）データＱ１３８＝「１」、Ｑ１３９＝「０」、ＡＤＲＡＭデータ書込みモード信号ＷＡＭ、ＡＤＲＡＭデータ書込み開始パルス信号ＷＡＣＫ、シリアルデータカウント１信号Ｃ０８、Ｃ１６、Ｃ２４ＵＰは、インクリメントデコーダ１８に入力される。
【０１４２】
これにより、ＡＱ１信号が「Ｈ」、ＡＱ２信号が「Ｌ」の状態に設定されるため、ＡＤＲＡＭデータ書込みスーパーインクリメントモードイネーブル信号ＷＡＳＩＭＥＮが「Ｈ」に設定される。また、同時にＡＤＲＡＭデータ書込みノーマルパルス信号ＷＡＮＲＣＫも出力される（図５）。
【０１４３】
（６）ＡＤＲＡＭデータ書込みノーマルパルス信号ＷＡＮＲＣＫ、データＱ１２８〜Ｑ１３１（ＡＤＲＡＭアドレスＡＡｎ）は、表示データ書き込み用アドレスカウンタ２４に入力され、ＡＤＷＲＡ０〜ＡＤＷＲＡ３データとして保持される（図８）。
【０１４４】
（７）パルス信号ＬＣＫは、シリアルデータカウンタ２２のシリアルデータカウンタ２Ａに入力されており、シリアルデータの転送ビット数に応じてシリアルデータカウンタデコーダ２Ａの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４、ＤＣ０３２、ＤＣ０４０、ＤＣ０４８、ＤＣ０５６、ＤＣ０６４、ＤＣ０７２、ＤＣ０８０、ＤＣ０８８、ＤＣ０９６、ＤＣ１０４、ＤＣ１１２、ＤＣ１２０、ＤＣ１２８、ＤＣ１３６、ＤＣ１４４（シリアルデータカウント２信号）の出力状態を図７の様に設定する。また、ＡＤＲＡＭデータ書込みノーマルパルス信号ＷＡＮＲＣＫもシリアルデータカウンタ２２のＡＤＲＡＭデータ書込み信号発生回路に入力されており、タイミング信号ＣＰ１に同期してＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮを「Ｈ」にする（図６）。
【０１４５】
（８）レジスタデータＤ０〜Ｄ１４３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４、ＤＣ０３２、ＤＣ０４０、ＤＣ０４８、ＤＣ０５６、ＤＣ０６４、ＤＣ０７２、ＤＣ０８０、ＤＣ０８８、ＤＣ０９６、ＤＣ１０４、ＤＣ１１２、ＤＣ１２０、ＤＣ１２８、ＤＣ１３６、ＤＣ１４４は、書き込みデータ選択回路２６に入力され、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４、ＤＣ０３２、ＤＣ０４０、ＤＣ０４８、ＤＣ０５６、ＤＣ０６４、ＤＣ０７２、ＤＣ０８０、ＤＣ０８８、ＤＣ０９６、ＤＣ１０４、ＤＣ１１２、ＤＣ１２０、ＤＣ１２８、ＤＣ１３６、ＤＣ１４４の出力状態に応じて、レジスタデータＤ０〜Ｄ１４３の内、何れか５ビットのデータがデータＤＴ０〜ＤＴ４として出力される。尚、今回はＤＣ１４４信号が「Ｈ」であるため、データＤＴ０〜ＤＴ４には、レジスタデータＤ０〜Ｄ４（ＡＤａ）が出力される（図９）。
【０１４６】
（９）ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮ、表示データ書き込み用アドレスカウンタ２４の出力データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡｎ）、書き込みデータ選択回路２６の出力データＤＴ０〜ＤＴ４（ＡＤａ）は、ＡＤＲＡＭ３０に入力される。その後、データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡｎ）は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＡＤＣＫ信号に同期して次段のラッチ回路に保持される。また、データＤＴ０〜ＤＴ４（ＡＤａ）は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＤＴ０〜ＡＤＤＴ４データライン上に出力される。さらに、ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮとタイミング信号ＣＰ２はＡＮＤ回路に入力され、ＡＤＲＡＭデータ書込み信号ＡＤＷＥを発生する。これにより、ＤＣＲＡＭ３０のアドレスＡＡｎにデータＡＤａが書込まれる（図１０）。
【０１４７】
（１０）ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮは、シリアルデータカウンタ２２内のＯＲ回路、ＡＮＤ回路を介してＤＦＦ１のクロック信号Ｃにも入力されており、今回シリアルデータの転送ビット数が１４４ビットであるため、シリアルデータカウンタ２Ａの出力データが図７の通りとなり、ＤＦＦ１の出力信号ＷＥＱ１がタイミング信号ＣＰ３に同期して「Ｈ」に設定される（図６）。
【０１４８】
（１１）シリアルデータカウンタ２２のＤＦＦ１の出力信号ＷＥＱ１が「Ｈ」に設定されると、シリアルデータカウンタ２Ａに接続されているＡＮＤ回路から、タイミング信号ＣＰ１に同期したＳＤＣＰ１信号が出力され、シリアルデータカウンタ２Ａの出力データＳＤ０〜ＳＤ４が「−１」減算される。つまり、シリアルデータカウンタ２Ａのダウンシフト動作により、ＳＤ０〜ＳＤ４データの値が「０，１，０，０，１」から「１，０，０，０，１」となり、シリアルデータカウンタデコーダ２Ａの出力信号ＤＣ１３６が「Ｈ」となる。また、同時にＤＦＦ２の出力信号ＷＥＱ２が同タイミング信号ＣＰ１に同期して「Ｈ」に設定される。ところで、（５）の動作によりＡＤＲＡＭデータ書込みスーパーインクリメントモードイネーブル信号ＷＡＳＩＭＥＮは「Ｈ」の状態であるため、ＷＡＥＮ信号も「Ｈ」の状態を維持する（図６）。
【０１４９】
（１２）シリアルデータカウンタ２２のＤＦＦ１の出力信号ＷＥＱ１は、表示データ書き込み用アドレスカウンタ２４にも入力されており、また、（５）の動作によりＡＤＲＡＭデータ書込みスーパーインクリメントモードイネーブル信号ＷＡＳＩＭＥＮが「Ｈ」の状態であるため、タイミング信号ＣＰ４に同期してＡＤＲＡＭデータ書込み用アドレスカウンタの出力データＡＤＷＲＡ０〜ＡＤＷＲＡ３が「＋１」加算される。つまり、ＡＤＲＡＭデータ書込み用アドレスカウンタのアップシフト動作により、ＡＤＷＲＡ０〜ＡＤＷＲＡ３データの値がＡＡｎからＡＡｎ＋１となる（図８）。
【０１５０】
（１３）レジスタデータＤ０〜Ｄ１４３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４、ＤＣ０３２、ＤＣ０４０、ＤＣ０４８、ＤＣ０５６、ＤＣ０６４、ＤＣ０７２、ＤＣ０８０、ＤＣ０８８、ＤＣ０９６、ＤＣ１０４、ＤＣ１１２、ＤＣ１２０、ＤＣ１２８、ＤＣ１３６、ＤＣ１４４は、書き込みデータ選択回路２６に入力され、シリアルデータカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４、ＤＣ０３２、ＤＣ０４０、ＤＣ０４８、ＤＣ０５６、ＤＣ０６４、ＤＣ０７２、ＤＣ０８０、ＤＣ０８８、ＤＣ０９６、ＤＣ１０４、ＤＣ１１２、ＤＣ１２０、ＤＣ１２８、ＤＣ１３６、ＤＣ１４４の出力状態に応じて、レジスタデータＤ０〜Ｄ１４３の内、何れか５ビットのデータがデータＤＴ０〜ＤＴ４として出力される。尚、今回は（１１）の動作により、ＤＣ１３６信号が「Ｈ」であるため、データＤＴ０〜ＤＴ４には、レジスタデータＤ８〜Ｄ１２（ＡＤｂ）が出力される（図９）。
【０１５１】
（１４）ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮ、表示データ書き込み用アドレスカウンタ２４の出力データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡｎ＋１）、書き込みデータ選択回路２６の出力データＤＴ０〜ＤＴ４（ＡＤｂ）は、ＡＤＲＡＭ３０に入力される。
【０１５２】
その後、データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡｎ＋１）は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＡＤＣＫ信号に同期して次段のラッチ回路に保持される。
【０１５３】
また、データＤＴ０〜ＤＴ４（ＡＤｂ）は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＤＴ０〜ＡＤＤＴ４データライン上に出力される。さらに、ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮとタイミング信号ＣＰ２はＡＮＤ回路に入力され、ＡＤＲＡＭデータ書込み信号ＡＤＷＥを発生する。これにより、ＡＤＲＡＭ３０のアドレスＡＡｎ＋１にデータＡＤｂが書込まれる（図１０）。
【０１５４】
（１５）（１０）〜（１４）の動作を繰り返すことにより、シリアルデータカウンタ２２内のシリアルデータカウンタ２Ａの出力データＳＤ０〜ＳＤ４が「−１」づつ減算され、同時に、表示データ書き込み用アドレスカウンタ２４内のＡＤＲＡＭデータ書き込み用アドレスカウンタの出力データＡＤＷＲＡ０〜ＡＤＷＲＡ３が「＋１」づつに加算される。尚、この間、ＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮは「Ｈ」であるため、順次、Ｄ１６〜Ｄ２０データ（ＡＤｃ）、Ｄ２４〜Ｄ２８データ（ＡＤｄ）、Ｄ３２〜Ｄ３６データ（ＡＤｅ）、Ｄ４０〜Ｄ４４データ（ＡＤｆ）、Ｄ４８〜Ｄ５２データ（ＡＤｇ）、Ｄ５６〜Ｄ６０データ（ＡＤｈ）、Ｄ６４〜Ｄ６８データ（ＡＤｉ）、Ｄ７２〜Ｄ７６データ（ＡＤｊ）、Ｄ８０〜Ｄ８４データ（ＡＤｋ）、Ｄ８８〜Ｄ９２データ（ＡＤｌ）、Ｄ９６〜Ｄ１００データ（ＡＤｍ）、Ｄ１０４〜Ｄ１０８データ（ＡＤｎ）、Ｄ１１２〜Ｄ１１６データ（ＡＤｏ）、Ｄ１２０〜Ｄ１２４データ（ＡＤｐ）がＡＤＲＡＭ３０に書き込まれる。
【０１５５】
（１６）（１５）の動作の中で、ＡＤＲＡＭ３０にＤ１２０〜Ｄ１２４データ（ＡＤｐ）の書き込みが行われている時、この時点のシリアルデータカウンタ２２内のシリアルデータカウンタ２Ａの出力データＳＤ０〜ＳＤ４は「１，１，０，０，０」であるため、ＤＦＦ１の出力信号ＷＥＱ１はタイミング信号ＣＰ３に同期して「Ｈ」から「Ｌ」に設定される。
【０１５６】
（１７）シリアルデータカウンタ２２のＤＦＦ１の出力信号ＷＥＱ１が「Ｌ」に設定されると、シリアルデータカウンタ２Ａのダウンシフト動作が禁止され、また、表示データ書き込み用アドレスカウンタ２４内のＡＤＲＡＭデータ書込み用アドレスカウンタのアップシフト動作も禁止される。また、タイミング信号ＣＰ１に同期して、ＤＦＦ２の出力信号ＷＥＱ２も「Ｈ」から「Ｌ」に設定され、これによりＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮが「Ｈ」から「Ｌ」に設定されるため、ＡＤＲＡＭデータの書込みが禁止される。さらに、その後、ＡＤＲＡＭデータ書込み以外のシリアルデータ転送が行われても、インストラクションデコーダ１６のＡＤＲＡＭデータ書込みモード信号ＷＡＭ、ＡＤＲＡＭデータ書込み開始パルス信号ＷＡＣＫが「Ｌ」であるため、誤ってＡＤＲＡＭデータ書込みが行われることはない。
【０１５７】
以上の通り、図１の表示駆動回路を用いれば、マイコンとのインターフェース信号の一つであるＣＥ信号の「Ｈ」、「Ｌ」の設定回数を大幅に削減して、複数のＤＣＲＡＭデータ書込み、ＡＤＲＡＭデータ書込みが可能であるため、ＣＥ信号を制御するマイコンの出力ポートの状態設定の制御が容易になり、マイコンの出力ポート制御の負担を軽減することが可能である。
【０１５８】
ところで、以上のＤＣＲＡＭデータ書込み、ＡＤＲＡＭデータ書込みは、１６桁分の書込みであるが、１６桁以下でのＤＣＲＡＭデータ書込み、ＡＤＲＡＭデータ書込みも可能である。また、１６桁以上のＤＣＲＡＭデータ書込み、ＡＤＲＡＭデータ書込みを行う場合は、図３のシフトレジスタ１２、データレジスタ１４のビット数を増設し、さらに、その増設したビット数に応じて、図６のシリアルデータカウンタ１Ｂ、シリアルデータカウンタデコーダ１Ｂ、シリアルデータカウンタ２Ａ、シリアルデータカウンタデコーダ２Ａの回路、及び図９の書き込みデータ選択回路２６も増設することにより可能である。
【０１５９】
また、図１の表示駆動回路は、ＤＣＲＡＭ２８とＡＤＲＡＭ３０を内蔵しているが、どちらか一方のメモリを内蔵している表示駆動回路でも、上述のスーパーインクリメントモードによるＤＣＲＡＭデータ書込み、または、ＡＤＲＡＭデータ書込みが実現可能である。尚、この場合の表示駆動回路は、図１の表示駆動回路から内蔵しないメモリのデータ書込み回路を削除した回路構成となる。
【０１６０】
さらに、図１の表示駆動回路は、従来のＤＣＲＡＭデータ書込み、ＡＤＲＡＭデータ書込み方法（ノーマルモード、ノーマルインクリメントモード）も実現可能な回路構成となっているが、従来のＤＣＲＡＭデータ書込み、ＡＤＲＡＭデータ書込み方法が不必要な場合は、図５のインクリメントデコーダ１８を図１２の様に、図６のシリアルデータカウンタ２２を図１３の様に、図８の表示データ書き込み用アドレスカウンタ２４を図１４の様に変更することにより実現可能となる。
【０１６１】
【発明の効果】
以上説明したように、本発明によれば、メモリに表示データを書き込む場合、一度に複数の表示データを書込むことができる。このため、表示を頻繁に変更するために、データ書込みを頻繁に行う場合においても、外部とのインターフェイス信号である選択信号（例えばＣＥ信号）を頻繁に状態設定する必要がなくなり、選択信号を出力する装置であるマイコンの出力ポートの制御負担を軽減することができる。
【図面の簡単な説明】
【図１】 実施形態に係る表示駆動回路の構成を示すブロック図である。
【図２】 ＣＣＢインターフェイス回路１０の構成を示す図である。
【図３】 シフトレジスタ１２およびデータレジスタ１４の構成を示す図である。
【図４】 インストラクションデコーダ１６の構成を示す図である。
【図５】 インクリメントデコーダ１８の構成を示す図である。
【図６】 シリアルデータカウンタ２２の構成を示す図である。
【図７】 シリアルデータカウンタ２２におけるデータ状態を示す図である。
【図８】 表示データ書き込み用アドレスカウンタ２４の構成を示す図である。
【図９】 書き込みデータ選択回路２６の構成を示す図である。
【図１０】 ＤＣＲＡＭ２８の構成を示す図である。
【図１１】 ＡＤＲＡＭ３０の構成を示す図である。
【図１２】 インクリメントデコーダ１８の他の構成を示す図である。
【図１３】 シリアルデータカウンタ２２の他の構成を示す図である。
【図１４】 表示データ書き込み用アドレスカウンタの他の構成を示す図である。
【図１５】 ＤＣＲＡＭデータ書き込み動作を示すタイミングチャートである。
【図１６】 ＡＤＲＡＭデータ書き込み動作を示すタイミングチャートである。
【図１７】 従来例の表示駆動回路の構成を示すブロック図である。
【図１８】 シフトレジスタ１２およびデータレジスタ１４の構成を示す図である。
【図１９】 インストラクションデコーダ１６の構成を示す図である。
【図２０】 インクリメントデコーダ１８の構成を示す図である。
【図２１】 データ書き込み信号発生回路２０の構成を示す図である。
【図２２】 シリアルデータカウンタ２２の構成を示す図である。
【図２３】 シリアルデータカウンタ２２におけるデータ状態を示す図である。
【図２４】 表示データ書き込み用アドレスカウンタ２４の構成を示す図である。
【図２５】 書き込みデータ選択回路２６の構成を示す図である。
【図２６】 ＤＣＲＡＭデータ書き込み動作（ノーマルモード）を示すタイミングチャートである。
【図２７】 ＤＣＲＡＭデータ書き込み動作（ノーマルインクリメントモード）を示すタイミングチャートである。
【図２８】 ＡＤＲＡＭデータ書き込み動作（ノーマルモード）を示すタイミングチャートである。
【図２９】 ＡＤＲＡＭデータ書き込み動作（ノーマルインクリメントモード）を示すタイミングチャートである。
【符号の説明】
１０ ＣＣＢインターフェイス回路、１２ シフトレジスタ、１４ データレジスタ、１６ インストラクションデコーダ、１８ インクリメントデコーダ、２２ シリアルデータカウンタ、２４ 表示データ書き込み用アドレスカウンタ、２６ 書き込みデータ選択回路、２８ ＤＣＲＡＭ、３０ ＡＤＲＡＭ、３２ＣＧＲＯＭ、３４ ＣＧＲＡＭ、３６ セグメントレジスタ、３８ セグメントドライバ、４０ コモンドライバ、４２ タイミング信号発生回路、４４ 表示データ読み取り用アドレスカウンタ。
Claims (1)
- シリアル形式の表示データを受信するデータ端子と、このデータ端子が表示データを受信するものとして外部から選択されていることを示す選択信号を受信する選択端子と、前記表示データに同期した転送用のクロック信号を受信するクロック端子とを有する表示駆動回路において、
前記データ端子からシリアル形式で連続転送されてくる複数の表示データを記憶するシフトレジスタと、
前記クロック信号をカウントしたカウント値に応じて、前記シフトレジスタに記憶された複数の表示データの中から１つの表示データを順次選択して出力する書き込みデータ選択回路と、
前記書き込みデータ選択回路からの出力を所定のアドレスに記憶するメモリと、
前記クロック信号をカウントしたカウント値に応じて、前記メモリへの書き込みアドレスを発生するアドレスカウンタと、を備え、
前記選択信号が一定に維持されている状態で、前記複数の表示データを連続して、前記シフトレジスタに記憶することを特徴とする表示駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001098053A JP4943588B2 (ja) | 2001-03-30 | 2001-03-30 | 表示駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001098053A JP4943588B2 (ja) | 2001-03-30 | 2001-03-30 | 表示駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002297080A JP2002297080A (ja) | 2002-10-09 |
| JP4943588B2 true JP4943588B2 (ja) | 2012-05-30 |
Family
ID=18951747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001098053A Expired - Fee Related JP4943588B2 (ja) | 2001-03-30 | 2001-03-30 | 表示駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4943588B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5321799B2 (ja) | 2008-10-01 | 2013-10-23 | ルネサスエレクトロニクス株式会社 | マイクロコンピュータを含んだシステム |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59226571A (ja) * | 1983-06-08 | 1984-12-19 | Mitsubishi Electric Corp | テレビジヨン受信機のプリンタ装置 |
| JP2619367B2 (ja) * | 1986-09-18 | 1997-06-11 | 富士通株式会社 | プラズマデイスプレイ装置 |
| JP2619368B2 (ja) * | 1986-09-18 | 1997-06-11 | 富士通株式会社 | プラズマデイスプレイ装置 |
| JPH05198167A (ja) * | 1992-01-20 | 1993-08-06 | Sharp Corp | 半導体記憶装置 |
| JP3398045B2 (ja) * | 1998-04-22 | 2003-04-21 | 三洋電機株式会社 | 表示駆動回路 |
| JP3663049B2 (ja) * | 1998-05-14 | 2005-06-22 | 三洋電機株式会社 | 表示駆動回路 |
| JPH11327530A (ja) * | 1998-05-14 | 1999-11-26 | Sanyo Electric Co Ltd | 表示駆動回路 |
| JP4225702B2 (ja) * | 2001-03-30 | 2009-02-18 | 三洋電機株式会社 | 表示駆動回路 |
-
2001
- 2001-03-30 JP JP2001098053A patent/JP4943588B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002297080A (ja) | 2002-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222767B1 (en) | Synchronous page-mode non-volatile memory with burst order circuitry and method thereof | |
| US20130073754A1 (en) | Apparatus and method for establishing device identifiers for serially interconnected devices | |
| US20030061437A1 (en) | Latched address multi-chunk write to EEPROM | |
| JPH08123737A (ja) | メモリ・デバイス，並びに，メモリ・デバイスから補正されたユーザー・データを読み出す方法，メモリ・デバイスに補正されたユーザー・データを書き込む方法およびメモリ・デバイスのユーザー・データを消去する方法 | |
| JP6744951B1 (ja) | 半導体装置および連続読出し方法 | |
| CA2651434A1 (en) | Apparatus and method for establishing device identifiers for serially interconnected devices | |
| US6421276B1 (en) | Method and apparatus for controlling erase operations of a non-volatile memory system | |
| JP4943588B2 (ja) | 表示駆動回路 | |
| US6769051B2 (en) | Memory controller and memory control method for controlling an external memory device to be accessible even in an addressing mode that is not supported thereby | |
| JPH0765139A (ja) | Ｉｃメモリカード | |
| JP2000132981A (ja) | 不揮発性半導体記憶装置の書込み装置とその書込み方法 | |
| JPH11110339A (ja) | Ｄｍａコントローラ | |
| TWI285836B (en) | Method and/or architecture implemented in hardware for the adjustment of messages with indeterministic length | |
| JPH07311600A (ja) | デジタルデータを記憶し、再生する装置および方法 | |
| JP2005234957A (ja) | フラッシュメモリにおけるデータアクセス制御方法、データアクセス制御プログラム | |
| US5940326A (en) | Method for erasing data stored in a nonvolatile memory device | |
| US7231487B2 (en) | Automatic decoding method for mapping and selecting a non-volatile memory device having a LPC serial communication interface in the available addressing area on motherboards | |
| JP4217803B2 (ja) | アドレスジャンプ機能を有するメモリからシーケンシャルに読み出す方法および装置 | |
| JP3888236B2 (ja) | プログラムカウンタ回路 | |
| KR100600956B1 (ko) | 고속의 쓰기시간을 갖는 에스램 및 그를 위한 구동방법 | |
| JPH11120778A (ja) | 不揮発性メモリー内蔵マイコン | |
| JP2002073411A (ja) | Ｅｅｐｒｏｍの記憶容量判別装置およびｅｅｐｒｏｍの記憶容量判別方法 | |
| JP2595998B2 (ja) | 電子楽器 | |
| JPH0782751B2 (ja) | 半導体記憶装置 | |
| JP3947856B2 (ja) | データ設定制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050603 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100804 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110526 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111201 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120301 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |