JP2002297080A - 表示駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】 外部からの選択信号が変化しなくても複数デ
ータを書き込む。 【解決手段】 外部からの表示データをＣＣＢインター
フェイス１０を介し、シフトレジスタ１２に取り込む。
シリアルデータカウンタ２２においてカウントした表示
データ転送に従って、表示データを順次ＤＣＲＡＭ２８
またはＡＤＲＡＭ３０に書き込む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示データをメモ
リに格納する表示駆動回路に関する。

【０００２】

【従来の技術】図１７は、従来の表示駆動回路のブロッ
ク図である。ＣＣＢインターフェイス回路１０は、ＣＣ
Ｂアドレス一致の検出を行い、コントローラから転送さ
れたシリアルデータを次段のシフトレジスタ１２に入力
する。ＣＣＢインターフェイス回路１０の構成は、図２
に示してある。シフトレジスタ１２は、コントローラか
ら転送されたシリアルデータを一時的に保持する。この
シフトレジスタ１２の構成は、図１８に示してある。デ
ータレジスタ１４は、一つのシリアルデータの転送が終
了した時点で、シフトレジスタ１２に一時的に保持され
ているシリアルデータを改めて保持する。データレジス
タ１４についても図１８に示してある。インストラクシ
ョンデコーダ１６は、シリアルデータ入力時のＣＥ信号
の立ち上り／立ち下り動作により、パルス信号を発生
し、且つ、シリアルデータの内容に基づいて、各インス
トラクション信号を発生する。インストラクションデコ
ーダ１６の構成は図１９に示してある。インクリメント
デコーダ１８は、インストラクションデコーダ１６の各
出力信号、及びシリアルデータの内容に基づいて、各デ
ータ書込みモードを設定し、その書込みモードに応じて
各パルス信号を発生する。インクリメントデコーダ１８
の構成は図２０に示してある。データ書き込み信号発生
回路２０は、インクリメントデコーダ１８の各パルス信
号により、データ書込みイネーブル信号を発生する。デ
ータ書込み信号発生回路２０の構成は、図２１に示して
ある。シリアルデータカウンタ２２は、シリアルデータ
の転送ビット数により、シリアルデータカウント信号を
発生する。シリアルデータカウンタ２２の構成は、図２
２に示してある。表示データ書き込み用アドレスカウン
タ２４は、インクリメントデコーダ１８の各パルス信号
により、ＤＣＲＡＭデータ書込み用アドレス、またはＡ
ＤＲＡＭデータ書込み用アドレスを発生する。表示デー
タ書き込み用アドレスカウンタ２４の構成は図２４に示
してある。

【０００３】書き込みデータ選択回路２６は、シリアル
データカウンタ２２のシリアルデータカウント信号によ
り、ＤＣＲＡＭ２８、またはＡＤＲＡＭ３０に書込むデ
ータを選択する。書き込みデータ選択回路２６の構成は
図２５に示してある。

【０００４】ＣＧＲＯＭ３２、ＣＧＲＡＭ３４にはキャ
ラクタフォントデータが格納されており、このキャラク
タフォントデータに対応する文字コードがＤＣＲＡＭ２
８に格納される。このＤＣＲＡＭ２８の構成は図１０に
示してある。また、キャラクタフォント表示以外の表示
を行うための表示データはＡＤＲＡＭ３０に格納されて
いる。ＡＤＲＡＭ３０の構成は図１１に示してある。そ
して、ＤＣＲＡＭ２８に格納しているキャラクタフォン
トの文字コードに基づいてＣＧＲＯＭ３２、ＣＧＲＡＭ
３４からキャラクタフォントデータが発生する。

【０００５】セグメントレジスタ３６は、ＣＧＲＯＭ３
２、ＣＧＲＡＭ３４、ＡＤＲＡＭ３０のデータを特定の
タイミングで順次保持する。セグメントドライバ３８
は、セグメントレジスタ３６のデータに基づいてセグメ
ント信号を発生し、表示器の分割電極にそのセグメント
信号を入力する。コモンドライバ４０は、セグメント信
号と同期を取り、表示器の共通電極に入力するコモン信
号を発生する。また、タイミング信号発生回路４２は、
各ブロックの動作、及び各ブロック間の同期を取るため
に必要なタイミング信号を発生する。さらに、表示デー
タ読み取り用アドレスカウンタ４４は、タイミング信号
発生回路４２からのタイミング信号に応じてＤＣＲＡＭ
２８、ＡＤＲＡＭ３０の読み出しアドレスを指定する。

【０００６】従来の表示駆動回路は、このような構成を
有しており、これによってＤＣＲＡＭ２８へのデータ書
込み、またはＡＤＲＡＭ３０へのデータ書込みを、以下
に示す２つの方法にて行うことができる。

【０００７】「ＤＣＲＡＭデータ書込み」（方法１：ノ
ーマルモード）この方法１：ノーマルモードでは、ＤＣ
ＲＡＭデータ書込みのインストラクションを実行する毎
にＤＣＲＡＭアドレスを指定し、ＤＣＲＡＭデータ書込
みを行う（図２６）。

【０００８】（１）ＣＥ＝「Ｌ」の期間に本回路のＣＣ
Ｂアドレスが、クロック信号ＣＬに同期して、ＣＣＢイ
ンターフェイス回路１０に入力される。その直後、ＣＥ
信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデー
タ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」へ
と変化し、クロック信号ＣＬが、クロック信号ＳＣＬと
して、内部に入力される。

【０００９】また、同時にデータ入力信号ＤＩも、デー
タ入力信号ＳＤＩとして、内部に入力される（図２）。

【００１０】（２）データ入力信号ＳＤＩは、クロック
信号ＳＣＬに同期して、シフトレジスタ１２に入力さ
れ、Ｑ１２０〜Ｑ１４３データとして格納される。その
後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ１
２０〜Ｑ１４３データは、次段のデータレジスタ１４に
入力され、Ｄ１２０〜Ｄ１４３データとして保持され
る。ところで、Ｄ１２０〜Ｄ１２７データ（Ｑ１２０〜
Ｑ１２７データ）は、ＤＣＲＡＭデータＭＤａ、Ｄ１２
８〜Ｄ１３３データ（Ｑ１２８〜Ｑ１３３データ）は、
ＤＣＲＡＭアドレスＭＡｎ、Ｑ１３９データはインクリ
メントモード設定データ（ノーマルモードのＤＣＲＡＭ
データ書込みであるため「０」が設定されている）、Ｑ
１４０〜Ｑ１４３データはインストラクションデータ
（ＤＣＲＡＭデータ書込みであるため「０，０，０，
１」が設定されている）である（図１８）。

【００１１】（３）ＣＥ信号が「Ｈ」から「Ｌ」へと変
化すると、インストラクションデコーダ１６に入力され
ているシリアルデータ入力イネーブル信号ＤＩＥＮＢが
「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発生
する。また、インストラクションデコーダ１６に入力さ
れているデータＱ１４０〜Ｑ１４３が「０，０，０，
１」であるため、ＤＣＲＡＭデータ書込み開始パルス信
号ＷＤＣＫも同時に発生する（図１９）。

【００１２】（４）クロック信号ＳＣＬはシリアルデー
タカウンタ２２にも入力されており、シリアルデータの
転送ビット数に応じて、シリアルデータカウンタデコー
ダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４（シリアルデ
ータカウント１信号）の出力状態を図２３の様に設定す
る。尚、今回入力されたシリアルデータの転送ビット数
は２４ビットであるため、Ｃ２４信号が「Ｈ」となる
（図２２）。

【００１３】（５）データＱ１３９＝「０」、ＤＣＲＡ
Ｍデータ書込み開始パルス信号ＷＤＣＫ、シリアルデー
タカウント１信号Ｃ０８、Ｃ１６、Ｃ２４は、インクリ
メントデコーダ１８に入力され、ＷＤＣＫ信号に同期し
てＤＱ４信号を「Ｌ」の状態に設定する。また、同時に
ＤＣＲＡＭデータ書込みノーマルパルス信号ＷＤＮＲＣ
Ｋが出力される（図２０）。

【００１４】（６）ＤＣＲＡＭデータ書込みノーマルパ
ルス信号ＷＤＮＲＣＫ、データＱ１２８〜Ｑ１３３（Ｄ
ＣＲＡＭアドレスＭＡｎ）は、表示データ書き込み用ア
ドレスカウンタ２４に入力され、ＤＣＷＲＡ０〜ＤＣＷ
ＲＡ５データとして保持される（図２４）。

【００１５】（７）パルス信号ＬＣＫは、シリアルデー
タカウンタ２２にも入力されており、シリアルデータの
転送ビット数に応じてシリアルデータカウンタレジスタ
１Ｂの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４
（シリアルデータカウント２信号）の出力状態を図２３
の様に設定する。また、ＤＣＲＡＭデータ書込みノーマ
ルパルス信号ＷＤＮＲＣＫはデータ書込み信号発生回路
に入力され、タイミング信号ＣＰ１に同期してＤＣＲＡ
Ｍデータ書込みイネーブル信号ＷＤＥＮを「Ｈ」にする
（図２１）、（図２２）。

【００１６】（８）レジスタデータＤ１２０〜Ｄ１４
３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０
１６、ＤＣ０２４は、書き込みデータ選択回路２６に入
力され、シリアルデータカウント２信号ＤＣ００８、Ｄ
Ｃ０１６、ＤＣ０２４の出力状態に応じて、レジスタデ
ータＤ１２０〜Ｄ１４３の内、何れか８ビットのデータ
がデータＤＴ０〜ＤＴ７として出力される。尚、今回は
ＤＣ０２４信号が「Ｈ」であるため、データＤＴ０〜Ｄ
Ｔ７には、レジスタデータＤ１２０〜Ｄ１２７が出力さ
れる（図２５）。

【００１７】（９）ＤＣＲＡＭデータ書込みイネーブル
信号ＷＤＥＮ、表示データ書き込み用アドレスカウンタ
２４の出力データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡ
ｎ）、書き込みデータ選択回路２６の出力データＤＴ０
〜ＤＴ７（ＭＤａ）は、ＤＣＲＡＭ２８に入力される。
その後、データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡｎ）
は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＡＤＣＫ
信号に同期して次段のラッチ回路に保持される。また、
データＤＴ０〜ＤＴ７（ＭＤａ）は、ＤＣＲＷＣＴ信号
が「Ｈ」である時、ＤＣＤＴ０〜ＤＣＤＴ７データライ
ン上に出力される。さらに、ＤＣＲＡＭデータ書込みイ
ネーブル信号ＷＤＥＮとタイミング信号ＣＰ４がＡＮＤ
回路に入力され、ＤＣＲＡＭデータ書込み信号ＤＣＷＥ
を発生する。これにより、ＤＣＲＡＭ２８のアドレスＭ
ＡｎにデータＭＤａが書込まれる（図１０）。

【００１８】（１０）（１）〜（９）の動作を繰り返す
ことにより、ＤＣＲＡＭデータ書込みが行われる。

【００１９】「方法２：ノーマルインクリメントモー
ド」方法２のノーマルインクリメントモードでは、ＤＣ
ＲＡＭデータ書込みのインストラクションを実行する毎
に、ＤＣＲＡＭアドレスを自動的に「＋１」し、ＤＣＲ
ＡＭデータ書込みを行う（図２７）。

【００２０】（１）ＣＥ＝「Ｌ」の期間に本回路のＣＣ
Ｂアドレスが、クロック信号ＣＬに同期して、ＣＣＢイ
ンターフェイス回路１０に入力される。その直後、ＣＥ
信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデー
タ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」へ
と変化し、クロック信号ＣＬが、クロック信号ＳＣＬと
して、内部に入力される。

【００２１】また、同時にデータ入力信号ＤＩも、デー
タ入力信号ＳＤＩとして、内部に入力される（図２）。

【００２２】（２）データ入力信号ＳＤＩは、クロック
信号ＳＣＬに同期して、シフトレジスタ１２に入力さ
れ、Ｑ１２０〜Ｑ１４３データとして格納される。その
後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ１
２０〜Ｑ１４３データは、次段のデータレジスタ１４に
入力され、Ｄ１２０〜Ｄ１４３データとして保持され
る。ところで、Ｄ１２０〜Ｄ１２７データ（Ｑ１２０〜
Ｑ１２７データ）は、ＤＣＲＡＭデータＭＤａ、Ｄ１２
８〜Ｄ１３３データ（Ｑ１２８〜Ｑ１３３データ）は、
ＤＣＲＡＭアドレスＭＡｎ、Ｑ１３９データはインクリ
メントモード設定データ（ノーマルインクリメントモー
ドのＤＣＲＡＭデータ書込みであるため「１」が設定さ
れている）、Ｑ１４０〜Ｑ１４３データはインストラク
ションデータ（ＤＣＲＡＭデータ書込みであるため
「０，０，０，１」が設定されている）である（図１
８）。

【００２３】（３）ＣＥ信号が「Ｈ」から「Ｌ」へと変
化すると、インストラクションデコーダ１６に入力され
ているシリアルデータ入力イネーブル信号ＤＩＥＮＢが
「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発生
する。また、インストラクションデコーダ１６に入力さ
れているデータＱ１４０〜Ｑ１４３が「０，０，０，
１」であるため、ＤＣＲＡＭデータ書込み開始パルス信
号ＷＤＣＫも同時に発生する（図１９）。

【００２４】（４）クロック信号ＳＣＬはシリアルデー
タカウンタ２２にも入力されており、シリアルデータの
転送ビット数に応じて、シリアルデータカウンタデコー
ダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４（シリアルデ
ータカウント１信号）の出力状態を図２３の様に設定す
る。尚、今回入力されたシリアルデータの転送ビット数
は２４ビットであるため、Ｃ２４信号が「Ｈ」となる
（図２２）。

【００２５】（５）データＱ１３９＝「１」、ＤＣＲＡ
Ｍデータ書込み開始パルス信号ＷＤＣＫ、シリアルデー
タカウント１信号Ｃ０８、Ｃ１６、Ｃ２４は、インクリ
メントデコーダ１８に入力され、ＷＤＣＫ信号に同期し
てＤＱ４信号を「Ｈ」の状態に設定する。また、同時に
ＤＣＲＡＭデータ書込みノーマルパルス信号ＷＤＮＲＣ
Ｋが出力される（図２０）。

【００２６】（６）ＤＣＲＡＭデータ書込みノーマルパ
ルス信号ＷＤＮＲＣＫ、データＱ１２８〜Ｑ１３３（Ｄ
ＣＲＡＭアドレスＭＡｎ）は、表示データ書き込み用ア
ドレスカウンタ２４に入力され、ＤＣＷＲＡ０〜ＤＣＷ
ＲＡ５データとして保持される（図２４）。

【００２７】（７）パルス信号ＬＣＫは、シリアルデー
タカウンタ２２にも入力されており、シリアルデータの
転送ビット数に応じてシリアルデータカウンタレジスタ
１Ｂの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４
（シリアルデータカウント２信号）の出力状態を図２３
の様に設定する。また、ＤＣＲＡＭデータ書込みノーマ
ルパルス信号ＷＤＮＲＣＫはデータ書込み信号発生回路
に入力され、タイミング信号ＣＰ１に同期してＤＣＲＡ
Ｍデータ書込みイネーブル信号ＷＤＥＮを「Ｈ」にする
（図２１）、（図２２）。

【００２８】（８）レジスタデータＤ１２０〜Ｄ１４
３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０
１６、ＤＣ０２４は、書き込みデータ選択回路２６に入
力され、シリアルデータカウント２信号ＤＣ００８、Ｄ
Ｃ０１６、ＤＣ０２４の出力状態に応じて、レジスタデ
ータＤ１２０〜Ｄ１４３の内、何れか８ビットのデータ
がデータＤＴ０〜ＤＴ７として出力される。尚、今回は
ＤＣ０２４信号が「Ｈ」であるため、データＤＴ０〜Ｄ
Ｔ７には、レジスタデータＤ１２０〜Ｄ１２７（ＭＤ
ａ）が出力される（図２５）。

【００２９】（９）ＤＣＲＡＭデータ書込みイネーブル
信号ＷＤＥＮ、表示データ書き込み用アドレスカウンタ
２４の出力データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡ
ｎ）、書き込みデータ選択回路２６の出力データＤＴ０
〜ＤＴ７（ＭＤａ）は、ＤＣＲＡＭ２８に入力される。
その後、データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡｎ）
は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＡＤＣＫ
信号に同期して次段のラッチ回路に保持される。また、
データＤＴ０〜ＤＴ７（ＭＤａ）は、ＤＣＲＷＣＴ信号
が「Ｈ」である時、ＤＣＤＴ０〜ＤＣＤＴ７データライ
ン上に出力される。さらに、ＤＣＲＡＭデータ書込みイ
ネーブル信号ＷＤＥＮとタイミング信号ＣＰ４はＡＮＤ
回路に入力され、ＤＣＲＡＭデータ書込み信号ＤＣＷＥ
を発生する。これにより、ＤＣＲＡＭ２８のアドレスＭ
ＡｎにデータＭＤａが書込まれる（図１０）。

【００３０】（１０）（１）〜（９）のＤＣＲＡＭデー
タ書込み動作が終了すると、再び、ＣＥ＝「Ｌ」の期間
に本回路のＣＣＢアドレスが、クロック信号ＣＬに同期
して、ＣＣＢインターフェイス回路１０に入力される。
その直後、ＣＥ信号が「Ｌ」から「Ｈ」へと変化する
と、シリアルデータ入力イネーブル信号ＤＩＥＮＢも
「Ｌ」から「Ｈ」へと変化し、クロック信号ＣＬが、ク
ロック信号ＳＣＬとして、内部に入力される。また、同
時にデータ入力信号ＤＩも、データ入力信号ＳＤＩとし
て、内部に入力される（図２）。

【００３１】（１１）データ入力信号ＳＤＩは、クロッ
ク信号ＳＣＬに同期して、シフトレジスタ１２に入力さ
れ、Ｑ１３６〜Ｑ１４３データとして格納される。その
後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ１
３６〜Ｑ１４３データは、次段のデータレジスタ１４に
入力され、Ｄ１３６〜Ｄ１４３データとして保持され
る。ところで、Ｄ１３６〜Ｄ１４３データ（Ｑ１３６〜
Ｑ１４３データ）は、ＤＣＲＡＭデータＭＤｂである
（図１８）。

【００３２】（１２）シリアルデータ入力イネーブル信
号ＤＩＥＮＢ信号は、インストラクションデコーダ１６
にも入力されており、図２７の様に「Ｌ」から「Ｈ」へ
と変化すると、パルス信号ＩＭＣＫが発生する（図１
９）。

【００３３】（１３）パルス信号ＩＭＣＫは、インクリ
メントデコーダ１８に入力され、ＤＱ４信号が「Ｈ」で
あるため、ＤＱ５信号が「Ｈ」に設定される（図２
０）。

【００３４】（１４）ＣＥ信号が「Ｈ」から「Ｌ」へと
変化すると、インストラクションデコーダ１６に入力さ
れているシリアルデータ入力イネーブル信号ＤＩＥＮＢ
が「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発
生する（図１９）。

【００３５】（１５）クロック信号ＳＣＬはシリアルデ
ータカウンタ２２にも入力されており、シリアルデータ
の転送ビット数に応じて、シリアルデータカウンタデコ
ーダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４（シリアル
データカウント１信号）の出力状態を図２３の様に設定
する。尚、今回入力されたシリアルデータの転送ビット
数は８ビットであるため、Ｃ０８信号が「Ｈ」となる
（図２２）。

【００３６】（１６）パルス信号ＬＣＫ、シリアルデー
タカウント１信号Ｃ０８、Ｃ１６、Ｃ２４は、インクリ
メントデコーダ１８に入力され、ＤＱ５信号が「Ｈ」、
Ｃ０８信号が「Ｈ」であるため、ＤＣＲＡＭデータ書込
みノーマルインクリメントパルス信号ＷＤＮＩＭＣＫが
出力される（図２０）。

【００３７】（１７）ＤＣＲＡＭデータ書込みノーマル
インクリメントパルス信号ＷＤＮＩＭＣＫは、表示デー
タ書き込み用アドレスカウンタ２４に入力され、ＤＣＷ
ＲＡ０〜ＤＣＷＲＡ５データ（ＭＡｎ）を「＋１」する
（図２４）。

【００３８】（１８）パルス信号ＬＣＫは、シリアルデ
ータカウンタ２２にも入力されており、シリアルデータ
の転送ビット数に応じてシリアルデータカウンタレジス
タ１Ｂの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４
（シリアルデータカウント２信号）の出力状態を図２３
の様に設定する。また、ＤＣＲＡＭデータ書込みノーマ
ルインクリメントパルス信号ＷＤＮＩＭＣＫはデータ書
込み信号発生回路に入力され、タイミング信号ＣＰ１に
同期してＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥ
Ｎを「Ｈ」にする（図２１）、（図２２）。

【００３９】（１９）レジスタデータＤ１２０〜Ｄ１４
３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０
１６、ＤＣ０２４は、書き込みデータ選択回路２６に入
力され、シリアルデータカウント２信号ＤＣ００８、Ｄ
Ｃ０１６、ＤＣ０２４の出力状態に応じて、レジスタデ
ータＤ１２０〜Ｄ１４３の内、何れか８ビットのデータ
がデータＤＴ０〜ＤＴ７として出力される。尚、今回は
ＤＣ００８信号が「Ｈ」であるため、データＤＴ０〜Ｄ
Ｔ７には、レジスタデータＤ１３６〜Ｄ１４３（ＭＤ
ｂ）が出力される（図２５）。

【００４０】（２０）ＤＣＲＡＭデータ書込みイネーブ
ル信号ＷＤＥＮ、表示データ書き込み用アドレスカウン
タ２４の出力データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡ
ｎ＋１）、書き込みデータ選択回路２６の出力データＤ
Ｔ０〜ＤＴ７（ＭＤｂ）は、ＤＣＲＡＭ２８に入力され
る。

【００４１】その後、データＤＣＷＲＡ０〜ＤＣＷＲＡ
５（ＭＡｎ＋１）は、ＤＣＲＷＣＴ信号が「Ｈ」である
時、ＤＣＡＤＣＫ信号に同期して次段のラッチ回路に保
持される。

【００４２】また、データＤＴ０〜ＤＴ７（ＭＤｂ）
は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＤＴ０〜
ＤＣＤＴ７データライン上に出力される。さらに、ＤＣ
ＲＡＭデータ書込みイネーブル信号ＷＤＥＮとタイミン
グ信号ＣＰ４はＡＮＤ回路に入力され、ＤＣＲＡＭデー
タ書込み信号ＤＣＷＥを発生する。これにより、ＤＣＲ
ＡＭ２８のアドレスＭＡｎ＋１にデータＭＤｂが書込ま
れる（１０）。

【００４３】（２１）（１０）〜（２０）の動作をｍ回
繰り返すことにより、ＤＣＲＡＭデータ書込みが行われ
る。尚、このノーマルインクリメントモードによるＤＣ
ＲＡＭデータ書込み動作の終了は、（２２）以降の動作
にて行われる。

【００４４】（２２）ＣＥ＝「Ｌ」の期間に本回路のＣ
ＣＢアドレスが、クロック信号ＣＬに同期して、ＣＣＢ
インターフェイス回路１０に入力される。その直後、Ｃ
Ｅ信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデ
ータ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」
へと変化し、クロック信号ＣＬが、クロック信号ＳＣＬ
として、内部に入力される。また、同時にデータ入力信
号ＤＩも、データ入力信号ＳＤＩとして、内部に入力さ
れる（図２）。

【００４５】（２３）データ入力信号ＳＤＩは、クロッ
ク信号ＳＣＬに同期して、シフトレジスタ１２に入力さ
れ、Ｑ１２８〜Ｑ１４３データとして格納される。その
後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ１
２８〜Ｑ１４３データは、次段のデータレジスタ１４に
入力され、Ｄ１２８〜Ｄ１４３データとして保持され
る。ところで、Ｄ１２８〜Ｄ１３５データ（Ｑ１２８〜
Ｑ１３５データ）は、ＤＣＲＡＭデータＭＤｚ、Ｑ１３
９データはインクリメントモード設定データ（ノーマル
インクリメントモードのＤＣＲＡＭデータ書込み終了と
なるため「０」が設定されている）、Ｑ１４０〜Ｑ１４
３データはインストラクションデータ（ＤＣＲＡＭデー
タ書込みであるため「０，０，０，１」が設定されてい
る）である（図１８）。

【００４６】（２４）シリアルデータ入力イネーブル信
号ＤＩＥＮＢ信号は、インストラクションデコーダ１６
にも入力されており、図２７の様に「Ｌ」から「Ｈ」へ
と変化すると、パルス信号ＩＭＣＫが発生する（図１
９）。

【００４７】（２５）パルス信号ＩＭＣＫは、インクリ
メントデコーダ１８に入力され、ＤＱ４信号が「Ｈ」で
あるため、ＤＱ５信号が「Ｈ」に設定される（図２
０）。

【００４８】（２６）ＣＥ信号が「Ｈ」から「Ｌ」へと
変化すると、インストラクションデコーダ１６に入力さ
れているシリアルデータ入力イネーブル信号ＤＩＥＮＢ
が「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発
生する。また、インストラクションデコーダ１６に入力
されているデータＱ１４０〜Ｑ１４３が「０，０，０，
１」であるため、ＤＣＲＡＭデータ書込み開始パルス信
号ＷＤＣＫも同時に発生する（図１９）。

【００４９】（２７）クロック信号ＳＣＬはシリアルデ
ータカウンタ２２にも入力されており、シリアルデータ
の転送ビット数に応じて、シリアルデータカウンタデコ
ーダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４（シリアル
データカウント１信号）の出力状態を図２３の様に設定
する。尚、今回入力されたシリアルデータの転送ビット
数は１６ビットであるため、Ｃ１６信号が「Ｈ」となる
（図２２）。

【００５０】（２８）データＱ１３９＝「０」、ＤＣＲ
ＡＭデータ書込み開始パルス信号ＷＤＣＫ、シリアルデ
ータカウント１信号Ｃ０８、Ｃ１６、Ｃ２４は、インク
リメントデコーダ１８に入力され、ＷＤＣＫ信号に同期
してＤＱ４信号を「Ｌ」の状態に設定する。また、同時
に、ＤＱ５信号が「Ｈ」、Ｃ１６信号が「Ｈ」であるた
めＤＣＲＡＭデータ書込みノーマルインクリメントパル
ス信号ＷＤＮＩＭＣＫが出力される（図２０）。

【００５１】（２９）ＤＣＲＡＭデータ書込みノーマル
インクリメントパルス信号ＷＤＮＩＭＣＫは、表示デー
タ書き込み用アドレスカウンタ２４に入力され、ＤＣＷ
ＲＡ０〜ＤＣＷＲＡ５データ（ＭＡｎ＋ｍ）を「＋１」
する（図２４）。

【００５２】（３０）パルス信号ＬＣＫは、シリアルデ
ータカウンタ２２にも入力されており、シリアルデータ
の転送ビット数に応じてシリアルデータカウンタレジス
タ１Ｂの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４
（シリアルデータカウント２信号）の出力状態を図２３
の様に設定する。また、ＤＣＲＡＭデータ書込みノーマ
ルインクリメントパルス信号ＷＤＮＩＭＣＫはデータ書
込み信号発生回路に入力され、タイミング信号ＣＰ１に
同期してＤＣＲＡＭデータ書込みイネーブル信号ＷＤＥ
Ｎを「Ｈ」にする（図２１）、（図２２）。

【００５３】（３１）レジスタデータＤ１２０〜Ｄ１４
３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０
１６、ＤＣ０２４は、書き込みデータ選択回路２６に入
力され、シリアルデータカウント２信号ＤＣ００８、Ｄ
Ｃ０１６、ＤＣ０２４の出力状態に応じて、レジスタデ
ータＤ１２０〜Ｄ１４３の内、何れか８ビットのデータ
がデータＤＴ０〜ＤＴ７として出力される。尚、今回は
ＤＣ０１６信号が「Ｈ」であるため、データＤＴ０〜Ｄ
Ｔ７には、レジスタデータＤ１２８〜Ｄ１３５（ＭＤ
ｚ）が出力される（図２５）。

【００５４】（３２）ＤＣＲＡＭデータ書込みイネーブ
ル信号ＷＤＥＮ、表示データ書き込み用アドレスカウン
タ２４の出力データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡ
ｎ＋ｍ＋１）、書き込みデータ選択回路２６の出力デー
タＤＴ０〜ＤＴ７（ＭＤｚ）は、ＤＣＲＡＭ２８に入力
される。

【００５５】その後、データＤＣＷＲＡ０〜ＤＣＷＲＡ
５（ＭＡｎ＋ｍ＋１）は、ＤＣＲＷＣＴ信号が「Ｈ」で
ある時、ＤＣＡＤＣＫ信号に同期して次段のラッチ回路
に保持される。

【００５６】また、データＤＴ０〜ＤＴ７（ＭＤｚ）
は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＤＴ０〜
ＤＣＤＴ７データライン上に出力される。さらに、ＤＣ
ＲＡＭデータ書込みイネーブル信号ＷＤＥＮとタイミン
グ信号ＣＰ４はＡＮＤ回路に入力され、ＤＣＲＡＭデー
タ書込み信号ＤＣＷＥを発生する。これにより、ＤＣＲ
ＡＭ２８のアドレスＭＡｎ＋ｍ＋１にデータＭＤｚが書
込まれる（図１０）。

【００５７】「ＡＤＲＡＭデータ書込み」（方法１：ノ
ーマルモード）ＡＤＲＡＭデータ書き込みについての方
法１：ノーマルモードでは、ＡＤＲＡＭデータ書込みの
インストラクションを実行する毎にＡＤＲＡＭアドレス
を指定し、ＡＤＲＡＭデータ書込みを行う（図２８）。

【００５８】（１）ＣＥ＝「Ｌ」の期間に本回路のＣＣ
Ｂアドレスが、クロック信号ＣＬに同期して、ＣＣＢイ
ンターフェイス回路１０に入力される。その直後、ＣＥ
信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデー
タ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」へ
と変化し、クロック信号ＣＬが、クロック信号ＳＣＬと
して、内部に入力される。

【００５９】また、同時にデータ入力信号ＤＩも、デー
タ入力信号ＳＤＩとして、内部に入力される（図２）。

【００６０】（２）データ入力信号ＳＤＩは、クロック
信号ＳＣＬに同期して、シフトレジスタ１２に入力さ
れ、Ｑ１２０〜Ｑ１４３データとして格納される。その
後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ１
２０〜Ｑ１４３データは、次段のデータレジスタ１４に
入力され、Ｄ１２０〜Ｄ１４３データとして保持され
る。ところで、Ｄ１２０〜Ｄ１２４データ（Ｑ１２０〜
Ｑ１２４データ）は、ＡＤＲＡＭデータＡＤａ、Ｄ１２
８〜Ｄ１３１データ（Ｑ１２８〜Ｑ１３１データ）は、
ＡＤＲＡＭアドレスＡＡｎ、Ｑ１３９データはインクリ
メントモード設定データ（ノーマルモードのＡＤＲＡＭ
データ書込みであるため「０」が設定されている）、Ｑ
１４０〜Ｑ１４３データはインストラクションデータ
（ＡＤＲＡＭデータ書込みであるため「０，０，１，
０」が設定されている）である（図１８）。

【００６１】（３）ＣＥ信号が「Ｈ」から「Ｌ」へと変
化すると、インストラクションデコーダ１６に入力され
ているシリアルデータ入力イネーブル信号ＤＩＥＮＢが
「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発生
する。また、インストラクションデコーダ１６に入力さ
れているデータＱ１４０〜Ｑ１４３が「０，０，１，
０」であるため、ＡＤＲＡＭデータ書込み開始パルス信
号ＷＡＣＫも同時に発生する（１９）。

【００６２】（４）クロック信号ＳＣＬはシリアルデー
タカウンタ２２にも入力されており、シリアルデータの
転送ビット数に応じて、シリアルデータカウンタデコー
ダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４（シリアルデ
ータカウント１信号）の出力状態を図２３の様に設定す
る。尚、今回入力されたシリアルデータの転送ビット数
は２４ビットであるため、Ｃ２４信号が「Ｈ」となる
（図２２）。

【００６３】（５）データＱ１３９＝「０」、ＡＤＲＡ
Ｍデータ書込み開始パルス信号ＷＡＣＫ、シリアルデー
タカウント１信号Ｃ０８、Ｃ１６、Ｃ２４は、インクリ
メントデコーダ１８に入力され、ＷＡＣＫ信号に同期し
てＡＱ４信号を「Ｌ」の状態に設定する。また、同時に
ＡＤＲＡＭデータ書込みノーマルパルス信号ＷＡＮＲＣ
Ｋが出力される（図２０）。

【００６４】（６）ＡＤＲＡＭデータ書込みノーマルパ
ルス信号ＷＡＮＲＣＫ、データＱ１２８〜Ｑ１３１（Ａ
ＤＲＡＭアドレスＡＡｎ）は、表示データ書き込み用ア
ドレスカウンタ２４に入力され、ＡＤＷＲＡ０〜ＡＤＷ
ＲＡ３データとして保持される（図２４）。

【００６５】（７）パルス信号ＬＣＫは、シリアルデー
タカウンタ２２にも入力されており、シリアルデータの
転送ビット数に応じてシリアルデータカウンタレジスタ
１Ｂの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４
（シリアルデータカウント２信号）の出力状態を図２３
の様に設定する。また、ＡＤＲＡＭデータ書込みノーマ
ルパルス信号ＷＡＮＲＣＫはデータ書込み信号発生回路
に入力され、タイミング信号ＣＰ１に同期してＡＤＲＡ
Ｍデータ書込みイネーブル信号ＷＡＥＮを「Ｈ」にする
（図２１）、（図２２）。

【００６６】（８）レジスタデータＤ１２０〜Ｄ１４
３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０
１６、ＤＣ０２４は、書き込みデータ選択回路２６に入
力され、シリアルデータカウント２信号ＤＣ００８、Ｄ
Ｃ０１６、ＤＣ０２４の出力状態に応じて、レジスタデ
ータＤ１２０〜Ｄ１４３の内、何れか５ビットのデータ
がデータＤＴ０〜ＤＴ４として出力される。尚、今回は
ＤＣ０２４信号が「Ｈ」であるため、データＤＴ０〜Ｄ
Ｔ４には、レジスタデータＤ１２０〜Ｄ１２４が出力さ
れる（図２５）。

【００６７】（９）ＡＤＲＡＭデータ書込みイネーブル
信号ＷＡＥＮ、表示データ書き込み用アドレスカウンタ
２４の出力データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡ
ｎ）、書き込みデータ選択回路２６の出力データＤＴ０
〜ＤＴ４（ＡＤａ）は、ＡＤＲＡＭ３０に入力される。
その後、データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡｎ）
は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＡＤＣＫ
信号に同期して次段のラッチ回路に保持される。また、
データＤＴ０〜ＤＴ４（ＡＤａ）は、ＡＤＲＷＣＴ信号
が「Ｈ」である時、ＡＤＤＴ０〜ＡＤＤＴ４データライ
ン上に出力される。さらに、ＡＤＲＡＭデータ書込みイ
ネーブル信号ＷＡＥＮとタイミング信号ＣＰ２がＡＮＤ
回路に入力され、ＡＤＲＡＭデータ書込み信号ＡＤＷＥ
を発生する。これにより、ＡＤＲＡＭ３０のアドレスＡ
ＡｎにデータＡＤａが書込まれる（図１１）。

【００６８】（１０）（１）〜（９）の動作を繰り返す
ことにより、ＡＤＲＡＭデータ書込みが行われる。

【００６９】（方法２：ノーマルインクリメントモー
ド）方法２：ノーマルインクリメントモードでは、ＡＤ
ＲＡＭデータ書込みのインストラクションを実行する毎
に、ＡＤＲＡＭアドレスを自動的に「＋１」し、ＡＤＲ
ＡＭデータ書込みを行う（図２９）。

【００７０】（１）ＣＥ＝「Ｌ」の期間に本回路のＣＣ
Ｂアドレスが、クロック信号ＣＬに同期して、ＣＣＢイ
ンターフェイス回路１０に入力される。その直後、ＣＥ
信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデー
タ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」へ
と変化し、クロック信号ＣＬが、クロック信号ＳＣＬと
して、内部に入力される。また、同時にデータ入力信号
ＤＩも、データ入力信号ＳＤＩとして、内部に入力され
る（図２）。

【００７１】（２）データ入力信号ＳＤＩは、クロック
信号ＳＣＬに同期して、シフトレジスタ１２に入力さ
れ、Ｑ１２０〜Ｑ１４３データとして格納される。その
後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ１
２０〜Ｑ１４３データは、次段のデータレジスタ１４に
入力され、Ｄ１２０〜Ｄ１４３データとして保持され
る。ところで、Ｄ１２０〜Ｄ１２４データ（Ｑ１２０〜
Ｑ１２４データ）は、ＡＤＲＡＭデータＡＤａ、Ｄ１２
８〜Ｄ１３１データ（Ｑ１２８〜Ｑ１３１データ）は、
ＡＤＲＡＭアドレスＡＡｎ、Ｑ１３９データはインクリ
メントモード設定データ（ノーマルインクリメントモー
ドのＡＤＲＡＭデータ書込みであるため「１」が設定さ
れている）、Ｑ１４０〜Ｑ１４３データはインストラク
ションデータ（ＡＤＲＡＭデータ書込みであるため
「０，０，１，０」が設定されている）である（図１
８）。

【００７２】（３）ＣＥ信号が「Ｈ」から「Ｌ」へと変
化すると、インストラクションデコーダ１６に入力され
ているシリアルデータ入力イネーブル信号ＤＩＥＮＢが
「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発生
する。また、インストラクションデコーダ１６に入力さ
れているデータＱ１４０〜Ｑ１４３が「０，０，１，
０」であるため、ＡＤＲＡＭデータ書込み開始パルス信
号ＷＡＣＫも同時に発生する（図１９）。

【００７３】（４）クロック信号ＳＣＬはシリアルデー
タカウンタ２２にも入力されており、シリアルデータの
転送ビット数に応じて、シリアルデータカウンタデコー
ダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４（シリアルデ
ータカウント１信号）の出力状態を図２３の様に設定す
る。尚、今回入力されたシリアルデータの転送ビット数
は２４ビットであるため、Ｃ２４信号が「Ｈ」となる
（図２２）。

【００７４】（５）データＱ１３９＝「１」、ＡＤＲＡ
Ｍデータ書込み開始パルス信号ＷＡＣＫ、シリアルデー
タカウント１信号Ｃ０８、Ｃ１６、Ｃ２４は、インクリ
メントデコーダ１８に入力され、ＷＡＣＫ信号に同期し
てＡＱ４信号を「Ｈ」の状態に設定する。また、同時に
ＡＤＲＡＭデータ書込みノーマルパルス信号ＷＡＮＲＣ
Ｋが出力される（図２０）。

【００７５】（６）ＡＤＲＡＭデータ書込みノーマルパ
ルス信号ＷＡＮＲＣＫ、データＱ１２８〜Ｑ１３１（Ａ
ＤＲＡＭアドレスＡＡｎ）は、表示データ書き込み用ア
ドレスカウンタ２４に入力され、ＡＤＷＲＡ０〜ＡＤＷ
ＲＡ３データとして保持される（図２４）。

【００７６】（７）パルス信号ＬＣＫは、シリアルデー
タカウンタ２２にも入力されており、シリアルデータの
転送ビット数に応じてシリアルデータカウンタレジスタ
１Ｂの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４
（シリアルデータカウント２信号）の出力状態を図２３
の様に設定する。また、ＡＤＲＡＭデータ書込みノーマ
ルパルス信号ＷＡＮＲＣＫはデータ書込み信号発生回路
に入力され、タイミング信号ＣＰ１に同期してＡＤＲＡ
Ｍデータ書込みイネーブル信号ＷＡＥＮを「Ｈ」にする
（図２１）、（図２２） 。

【００７７】（８）レジスタデータＤ１２０〜Ｄ１４
３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０
１６、ＤＣ０２４は、書き込みデータ選択回路２６に入
力され、シリアルデータカウント２信号ＤＣ００８、Ｄ
Ｃ０１６、ＤＣ０２４の出力状態に応じて、レジスタデ
ータＤ１２０〜Ｄ１４３の内、何れか５ビットのデータ
がデータＤＴ０〜ＤＴ４として出力される。尚、今回は
ＤＣ０２４信号が「Ｈ」であるため、データＤＴ０〜Ｄ
Ｔ４には、レジスタデータＤ１２０〜Ｄ１２４（ＡＤ
ａ）が出力される（図２５）。

【００７８】（９）ＡＤＲＡＭデータ書込みイネーブル
信号ＷＡＥＮ、表示データ書き込み用アドレスカウンタ
２４の出力データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡ
ｎ）、書き込みデータ選択回路２６の出力データＤＴ０
〜ＤＴ４（ＡＤａ）は、ＡＤＲＡＭ３０に入力される。
その後、データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡｎ）
は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＡＤＣＫ
信号に同期して次段のラッチ回路に保持される。また、
データＤＴ０〜ＤＴ４（ＡＤａ）は、ＡＤＲＷＣＴ信号
が「Ｈ」である時、ＡＤＤＴ０〜ＡＤＤＴ４データライ
ン上に出力される。さらに、ＡＤＲＡＭデータ書込みイ
ネーブル信号ＷＡＥＮとタイミング信号ＣＰ２はＡＮＤ
回路に入力され、ＡＤＲＡＭデータ書込み信号ＡＤＷＥ
を発生する。これにより、ＡＤＲＡＭ３０のアドレスＡ
ＡｎにデータＡＤａが書込まれる（図１１）。

【００７９】（１０）（１）〜（９）のＡＤＲＡＭデー
タ書込み動作が終了すると、再び、ＣＥ＝「Ｌ」の期間
に本回路のＣＣＢアドレスが、クロック信号ＣＬに同期
して、ＣＣＢインターフェイス回路１０に入力される。
その直後、ＣＥ信号が「Ｌ」から「Ｈ」へと変化する
と、シリアルデータ入力イネーブル信号ＤＩＥＮＢも
「Ｌ」から「Ｈ」へと変化し、クロック信号ＣＬが、ク
ロック信号ＳＣＬとして、内部に入力される。また、同
時にデータ入力信号ＤＩも、データ入力信号ＳＤＩとし
て、内部に入力される（図２）。

【００８０】（１１）データ入力信号ＳＤＩは、クロッ
ク信号ＳＣＬに同期して、シフトレジスタ１２に入力さ
れ、Ｑ１３６〜Ｑ１４３データとして格納される。その
後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ１
３６〜Ｑ１４３データは、次段のデータレジスタ１４に
入力され、Ｄ１３６〜Ｄ１４３データとして保持され
る。ところで、Ｄ１３６〜Ｄ１４０データ（Ｑ１３６〜
Ｑ１４０データ）は、ＡＤＲＡＭデータＡＤｂである
（図１８）。

【００８１】（１２）シリアルデータ入力イネーブル信
号ＤＩＥＮＢ信号は、インストラクションデコーダ１６
にも入力されており、図２９の様に「Ｌ」から「Ｈ」へ
と変化すると、パルス信号ＩＭＣＫが発生する（図１
９）。

【００８２】（１３）パルス信号ＩＭＣＫは、インクリ
メントデコーダ１８に入力され、ＡＱ４信号が「Ｈ」で
あるため、ＡＱ５信号が「Ｈ」に設定される（図２
０）。

【００８３】（１４）ＣＥ信号が「Ｈ」から「Ｌ」へと
変化すると、インストラクションデコーダ１６に入力さ
れているシリアルデータ入力イネーブル信号ＤＩＥＮＢ
が「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発
生する（図１９）。

【００８４】（１５）クロック信号ＳＣＬはシリアルデ
ータカウンタ２２にも入力されており、シリアルデータ
の転送ビット数に応じて、シリアルデータカウンタデコ
ーダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４（シリアル
データカウント１信号）の出力状態を図２３の様に設定
する。尚、今回入力されたシリアルデータの転送ビット
数は８ビットであるため、Ｃ０８信号が「Ｈ」となる
（図２２）。

【００８５】（１６）パルス信号ＬＣＫ、シリアルデー
タカウント１信号Ｃ０８、Ｃ１６、Ｃ２４は、インクリ
メントデコーダ１８に入力され、ＡＱ５信号が「Ｈ」、
Ｃ０８信号が「Ｈ」であるため、ＡＤＲＡＭデータ書込
みノーマルインクリメントパルス信号ＷＡＮＩＭＣＫが
出力される（図２０）。

【００８６】（１７）ＡＤＲＡＭデータ書込みノーマル
インクリメントパルス信号ＷＡＮＩＭＣＫは、表示デー
タ書き込み用アドレスカウンタ２４に入力され、ＡＤＷ
ＲＡ０〜ＡＤＷＲＡ３データ（Ａｎ）を「＋１」する
（図２４）。

【００８７】（１８）パルス信号ＬＣＫは、シリアルデ
ータカウンタ２２にも入力されており、シリアルデータ
の転送ビット数に応じてシリアルデータカウンタレジス
タ１Ｂの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４
（シリアルデータカウント２信号）の出力状態を図２３
の様に設定する。また、ＡＤＲＡＭデータ書込みノーマ
ルインクリメントパルス信号ＷＡＮＩＭＣＫはデータ書
込み信号発生回路に入力され、タイミング信号ＣＰ１に
同期してＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥ
Ｎを「Ｈ」にする（図２１）、（図２２）。

【００８８】（１９）レジスタデータＤ１２０〜Ｄ１４
３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０
１６、ＤＣ０２４は、書き込みデータ選択回路２６に入
力され、シリアルデータカウント２信号ＤＣ００８、Ｄ
Ｃ０１６、ＤＣ０２４の出力状態に応じて、レジスタデ
ータＤ１２０〜Ｄ１４３の内、何れか５ビットのデータ
がデータＤＴ０〜ＤＴ４として出力される。尚、今回は
ＤＣ００８信号が「Ｈ」であるため、データＤＴ０〜Ｄ
Ｔ４には、レジスタデータＤ１３６〜Ｄ１４０（ＡＤ
ｂ）が出力される（図２５）。

【００８９】（２０）ＡＤＲＡＭデータ書込みイネーブ
ル信号ＷＡＥＮ、表示データ書き込み用アドレスカウン
タ２４の出力データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡ
ｎ＋１）、書き込みデータ選択回路２６の出力データＤ
Ｔ０〜ＤＴ４（ＡＤｂ）は、ＡＤＲＡＭ３０に入力され
る。

【００９０】その後、データＡＤＷＲＡ０〜ＡＤＷＲＡ
３（ＡＡｎ＋１）は、ＡＤＲＷＣＴ信号が「Ｈ」である
時、ＡＤＡＤＣＫ信号に同期して次段のラッチ回路に保
持される。また、データＤＴ０〜ＤＴ４（ＡＤｂ）は、
ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＤＴ０〜ＡＤ
ＤＴ４データライン上に出力される。さらに、ＡＤＲＡ
Ｍデータ書込みイネーブル信号ＷＡＥＮとタイミング信
号ＣＰ２はＡＮＤ回路に入力され、ＡＤＲＡＭデータ書
込み信号ＡＤＷＥを発生する。これにより、ＡＤＲＡＭ
３０のアドレスＡＡｎ＋１にデータＡＤｂが書込まれる
（図１１）。

【００９１】（２１）（１０）〜（２０）の動作をｍ回
繰り返すことにより、ＡＤＲＡＭデータ書込みが行われ
る。尚、このノーマルインクリメントモードによるＡＤ
ＲＡＭデータ書込み動作の終了は、（２２）以降の動作
にて行われる。

【００９２】（２２）ＣＥ＝「Ｌ」の期間に本回路のＣ
ＣＢアドレスが、クロック信号ＣＬに同期して、ＣＣＢ
インターフェイス回路１０に入力される。その直後、Ｃ
Ｅ信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデ
ータ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」
へと変化し、クロック信号ＣＬが、クロック信号ＳＣＬ
として、内部に入力される。

【００９３】また、同時にデータ入力信号ＤＩも、デー
タ入力信号ＳＤＩとして、内部に入力される（図２）。

【００９４】（２３）データ入力信号ＳＤＩは、クロッ
ク信号ＳＣＬに同期して、シフトレジスタ１２に入力さ
れ、Ｑ１２８〜Ｑ１４３データとして格納される。その
後、ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ１
２８〜Ｑ１４３データは、次段のデータレジスタ１４に
入力され、Ｄ１２８〜Ｄ１４３データとして保持され
る。ところで、Ｄ１２８〜Ｄ１３２データ（Ｑ１２８〜
Ｑ１３２データ）は、ＡＤＲＡＭデータＡＤｚ、Ｑ１３
９データはインクリメントモード設定データ（ノーマル
インクリメントモードのＡＤＲＡＭデータ書込み終了と
なるため「０」が設定されている）、Ｑ１４０〜Ｑ１４
３データはインストラクションデータ（ＡＤＲＡＭデー
タ書込みであるため「０，０，１，０」が設定されてい
る）である（図１８）。

【００９５】（２４）シリアルデータ入力イネーブル信
号ＤＩＥＮＢ信号は、インストラクションデコーダ１６
にも入力されており、図２９の様に「Ｌ」から「Ｈ」へ
と変化すると、パルス信号ＩＭＣＫが発生する（図１
９）。

【００９６】（２５）パルス信号ＩＭＣＫは、インクリ
メントデコーダ１８に入力され、ＡＱ４信号が「Ｈ」で
あるため、ＡＱ５信号が「Ｈ」に設定される（図２
０）。

【００９７】（２６）ＣＥ信号が「Ｈ」から「Ｌ」へと
変化すると、インストラクションデコーダ１６に入力さ
れているシリアルデータ入力イネーブル信号ＤＩＥＮＢ
が「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発
生する。また、インストラクションデコーダ１６に入力
されているデータＱ１４０〜Ｑ１４３が「０，０，１，
０」であるため、ＡＤＲＡＭデータ書込み開始パルス信
号ＷＡＣＫも同時に発生する（図１９）。

【００９８】（２７）クロック信号ＳＣＬはシリアルデ
ータカウンタ２２にも入力されており、シリアルデータ
の転送ビット数に応じて、シリアルデータカウンタデコ
ーダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４（シリアル
データカウント１信号）の出力状態を図２３の様に設定
する。尚、今回入力されたシリアルデータの転送ビット
数は１６ビットであるため、Ｃ１６信号が「Ｈ」となる
（図２２）。

【００９９】（２８）データＱ１３９＝「０」、ＡＤＲ
ＡＭデータ書込み開始パルス信号ＷＡＣＫ、シリアルデ
ータカウント１信号Ｃ０８、Ｃ１６、Ｃ２４は、インク
リメントデコーダ１８に入力され、ＷＡＣＫ信号に同期
してＡＱ４信号を「Ｌ」の状態に設定する。また、同時
に、ＡＱ５信号が「Ｈ」、Ｃ１６信号が「Ｈ」であるた
めＡＤＲＡＭデータ書込みノーマルインクリメントパル
ス信号ＷＡＮＩＭＣＫが出力される（図２０）。

【０１００】（２９）ＡＤＲＡＭデータ書込みノーマル
インクリメントパルス信号ＷＡＮＩＭＣＫは、表示デー
タ書き込み用アドレスカウンタ２４に入力され、ＡＤＷ
ＲＡ０〜ＡＤＷＲＡ３データ（ＡＡｎ＋ｍ）を「＋１」
する（図２４）。

【０１０１】（３０）パルス信号ＬＣＫは、シリアルデ
ータカウンタ２２にも入力されており、シリアルデータ
の転送ビット数に応じてシリアルデータカウンタレジス
タ１Ｂの出力信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４
（シリアルデータカウント２信号）の出力状態を図２３
の様に設定する。また、ＡＤＲＡＭデータ書込みノーマ
ルインクリメントパルス信号ＷＡＮＩＭＣＫはデータ書
込み信号発生回路に入力され、タイミング信号ＣＰ１に
同期してＡＤＲＡＭデータ書込みイネーブル信号ＷＡＥ
Ｎを「Ｈ」にする（図２１）、（図２２）。

【０１０２】（３１）レジスタデータＤ１２０〜Ｄ１４
３、シリアルデータカウント２信号ＤＣ００８、ＤＣ０
１６、ＤＣ０２４は、書き込みデータ選択回路２６に入
力され、シリアルデータカウント２信号ＤＣ００８、Ｄ
Ｃ０１６、ＤＣ０２４の出力状態に応じて、レジスタデ
ータＤ１２０〜Ｄ１４３の内、何れか５ビットのデータ
がデータＤＴ０〜ＤＴ４として出力される。尚、今回は
ＤＣ０１６信号が「Ｈ」であるため、データＤＴ０〜Ｄ
Ｔ４には、レジスタデータＤ１２８〜Ｄ１３２（ＡＤ
ｚ）が出力される（図２５）。

【０１０３】（３２）ＡＤＲＡＭデータ書込みイネーブ
ル信号ＷＡＥＮ、表示データ書き込み用アドレスカウン
タ２４の出力データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡ
ｎ＋ｍ＋１）、書き込みデータ選択回路２６の出力デー
タＤＴ０〜ＤＴ４（ＡＤｚ）は、ＡＤＲＡＭ３０に入力
される。

【０１０４】その後、データＡＤＷＲＡ０〜ＡＤＷＲＡ
３（ＡＡｎ＋ｍ＋１）は、ＡＤＲＷＣＴ信号が「Ｈ」で
ある時、ＡＤＡＤＣＫ信号に同期して次段のラッチ回路
に保持される。

【０１０５】また、データＤＴ０〜ＤＴ４（ＡＤｚ）
は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＤＴ０〜
ＡＤＤＴ４データライン上に出力される。さらに、ＡＤ
ＲＡＭデータ書込みイネーブル信号ＷＡＥＮとタイミン
グ信号ＣＰ２はＡＮＤ回路に入力され、ＡＤＲＡＭデー
タ書込み信号ＡＤＷＥを発生する。これにより、ＡＤＲ
ＡＭ３０のアドレスＡＡｎ＋ｍ＋１にデータＡＤｚが書
込まれる（図１１）。

【０１０６】以上の通り、ＤＣＲＡＭデータ書込み、Ａ
ＤＲＡＭデータ書込みを実行する場合は、上述の２つの
方法（ノーマルモード、ノーマルインクリメントモー
ド）にて実行することができる。特に、ノーマルインク
リメントモードによるＤＣＲＡＭデータ書込み、ＡＤＲ
ＡＭデータ書込みは、初回のシリアルデータ転送以外、
ＤＣＲＡＭアドレス、ＡＤＲＡＭアドレスのシリアルデ
ータ転送が不要であるため、シリアルデータの転送ビッ
ト数を大幅に削減でき、マイコンのデータ処理負担を軽
減するには、大変有効な方法である。

【０１０７】

【発明が解決しようとする課題】しかし、上述のデータ
書込み方法は、１桁分のＤＣＲＡＭデータ（８ビッ
ト）、１桁分のＡＤＲＡＭデータ（５ビット）を書込む
毎に、ＣＥ信号を「Ｌ」、「Ｈ」に設定する必要がある
ため、ＤＣＲＡＭデータ書込み、ＡＤＲＡＭデータ書込
みが頻繁に行われる場合（表示が多彩に変化する場合
等）には、ＣＥ信号を制御しているマイコンの出力ポー
トの状態設定が頻繁に必要となり、マイコンの出力ポー
ト制御に関する負担を増加するという問題があった。

【０１０８】本発明は、上記課題に鑑みなされたもので
あり、外部から供給される選択信号（例えばＣＥ信号）
の状態を一定に維持したまま、複数の表示データを前記
メモリに書き込むことができる表示駆動回路を提供する
ことを目的とする。

【０１０９】

【課題を解決するための手段】本発明は、シリアル転送
されてくる複数の表示データを記憶するシフトレジスタ
と、このシフトレジスタへの入力された表示データを選
択して、順次出力する書き込みデータ選択回路と、この
書き込みデータ選択回路からの出力を所定のアドレスに
記憶するメモリと、前記シフトレジスタの転送クロック
をカウントし、前記メモリへの書き込みアドレスを発生
するアドレスカウンタと、を有し、外部から供給される
選択信号の状態を一定に維持したまま、複数の表示デー
タを前記メモリに書き込むことを特徴とする。

【０１１０】このように、本発明では、メモリに表示デ
ータを書き込む場合、一度に複数の表示データを書込む
ことができる。このため、表示を頻繁に変更するため
に、データ書込みを頻繁に行う場合においても、外部と
のインターフェイス信号である選択信号（例えばＣＥ信
号）を頻繁に状態設定する必要がなくなり、選択信号を
出力する装置であるマイコンの出力ポートの制御負担を
軽減することができる。

【０１１１】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面に基づいて説明する。図１は、本発明の実施例
の構成を示すブロック図であり、ＣＣＢアドレス一致の
検出を行い、コントローラから転送されたシリアルデー
タを次段のシフトレジスタ１２に入力するＣＣＢインタ
ーフェイス回路１０（図２）、コントローラから転送さ
れたシリアルデータを一時的に保持するシフトレジスタ
１２（図３）、一つのシリアルデータの転送が終了した
時点で、シフトレジスタ１２に一時的に保持されている
シリアルデータを改めて保持するデータレジスタ１４
（図３）、シリアルデータ入力時のＣＥ信号の立ち上り
／立ち下り動作により、パルス信号を発生し、且つ、シ
リアルデータの内容に基づいて、各インストラクション
信号を発生するインストラクションデコーダ１６（図
４）、インストラクションデコーダ１６の各出力信号、
及び、シリアルデータの内容に基づいて、各データ書込
みモードを設定し、その書込みモードに応じて各イネー
ブル信号、各パルス信号を発生するインクリメントデコ
ーダ１８（図５）、シリアルデータの転送ビット数をカ
ウントし、そのカウントした転送ビット数と、インクリ
メントデコーダ１８の各イネーブル信号、各パルス信号
により、シリアルデータカウント信号、表示データ書き
込み用アドレスカウンタ２４のアップシフトイネーブル
信号、データ書込みイネーブル信号を発生するシリアル
データカウンタ２２（図６）、インクリメントデコーダ
１８の各イネーブル信号、各パルス信号、及びシリアル
データカウンタ２２のアップシフトイネーブル信号によ
り、ＤＣＲＡＭデータ書込み用アドレス、または、ＡＤ
ＲＡＭデータ書込み用アドレスを発生する表示データ書
き込み用アドレスカウンタ２４（図８）、シリアルデー
タカウンタ２２のシリアルデータカウント信号により、
ＤＣＲＡＭ２８、または、ＡＤＲＡＭ３０に書込むデー
タを選択する書き込みデータ選択回路２６（図９）、Ｃ
ＧＲＯＭ３２／ＣＧＲＡＭ３４に格納しているキャラク
タフォントデータに対応する文字コードを格納するＤＣ
ＲＡＭ２８（図１０）、キャラクタフォント表示以外の
表示を行うための表示データを格納するＡＤＲＡＭ３０
（図１１）、ＤＣＲＡＭ２８に格納しているキャラクタ
フォントの文字コードに基づいてキャラクタフォントデ
ータを発生するＣＧＲＯＭ３２／ＣＧＲＡＭ３４、ＣＧ
ＲＯＭ３２／ＣＧＲＡＭ３４／ＡＤＲＡＭ３０のデータ
を特定のタイミングで順次保持するセグメントレジスタ
３６、このセグメントレジスタ３６のデータに基づいて
セグメント信号を発生し、表示器の分割電極にそのセグ
メント信号を入力するセグメントドライバ３８、セグメ
ント信号と同期を取り、表示器の共通電極に入力するコ
モン信号を発生するコモンドライバ４０、各ブロックの
動作、及び各ブロック間の同期を取るために必要なタイ
ミング信号を発生するタイミング信号発生回路４２によ
り構成されている。さらに、表示データ読み取り用アド
レスカウンタ４４は、タイミング信号発生回路４２から
のタイミング信号に応じてＤＣＲＡＭ２８、ＡＤＲＡＭ
３０の読み出しアドレスを指定する。

【０１１２】この図１の表示駆動回路を用いてＤＣＲＡ
Ｍデータ書込み、または、ＡＤＲＡＭデータ書込みを行
うと、以下に示す方法にて行うことができる。

【０１１３】「ＤＣＲＡＭデータ書込み」 （方法３：スーパーインクリメントモード）この方法
３：スーパーインクリメントモーでは、一度に複数のＤ
ＣＲＡＭデータ書込みを行う（図１５）。

【０１１４】（１）ＣＥ＝「Ｌ」の期間に本回路のＣＣ
Ｂアドレスが、クロック信号ＣＬに同期して、ＣＣＢイ
ンターフェイス回路１０に入力される。その直後、ＣＥ
信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデー
タ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」へ
と変化し、クロック信号ＣＬが、クロック信号ＳＣＬと
して、内部に入力される。

【０１１５】また、同時にデータ入力信号ＤＩも、デー
タ入力信号ＳＤＩとして、内部に入力される（図２）。

【０１１６】（２）データ入力信号ＳＤＩは、クロック
信号ＳＣＬに同期して、シフトレジスタ１２に入力さ
れ、Ｑ０〜Ｑ１４３データとして格納される。その後、
ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ０〜Ｑ
１４３データは、次段のデータレジスタ１４に入力さ
れ、Ｄ０〜Ｄ１４３データとして保持される。ところ
で、Ｄ０〜Ｄ７データ（Ｑ０〜Ｑ７データ）は、ＤＣＲ
ＡＭデータＭＤａ、Ｄ８〜Ｄ１５データ（Ｑ８〜Ｑ１５
データ）は、ＤＣＲＡＭデータＭＤｂ、Ｄ１６〜Ｄ２３
データ（Ｑ１６〜Ｑ２３データ）は、ＤＣＲＡＭデータ
ＭＤｃ、Ｄ２４〜Ｄ３１データ（Ｑ２４〜Ｑ３１デー
タ）は、ＤＣＲＡＭデータＭＤｄ、Ｄ３２〜Ｄ３９デー
タ（Ｑ３２〜Ｑ３９データ）は、ＤＣＲＡＭデータＭＤ
ｅ、Ｄ４０〜Ｄ４７データ（Ｑ４０〜Ｑ４７データ）
は、ＤＣＲＡＭデータＭＤｆ、Ｄ４８〜Ｄ５５データ
（Ｑ４８〜Ｑ５５データ）は、ＤＣＲＡＭデータＭＤ
ｇ、Ｄ５６〜Ｄ６３データ（Ｑ５６〜Ｑ６３データ）
は、ＤＣＲＡＭデータＭＤｈ、Ｄ６４〜Ｄ７１データ
（Ｑ６４〜Ｑ７１データ）は、ＤＣＲＡＭデータＭＤ
ｉ、Ｄ７２〜Ｄ７９データ（Ｑ７２〜Ｑ７９データ）
は、ＤＣＲＡＭデータＭＤｊ、Ｄ８０〜Ｄ８７データ
（Ｑ８０〜Ｑ８７データ）は、ＤＣＲＡＭデータＭＤ
ｋ、Ｄ８８〜Ｄ９５データ（Ｑ８８〜Ｑ９５データ）
は、ＤＣＲＡＭデータＭＤｌ、Ｄ９６〜Ｄ１０３データ
（Ｑ９６〜Ｑ１０３データ）は、ＤＣＲＡＭデータＭＤ
ｍ、Ｄ１０４〜Ｄ１１１データ（Ｑ１０４〜Ｑ１１１デ
ータ）は、ＤＣＲＡＭデータＭＤｎ、Ｄ１１２〜Ｄ１１
９データ（Ｑ１１２〜Ｑ１１９データ）は、ＤＣＲＡＭ
データＭＤｏ、Ｄ１２０〜Ｄ１２７データ（Ｑ１２０〜
Ｑ１２７データ）は、ＤＣＲＡＭデータＭＤｐ、Ｄ１２
８〜Ｄ１３３データ（Ｑ１２８〜Ｑ１３３データ）は、
ＤＣＲＡＭアドレスＭＡｎ、Ｑ１３８、Ｑ１３９データ
はインクリメントモード設定データ（スーパーインクリ
メントモードのＤＣＲＡＭデータ書込みであるためＱ１
３８＝「１」、Ｑ１３９＝「０」が設定されている）、
Ｑ１４０〜Ｑ１４３データはインストラクションデータ
（ＤＣＲＡＭデータ書込みであるため「０，０，０，
１」が設定されている）である（図３）。

【０１１７】（３）ＣＥ信号が「Ｈ」から「Ｌ」へと変
化すると、インストラクションデコーダ１６に入力され
ているシリアルデータ入力イネーブル信号ＤＩＥＮＢが
「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発生
する。また、インストラクションデコーダ１６に入力さ
れているデータＱ１４０〜Ｑ１４３が「０，０，０，
１」であるため、ＤＣＲＡＭデータ書込みモード信号Ｗ
ＤＭ、ＤＣＲＡＭデータ書込み開始パルス信号ＷＤＣＫ
も同時に発生する（図４）。

【０１１８】（４）クロック信号ＳＣＬはシリアルデー
タカウンタ２２にも入力されており、シリアルデータの
転送ビット数に応じて、シリアルデータカウンタデコー
ダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４ＵＰ（シリア
ルデータカウント１信号）の出力状態を図７の様に設定
する。尚、今回入力されたシリアルデータの転送ビット
数は１４４ビットであるため、Ｃ２４ＵＰ信号が「Ｈ」
となる（図６）。

【０１１９】（５）データＱ１３８＝「１」、Ｑ１３９
＝「０」、ＤＣＲＡＭデータ書込みモード信号ＷＤＭ、
ＤＣＲＡＭデータ書込み開始パルス信号ＷＤＣＫ、シリ
アルデータカウント１出力信号Ｃ０８、Ｃ１６、Ｃ２４
ＵＰは、インクリメントデコーダ１８に入力される。

【０１２０】これにより、ＤＱ１信号が「Ｈ」、ＤＱ２
信号が「Ｌ」に設定されるため、ＤＣＲＡＭデータ書込
みスーパーインクリメントモードイネーブル信号ＷＤＳ
ＩＭＥＮが「Ｈ」に設定される。また、同時にＤＣＲＡ
Ｍデータ書込みノーマルパルス信号ＷＤＮＲＣＫも出力
される（図５）。

【０１２１】（６）ＤＣＲＡＭデータ書込みノーマルパ
ルス信号ＷＤＮＲＣＫ、データＱ１２８〜Ｑ１３３（Ｄ
ＣＲＡＭアドレスＭＡｎ）は、表示データ書き込み用ア
ドレスカウンタ２４に入力され、ＤＣＷＲＡ０〜ＤＣＷ
ＲＡ５データとして保持される（図８）。

【０１２２】（７）パルス信号ＬＣＫは、シリアルデー
タカウンタ２２のシリアルデータカウンタ２Ａに入力さ
れており、シリアルデータの転送ビット数に応じてシリ
アルデータカウンタデコーダ２Ａの出力信号ＤＣ００
８、ＤＣ０１６、ＤＣ０２４、ＤＣ０３２、ＤＣ０４
０、ＤＣ０４８、ＤＣ０５６、ＤＣ０６４、ＤＣ０７
２、ＤＣ０８０、ＤＣ０８８、ＤＣ０９６、ＤＣ１０
４、ＤＣ１１２、ＤＣ１２０、ＤＣ１２８、ＤＣ１３
６、ＤＣ１４４（シリアルデータカウント２信号）の出
力状態を図７の様に設定する。また、ＤＣＲＡＭデータ
書込みノーマルパルス信号ＷＤＮＲＣＫもシリアルデー
タカウンタ２２のＤＣＲＡＭデータ書込み信号発生回路
に入力されており、タイミング信号ＣＰ１に同期してＤ
ＣＲＡＭデータ書込みイネーブル信号ＷＤＥＮを「Ｈ」
にする（図６）。

【０１２３】（８）レジスタデータＤ０〜Ｄ１４３、シ
リアルデータカウント２信号ＤＣ００８、ＤＣ０１６、
ＤＣ０２４、ＤＣ０３２、ＤＣ０４０、ＤＣ０４８、Ｄ
Ｃ０５６、ＤＣ０６４、ＤＣ０７２、ＤＣ０８０、ＤＣ
０８８、ＤＣ０９６、ＤＣ１０４、ＤＣ１１２、ＤＣ１
２０、ＤＣ１２８、ＤＣ１３６、ＤＣ１４４は、書き込
みデータ選択回路２６に入力され、シリアルデータカウ
ント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４、ＤＣ
０３２、ＤＣ０４０、ＤＣ０４８、ＤＣ０５６、ＤＣ０
６４、ＤＣ０７２、ＤＣ０８０、ＤＣ０８８、ＤＣ０９
６、ＤＣ１０４、ＤＣ１１２、ＤＣ１２０、ＤＣ１２
８、ＤＣ１３６、ＤＣ１４４の出力状態に応じて、レジ
スタデータＤ０〜Ｄ１４３の内、何れか８ビットのデー
タがデータＤＴ０〜ＤＴ７として出力される。尚、今回
はＤＣ１４４信号が「Ｈ」であるため、データＤＴ０〜
ＤＴ７には、レジスタデータＤ０〜Ｄ７（ＭＤａ）が出
力される（図９）。

【０１２４】（９）ＤＣＲＡＭデータ書込みイネーブル
信号ＷＤＥＮ、表示データ書き込み用アドレスカウンタ
２４の出力データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡ
ｎ）、書き込みデータ選択回路２６の出力データＤＴ０
〜ＤＴ７（ＭＤａ）は、ＤＣＲＡＭ２８に入力される。
その後、データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡｎ）
は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＡＤＣＫ
信号に同期して次段のラッチ回路に保持される。また、
データＤＴ０〜ＤＴ７（ＭＤａ）は、ＤＣＲＷＣＴ信号
が「Ｈ」である時、ＤＣＤＴ０〜ＤＣＤＴ７データライ
ン上に出力される。さらに、ＤＣＲＡＭデータ書込みイ
ネーブル信号ＷＤＥＮとタイミング信号ＣＰ４はＡＮＤ
回路に入力され、ＤＣＲＡＭデータ書込み信号ＤＣＷＥ
を発生する。これにより、ＤＣＲＡＭ２８のアドレスＭ
ＡｎにデータＭＤａが書込まれる（図１０）。

【０１２５】（１０）ＤＣＲＡＭデータ書込みイネーブ
ル信号ＷＤＥＮは、シリアルデータカウンタ２２内のＯ
Ｒ回路、ＡＮＤ回路を介してＤＦＦ１のクロック信号Ｃ
にも入力されており、今回シリアルデータの転送ビット
数が１４４ビットであるため、シリアルデータカウンタ
２Ａの出力データが図７の通りとなり、ＤＦＦ１の出力
信号ＷＥＱ１がタイミング信号ＣＰ３に同期して「Ｈ」
に設定される（図６）。

【０１２６】（１１）シリアルデータカウンタ２２のＤ
ＦＦ１の出力信号ＷＥＱ１が「Ｈ」に設定されると、シ
リアルデータカウンタ２Ａに接続されているＡＮＤ回路
から、タイミング信号ＣＰ１に同期したＳＤＣＰ１信号
が出力され、シリアルデータカウンタ２Ａの出力データ
ＳＤ０〜ＳＤ４が「−１」減算される。つまり、シリア
ルデータカウンタ２Ａのダウンシフト動作により、ＳＤ
０〜ＳＤ４データの値が「０，１，０，０，１」から
「１，０，０，０，１」となり、シリアルデータカウン
タデコーダ２Ａの出力信号ＤＣ１３６が「Ｈ」となる。
また、同時にＤＦＦ２の出力信号ＷＥＱ２が同タイミン
グ信号ＣＰ１に同期して「Ｈ」に設定される。ところ
で、（５）の動作によりＤＣＲＡＭデータ書込みスーパ
ーインクリメントモードイネーブル信号ＷＤＳＩＭＥＮ
は「Ｈ」の状態であるため、ＷＤＥＮ信号も「Ｈ」の状
態を維持する（図６）。

【０１２７】（１２）シリアルデータカウンタ２２のＤ
ＦＦ１の出力信号ＷＥＱ１は、表示データ書き込み用ア
ドレスカウンタ２４にも入力されており、また、（５）
の動作によりＤＣＲＡＭデータ書込みスーパーインクリ
メントモードイネーブル信号ＷＤＳＩＭＥＮが「Ｈ」の
状態であるため、タイミング信号ＣＰ２に同期してＤＣ
ＲＡＭデータ書込み用アドレスカウンタの出力データＤ
ＣＷＲＡ０〜ＤＣＷＲＡ５が「＋１」加算される。つま
り、ＤＣＲＡＭデータ書込み用アドレスカウンタのアッ
プシフト動作により、ＤＣＷＲＡ０〜ＤＣＷＲＡ５デー
タの値がＭＡｎからＭＡｎ＋１となる（図８）。

【０１２８】（１３）レジスタデータＤ０〜Ｄ１４３、
シリアルデータカウント２信号ＤＣ００８、ＤＣ０１
６、ＤＣ０２４、ＤＣ０３２、ＤＣ０４０、ＤＣ０４
８、ＤＣ０５６、ＤＣ０６４、ＤＣ０７２、ＤＣ０８
０、ＤＣ０８８、ＤＣ０９６、ＤＣ１０４、ＤＣ１１
２、ＤＣ１２０、ＤＣ１２８、ＤＣ１３６、ＤＣ１４４
は、書き込みデータ選択回路２６に入力され、シリアル
データカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０
２４、ＤＣ０３２、ＤＣ０４０、ＤＣ０４８、ＤＣ０５
６、ＤＣ０６４、ＤＣ０７２、ＤＣ０８０、ＤＣ０８
８、ＤＣ０９６、ＤＣ１０４、ＤＣ１１２、ＤＣ１２
０、ＤＣ１２８、ＤＣ１３６、ＤＣ１４４の出力状態に
応じて、レジスタデータＤ０〜Ｄ１４３の内、何れか８
ビットのデータがデータＤＴ０〜ＤＴ７として出力され
る。尚、今回は（１１）の動作により、ＤＣ１３６信号
が「Ｈ」であるため、データＤＴ０〜ＤＴ７には、レジ
スタデータＤ８〜Ｄ１５（ＭＤｂ）が出力される（図
９）。

【０１２９】（１４）ＤＣＲＡＭデータ書込みイネーブ
ル信号ＷＤＥＮ、表示データ書き込み用アドレスカウン
タ２４の出力データＤＣＷＲＡ０〜ＤＣＷＲＡ５（ＭＡ
ｎ＋１）、書き込みデータ選択回路２６の出力データＤ
Ｔ０〜ＤＴ７（ＭＤｂ）は、ＤＣＲＡＭ２８に入力され
る。

【０１３０】その後、データＤＣＷＲＡ０〜ＤＣＷＲＡ
５（ＭＡｎ＋１）は、ＤＣＲＷＣＴ信号が「Ｈ」である
時、ＤＣＡＤＣＫ信号に同期して次段のラッチ回路に保
持される。

【０１３１】また、データＤＴ０〜ＤＴ７（ＭＤｂ）
は、ＤＣＲＷＣＴ信号が「Ｈ」である時、ＤＣＤＴ０〜
ＤＣＤＴ７データライン上に出力される。さらに、ＤＣ
ＲＡＭデータ書込みイネーブル信号ＷＤＥＮとタイミン
グ信号ＣＰ４はＡＮＤ回路に入力され、ＤＣＲＡＭデー
タ書込み信号ＤＣＷＥを発生する。これにより、ＤＣＲ
ＡＭ２８のアドレスＭＡｎ＋１にデータＭＤｂが書込ま
れる（図１０）。

【０１３２】（１５）（１０）〜（１４）の動作を繰り
返すことにより、シリアルデータカウンタ２２内のシリ
アルデータカウンタ２Ａの出力データＳＤ０〜ＳＤ４が
「−１」づつ減算され、同時に、表示データ書き込み用
アドレスカウンタ２４内のＤＣＲＡＭデータ書き込み用
アドレスカウンタの出力データＤＣＷＲＡ０〜ＤＣＷＲ
Ａ５が「＋１」づつ加算される。尚、この間、ＤＣＲＡ
Ｍデータ書込みイネーブル信号ＷＤＥＮは「Ｈ」である
ため、順次、Ｄ１６〜Ｄ２３データ（ＭＤｃ）、Ｄ２４
〜Ｄ３１データ（ＭＤｄ）、Ｄ３２〜Ｄ３９データ（Ｍ
Ｄｅ）、Ｄ４０〜Ｄ４７データ（ＭＤｆ）、Ｄ４８〜Ｄ
５５データ（ＭＤｇ）、Ｄ５６〜Ｄ６３データ（ＭＤ
ｈ）、Ｄ６４〜Ｄ７１データ（ＭＤｉ）、Ｄ７２〜Ｄ７
９データ（ＭＤｊ）、Ｄ８０〜Ｄ８７データ（ＭＤ
ｋ）、Ｄ８８〜Ｄ９５データ（ＭＤｌ）、Ｄ９６〜Ｄ１
０３データ（ＭＤｍ）、Ｄ１０４〜Ｄ１１１データ（Ｍ
Ｄｎ）、Ｄ１１２〜Ｄ１１９データ（ＭＤｏ）、Ｄ１２
０〜Ｄ１２７データ（ＭＤｐ）がＤＣＲＡＭ２８に書き
込まれる。

【０１３３】（１６）（１５）の動作の中で、ＤＣＲＡ
Ｍ２８にＤ１２０〜Ｄ１２７データ（ＭＤｐ）の書き込
みが行われている時、この時点のシリアルデータカウン
タ２２内のシリアルデータカウンタ２Ａの出力データＳ
Ｄ０〜ＳＤ４は「１，１，０，０，０」であるため、Ｄ
ＦＦ１の出力信号ＷＥＱ１はタイミング信号ＣＰ３に同
期して「Ｈ」から「Ｌ」に設定される。

【０１３４】（１７）シリアルデータカウンタ２２のＤ
ＦＦ１の出力信号ＷＥＱ１が「Ｌ」に設定されると、シ
リアルデータカウンタ２Ａのダウンシフト動作が禁止さ
れ、また、表示データ書き込み用アドレスカウンタ２４
内のＤＣＲＡＭデータ書込み用アドレスカウンタのアッ
プシフト動作も禁止される。また、タイミング信号ＣＰ
１に同期して、ＤＦＦ２の出力信号ＷＥＱ２も「Ｈ」か
ら「Ｌ」に設定され、これによりＤＣＲＡＭデータ書込
みイネーブル信号ＷＤＥＮが「Ｈ」から「Ｌ」に設定さ
れるため、ＤＣＲＡＭデータの書込みが禁止される。さ
らに、その後、ＤＣＲＡＭデータ書込み以外のシリアル
データ転送が行われても、インストラクションデコーダ
１６のＤＣＲＡＭデータ書込みモード信号ＷＤＭ、ＤＣ
ＲＡＭデータ書込み開始パルス信号ＷＤＣＫが「Ｌ」で
あるため、誤ってＤＣＲＡＭデータ書込みが行われるこ
とはない。

【０１３５】「ＡＤＲＡＭデータ書込み」 （方法３：スーパーインクリメントモード）この方法３
において、一度に複数のＡＤＲＡＭデータ書込みを行う
（図１６）。

【０１３６】（１）ＣＥ＝「Ｌ」の期間に本回路のＣＣ
Ｂアドレスが、クロック信号ＣＬに同期して、ＣＣＢイ
ンターフェイス回路１０に入力される。その直後、ＣＥ
信号が「Ｌ」から「Ｈ」へと変化すると、シリアルデー
タ入力イネーブル信号ＤＩＥＮＢも「Ｌ」から「Ｈ」へ
と変化し、クロック信号ＣＬが、クロック信号ＳＣＬと
して、内部に入力される。

【０１３７】また、同時にデータ入力信号ＤＩも、デー
タ入力信号ＳＤＩとして、内部に入力される（図２）。

【０１３８】（２）データ入力信号ＳＤＩは、クロック
信号ＳＣＬに同期して、シフトレジスタ１２に入力さ
れ、Ｑ０〜Ｑ１４３データとして格納される。その後、
ＣＥ信号が「Ｈ」から「Ｌ」へと変化すると、Ｑ０〜Ｑ
１４３データは、次段のデータレジスタ１４に入力さ
れ、Ｄ０〜Ｄ１４３データとして保持される。ところ
で、Ｄ０〜Ｄ４データ（Ｑ０〜Ｑ４データ）は、ＡＤＲ
ＡＭデータＡＤａ、Ｄ８〜Ｄ１２データ（Ｑ８〜Ｑ１２
データ）は、ＡＤＲＡＭデータＡＤｂ、Ｄ１６〜Ｄ２０
データ（Ｑ１６〜Ｑ２０データ）は、ＡＤＲＡＭデータ
ＡＤｃ、Ｄ２４〜Ｄ２８データ（Ｑ２４〜Ｑ２８デー
タ）は、ＡＤＲＡＭデータＡＤｄ、Ｄ３２〜Ｄ３６デー
タ（Ｑ３２〜Ｑ３６データ）は、ＡＤＲＡＭデータＡＤ
ｅ、Ｄ４０〜Ｄ４４データ（Ｑ４０〜Ｑ４４データ）
は、ＡＤＲＡＭデータＡＤｆ、Ｄ４８〜Ｄ５２データ
（Ｑ４８〜Ｑ５２データ）は、ＡＤＲＡＭデータＡＤ
ｇ、Ｄ５６〜Ｄ６０データ（Ｑ５６〜Ｑ６０データ）
は、ＡＤＲＡＭデータＡＤｈ、Ｄ６４〜Ｄ６８データ
（Ｑ６４〜Ｑ６８データ）は、ＡＤＲＡＭデータＡＤ
ｉ、Ｄ７２〜Ｄ７６データ（Ｑ７２〜Ｑ７６データ）
は、ＡＤＲＡＭデータＡＤｊ、Ｄ８０〜Ｄ８４データ
（Ｑ８０〜Ｑ８４データ）は、ＡＤＲＡＭデータＡＤ
ｋ、Ｄ８８〜Ｄ９２データ（Ｑ８８〜Ｑ９２データ）
は、ＡＤＲＡＭデータＡＤｌ、Ｄ９６〜Ｄ１００データ
（Ｑ９６〜Ｑ１００データ）は、ＡＤＲＡＭデータＡＤ
ｍ、Ｄ１０４〜Ｄ１０８データ（Ｑ１０４〜Ｑ１０８デ
ータ）は、ＡＤＲＡＭデータＡＤｎ、Ｄ１１２〜Ｄ１１
６データ（Ｑ１１２〜Ｑ１１６データ）は、ＡＤＲＡＭ
データＡＤｏ、Ｄ１２０〜Ｄ１２４データ（Ｑ１２０〜
Ｑ１２４データ）は、ＡＤＲＡＭデータＡＤｐ、Ｄ１２
８〜Ｄ１３１データ（Ｑ１２８〜Ｑ１３１データ）は、
ＡＤＲＡＭアドレスＡＡｎ、Ｑ１３８、Ｑ１３９データ
はインクリメントモード設定データ（スーパーインクリ
メントモードのＡＤＲＡＭデータ書込みであるためＱ１
３８＝「１」、Ｑ１３９＝「０」が設定されている）、
Ｑ１４０〜Ｑ１４３データはインストラクションデータ
（ＡＤＲＡＭデータ書込みであるため「０，０，１，
０」が設定されている）である（図３）。

【０１３９】（３）ＣＥ信号が「Ｈ」から「Ｌ」へと変
化すると、インストラクションデコーダ１６に入力され
ているシリアルデータ入力イネーブル信号ＤＩＥＮＢが
「Ｈ」から「Ｌ」へと変化し、パルス信号ＬＣＫが発生
する。また、インストラクションデコーダ１６に入力さ
れているデータＱ１４０〜Ｑ１４３が「０，０，１，
０」であるため、ＡＤＲＡＭデータ書込みモード信号Ｗ
ＡＭ、ＡＤＲＡＭデータ書込み開始パルス信号ＷＡＣＫ
も同時に発生する（図４）。

【０１４０】（４）クロック信号ＳＣＬはシリアルデー
タカウンタ２２にも入力されており、シリアルデータの
転送ビット数に応じて、シリアルデータカウンタデコー
ダ１Ｂの出力信号Ｃ０８、Ｃ１６、Ｃ２４ＵＰ（シリア
ルデータカウント１信号）の出力状態を図７の様に設定
する。尚、今回入力されたシリアルデータの転送ビット
数は１４４ビットであるため、Ｃ２４ＵＰ信号が「Ｈ」
となる（図６）。

【０１４１】（５）データＱ１３８＝「１」、Ｑ１３９
＝「０」、ＡＤＲＡＭデータ書込みモード信号ＷＡＭ、
ＡＤＲＡＭデータ書込み開始パルス信号ＷＡＣＫ、シリ
アルデータカウント１信号Ｃ０８、Ｃ１６、Ｃ２４ＵＰ
は、インクリメントデコーダ１８に入力される。

【０１４２】これにより、ＡＱ１信号が「Ｈ」、ＡＱ２
信号が「Ｌ」の状態に設定されるため、ＡＤＲＡＭデー
タ書込みスーパーインクリメントモードイネーブル信号
ＷＡＳＩＭＥＮが「Ｈ」に設定される。また、同時にＡ
ＤＲＡＭデータ書込みノーマルパルス信号ＷＡＮＲＣＫ
も出力される（図５）。

【０１４３】（６）ＡＤＲＡＭデータ書込みノーマルパ
ルス信号ＷＡＮＲＣＫ、データＱ１２８〜Ｑ１３１（Ａ
ＤＲＡＭアドレスＡＡｎ）は、表示データ書き込み用ア
ドレスカウンタ２４に入力され、ＡＤＷＲＡ０〜ＡＤＷ
ＲＡ３データとして保持される（図８）。

【０１４４】（７）パルス信号ＬＣＫは、シリアルデー
タカウンタ２２のシリアルデータカウンタ２Ａに入力さ
れており、シリアルデータの転送ビット数に応じてシリ
アルデータカウンタデコーダ２Ａの出力信号ＤＣ００
８、ＤＣ０１６、ＤＣ０２４、ＤＣ０３２、ＤＣ０４
０、ＤＣ０４８、ＤＣ０５６、ＤＣ０６４、ＤＣ０７
２、ＤＣ０８０、ＤＣ０８８、ＤＣ０９６、ＤＣ１０
４、ＤＣ１１２、ＤＣ１２０、ＤＣ１２８、ＤＣ１３
６、ＤＣ１４４（シリアルデータカウント２信号）の出
力状態を図７の様に設定する。また、ＡＤＲＡＭデータ
書込みノーマルパルス信号ＷＡＮＲＣＫもシリアルデー
タカウンタ２２のＡＤＲＡＭデータ書込み信号発生回路
に入力されており、タイミング信号ＣＰ１に同期してＡ
ＤＲＡＭデータ書込みイネーブル信号ＷＡＥＮを「Ｈ」
にする（図６）。

【０１４５】（８）レジスタデータＤ０〜Ｄ１４３、シ
リアルデータカウント２信号ＤＣ００８、ＤＣ０１６、
ＤＣ０２４、ＤＣ０３２、ＤＣ０４０、ＤＣ０４８、Ｄ
Ｃ０５６、ＤＣ０６４、ＤＣ０７２、ＤＣ０８０、ＤＣ
０８８、ＤＣ０９６、ＤＣ１０４、ＤＣ１１２、ＤＣ１
２０、ＤＣ１２８、ＤＣ１３６、ＤＣ１４４は、書き込
みデータ選択回路２６に入力され、シリアルデータカウ
ント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０２４、ＤＣ
０３２、ＤＣ０４０、ＤＣ０４８、ＤＣ０５６、ＤＣ０
６４、ＤＣ０７２、ＤＣ０８０、ＤＣ０８８、ＤＣ０９
６、ＤＣ１０４、ＤＣ１１２、ＤＣ１２０、ＤＣ１２
８、ＤＣ１３６、ＤＣ１４４の出力状態に応じて、レジ
スタデータＤ０〜Ｄ１４３の内、何れか５ビットのデー
タがデータＤＴ０〜ＤＴ４として出力される。尚、今回
はＤＣ１４４信号が「Ｈ」であるため、データＤＴ０〜
ＤＴ４には、レジスタデータＤ０〜Ｄ４（ＡＤａ）が出
力される（図９）。

【０１４６】（９）ＡＤＲＡＭデータ書込みイネーブル
信号ＷＡＥＮ、表示データ書き込み用アドレスカウンタ
２４の出力データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡ
ｎ）、書き込みデータ選択回路２６の出力データＤＴ０
〜ＤＴ４（ＡＤａ）は、ＡＤＲＡＭ３０に入力される。
その後、データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡｎ）
は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＡＤＣＫ
信号に同期して次段のラッチ回路に保持される。また、
データＤＴ０〜ＤＴ４（ＡＤａ）は、ＡＤＲＷＣＴ信号
が「Ｈ」である時、ＡＤＤＴ０〜ＡＤＤＴ４データライ
ン上に出力される。さらに、ＡＤＲＡＭデータ書込みイ
ネーブル信号ＷＡＥＮとタイミング信号ＣＰ２はＡＮＤ
回路に入力され、ＡＤＲＡＭデータ書込み信号ＡＤＷＥ
を発生する。これにより、ＤＣＲＡＭ３０のアドレスＡ
ＡｎにデータＡＤａが書込まれる（図１０）。

【０１４７】（１０）ＡＤＲＡＭデータ書込みイネーブ
ル信号ＷＡＥＮは、シリアルデータカウンタ２２内のＯ
Ｒ回路、ＡＮＤ回路を介してＤＦＦ１のクロック信号Ｃ
にも入力されており、今回シリアルデータの転送ビット
数が１４４ビットであるため、シリアルデータカウンタ
２Ａの出力データが図７の通りとなり、ＤＦＦ１の出力
信号ＷＥＱ１がタイミング信号ＣＰ３に同期して「Ｈ」
に設定される（図６）。

【０１４８】（１１）シリアルデータカウンタ２２のＤ
ＦＦ１の出力信号ＷＥＱ１が「Ｈ」に設定されると、シ
リアルデータカウンタ２Ａに接続されているＡＮＤ回路
から、タイミング信号ＣＰ１に同期したＳＤＣＰ１信号
が出力され、シリアルデータカウンタ２Ａの出力データ
ＳＤ０〜ＳＤ４が「−１」減算される。つまり、シリア
ルデータカウンタ２Ａのダウンシフト動作により、ＳＤ
０〜ＳＤ４データの値が「０，１，０，０，１」から
「１，０，０，０，１」となり、シリアルデータカウン
タデコーダ２Ａの出力信号ＤＣ１３６が「Ｈ」となる。
また、同時にＤＦＦ２の出力信号ＷＥＱ２が同タイミン
グ信号ＣＰ１に同期して「Ｈ」に設定される。ところ
で、（５）の動作によりＡＤＲＡＭデータ書込みスーパ
ーインクリメントモードイネーブル信号ＷＡＳＩＭＥＮ
は「Ｈ」の状態であるため、ＷＡＥＮ信号も「Ｈ」の状
態を維持する（図６）。

【０１４９】（１２）シリアルデータカウンタ２２のＤ
ＦＦ１の出力信号ＷＥＱ１は、表示データ書き込み用ア
ドレスカウンタ２４にも入力されており、また、（５）
の動作によりＡＤＲＡＭデータ書込みスーパーインクリ
メントモードイネーブル信号ＷＡＳＩＭＥＮが「Ｈ」の
状態であるため、タイミング信号ＣＰ４に同期してＡＤ
ＲＡＭデータ書込み用アドレスカウンタの出力データＡ
ＤＷＲＡ０〜ＡＤＷＲＡ３が「＋１」加算される。つま
り、ＡＤＲＡＭデータ書込み用アドレスカウンタのアッ
プシフト動作により、ＡＤＷＲＡ０〜ＡＤＷＲＡ３デー
タの値がＡＡｎからＡＡｎ＋１となる（図８）。

【０１５０】（１３）レジスタデータＤ０〜Ｄ１４３、
シリアルデータカウント２信号ＤＣ００８、ＤＣ０１
６、ＤＣ０２４、ＤＣ０３２、ＤＣ０４０、ＤＣ０４
８、ＤＣ０５６、ＤＣ０６４、ＤＣ０７２、ＤＣ０８
０、ＤＣ０８８、ＤＣ０９６、ＤＣ１０４、ＤＣ１１
２、ＤＣ１２０、ＤＣ１２８、ＤＣ１３６、ＤＣ１４４
は、書き込みデータ選択回路２６に入力され、シリアル
データカウント２信号ＤＣ００８、ＤＣ０１６、ＤＣ０
２４、ＤＣ０３２、ＤＣ０４０、ＤＣ０４８、ＤＣ０５
６、ＤＣ０６４、ＤＣ０７２、ＤＣ０８０、ＤＣ０８
８、ＤＣ０９６、ＤＣ１０４、ＤＣ１１２、ＤＣ１２
０、ＤＣ１２８、ＤＣ１３６、ＤＣ１４４の出力状態に
応じて、レジスタデータＤ０〜Ｄ１４３の内、何れか５
ビットのデータがデータＤＴ０〜ＤＴ４として出力され
る。尚、今回は（１１）の動作により、ＤＣ１３６信号
が「Ｈ」であるため、データＤＴ０〜ＤＴ４には、レジ
スタデータＤ８〜Ｄ１２（ＡＤｂ）が出力される（図
９）。

【０１５１】（１４）ＡＤＲＡＭデータ書込みイネーブ
ル信号ＷＡＥＮ、表示データ書き込み用アドレスカウン
タ２４の出力データＡＤＷＲＡ０〜ＡＤＷＲＡ３（ＡＡ
ｎ＋１）、書き込みデータ選択回路２６の出力データＤ
Ｔ０〜ＤＴ４（ＡＤｂ）は、ＡＤＲＡＭ３０に入力され
る。

【０１５２】その後、データＡＤＷＲＡ０〜ＡＤＷＲＡ
３（ＡＡｎ＋１）は、ＡＤＲＷＣＴ信号が「Ｈ」である
時、ＡＤＡＤＣＫ信号に同期して次段のラッチ回路に保
持される。

【０１５３】また、データＤＴ０〜ＤＴ４（ＡＤｂ）
は、ＡＤＲＷＣＴ信号が「Ｈ」である時、ＡＤＤＴ０〜
ＡＤＤＴ４データライン上に出力される。さらに、ＡＤ
ＲＡＭデータ書込みイネーブル信号ＷＡＥＮとタイミン
グ信号ＣＰ２はＡＮＤ回路に入力され、ＡＤＲＡＭデー
タ書込み信号ＡＤＷＥを発生する。これにより、ＡＤＲ
ＡＭ３０のアドレスＡＡｎ＋１にデータＡＤｂが書込ま
れる（図１０）。

【０１５４】（１５）（１０）〜（１４）の動作を繰り
返すことにより、シリアルデータカウンタ２２内のシリ
アルデータカウンタ２Ａの出力データＳＤ０〜ＳＤ４が
「−１」づつ減算され、同時に、表示データ書き込み用
アドレスカウンタ２４内のＡＤＲＡＭデータ書き込み用
アドレスカウンタの出力データＡＤＷＲＡ０〜ＡＤＷＲ
Ａ３が「＋１」づつに加算される。尚、この間、ＡＤＲ
ＡＭデータ書込みイネーブル信号ＷＡＥＮは「Ｈ」であ
るため、順次、Ｄ１６〜Ｄ２０データ（ＡＤｃ）、Ｄ２
４〜Ｄ２８データ（ＡＤｄ）、Ｄ３２〜Ｄ３６データ
（ＡＤｅ）、Ｄ４０〜Ｄ４４データ（ＡＤｆ）、Ｄ４８
〜Ｄ５２データ（ＡＤｇ）、Ｄ５６〜Ｄ６０データ（Ａ
Ｄｈ）、Ｄ６４〜Ｄ６８データ（ＡＤｉ）、Ｄ７２〜Ｄ
７６データ（ＡＤｊ）、Ｄ８０〜Ｄ８４データ（ＡＤ
ｋ）、Ｄ８８〜Ｄ９２データ（ＡＤｌ）、Ｄ９６〜Ｄ１
００データ（ＡＤｍ）、Ｄ１０４〜Ｄ１０８データ（Ａ
Ｄｎ）、Ｄ１１２〜Ｄ１１６データ（ＡＤｏ）、Ｄ１２
０〜Ｄ１２４データ（ＡＤｐ）がＡＤＲＡＭ３０に書き
込まれる。

【０１５５】（１６）（１５）の動作の中で、ＡＤＲＡ
Ｍ３０にＤ１２０〜Ｄ１２４データ（ＡＤｐ）の書き込
みが行われている時、この時点のシリアルデータカウン
タ２２内のシリアルデータカウンタ２Ａの出力データＳ
Ｄ０〜ＳＤ４は「１，１，０，０，０」であるため、Ｄ
ＦＦ１の出力信号ＷＥＱ１はタイミング信号ＣＰ３に同
期して「Ｈ」から「Ｌ」に設定される。

【０１５６】（１７）シリアルデータカウンタ２２のＤ
ＦＦ１の出力信号ＷＥＱ１が「Ｌ」に設定されると、シ
リアルデータカウンタ２Ａのダウンシフト動作が禁止さ
れ、また、表示データ書き込み用アドレスカウンタ２４
内のＡＤＲＡＭデータ書込み用アドレスカウンタのアッ
プシフト動作も禁止される。また、タイミング信号ＣＰ
１に同期して、ＤＦＦ２の出力信号ＷＥＱ２も「Ｈ」か
ら「Ｌ」に設定され、これによりＡＤＲＡＭデータ書込
みイネーブル信号ＷＡＥＮが「Ｈ」から「Ｌ」に設定さ
れるため、ＡＤＲＡＭデータの書込みが禁止される。さ
らに、その後、ＡＤＲＡＭデータ書込み以外のシリアル
データ転送が行われても、インストラクションデコーダ
１６のＡＤＲＡＭデータ書込みモード信号ＷＡＭ、ＡＤ
ＲＡＭデータ書込み開始パルス信号ＷＡＣＫが「Ｌ」で
あるため、誤ってＡＤＲＡＭデータ書込みが行われるこ
とはない。

【０１５７】以上の通り、図１の表示駆動回路を用いれ
ば、マイコンとのインターフェース信号の一つであるＣ
Ｅ信号の「Ｈ」、「Ｌ」の設定回数を大幅に削減して、
複数のＤＣＲＡＭデータ書込み、ＡＤＲＡＭデータ書込
みが可能であるため、ＣＥ信号を制御するマイコンの出
力ポートの状態設定の制御が容易になり、マイコンの出
力ポート制御の負担を軽減することが可能である。

【０１５８】ところで、以上のＤＣＲＡＭデータ書込
み、ＡＤＲＡＭデータ書込みは、１６桁分の書込みであ
るが、１６桁以下でのＤＣＲＡＭデータ書込み、ＡＤＲ
ＡＭデータ書込みも可能である。また、１６桁以上のＤ
ＣＲＡＭデータ書込み、ＡＤＲＡＭデータ書込みを行う
場合は、図３のシフトレジスタ１２、データレジスタ１
４のビット数を増設し、さらに、その増設したビット数
に応じて、図６のシリアルデータカウンタ１Ｂ、シリア
ルデータカウンタデコーダ１Ｂ、シリアルデータカウン
タ２Ａ、シリアルデータカウンタデコーダ２Ａの回路、
及び図９の書き込みデータ選択回路２６も増設すること
により可能である。

【０１５９】また、図１の表示駆動回路は、ＤＣＲＡＭ
２８とＡＤＲＡＭ３０を内蔵しているが、どちらか一方
のメモリを内蔵している表示駆動回路でも、上述のスー
パーインクリメントモードによるＤＣＲＡＭデータ書込
み、または、ＡＤＲＡＭデータ書込みが実現可能であ
る。尚、この場合の表示駆動回路は、図１の表示駆動回
路から内蔵しないメモリのデータ書込み回路を削除した
回路構成となる。

【０１６０】さらに、図１の表示駆動回路は、従来のＤ
ＣＲＡＭデータ書込み、ＡＤＲＡＭデータ書込み方法
（ノーマルモード、ノーマルインクリメントモード）も
実現可能な回路構成となっているが、従来のＤＣＲＡＭ
データ書込み、ＡＤＲＡＭデータ書込み方法が不必要な
場合は、図５のインクリメントデコーダ１８を図１２の
様に、図６のシリアルデータカウンタ２２を図１３の様
に、図８の表示データ書き込み用アドレスカウンタ２４
を図１４の様に変更することにより実現可能となる。

【０１６１】

【発明の効果】以上説明したように、本発明によれば、
メモリに表示データを書き込む場合、一度に複数の表示
データを書込むことができる。このため、表示を頻繁に
変更するために、データ書込みを頻繁に行う場合におい
ても、外部とのインターフェイス信号である選択信号
（例えばＣＥ信号）を頻繁に状態設定する必要がなくな
り、選択信号を出力する装置であるマイコンの出力ポー
トの制御負担を軽減することができる。

【図面の簡単な説明】

【図１】 実施形態に係る表示駆動回路の構成を示すブ
ロック図である。

【図２】 ＣＣＢインターフェイス回路１０の構成を示
す図である。

【図３】 シフトレジスタ１２およびデータレジスタ１
４の構成を示す図である。

【図４】 インストラクションデコーダ１６の構成を示
す図である。

【図５】 インクリメントデコーダ１８の構成を示す図
である。

【図６】 シリアルデータカウンタ２２の構成を示す図
である。

【図７】 シリアルデータカウンタ２２におけるデータ
状態を示す図である。

【図８】 表示データ書き込み用アドレスカウンタ２４
の構成を示す図である。

【図９】 書き込みデータ選択回路２６の構成を示す図
である。

【図１０】 ＤＣＲＡＭ２８の構成を示す図である。

【図１１】 ＡＤＲＡＭ３０の構成を示す図である。

【図１２】 インクリメントデコーダ１８の他の構成を
示す図である。

【図１３】 シリアルデータカウンタ２２の他の構成を
示す図である。

【図１４】 表示データ書き込み用アドレスカウンタの
他の構成を示す図である。

【図１５】 ＤＣＲＡＭデータ書き込み動作を示すタイ
ミングチャートである。

【図１６】 ＡＤＲＡＭデータ書き込み動作を示すタイ
ミングチャートである。

【図１７】 従来例の表示駆動回路の構成を示すブロッ
ク図である。

【図１８】 シフトレジスタ１２およびデータレジスタ
１４の構成を示す図である。

【図１９】 インストラクションデコーダ１６の構成を
示す図である。

【図２０】 インクリメントデコーダ１８の構成を示す
図である。

【図２１】 データ書き込み信号発生回路２０の構成を
示す図である。

【図２２】 シリアルデータカウンタ２２の構成を示す
図である。

【図２３】 シリアルデータカウンタ２２におけるデー
タ状態を示す図である。

【図２４】 表示データ書き込み用アドレスカウンタ２
４の構成を示す図である。

【図２５】 書き込みデータ選択回路２６の構成を示す
図である。

【図２６】 ＤＣＲＡＭデータ書き込み動作（ノーマル
モード）を示すタイミングチャートである。

【図２７】 ＤＣＲＡＭデータ書き込み動作（ノーマル
インクリメントモード）を示すタイミングチャートであ
る。

【図２８】 ＡＤＲＡＭデータ書き込み動作（ノーマル
モード）を示すタイミングチャートである。

【図２９】 ＡＤＲＡＭデータ書き込み動作（ノーマル
インクリメントモード）を示すタイミングチャートであ
る。

【符号の説明】

１０ ＣＣＢインターフェイス回路、１２ シフトレジ
スタ、１４ データレジスタ、１６ インストラクショ
ンデコーダ、１８ インクリメントデコーダ、２２ シ
リアルデータカウンタ、２４ 表示データ書き込み用ア
ドレスカウンタ、２６ 書き込みデータ選択回路、２８
ＤＣＲＡＭ、３０ ＡＤＲＡＭ、３２ＣＧＲＯＭ、３
４ ＣＧＲＡＭ、３６ セグメントレジスタ、３８ セ
グメントドライバ、４０ コモンドライバ、４２ タイ
ミング信号発生回路、４４ 表示データ読み取り用アド
レスカウンタ。

フロントページの続き (72)発明者 徳永 哲也 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5B069 BB01 BC00 5C080 BB05 DD22 EE01 EE17 FF09 GG02 GG12 JJ02 JJ04

Claims (1)

【特許請求の範囲】
1. 【請求項１】 シリアル転送されてくる複数の表示デー
   タを記憶するシフトレジスタと、 このシフトレジスタへの入力された表示データを選択し
   て、順次出力する書き込みデータ選択回路と、 この書き込みデータ選択回路からの出力を所定のアドレ
   スに記憶するメモリと、 前記シフトレジスタの転送クロックをカウントし、前記
   メモリへの書き込みアドレスを発生するアドレスカウン
   タと、 を有し、 外部から供給される選択信号の状態を一定に維持したま
   ま、複数の表示データを前記メモリに書き込む表示駆動
   回路。