TW511275B - Nonvolatile semiconductor memory - Google Patents

Description

A7

511275 五、發明説明（ 發明背景 泰^發明疋有關於-種非揮發性半導體記憶體，使用鐵電 電容器來控制場效電晶體（FET)的閘極電壓。 傳統的非揮發性鐵電記憶體是使用鐵電電容器來控制 FET的閘極電壓，在矽基底i内形成源極區2與汲極區 3’且當作介電層用的氧化碎層5是在♦基底1内源極區 2與沒極區3之間的通道區4上形成，如圖4所示。如锆 ^鈦酸鉛（PZT)或鋰酸鉍-鳃（SBT)之氧化金屬的鐵電層6， 疋在氧化矽層5上形成，而閘極7是在鐵電層6上形成。 鐵電記憶體中，鐵電層6内會造成向上或向下偏極化， 且閘極7底下矽基底1内的區域，其表面電位深度可以設 足成一不同值，分別對應到鐵電層6的二個極化狀態❶ 此時，閘極7底下矽基底1内區域（亦即通道區）之表面 电位冰度’控制源極區2與沒極區3之間的電阻，因此， 源極區2與汲極區3之間的電阻，依據鐵電層6的極化方 向，而被設定成較大值或較小值。隨著鐵電層6的極化被 保持住’而保持（儲存）住這些狀態，因此，鐵電記憶體便 如非揮發性記憶體般的工作。 例如，儲存二個邏輯狀態中的任一狀態到鐵電記憶體 内’或是從鐵電記憶體讀取出二個邏輯狀態中的任一狀 態’鐵電層6的向下極化狀態是假設為邏輯"丨”，而向上 極化狀態是假設為邏輯”〇"。 為了將鐵電層6的極化狀態轉為向下而將資料（邏輯” j ”） 寫入鐵電記憶體内，便施加較大的正電壓到閘極7上，碎 -4 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）

装 訂

基底1則設定成接地電位。相反的，為了將鐵電層6的極 化狀態轉為向上而將資料（邏輯T)寫人鐵電記憶體内，便 施加較大的負電壓到閘；fe 7 u ^ ^ . 卜 4闲桂7上.，矽基底1則設定成接地.電 位。精此’閘7的電壓會因FET的接面漏電流而快速改 變成接地電位’亦即閉極7與碎基底1之間的電壓差被快 速的去除掉，因此保持住寫入的資料。 現在要參閱圖5A與5B的能帶圖，說明鐵電記憶體的資 料儲存狀態。 例如’假設矽基底1具有p型導電性而源極區2與汲極 區3具有n型導電性。目5A顯示出施加正偏壓電壓到閑 極7上，將鐵電層6的極化狀態轉為向下（亦即寫入資料 ”1")，並改變閘極7的電壓到接地電位後，所得到的鐵電 記憶體能帶。圖5B顯示出施加負偏壓電壓到閘極7上， 將鐵電層6的極化狀態轉為向上（亦即窝入資料”〇”），並 改變閘極7的電壓到接地電位後，所得到的鐵電記憶體能 帶。圖5A與5B*，參考數號3〇是指極化方向，參考數 號31是指閘極7的傳導帶，參考數號％是指鐵電層6的 能帶，參考數號33是指氧化矽層5的能帶，參考數號％ 是指η型通道，而虛線是指費米能階。 當鐵電層6的極化是向下時，負離子化空乏層延伸到矽 基底1的較深區域。因此如圖5Α所示，η型導電通道35 是在閘極7底下的矽基底！内區域形成（亦即通道區4 内），所以矽基底1的表面電位是低於接地電位。 相反的，當鐵電層6的極化是向上時，ρ型載子，亦即 B7 B7

五、發明説明（3 電洞是儲存在閘極7底下的矽基底1内區域（亦即通道區 4内），所以n型導電通是不會在通道區*内形成，如圖 5B所示。因此，矽基底i的表面電位與接地電位相同。 所以閘極底下矽基底1區域的表面電位是取決於鐵電層 6的極化方向而有所不同的。因此，當汲極區3與源極區 2之間造成電壓差時，取決於鐵電層6極化方向的電流會 流過汲極區3與源極區2之間。特別的是，在碎基底丨的 表面電位低於接地電位時（對應到邏輯”丨”），沒極區3與 源極區2之間的電阻是低值（對應到打開狀態），使得較大 電流能夠流過。在矽基底1的表面電位等於接地電位時 (對應到邏輯"Οπ )，汲極區3與源極區2之間的電阻是高 值（對應到關閉狀態），使得能夠流過的電流最小1因此可 以藉量測流過汲極區3與源極區2之間的電流大小，而決 疋出鐵電記憶體是在打開狀態（對應到邏輯"1 ”）或關閉狀態 (對應到邏輯"0")。 以這種方式，造成源極與汲極之間的電壓差，而無需施 加偏壓電壓給閘極7，便可以讀取鐵電記憶體的邏輯狀 態。所以，鐵電記憶體的打開狀態是對應到MOS電晶體的 空乏狀態。 窝入資料到鐵電記憶體内後，鐵電層6會無可避免的產 生正或負偏塵電壓，如圖5Α與5Β所示。氧化碎層5與珍 基底1是被施以電壓，以去除掉偏壓電壓，而且鐵電記憶 體是在打開狀態或關閉狀態，是取決於所供給的電壓。 鐵電層6是絕緣層，並具有最大约1〇15 Ω · cm的電阻 本紙張尺度適用中國國家標準(CNS) A4规格(210X 297公釐) 值所以，當鐵電層6具有100 nm的厚度時，鐵電層6 的每1 cm2電阻是ι〇7 Ω。 · 閘極7與鐵電層6基本上具有如圖4所示的面積大小， 因此閘極7與鐵電| 6的面積被標準化成i咖2 ,以便檢 視鐵電記憶體的電氣特性。 ’ 圖6是當閘極7與矽基底丨都具有接電電位時，鐵電吃 憶，的等效電路。在圖6中，。是氧化梦層5的電容： CF是鐵電層6的電容，而Rp是鐵電層6的内電阻。匸⑽最 多PF/Cm2 ,基本上是等於標準MOS電晶體的氧化矽 層私谷，而CF是1 μ F/cm2。因此，這些電容的平行電容約 為1 μ F/cm2。：^是1〇7 Q，如上所述。所以，圖6等效電 路中接點Α的虛擬懸浮電位，經由電阻Rf，將電容c〇x與 電容CF放電，而做指數降低。此時所得時間常數是 (CjCiOX RF，亦即約1〇秒。實際的時間常數很容易因為 閑極7内的捕捉以及從低電壓下之〇hm導電度的漂移，而 變得較大，而且實驗所得到的時間常數上限最大是ι〇3 秒。 這表示，施加到鐵電層6上的偏壓會失掉，以便在約 1〇3秒内去除導電通遒。 為了實際上使用鐵電記憶體當作非揮發性記憶體，資料 儲存時間需要10年（=1〇8秒）或更久。為了達到資料儲存時 間，鐵電層6的電阻係數需要增加到至少約1〇2〇 ，亦 即增加到五位數或更多<3 然而，具這種大電阻係數的鐵電層目前無法獲得，阻礙 、發明説明（5 ) 到鐵電記憶體的實際使用。 發明摘要 考慮到上述環境，本發明的目的在於提供一種非揮發性 s己憶體’藉壓制鐵電層内漏電流有關之電荷損失，而能長 時間儲存資料。 為了達成目的，本發明的第一非揮發性半導體記憶體包 括在碎基底上形成的源極區與汲極區；在源極區與汲極區 之間碎基底上形成的介電層，·在介電層上的鐵電層，·以及 在鐵電層上形成的閘極，而且鐵電層與矽基底都具有P型 導電性，源極區與汲極區具有η型導電性。 而且為了達成目的，本發明的第二非揮發性半導體記憶 版I括在♦基底上形成的源極區與汲極區；在源極區與汲 極區之間矽基底上形成的介電層；在介電層上的鐵電層； 以及在鐵電層上形成的閘極，而且鐵電層與矽基底都具有 η型導電性，源極區與汲極區具有p型導電性。 本發月的第一與第二非揮發性半導體、記憶體中，鐵電層 與矽基底都具有相同的導電性。因此，即使將偏壓電壓加 到鐵電層上來寫入資料，因漏電流造成的電荷損失在鐵電 層曰被極小化’因為很少電荷載子是與偏壓電壓具相同的 極性。因&，⑦基底表面所形成的導電通道能保持一段長 時間，並且一直保持住，直到進行去除導電通遒的操作。 而且，在進行去除導電的操作後，導電通道的去除可以永 遠的保持住。 口果S料3匕長時間儲存在本發明的第一與第二非 性半導體記憶體中。 圖式的簡單說明 圖1是依據本發明實施例1或2之非揮發性半導體記憶 體的剖示圖； " 圖2A與2B是實施例1非揮發性半導體記憶體在資料儲 存狀態下的能帶圖； 圖3A與3B是實施例2非揮發性半導體記憶體在資料儲 存狀態下的能帶圖； 圖4是傳統之非揮發性半導體記憶體的剖示圖； 圖5 A與5B是傳統非揮發性半導體記憶體在資料儲存狀 態下的能帶圖；以及 圖6是傳統鐵電記憶體在閘極與矽基底都具有接地電位 時的等效電路圖。 發明的詳細說明 現在參閱圖1，說明本發明實施例i或2之非揮發性半 導體記憶體的剖面結構。 圖1顯示出本發明實施例丨和2中所使用到的非揮發性 半導體記憶體的剖面結構。源極區u與汲極區12是在矽 基底10内形成，當作介電層用的氧化矽層14是在源極區 11與汲極區12之間矽基底10的間通道區13上形成。金屬 氧化物的鐵電層15是在氧化矽層14形成，而且閘極16是 在鐵電層15上形成。 實施例1 在依據本發明實施例1的鐵電記憶體中 ，鐵電層15是

P ^導電性/基底1G是P”電性，而源極區n與没極 2 2都疋n型導電性。所以’鐵電記憶體的場效電晶體 疋^通道電晶體。 由於該結構，因漏電流的電荷損失會在鐵電層ΐ5内被 枉小化’使得資料能長時間储存。理由將參閱圖Μ與邛 來做說明。 η @ 2A# 2Β是實施例i非揮發性半導體記憶體的能帶 θ亦即在資料儲存狀態下，鐵電記憶體包括都是p型導 電性的鐵電層15與矽基底1〇。 圖2Α與2Β中，參考數號2〇是指極化方向，參考數號 :是指閘極16的能帶，參考數號22是指鐵電層15的能 I，參考數號23是指氧化矽層14的能帶，參考數號以是 才曰ρ型矽基底1〇的能帶，而虛線代表費米能階。 、現在，注意流過鐵電記憶體之鐵電層15内電阻的漏電 流之電荷載子。既然鐵電層15與氧化矽層14是非直接接 觸’所以出現在介面上的電荷是極化電荷。因此，自由移 動載予是不會出現在介面上。 為了讓實施例1的鐵電記憶體在打開狀態，相對於ρ型 矽基底10的正偏壓電壓是加到閘極16上，以便將鐵電= 15的極化向下，接著並將偏壓電壓改成零。所以，保持住 Ρ型矽基底10上形成的η型傳導通道25，如圖2Α所示。 此時，如圖2Α明顯的顯示出，相對於？型梦基底⑺的 負偏壓電壓被加到鐵電層15上。既然加上負的偏壓電壓， 所以從氧化矽層14 >王入的電洞，或是隨著從閘極16注入 五、發明説明（ 8 ) 的電子’其電荷載子被注入到鐵電層15内。 然而，鐵電層15與氧切層14間的界面附近沒有自由 移動的載子，因此不會有電洞從氧切4 14注入。所以， 注入的載子只有從閘極16注入的電子。 既然實施例1中的碎基底1〇具有p型導電性且鐵電層 15具有p型導電性，所以從閑極16注入的電子無法經由 鐵電層15傳導。因此，無法傳導的電子局部出現在間極 16與鐵電層15間的界面上。結果，鐵電層15的表面電位 相對於電子來說被加速的增加，使得電子實際上無法注 入。 既然電子無法從閘極16以這種方式注入，施加到鐵電 層15上的偏壓電壓可以保持一段很長的時間。因此，可以 保持住在P型碎基底10表面上形成的η型傳導通遒25。 為了將實施例1的鐵電記憶體設定成關閉狀態，相對於 Ρ型矽基底10的負偏壓電壓被加到閘極16上，以便將鐵 電層15的極化轉變成向上，且偏壓電壓接著改變成零。所 以’在ρ型碎基底1〇表面上形成的η型傳導通道25會被 去除掉，如圖2Β所示。 此時，加到閘極16上的負偏壓電壓被設定成足夠小的 值，以便不會被施加到鐵電層15上。因此，能帶基本上是 在熱平衡的狀態下，如圖2Β所示，所以可以永久的保持 住去除掉η型傳導通道25。 實施例2 在依據本發明實施例2的鐵電記憶體中，鐵電層15是^ _____ -11- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) ~ ^ 五、發明説明（ Γη電：底10是n型導電性’而源極區11與沒極 …甬，曾：P型導電性。所以’鐵電記憶體的場效電晶體 疋P通道電晶體。 由於Ί冑’因漏電流的電荷損失會在鐵電| 15内被 叫化使知'貝料能長時間儲存。理由將參閱圖3A盥 來做說明。 圖3A與3B是實施例2非揮發性半導體記憶體的能帶 圖亦即在貝料儲存狀態下，鐵電記憶體包括都是n刑導 電性的鐵電層15與矽基底1〇。 ' 圖3Α與3Β巾，參考數號2〇是指極化方向，參考數號 21疋和閘極16的能帶，參考數號22是指鐵電層b的能 帶’參考數號23是指氧化矽層14的能帶，參考數號μ是 指η㈣基底1G的能帶，而虛線代表費米能階。 為了讓實施例2的鐵電記憶體在打開狀態，相對於η型 矽基底1〇的負偏壓電壓是加到閘極16上，以便將鐵電層 15的極化向上，接著並將偏壓電壓改成零。所以，在η ^ 矽基底ίο表面上形成的ρ型傳導通道27可以保持住，如 圖3 Α所示。 此時，如圖3A明顯的顯示出，相對於碎基底1〇的正偏 壓電壓被加到鐵電層15上。既然加上正的偏壓電壓，所以 注入到鐵電層15内的載子是從氧化矽層14注入的電子或 是從閘極16注入的電洞。 然而’鐵電層15與氧化14間的界面附近沒有自由 移動的載子，因此不會有電子從氧化矽層14注入。所以， ---_____ B7 五、10 ) ~" 一: — s 注入的載子只有從閘極16注入的電洞。 既然實施例2中的碎基底10具有η型導電性且鐵電層 15具有η型導電性，所以從閘極16注入的電洞是無法經 由鐵電層15傳導。因此，無法傳導的電洞局部出現在閘極 16與鐵電層15間的界面上。結果，鐵電層15的表面電位 相對於電洞來說被加速的增加，使得電洞實際上無法注 入0 既然電洞無法從閘極16以這種方式注入，施加到鐵電 層15上的偏壓電壓可以保持一段很長的時間。因此，可以 保持住在η型珍基底1〇表面上形成的ρ型傳導通道27。 為了將實施例2的鐵電記憶體設定成關閉狀態，相對於 η型碎基底1 〇的正偏壓電壓被加到閘極16上，以便將鐵 電層15的極化轉變成向下，且偏壓電壓接著改變成零。所 以，在η型矽基底1〇表面上形成的ρ型傳導通道27會被 去除掉，如圖3Β所示。 ' 此時，加到閘極16上的正偏壓電壓被設定成足夠小的 值，以便不會被施加到鐵電層15上。因此，能帶基本上是 在熱平衡的狀態下，如圖3Β所示，所以可以永久的保持 住去除掉ρ型傳導通遒27。 因此，如果鐵電層15是從例如具η型導電性的 SrBiK Ta , Nb) 2〇9層來形成時，則利用η型矽基底形減ρ 通道FET的資料儲存時間，比起利用ρ型矽基底形成η通 遒FET來說是可以較長的。

Claims (1)

1. 511275 ABCD 々、申請專利範圍 1. 一種非揮發性半導體記憶體，包括 源極區與汲極區，在碎基底内形成； 介電層，在源極區與汲極區之間的矽基底上形成； 鐵電層^在介電層上形成；以及 閘極，在鐵電層上形成， 其中該鐵電層與矽基底都具有P型導電性，而該源 極與汲極具有η型導電性。 2. —種非揮發性半導體記憶體，包括 源極區與汲極區，在矽基底内形成； 介電層，在源極區與汲極區之間的矽基底上形成； 鐵電層，在介電層上形成；以及 閘極，在鐵電層上形成， 其中該鐵電層與矽基底都具有η型導電性，而該源 極與汲極具有ρ型導電性。 -14- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐)