TW511138B - Method of manufacturing semiconductor device and semiconductor device - Google Patents
Method of manufacturing semiconductor device and semiconductor device Download PDFInfo
- Publication number
- TW511138B TW511138B TW090131048A TW90131048A TW511138B TW 511138 B TW511138 B TW 511138B TW 090131048 A TW090131048 A TW 090131048A TW 90131048 A TW90131048 A TW 90131048A TW 511138 B TW511138 B TW 511138B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- semiconductor device
- mentioned
- silicon
- silicon film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 105
- 238000004519 manufacturing process Methods 0.000 title claims description 87
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 158
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 158
- 239000010703 silicon Substances 0.000 claims abstract description 158
- 239000010410 layer Substances 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 41
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 41
- 239000012535 impurity Substances 0.000 claims abstract description 38
- 239000011229 interlayer Substances 0.000 claims abstract description 33
- 238000009792 diffusion process Methods 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 73
- 239000004575 stone Substances 0.000 claims description 61
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 3
- 241001674048 Phthiraptera Species 0.000 claims description 2
- JYTUFVYWTIKZGR-UHFFFAOYSA-N holmium oxide Inorganic materials [O][Ho]O[Ho][O] JYTUFVYWTIKZGR-UHFFFAOYSA-N 0.000 claims 1
- OWCYYNSBGXMRQN-UHFFFAOYSA-N holmium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ho+3].[Ho+3] OWCYYNSBGXMRQN-UHFFFAOYSA-N 0.000 claims 1
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 241000293849 Cordylanthus Species 0.000 abstract description 12
- 238000007254 oxidation reaction Methods 0.000 description 55
- 230000003647 oxidation Effects 0.000 description 54
- 230000008569 process Effects 0.000 description 18
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 13
- 229910052698 phosphorus Inorganic materials 0.000 description 13
- 239000011574 phosphorus Substances 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- UXBCHMIKTYBYTN-LQPTXBPRSA-N (3s,8s,9s,10r,13r,14s,17r)-3-[12-(3-iodophenyl)dodecoxy]-10,13-dimethyl-17-[(2r)-6-methylheptan-2-yl]-2,3,4,7,8,9,11,12,14,15,16,17-dodecahydro-1h-cyclopenta[a]phenanthrene Chemical compound O([C@@H]1CC2=CC[C@H]3[C@@H]4CC[C@@H]([C@]4(CC[C@@H]3[C@@]2(C)CC1)C)[C@H](C)CCCC(C)C)CCCCCCCCCCCCC1=CC=CC(I)=C1 UXBCHMIKTYBYTN-LQPTXBPRSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 210000003323 beak Anatomy 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000839 emulsion Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000010977 jade Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- -1 silicon oxide compound Chemical class 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 241001247287 Pentalinon luteum Species 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-PWCQTSIFSA-N Tritiated water Chemical compound [3H]O[3H] XLYOFNOQVPJJNP-PWCQTSIFSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000004945 emulsification Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-O phosphonium Chemical compound [PH4+] XYFCBTPGUUZFHI-UHFFFAOYSA-O 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 229910052701 rubidium Inorganic materials 0.000 description 1
- IGLNJRXAVVLDKE-UHFFFAOYSA-N rubidium atom Chemical compound [Rb] IGLNJRXAVVLDKE-UHFFFAOYSA-N 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
511138 五、發明說明（1) [發明所屬之技術領域] 本發明有關於半導體裝置之製造方法和半導體裝置，特 別有關於記憶單元電晶體。 ' [習知之技術] 在習知技術中，為著要抑制由於閘極邊緣（如後所述）之 電場集中所造成之GIDL(Gate Induced Drain Leakage), 所以對閘極配線之側壁進行熱氧化處理，用來在閘極邊 形成閘極鳥嘴部。 ' 下面將說明習知之半導體裝置之製造方法。 造=:圖31是剖面圖，用來說明習知之半導體裝置之製 首先，如圖26所示，在基板丄上形成閑極氧化膜2。盆 次^在閘極氧化膜2上，例如對多晶石夕膜或非晶形石夕膜換 雜％ 1來形成矽膜3。然後，在矽膜3上形成矽化物膜^ 4。然後，在矽化物膜4上形成絕緣膜5。 、 其次’如圖27所示’利用照相製版工 成抗蝕劑圖型6。 巴、味胰b上形 然後，如圖28所示，以抗蝕劑圖 膜5進行乾式姓刻。利用此種方 2遮罩/對絕緣 作。然後，除去抗蝕劑圖型6。 、、κ 、進仃圖型製 其次，如圖2 9所示，以圖型萝你1 罩，對石夕化物膜4和石夕膜『緣膜5作為遮 得所希望之形狀之閉極配線形狀以刻。利用此種方式獲 然後，如圖3 0所示，以上述之 1極配線作為遮罩植入雜 第5頁 C:\2D-00DE\91-03\90131048.ptd 511138 玉、發明說明（2) 一^- 質’用來在基板1内形成源極/汲極區域6。 其次’如圖3 1所示，進行熱氧化處理。利用此種方式， 在構成閘極配線之矽膜3和矽化物膜4之側面，和基板1上 形成熱氧化膜1 7。 另外，利用該熱氧化處理，以熱氧化膜丨7使閘極配線之 角部1份（以下稱為「閘極邊緣」）變為圓形，用來形成閉 極鳥嘴部。因此，可以防止由於電場集中在閘極邊緣而: 生之熱载子（亦稱為「熱電子」）。 i 另外，利用熱氧化處理可以去除由於乾式飿刻所產生 受損或由於雜質植入所產生之受損。 [發明所欲解決之問題] ，是，利用習知之製造方法所製造之半導體裝置，會 下面所述之問題。圖32是剖面圖，用來表示利用習知二 造方法所製造之半導體裝置。圖33是剖面圖，用來表示2 習知之製造方法所製造之半導體裝置中，發生 膜之埋入不良之情況。 4緣 f先，第1，如圖32所示，在熱氧化處理工程中，因 對被包含在矽膜3和矽化物膜4之^ (矽）成分進行熱化、、、 用來形成熱氧化膜17，所以熱氧化膜17會侵入到絕緣膜 刻後（閘極配線形成時）變細熱氧化膜丨7之部份為其問 因此，閘極配線之配線電阻會增大，電晶體驅^能丄 劣化為其問題。 W月"會 第2，形成在矽化物膜4之側面之熱氧化膜1?a之膜厚，
五、發明說明（3) :大在石夕膜3之側面之熱氧化膜m之膜厚為其問 是石夕化:膜/Λ化物膜4之側面成為突出之形狀。其原因 在此評π乳化速率’比⑪膜3之氧化速率快速。 堆浐m二’如圖33所示，在形成熱氧化膜1 7之後，當 時’會有發生埋入不良。該埋入 以Λ ，緣膜9之後，不能在〇2，等之氣 胜衣兄中乂熱處理（逆流：ref low)除去。另外，埋入 朝向圖3中之近前方向或深處方： ^具有正常之功能’成為不良品，所以會有良率降低之問 第3，著熱氧化處理之進行，矽化物膜4中之矽成分合 減少，矽化物膜4為著補充缺乏之矽成分，從下層之矽膜曰3 將該成分吸上為其問題（圖32之箭頭B所示）。因二，矽化 物膜4之體積會膨脹，矽化物膜4變成為侵入到下層之矽膜 3之形狀（圖32之箭頭c所示）。在此種情況，會對^膜3之、 下層之閘極氧化膜施加應力，其結果是間極&化膜2之可 靠度會降低為其問題。因此，會有半導體裝可 低之問題。 』非/又丨牛 本發明用來解決上述之習知技術之問題，立目的是使閘 極配線之配線電阻不會增大，和形成閘極鳥嘴部。另外， 本發明之目的是使閘極配線間之層間絕緣膜之埋入易於進 行。 [解決問題之手段] C:\2D-roDE\91-03\90131048.ptd 第7頁 五、發明說明（4) 本發明之 程有： 在基板上 在上述之 極配線； 以上述之 内，用來形 在形成上 之方式，在 對上述之 在上述之 本發明之 線在上述之 膜。 本發明之 膜是摻雜石夕 成。 本發明之 膜是摻雜石夕 本發明之 在形成上述 前，以上述 板内，用來 散層。
X 半導體裝置之製造方法，其特徵是所包含之 形成閘極氧化膜； 閘極氧化膜上形成包含第丨矽膜和絕緣膜之閘 閘極配線作為遮罩，將雜質植入到上述之基板 成第1擴散層； 述之第1擴散層之後，以覆蓋上述之閘極配線 上述基板之全面形成第2矽膜； 第2矽膜進行熱氧化，用來形成熱氧化膜；和 熱氧化膜上形成層間絕緣膜。 半導體裝置之製造方法，其中，上述之閘極配 第1石夕膜和上述之絕緣膜之間包含有矽化物 半導體裝置之製造方法，其中，上述之第1矽 膜；和上述之第2矽膜以高於7〇〇它之溫度形 半導體裝置之製造方法，其中，上述之第2石夕 膜。 半‘體^置之製造方法，其更包含之工程有·· 之熱氧化膜之後，於上述之層間絕緣膜之形成 之熱氧化膜作為遮罩，將雜質植入到上述之基 形成具有雜質濃度高於上述第1擴散層之第2擴 __冒1
第8頁
J丄丄丄JO 五、發明說明（5) 程i發明之半導體裝置之製造方&，其特徵是所包含之工 在基板上形成閘極氧化膜； 極配線述之閑極乳化膜上形成包含第1石夕膜和絕緣膜之閘 以上述之閘極配線作為遮，將 内，用來形成第1擴散層； 將雜貝植入到上述之基板 在形成上述之第1擴散； 面之方式，形成第後’以覆蓋上述第1石夕膜之側 在形：：：2:夕:，饤熱氧化’用來形成熱氧化膜；和 方ΐ 氧化膜之後，以覆蓋在上述間極電極之 板之全面形成層間絕緣膜。 線在上述之第丨矽膜,μ+方法，其中，上述之閘極配 膜；和 膜和上24之絕緣膜之間包含有石夕化物 化iiir。矽膜覆蓋在上述之第1矽膜之側面和上述之矽 膜導ϊ裝置之製造方法，其中’上述之㈣ ^之第2石夕膜以高於7〇(rc之溫度形成。 本發明之半導體裝置制 膜是摻雜矽膜。 衣坆方法’其中，上述之第2矽 在ίΓ:ΐ半導體裝置之製造方法，其更包含之工程有： 以之熱虱化膜之後，於上述之層間絕緣膜之形成 第9頁 C:\2D-00DE\91-03\90i3i048.ptd 511138 五、發明說明（6) 前 板内 散層 ，以上述之熱氧化膜作為遮罩，將雜質植入到上述之 勺，用來形成具有雜質濃度高於上述第丨擴散層之第 本發明之半一體1置之製造方法，其中，在用以形 述之熱氧化膜之工程，使上述第2矽膜之表面進行熱 用來形成熱氧化膜之層，藉以在該熱氧化膜之層和上 閘極配線之間殘留第2石夕膜之層。 其中，使上述之第2 用來形成上述之熱氧 其中，以70 0〜1200 本發明之半導體裝置之製造胃方 石夕膜之3分之!至3分之= 化膜之層。 本發明之半導體裝置之製造方法，： 。(：之溫錢亡述之第2石夕膜進行熱氧化。 本發明之半導體裝置，其特 曰 、 ， 之製造方法製造。 疋使用上述之半導體裝置 =明之半導體褒置，其特徵是包含有： 閘極氧化臈’形成在上述 多個閘極配線，形成在上·L二 1矽膜和絕緣膜； 閉極氧化膜上，包含有第 雜質擴散層，形成在上述閑 熱氧化膜，覆蓋上述之 '•泉間之上述基板内； 層間絕緣膜，形成在上；# 上述之絕緣膜之側面，膜上； 物膜之側面形成在同一面。 發膜和上述之石夕化
第10頁 發明說明（7) 本發 五 明之半導體裝置，复 第^夕;^膜和上述之絕緣膜之間包之閘極配線在上述之 本發明之半導體裝置，其Γ1_匕合有矽化物膜。 用以構成上述閘極電極之^ 上述之熱氧化膜只覆蓋在 則面。 石夕祺和上述矽化物膜之 本發明之半導體裝置，其 側面之上述熱氧化膜之膜 覆蓋在上述閘極配線之 本發明之半導體裝置，、;二為，二。 面之上述熱氧化膜2膜厚7大於，f在上述第1石夕膜之側 面之上述熱氧化膜之膜厚。 、復盍在上述矽化物膜之側 本發明之半導體裝置，1 · 之閘極電極之側面^^ ^包含有第2矽膜位於上述 [發明之實施形態] 、^ 下面將參照圖面用來說明本發 相同或相當之部份胳Λ如门 Α轭形悲。在圖中之 簡化或省略。 σ同之兀件編號’而其說明則加以 實施形熊Κ 圖1〜圖8是剖面圖，用來說明本發明之實施形態丨之半 導體裝置之製造方法。 下面說明本實施形態1之半導體裝置之製造方法。 一首先’如圖1所示’在基板1上以膜厚5〜1 Q n m形成閘極 氧化膜2。此處之閘極氧化膜2是利用熱氧化法形成之石夕氧 化膜’或使用LPCVD(Low Pressure Chemical Vapor Deposition)法或APCVD(Atmospheric Pressure Chemical
C:\2D-C0DE\91-03\90131048.ptd 第11頁 511138 五、發明說明（8)
Vapor Deposition)法形成之非摻雜之矽氧化膜。 另外’基板1使用例如石夕基板之半導體板，或例如石英 基板或陶瓷基板之絕緣基板。另外，圖中未顯示者，在基 板1内預先形成分離區域。另外，在基板1之分離區域以外 之活性區域預先形成電晶體之井和通道。 然後，在閘極氧化膜2上，以膜厚40〜1〇〇ηπι形成第1矽 膜3 °此處之第1矽膜3是使用CVd法形成之多結晶矽膜或非 晶形（非晶質）矽膜，摻雜有p (磷）等之雜質。 其次，在第1矽膜3上，以膜厚4〇〜12nm形成矽化物層 4。此處，石^化物膜是Ti (鈦），w(鶴），c〇(鈷），Ni (鎳），
Mo(鉬）等之咼融點金屬膜之矽化物膜，或該等矽化物膜之 積層膜。
511138 五、發明說明（9) ”該敍刻處理是以對石夕氧化膜具有高選#比之處理條件進 行口此，在閘極氧化臈2之途中停止蝕刻（參照圖4)。 次，如圖5所示，以閘極配線作為遮罩，進行雜質植 ς。，用來在基板1内形成作為第丨擴散層6之源極/汲極區 在，處植入到基板！内之雜質是例如Β(硼）等之ρ型雜 :μ = (破）或^(坤）等之_雜f，依照所形成之電 日日驵之種類進行適當之選擇。 另夕第！擴散層6之雜質濃度（at〇ms/cm2) (10之13〜14次方）之程度。 勹 以ΪΪη:Γ:示’以7°0。。以下之溫度，利用CVD法， 式：在基板1之全面形成膜厚5〜2_ 、 &地之第2矽膜7是非摻雜之矽膜，例如使 用多結晶矽膜或非晶形（非晶質）矽膜。 形It氧=所示’對第2㈣進行熱氧化處理，用來 :之熱氧化處理是在〇氣體環土 料 式逆流和在Μ之氣體環境中進行熱處丁式、^ 何一種之熱處理均以70 0〜12〇〇。〇之溫度進行式^，任 時，當與乾式逆較處^^ 氧化處理之情況 产分為-,上 G f又遠濕式逆流可以氧化更多之石夕。 氧匕处理工程中，閘極邊緣（閘極配線之角1邻 ”、、軋化膜成為圓形，因而形成閘極鳥嘴部（參照圖 第13頁 511138 五、發明說明（ίο) 7 )。其細部是在閘極邊緣，從側方和下方雙方供給氧化 種，用來形成閘極鳥嘴部。 其次，如圖8所示，在基板1之全面以膜厚300〜l〇〇〇nm 形成層間絕緣膜9。在此處該層間絕緣膜9是使用例如摻雜 有填或硼之BPTEOS(Boro-Phospho
Tetraethylorthosilicate)或PTEOS(Phospho
Tetraethy lorthosi 1 icate)等之氧化膜。該等之氧化膜具 有層間絕緣膜9所要求之高埋入特性和高平坦性。 最後，圖中未顯示者，以7 0 0〜1 〇 〇 〇 °c之溫度進行基板1
之乾式逆流處理。此處之乾式逆流處理是在〇2或\之氣體 環境中進行熱處理。利用此種方式防止基板1之氧化。 利用上述之製造方法所製造之半導體裝置具備有：基板 1.,閘極氧化膜2，形成在基板1上；閘極配線，包含第i矽 膜3，矽氧化物膜4和絕緣膜5 ;熱氧化膜8 ,以覆蓋在閘極 配，之方式形成在基板丨之全面；和層間絕緣膜9，形成在 熱氧化膜8上；絕緣膜5之側面，和第丨矽膜3和矽化物膜4 之側面形成在同一面。 亦即，在閘極配線之側面形成有熱氧化膜8，該埶氧化 臈8不侵入到第丨矽膜3或矽化物膜4。
均：之膜厚：成在閉極配線之側面。另外 不白有體積膨脹，不會侵入到下層之第丨矽膜3。 、 中）2本T施形態1之半導體裝置之製造方法 第2二;上，/，蓋該㈣ .....後，進仃熱氧化處理，使該第2矽膜7進行熱肩
511138
)丄1138
另外，在本實施形態丨中是由第丨矽膜3， 緣膜5構成閘極配線，但是 物膜4和系巴 下所述之實施形態2〜6中二=物膜4(在以 執氧化U 氧化處理，所以第1石夕膜3不會被 if大。 閘極配線不會變細，可以防止配線電阻之 有p另二第2石夕膜7是非摻雜之石夕膜，但是亦可以使用摻雜 有或^寻之不純物之矽膜（在以下所述之實施形離2〜6 1第2矽膜亦同）。在此種情況，除了上述之效果^卜，可以 獲得氧化速率比非摻雜之矽膜7快速之效果。 口此即使有t置之限制’特別是由於對電晶體特性之 影響，只能使用低溫或短時間等之熱氧化率較慢之條件之 限制之情況時，亦可以易於形成所希望之膜厚之熱氧化 膜。 … 〇 另外，如圖9所示，在利用熱氧化處理形成熱氧心膜8之 後’亦可以以該熱氧化膜8作為遮罩，將雜質注入到基板1 内，形成具有雜質濃度高於第1擴散6之第2擴散層（源極/ 汲極區域）2 1 (在後面所述之實施形態2〜6亦同）。因為利 用此種方式形成LDD構造之電晶體，所以可以提高熱載子 特性。 在此處之第2擴散層21之雜質濃度（atoms/cm2)為1 X ίο!5 (1 0之1 5次方）之程度（後面所述之實施形態2亦同）。 另外，因為源極/汲極區域21是自行整合的形成，所以 在閘極配線側面不需要形成由氮化膜等構成之側壁。因
511138
五、發明說明（13) 此，用以形成LDD構造之工程數可以減少，所以可以抑制 半導體裝置之製造成本。 實施形態2 · 圖1 0〜圖1 2是别面圖，用來說明本發明之實施形绳2半 導體裝置之製造方法。 本實施形態2其與上述之實施形態1之不同部份在於形成 第2矽膜之工程（詳細部份將於後面說明）。 / 下面說明本實施形態2之半導體裝置之製造方法。 在進行圖1 0所示之工程之前，進行上述實施形態丨所說 明之圖1至圖5所示之工程。 ^ ° 度’利用CVD法， 成膜厚5〜2〇nm之 其次，如圖1 0所示，以高於7 〇 〇。〇之溫 以覆蓋閘極配線之方式在基板1之全面形 弟2石夕膜1 〇。 例如，使用多結 在此處之第2石夕膜1 0是非摻雜之石夕膜 晶矽膜或非晶形矽膜。 在本實施形態2中，與實施形態丨不同的，以高严 2石夕膜10。依照此種方式，當以高溫進行成膜時’ =，第！石夕膜3内之磷進行擴散，從第！石夕膜3之在成膜 弟2矽膜1 〇内（圖1 〇之箭頭所示）。亦即， 移動到 3之側面之第2矽膜變成為包含有高濃度之雜質弟。1矽膜 其次，如圖11所示，利用與實施形態 明 之方法，對第2㈣。進行熱氧化】；方：(參 形成熱氧化膜11。 用來 通常 含有磷等之雜質之矽膜其 氧化速率比非摻雜之矽
J丄丄丄 五、發明說明（14) 。因此’形成在第！石夕膜3之側面之 化速率，t匕其他部份之第2 〇 之軋 此，如圖η所示，形成速Μ連。因 膜厚，變成為大於形成在矽化物膜4之熱:化:丄1之 ;膜厚。利用此種方式使閘極配線間之空以 而在熱氧化處理工程時，間極邊緣由於熱氧化膜11 文為圓形，用來形成閘極鳥嘴部（參照圖丨1 ) Ο 日4二：圖12所示，利用與實施形態1所說明之方法(參 志:π同‘之方法，在基板1之全面以膜厚300〜10〇〇nm形 成層間絕緣膜9。 最後，圖中未顯示者，以700〜丨00〇1之溫度，進行基 之乾式逆流處理。利用此種方式用來防止基板丨之氧 利用上^述之製造方法所製造之半導體裝置具備有··基板 ’閘極氧化膜2，形成在基板1上；閘極配線，包含有第1 石夕膜3 ’矽氧化物膜4和絕緣膜5 ;熱氧化膜丨丨，以覆蓋閘 極配線，方式，形成在基板i之全面；和層間絕緣膜g，形 成在熱氧化膜11上；絕緣膜5之側面，和第1矽膜3和石夕化 物膜4之側面形成在同一面。 、 亦即，在閘極配線之側面形成熱氧化膜1丨，該熱氧化膜 11不侵入到第1矽膜3或矽化物膜4。另外，覆蓋第1石夕膜3 之側面之熱氧化膜11之膜厚，大於覆蓋矽化物膜4之側面 之熱氧化膜11之膜厚。另外，石夕化膜4不會有體積膨脹，
C:\2D-00DE\91-03\90131048.ptd 第18頁 511138 五、發明說明（15) 不會侵入到下層之第1矽膜3。 如上所述’在本實施形態2之半導體裝置之製造方法 中’於形成閘極配線之後’以高於7〇〇。。之高溫，形成覆 蓋該閘極配線之第2石夕膜1〇。然後，進行熱氧化處理1 來使該第2石夕膜1 0熱氧化藉以形成熱氧化膜，和在閘極邊 緣形成閘極鳥嘴部。 依照本貫施形態2時，可以獲得與實施形同樣之效 果。 另外’在本貫施形態2中，α高於7〇〇。。之高溫形成第2 矽膜10。因此’被摻雜到第i矽膜3之磷，當第2石夕膜1〇之 成膜中，擴散到第1石夕膜3之側面之第2石夕膜i 〇内。因為包 含雜吳之石夕膜之熱氧化速率較快，所以形成在第！石夕膜3之 侧面之熱氧化膜U之膜厚，成為大於形成在石夕化物刹之 側面之熱氧化膜U之膜厚。因此，問極配線間之空間 斜形狀’可以比實施形態U容易進行層間絕緣膜9 另外h圖1 3所不’在利用熱氧化處理 之後，以該熱氧化膜U作為遮罩，將雜質植：到：了1 亦可以形成具有雜質濃度高於第i擴散層6 層(源曰極/没極區域）22。利用此種方<，因為形成⑽也構月文造 之電晶體，所以可以提高熱載子特性。 另外，因為源極/沒極區域22自行整合的形成 閘極配線側面’不f要形成由氮化膜等構成 此，用以形成LDD構造之工程數目可以減少，所以可以口抑
C:\2D-00DE\91-03\90l31048.ptd 第19頁 M1138 五、發明說明（16) 制半導體裝置之製造成本。 另外因為形成在第丨矽膜3之側面之熱氧化膜1 1之臈 厚二大於以實施形態i形成之熱氧化膜8(參照圖9) 以 獲付所希望之LDD構造之自由度可以增加為其優點。 ?即：經由抑制以熱氧化處理形成在第！矽膜3之側 …乳化膜8之膜厚，可以將第2擴散層22形成在所希望之 二。另:卜’，照從第！矽膜3擴散之雜質濃度和熱氧化處理 挎間，可以控制該熱氧化膜8之膜厚。 例了面將說明本實施形態之半導體裝置之製造方法之變化 圖14是剖面圖，用來說明實施形態2之 造方法之變化例。 衣直t衣 本實施例使用含有砷（As)作為雜質之第i矽膜3〇， 代替含有磷（P)作為雜質之上述第！矽膜3，除此之外，盥 亡述：實施形態2之製造方法相同。因此，與實施形態厂重 複之說明加以省略。 如圖14所示，利用與圖10所示之方法同樣之方法，以 f閘，配線之方式，在基幻之全面形成第2賴1()。在此 處之第2矽膜10之成膜處理以高於7〇〇之溫度進行。 這時，如上所述，被包含在第i矽膜30内之雜質（砷）擴 散到第2矽膜10内。在此處之矽膜中之砷（As)之擴散速” 度，比磷（P)之擴散速度快速。 因，，在第2矽膜10中移動之雜質之量變多，第2矽膜1〇 之熱氧化速率變成更快。因此，形成在第i矽膜3〇之側面
C:\2D-00DE\91.03\9m31048._ 第20頁 )U138 五、發明說明（17) 之熱氧化膜之膜厚’可以更大於以上述之實施形態2所形 成之熱氧化膜11之膜厚。利用此種方式，可以更容易埋入 閘極配線間之層間絕緣膜。 本變化例是將層間絕緣膜埋入到閘極配線間，適於用在 構造或處理受到限制之情況。 f施形熊3 _ 圖1 5〜圖1 7是剖面圖’用來說明本發明之實施形態3之 半導體裝置之製造方法。 下面說明本實施形態3之半導體裝置之製造方法。 在進行圖1 5所不之工程之前，進行上述之實施形態1中 所說明之圖1至圖5所示之工程。 其次，如圖1 5所示，以7 〇 〇它以下之低溫，利用選擇成 長法，在構成閘極配線之第丨矽膜3和矽化物膜4之側面， 成長膜厚5〜20nm之第2矽膜12。 此處之第2石夕膜1 2是非摻雜之石夕膜。 其次，如圖1 6所示，利用與實施形態1所說明之方法（參 照圖7)同樣之方法，對第2矽膜1 2進行熱氧化處理，用來 形成熱氧化膜1 3。 另外，在該熱氧化處理工程，閘極邊緣由於熱氧化膜1 3 變為圓形，用來形成閘極鳥嘴部。 其次，如圖1 7所示，利用與實施形態1所說明之方法（參 照圖8)同樣之方法，在基板1之全面形成膜厚3 〇 〇〜1 0 0 0 n m 之層間絕緣膜9。 最後，圖中未顯示者，以〜1 0 0 0 °c之溫度，進行基
C:\2D-00DE\91-03\90131048.ptd 第21頁
板= 用乾式+逆^Λ。、、利用此種方式防止基板i之氧化。 1 . H 之膜1 % Ϊ所製造之半導體裝置具備有：基板 膜3，石夕氧化物膜4和絕緣二5 . p間極配線’包含第1石夕 石夕膜3和石夕化物膜4之側Ϊ膜5和;^化膜13，只覆蓋在第1 極配線之方式形成在二之和全層面間絕：， 1 r. _ π t 反I王面，絕緣膜5之側面，和第 1矽膜3和矽化物膜4之側面形成在同一面。 开/Hi ^構成閑極配線之第1石夕膜3和石夕化物膜4之側面 〔成:、乳㈣13 ’在絕緣膜5之側面不形成熱氧化膜。另 ’遠熱乳化膜1 3不侵人到第！秒膜3和石夕化物膜4。另 ，熱氧化膜13以均-之膜厚形成在閑極配線之側面。另 ’矽化物膜4不會體積膨脹，不會侵入到下層之第i矽膜 〇 ° 、 在如上所述之本實施形態3之半導體裝置之製造方法 中，於形成閘極配線之後，以覆蓋該閘極配線之第丨矽膜3 和石夕化物膜4之方式形成第2石夕膜12。然後，進行熱氧化處 理，使該第2矽膜12進行熱氧化，用來形成熱氧化膜13， 和在閘極邊緣形成閘極鳥嘴部。 “依照本5施形態3時，只對第2矽膜1 2進行熱氧化處理用 ，形成熱氧化膜1 3，藉以使構成閘極配線之矽化物膜4和 11矽膜3不會被氧化。亦即，熱氧化膜丨3不會侵入到絕緣 膜5 =側面之内側。換言之，絕緣膜5之側面，和矽化物膜 1和第1矽膜3之側面形成為同一面。因此，閘極配線之幅 度不會變細，可以防止配線電阻之上升。
511138
另外，在熱氧化處理中，因為矽化物膜4不會被氧化， 所以石夕化物膜4中之矽成分不會不足。因此，可以防止石夕 化物膜4之體積膨脹，不會有習知方式之對閘極氧化膜2施 加應力。利用此種方式可以提高半導體裝置之可靠度。也 另外，在實施形態3中，因為在絕緣膜5之側面未形成有 熱氧化膜1 3，所以當埋入層間絕緣膜9時，可以使範7圍變 大。因此，可以比實施形態1和2更容易埋入層間絕緣膜 圖1 8〜圖2 0是剖面圖，用來說明本發明之實施形態4之 半導體裝置之製造方法。 心 下面將說明本實施形態4之半導體裝置之製造方法。 在進行圖1 8所示之工程之前，進行在上述之實施形萍j 中所說明之圖1至圖5所示之工程。 7心 其次，如圖18所示，以高於70 0 t之溫度，利用選擇成 長法，在構成閘極配線之第1矽膜3和矽化物膜4之側面， 以膜厚5〜20nm成長第2矽膜14。 在本實施形態4，與實施形態3不同的，以超過7〇〇之 高溫，成長第2矽膜1 4。依照此種方式，在以高溫條件成 長之情況時，當其成長中，第1矽膜3内之磷進行擴散，從 第1矽膜3之側面移動到第2矽膜1 4内（圖1 8之箭頭所示）。《 亦即，從第1矽膜3之側面成長之第2矽膜1 4含有高濃度之 其次，如圖1 9所示，利用與實施形態1所說明之方法（表
C:\2D-CODE\91-03\90131048.ptd
川138
511138 五、發明說明（21) 一 厚。另外，矽化物膜4不會有體積膨脹，不會侵入到下層 之第1矽膜3。 在上述方式之本實施形態4之半導體裝置之製造方法中 ，在形成閘極配線之後，以高溫形成第2矽膜丨4成為覆蓋 在该閘極配線之第1矽膜3和矽化物膜4。然後，對該第2石夕 膜14進行熱氧化處理用來形成熱氧化膜15 ,和在閘極邊緣 形成閘極鳥嘴部。 ' 依照本實施形態4時，可以獲得與實施形態3同樣之 果。 另外，在本實施形態4中，以高於7〇〇。〇之高溫形成第2 矽膜14。因此，被摻雜到第丄矽膜3之磷，當第2矽膜“之 成長中時，從第1矽膜3之側面擴散到第2矽膜丨4内。因 包含雜質之矽膜之熱氧化速率較快速，所以形成在第丨矽 膜3之側面之熱氧化膜15之膜厚，變成為大於形成在矽化 物膜4之側面之熱氧化膜15之膜厚。因此，閘極配線間之 空間變成為逆傾斜形狀，當與實施形態3比較時可以 易的進行層間絕緣膜9之埋入。 下面將說明本實施形態4之半導體穿罟制 仆加。 干命奴衣置之製造方法之變 用來說明實施形態4 圖2 1是剖面圖 造方法之變化例 之半導體裝置之製 本變化例是使用含有以石KAsH乍為雜f之第i ^ 用以代替含有以磷⑺作為雜質之上述第】矽膜3，除 外，與上述之實施形態4之製造方法相同 ：匕：
\\312\2d-code\91-03\90131048.ptd
511138 五、發明說明（22) 形態4重複之說明加以省略。 如圖2 1所示，利用與圖1 8之方法同樣之方法，使第2矽膜 1 6從構成閘極配線之第1矽膜3 〇和矽化物膜4之側面成長。 在此處之第2矽膜16之選擇成長以高於7〇〇 之溫度進行。 這時，如上所述，被包含在第1矽膜3 〇内之雜質（砷）擴 散到第2矽膜1 6内。此處之矽膜中之砷（As)之擴散速度， 比磷（P)之擴散速度快速。 因此，在第2石夕膜16中移動之雜質之量變多，第2矽膜 之熱氧化速率變成更快。因此，可以使形成在第1矽膜3〇 之側面之熱氧化膜之膜厚，更大於上述之實施形態4所形 成之熱乳化膜1 5之膜厚。利用此種方式，可以使閘極配線 間之層間絕緣膜之埋入變成更加容易。 本變化例適於使用在層間絕緣膜之埋入到閘極配線間因 為受到構造或處理之限制而有困難之情況。另外，本變化 例亦可適用於後面所述之實施形態6。 實施形態5. 圖2 2和圖2 3是剖面圖，用來說明本發明之實施形態5之 半導體裝置之製造方法。 ' 〜
下面將說明本實施形態5之半導體裝置之製造方法。 在進行圖2 2所示之工程之前，進行上述之實施形態1所 說明之圖1至圖5所示之工程。 然後’進行實施形態所說明之圖1 5所示之工程。亦即 以700 t以下之低溫’利用選擇成長法，在構成閘極配線 之第1石夕膜3和矽化物膜4之側面，形成膜厚5〜2〇nm之第2
\\312\2d-code\91-03\90131048.ptd 第26頁 511138
511138 五、發明說明（24) 面，形成由第2矽膜之層12a和熱氧化膜之層13a構成之2層 膜。因此，熱氧化膜之層1 3a不會侵入到第1矽膜3和石夕化 物膜4。 另外，熱氧化膜之層1 3a以均一之膜厚形成在閘極配線 之側面。另外，矽化物膜4不會體積膨脹，不會侵入到下 層之第1矽膜3。 在如上所述之本實施形態5之半導體裝置之製造方法 中，於形成閘極配線之後，以覆蓋在該閘極配線之第1矽 膜3和矽化物膜4之方式，形成第2矽膜12。然後，對該第2 石夕膜1 2進行指定之膜厚部份之熱氧化處理，用來形成熱氧 化膜之層1 3 a，和在閘極邊緣形成閘極鳥嘴部。 依照本貫施形態5時’因為利用熱氧化處理用來使第2矽 膜12之表面成為熱氧化膜之層13a ,所以構成閘極配線之 石夕化物膜4和第1石夕膜3不會被氧化。利用此種方式可以獲 得與實施形態3同樣之效果。 另外’經由在閘極配線側面和熱氧化膜之層1 3 a之間設 置第2矽膜之層1 2a，當與實施形態3比較時，可以更進一 步的減小配線電阻，可以提高電晶體之特性。 實施形態6. 圖24和圖25是剖面圖，用來說明本發明之實施形態6之 半導體裝置之製造方法。 下面將說明本實施形態6之半導體裝置之製造方法。 在進行圖24所示之工程之前，進行上述之實施形態所說 明之圖1至圖5所示之工程。
C:\2D-C0DE\91-03\90131048.ptd 第28頁 511138 五、發明說明（25) —~ - 然後’進行實施形態4所說明之圖1 8所示之工程。亦 即’以$於7〇〇。(：之溫度，利用選擇成長法，在構成閘極 ，線之第1矽膜3和矽化物膜4之側面，成長膜厚5〜2 〇 _之 第2矽膜14。如實施形態4所說明之方式，在從第1矽膜3之 側面成長之部份之第2矽膜丨4，第！矽膜3中之磷進行擴 散’當與其他部份之第2矽膜1 4比較時，含有更高濃产之 雜質（磷）。 & 其次’如圖24所示，與實施形態5所說明之方法（參照圖 22)同樣的，使第2矽膜14之表面氧化用來形成熱氧化膜之 層1 5a，在該熱氧化膜之層丨5a和閘極配線之間，殘留第2 石夕膜之層1 4 a。換言之，在構成閘極配線之硬化物膜4和第 1發膜3之侧面，形成覆蓋在該側面之第2矽膜之層1 4a和覆 盡在该第2矽膜之層i4a之熱氧化膜之層i5a之2層膜（積声 膜）。 、、曰 另外，利用該熱氧化處理，使第2矽膜14之1/3(3分之1) 至2/3 (3分之2)被熱氧化，用來形成熱氧化膜之層15a。 另外’在本實施形態5中，以高於7 〇 〇 之溫度使第2矽 膜1 4成長。因此，如上所述，從第（矽膜3之側面成長之部 份之第2矽膜14、包含有高濃度之雜質（磷），其氧化速率成 為快速。 因此’形成在第1矽膜3之側面之熱氧化膜之層1 之膜 厚’變成大於形成在矽化物膜4之側面之熱氧化膜之層丨 之膜厚。 其次，如圖2 5所示，利用與實施形態1所說明之方法（參
C:\2D-®DE\91-03\90131048.ptd 第29頁 發明說明（26) 知、圖8 )同樣之方法，在基板1之全面，形成膜厚3 0 〇〜 1 〇〇〇nm之層間絕緣膜9。 =後，圖中未顯示者，以70〇〜丨〇〇〇之溫度進行基板玉 之乾式逆流處理。利用此種方式防止基板1之氧化。 利用上述之製造方法所製造之半導體裝置具備有··基板 ’ +閘極氧化膜2 ,形成在基板1上；閘極配線，包含有第J 石^莫3，矽化物膜4和絕緣膜5 ;第2矽膜之層i4a，只 第1矽膜3和矽化物膜4之側面；熱氧化膜之層丨5a , =第2碎膜14a ;和層間絕緣膜9，以覆蓋在閘極配線^ 式形成在基板1之全面；絕緣膜5之 石夕化物膜4之側面形成在同_s。 弟1石夕膜3和 亦即，在構成閘極配線之第丨矽膜3和矽化物膜4之側 :=由第2石夕膜之層14a和熱氧化 … 二因此，熱氧化膜之層15a不會侵入到第i石夕,J層 =4。另外1化物膜4不會有體積膨脹 夕匕 層之第1矽膜3。 •曰I又八到下 另外，與實施形態5不同的，覆蓋 熱氧化膜15a之膜厚，變成.女於舜—弟1夕膜3之側面之 熱氧化膜之層15a之^為大於设盒石夕化物膜4之側面之 在土述方式之本實施形態6之半導體裝置之製造 ’於形成閘極配線之後，以覆蓋該: 和石夕化物膜4之方式形*第2_14 配^弟/石夕膜3 1 4進行指定之膜厚部份之埶. 卜對忒弟2矽膜 之層15a，和在閘極邊”、：：上理’用來形成熱氧化膜 4瓊緣形成閘極鳥嘴部。
511138 五、發明說明（27) 依照本實施形態6時，可以獲得與實施形態5同樣之效 果。 二v i本實施形態6中’以高於7〇0。。之溫度形成第2 mi ’被摻雜到第1石夕膜3之磷，當第2石夕膜14之 成長中，仉弟1矽膜3之側面擴散到第2矽膜14内。一般是 含有雜質之石夕膜之熱氧化速率較快，所以形成在^石夕膜3 之側面之熱氧化膜15之膜厚，變成大於形成在石夕化物膜4 之側面之熱氧化膜15之膜厚。因此，閘極配線間之空間變 成為逆傾斜形狀，當與實施形態3比較時，可以更容易的 進行層間絕緣膜9之埋入。 谷 ' [發明之效果] 依照本發明時，可以使閘極配線之配線電阻增大，和可 以形成閘極鳥嘴部。 另外’可以容易的進行閘極配線間之層間絕緣膜之埋 入0 [元件編號之說明] 1 2 3 4 5 6 7 8 基板（半導體基板，絕緣基板） 閘極氧化膜（矽氧化膜） 第1矽膜 $夕化物膜 絕緣膜 第1擴散層（源極/汲極區域） 第2矽膜 熱氧化膜
C:\2D-C0DE\91-03\90131048.ptd 第31頁 511138
五、發明說明 (28) 9 層間絕緣膜 10 第2矽膜 11 熱氧化膜 12 第2矽膜 12a 第2矽膜之層 13 熱氧化膜 13a 熱氧化之層 14 第2矽膜 14a 第2矽膜之層 15 熱氧化膜 15a 熱氧化膜之層 16 第2矽膜 21 第2擴散層（源極/汲極區域） 22 第2擴散層（源極/汲極區域） 30 第1矽膜 C:\2D-CDDE\91-03\90131048.ptd 第32頁 511138 圖式簡單說明 圖1是剖面圖，用來說明本發明之實施形態1之半導體裝 置之製造方法（其1)。 圖2是剖面圖，用來說明本發明之實施形態1之半導體裝 置之製造方法（其2)。 圖3是剖面圖，用來說明本發明之實施形態1之半導體裝 置之製造方法（其3)。 圖4是剖面圖，用來說明本發明之實施形態1之半導體裝 置之製造方法（其4)。 圖5是剖面圖，用來說明本發明之實施形態1之半導體裝 置之製造方法（其5)。 圖6是剖面圖，用來說明本發明之實施形態1之半導體裝 置之製造方法（其6 )。 圖7是剖面圖，用來說明本發明之實施形態1之半導體裝 置之製造方法（其7)。 圖8是剖面圖，用來說明本發明之實施形態1之半導體裝 置之製造方法（其8)。 圖9是剖面圖，用來表示在本發明之實施形態1之半導體 裝置之製造方法中，更形成有第2擴散層之情況。 圖1 0是剖面圖，用來說明本發明之實施形態2之半導體 裝置之製造方法（其1 )。 圖11是剖面圖，用來說明本發明之實施形態2之半導體 裝置之製造方法（其2)。 圖1 2是剖面圖，用來說明本發明之實施形態2之半導體 裝置之製造方法（其3)。
C:\2D-C0DE\91-03\90131048.ptd 第33頁 511138 圖式簡單說明 圖1 3是剖面圖，用來表示本發明之實施形態2之半導體 裝置之製造方法中，更形成有第2擴散層之情況。 圖1 4是剖面圖，用來說明本發明之實施形態2之半導體 裝置之製造方法之變化例。 圖1 5是剖面圖，用來說明本發明之實施形態3之半導體 裝置之製造方法（其1)。 圖1 6是剖面圖，用來說明本發明之實施形態3之半導體 裝置之製造方法（其2)。 圖1 7是剖面圖，用來說明本發明之實施形態3之半導體 裝置之製造方法（其3)。 圖1 8是剖面圖，用來說明本發明之實施形態4之半導體 裝置之製造方法（其1)。 圖1 9是剖面圖，用來說明本發明之實施形態4之半導體 裝置之製造方法（其2)。 圖2 0是剖面圖，用來說明本發明之實施形態4之半導體 裝置之製造方法（其3)。 圖2 1是剖面圖，用來說明本發明之實施形態4之半導體 裝置之製造方法之變化例。 圖22是剖面圖，用來說明本發明之實施形態5之半導體 裝置之製造方法（其1 )。 圖23是剖面圖，用來說明本發明之實施形態5之半導體 裝置之製造方法（其2)。 圖24是剖面圖，用來說明本發明之實施形態6之半導體 裝置之製造方法（其1)。
\\312\2d-code\91-03\90131048.ptd 第34頁 511138 圖式簡單說明 圖2 5是剖面圖，用來說明本發明之實施形態6之半導體 裝置之製造方法（其2)。 圖26是剖面圖，用來說明習知之半導體裝置之製造方法 (其 1)。 圖27是剖面圖，用來說明習知之半導體裝置之製造方法 (其2)。 圖28是剖面圖，用來說明習知之半導體裝置之製造方法 (其3)。 圖2 9是剖面圖，用來說明習知之半導體裝置之製造方法 (其4)。 圖3 0是剖面圖，用來說明習知之半導體裝置之製造方法 (其5)。 圖3 1是剖面圖，用來說明習知之半導體裝置之製造方法 (其6)。 圖32是剖面圖，用來說明利用習知之半導體裝置之製造 方法所製造之半導體裝置。 圖3 3是剖面圖，用來表示在以習知之製造方法所製造之 半導體裝置，發生有層間絕緣膜之埋入不良之情況。
\\312\2d-code\91-03\90131048.ptd 第35頁
Claims (1)
- 511138 六、申請專利範圍 1. 一種半導體裝置之製造方法，其特徵是所包含之工程 有： 在基板上形成閘極氧化膜； 在上述之閘極氧化膜上形成包含第1矽膜和絕緣膜之閘 極配線； 以上述之閘極配線作為遮罩，將雜質植入到上述之基板 内，用來形成第1擴散層； 在形成上述之第1擴散層之後，以覆蓋上述之閘極配線 之方式，在上述基板之全面形成第2矽膜； 對上述之第2矽膜進行熱氧化，用來形成熱氧化膜；和 在上述之熱氧化膜上形成層間絕緣膜。 2. 如申請專利範圍第1項之半導體裝置之製造方法，其 中 上述之閘極配線在上述之第1矽膜和上述之絕緣膜之間 包含有矽化物膜。 3. 如申請專利範圍第1或2項之半導體裝置之製造方法， 其中 上述之第1矽膜是摻雜矽膜；和 上述之第2矽膜以高於70 0 °C之溫度形成。 4. 如申請專利範圍第1或2項之半導體裝置之製造方法， 其中 上述之第2矽膜是摻雜矽膜。 5. —種半導體裝置之製造方法，其特徵是所包含之工程 有：C:\2D-CODE\91-03\90131048.ptd 第36頁包含第1矽膜和絕緣膜之閘 在基板上形成閘極氧化膜； 在上述之閘極氧化膜上形成 極配線； 遮罩’將雜質植入到上述之基板 之後’以覆蓋上述第1矽膜之側 以上述之閘極配線作為 内，用來形成第1擴散層； 在形成上述之第1擴散層 面之方式，形成第2矽獏； 對上述之弟2發膜進；f干勒# 1 、 丁…、虱化，用來形成熱氧化膜；和 .,# FA l”、 聪之後，以覆蓋在上述閘極電極之β ίΐΐ基板之全面形成層間絕緣膜。 中6.如申“利範圍第5項之半導體裝置之製造方法，其 述之第1石夕膜和上述之絕緣膜之間 上述之閘極g己線在上 包含有；5夕化物膜；和 上述之第2矽膜覆蓋在上 化物之側面。 述之第1矽膜之側面和 上述之石夕 7 ·如申請專利範圍篦R + 中 耗图弟5或6項之半導體裝置之製造方法 上述之第1矽膜是摻雜二ί2;夕膜以高於mV二 8 ·如申睛專利範圍第s今 靶国弟5或6項之半導體裝置之製造方法 矽膜。 或6項之半導體裝置之製造 上述之苐2石夕膜是摻雜 9·如申請專利範圍第5 方法M1138 -.— 六、申請專利範圍 其中 :::乂形成上述之熱乳化膜之工程，使上述第 ^面進行熱氧化用來形成熱氧化膜之層， 二 馭之層和上述之閘極配線之間殘留第2曰石夕膜曰之屏以…、氧化 w如申請專利範圍第1、2、5或6項之半J二二 化方法，其中以7〇〇〜1 200 t之溫度對上 =衣置之衣 熱氧化。 ^"對上4之第2矽膜進行 11.—種半導體裝置，其特徵是包 基板； ^ 3 間極氧化膜，形成在上述之基板上· 雜質擴散層，形成在上述閘極配線 熱氧化膜，覆蓋上述之閉極電極乂:之上迷基板内； 層間絕緣膜，形成在上述之熱氧化膜上； 上述之絕緣膜之側面，和上述之第1 物膜之侧面形成在同一面。 夕膜和上述之矽化 1 2如申請專利範圍第i i項之半導體裝置， 上述之閘極配線在上述之第丨矽膜和上二中 包含有石夕化物膜。 L之絕緣膜之間 13.如申請專利範圍第12項之半導體袭 上述之熱氧化犋只覆蓋在用以構 /、中 第1珍膜和上述石夕化物膜之侧面。成达閘極電極之上述 η.如申請專利範圍第12或13項之半導體裝置，其中 I ___ C:\2D-C0DE\91-03\90131048.otri 第38頁 511138 六、申請專利範圍 覆蓋在上述第1矽膜之側面之上述熱氧化膜之膜厚，大 於覆蓋在上述矽化物膜之側面之上述熱氧化膜之膜厚。 1 5.如申請專利範圍第11至1 3項中任一項之半導體裝-置，其中包含有第2矽膜位於上述之閘極電極之側面和上 述之熱氧化膜之間。C:\2D-C0DE\91-03\90131048.ptd 第39頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001116398A JP2002314068A (ja) | 2001-04-16 | 2001-04-16 | 半導体装置の製造方法、および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW511138B true TW511138B (en) | 2002-11-21 |
Family
ID=18967139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090131048A TW511138B (en) | 2001-04-16 | 2001-12-14 | Method of manufacturing semiconductor device and semiconductor device |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6753233B2 (zh) |
| JP (1) | JP2002314068A (zh) |
| KR (1) | KR100447365B1 (zh) |
| TW (1) | TW511138B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100557531B1 (ko) * | 2004-03-11 | 2006-03-03 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654212A (en) * | 1995-06-30 | 1997-08-05 | Winbond Electronics Corp. | Method for making a variable length LDD spacer structure |
| US6121087A (en) * | 1996-06-18 | 2000-09-19 | Conexant Systems, Inc. | Integrated circuit device with embedded flash memory and method for manufacturing same |
| KR100219054B1 (ko) * | 1996-11-13 | 1999-09-01 | 김영환 | 반도체 소자의 게이트 전극 형성방법 |
| JPH10173179A (ja) * | 1996-12-11 | 1998-06-26 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| US6208004B1 (en) * | 1998-08-19 | 2001-03-27 | Philips Semiconductor, Inc. | Semiconductor device with high-temperature-stable gate electrode for sub-micron applications and fabrication thereof |
| KR100318259B1 (ko) | 1998-12-29 | 2002-04-22 | 박종섭 | 반도체소자의게이트전극형성방법 |
| KR20000044924A (ko) | 1998-12-30 | 2000-07-15 | 김영환 | 반도체 소자의 게이트 전극 형성 방법 |
| JP2000243724A (ja) | 1999-02-19 | 2000-09-08 | Nec Yamagata Ltd | 半導体装置の製造方法 |
| KR100353525B1 (ko) * | 1999-04-13 | 2002-09-26 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성방법 |
-
2001
- 2001-04-16 JP JP2001116398A patent/JP2002314068A/ja not_active Withdrawn
- 2001-10-15 US US09/976,341 patent/US6753233B2/en not_active Expired - Fee Related
- 2001-12-14 TW TW090131048A patent/TW511138B/zh not_active IP Right Cessation
- 2001-12-15 KR KR10-2001-0079687A patent/KR100447365B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6753233B2 (en) | 2004-06-22 |
| KR20020081040A (ko) | 2002-10-26 |
| KR100447365B1 (ko) | 2004-09-08 |
| JP2002314068A (ja) | 2002-10-25 |
| US20020149068A1 (en) | 2002-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI301326B (zh) | ||
| TWI235457B (en) | Fin FET devices from bulk semiconductor and method for forming | |
| TWI324386B (en) | Semiconductor device and method for manufacturing the same | |
| TWI302355B (en) | Method of fabricating a recess channel array transistor | |
| TWI267923B (en) | Method for making semiconductor device | |
| TWI302729B (en) | Semionductor device having cell transistor with recess channel structure and method of manufacturing the same | |
| TWI270146B (en) | Semiconductor-on-insulator (SOI) strained active areas | |
| JP5195747B2 (ja) | 半導体装置の製造方法 | |
| TW200849595A (en) | Semiconductor device and semiconductor device manufacturing method | |
| TWI279880B (en) | Manufacture method for semiconductor device having field oxide film | |
| JP2006261703A (ja) | メサ分離ｓｏｉトランジスタおよびそれの製造方法 | |
| TW200908325A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2013042067A (ja) | 半導体装置およびその製造方法 | |
| JP2009043990A (ja) | 縦型ｍｏｓトランジスタの製造方法 | |
| TW200816325A (en) | Method for fabricating a semiconductor device with a FinFET | |
| JP2004327493A (ja) | 半導体装置及びその製造方法 | |
| TWI305054B (en) | Semiconductor device and fabricating method for thereof | |
| TWI261336B (en) | A semiconductor device | |
| JP5060002B2 (ja) | 半導体装置の製造方法 | |
| JP4888385B2 (ja) | 半導体装置及びその製造方法 | |
| TW511138B (en) | Method of manufacturing semiconductor device and semiconductor device | |
| JPH0346275A (ja) | 半導体装置の製造方法 | |
| CN109148581A (zh) | 一种半导体器件的制造方法 | |
| JPH1041476A (ja) | 半導体装置の製造方法 | |
| CN105529372B (zh) | Tmbs器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |