511137 A7 _ B7 __ 五、發明説明（1) 【發明所屬之技術領域】 (請先閱讀背面之注意事項再填寫本頁) 本發明係關於半導體裝置，尤其係適合用在一種具備 複數個功能塊以作爲內部邏輯電路之半導體晶片所構成的 半導體裝置，或是在近距離間配置有複數個半導體晶片或 半導體晶片及其他電子電路的半導體裝置等者。 【背景技術】 近年來，系統L S I當中具代表性的半導體積體電路 大多係將複數個功能塊安裝在1個晶片上而構成。在此所 謂的功能塊係將例如欲以一個半導體晶片達成的整個處理 ，以具有系統的小功能單位加以分割者。 另外，將這種半導體晶片安裝在基板上的形態可大致 分成兩種形態。第1形態係將半導體晶片裝配在半導體封 裝，並且透過該半導體封裝之引導框架，利用銲料等搭載 於電子機器或模組之基板的形態。第2形態係不將半導體 晶片收容在半導體封裝，而利用銲料等直接搭載於電子機 器之整個母板或模組基板等的形態。 經濟部智慧財產局員工消費合作社印製 上述第2形態係所謂C 0 B ( chip on board)的安裝 形態。此C ◦ B安裝形態係採用引線搭接連接技術、 T A B ( tape automated bonding )連接技術、或是倒裝 片連接技術，使半導體晶片與基板上的電路圖案電性連接 。無論是哪一種連接技術，皆可使半導體晶片表面的電極 襯墊、與形成在基板上的電路圖案之電極襯墊或是形成在 輸送用膠帶上的複數條引線之一端電性連接。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 應 一 -4 - 511137 A7 B7 五、發明説明（2) (請先閲讀背面之注意事項再填寫本頁) 具有複數個功能塊的習知半導體晶片爲了在各功能塊 間快速地處理數位資料，乃係利用複數條配線以平行方式 傳輸數位資料而構成。所以，在半導體晶片內的複數個功 能塊之間設有許多配線。 因此，本身並非邏輯電路的配線會在半導體晶片內占 去非常多的面積，於是產生了半導體晶片之尺寸變大的問 題。最近，爲了縮小半導體晶片的尺寸，雖然進行了將各 個配線之線寬及配線間間距縮小的試驗，但想要利用此方 法達成微細化還是有其限度。 而且，習知利用C Ο B的半導體晶片爲了經由基板上 的電路圖案，快速地處理外部電子電路或其他半導體晶片 以及數位資料，乃係透過複數個電極襯墊以平行方式傳送 數位資料而構成。因此，在半導體晶片上設有許多電極襯 塾 ° 經濟部智慧財產局員工消費合作社印製 然而，電極襯墊雖然僅具有半導體晶片之輸出入端子 的功能，但一個個卻需要較大的面積。因此，由於設有許 多與半導體晶片之本來功能無關的電極襯墊，而有半導體 晶片之尺寸變大的問題存在。 另外，在半導體晶片設置電極襯墊時，大多會對於各 個電極襯墊設置保護電路，以免半導體晶片內的積體電路 因爲外部傳來的靜電或雜訊受到破壞。但是在這種情況下 ，相對於半導體晶片內達成所需功能之積體電路部分的面 積，包含電極襯墊及保護電路的晶片周邊之緩衝領域面積 的比例會變得非常大，因此並未有效活用晶片全體的面積 本紙浪尺度適用中國國家標準（CNS ) A4規格（2!0X297公釐） 511137 A7 ________B7_ 五、發明説明（3) 〇 (請先閲讀背面之注意事項再填寫本頁) 而且，爲了以平行方式傳送數位資料，半導體晶片與 外部電子電路或其他半導體晶片間的配線也必須要有複數 條，因而會變得非常複雜，在謀求縮小C 〇 B之基板面積 等方面成爲一大瓶頸。 再者’由於習知的半導體晶片上設有許多電極襯墊， 所以在對於所製造的半導體晶片進行測試時，必須使探針 接觸在晶圓晶片之所有銲墊電極上來進行測試。因此測試 作業會變得繁雜，而且測試時間也會變得非常地長。 本發明係爲了解決這種問題而硏創者，其目的係爲了 減少半導體晶片內外的配線以及半導體晶片上所需的電極 襯墊數目，並且縮小晶片尺寸或C Ο B之基板尺寸，或是 增加晶片之有效面積的比例，同時簡化測試作業。 【發明之揭示】 經濟部智慧財產局員工消費合作社印製 本發明之半導體裝置係在半導體晶片內具有複數個功 能塊者，其特徵在於：上述半導體晶片在上述各複數個功 能塊具備用來使串列資料及平行資料相互變換的串列/平 行變換電路，並且以上述串列資料進行上述複數個功能塊 間的資料輸出入。 本發明之其他樣態當中，上述串列/平行變換電路係 根據比上述功能塊之動作頻率還高的動作頻率進行串列/ 平行變換。 本發明其他樣態的半導體裝置係在同一基板上配置有 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -6 - 511137 A7 ____ B7 五、發明説明（4) (請先閱讀背面之注意事項再填寫本頁) 複數個半導體晶片、或是半導體晶片及其他電子電路者， 其特徵在於：上述半導體晶片具備用來使串列資料及平行 資料相互變換的串列/平行變換電路，並且對於上述半導 體晶片之外部輸出入上述串列資料。 本發明之其他樣態當中，上述串列/平行變換電路係 根據比具備上述半導體晶片之電子機器之動作頻率還高的 動作頻率進行串列/平行變換。 本發明其他樣態之半導體裝置的特徵爲具有：於內部 具備用來使串列資料及平行資料相互變換的串列/平行變 換電路，並且對於外部輸出入上述串列資料的半導體晶片 〇 經濟部智慧財產局員工消費合作社印製 本發明其他樣ftg之半導體裝置係在同一'基板上配置有 複數個半導體晶片、或是半導體晶片及其他電子電路者， 其特徵在於：上述半導體晶片具備··用來使串列資料及平 行資料相互變換的串列/平行變換電路；對於經由上述串 列/平行變換電路變換後的串列資料進行調變而加以傳送 的傳訊電路；接收上述串列資料之調變訊號而進行解調， 並且將解調後的串列資料輸出至可變換成上述平行資料之 上述串列/平行變換電路的收訊電路；以及用來傳送接收 上述串列資料之調變訊號的天線電路，並且對於上述半導 體晶片之外部.輸出入上述串列資料的調變訊號。 本發明其他樣態之半導體裝置的特徵爲具有在內部具 備以下構件的半導體晶片：用來使串列資料及平行資料相 互變換的串列/平行變換電路；對於經由上述串列/平行 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ' ^ -7- 511137 Μ Β7 五、發明説明（5) (請先閱讀背面之注意事項再填寫本頁) 變換電路變換後的串列資料進行調變而加以傳送的傳訊電 路；接收上述串列資料之調變訊號而進行解調，並且將解 調後的串列資料輸出至可變換成上述平行資料之上述串列 /平行變換電路的收訊電路；以及用來傳送接收上述串列 資料之調變訊號的天線電路。 根據如上述所構成的本發明，由半導體晶片內某功能 塊處理過的平行資料會變換成串列資料而輸出至其他功能 塊。因此，半導體晶片內各功能塊間的資料輸出入用配線 只需設置用來傳送串列資料的數目，比起過去直接以平行 資料傳送的方式，可更爲減少功能塊間的配線數目。因此 ，可降低半導體晶片內的配線面積，縮小晶片尺寸，亦可 維持原來的晶片尺寸來提升集積度。 經濟部智慧財產局員工消費合作社印製 根據本發明之其他特徵，在半導體晶片內部經過處理 的平行資料會變換成串列資料而輸出至半導體晶片的外部 。而且，由半導體晶片外部所輸入的串列資料會變換成平 行資料而在半導體晶片內部進行處理。因此，半導體晶片 的電極襯墊只需設置用來傳送串列資料的數目’比起過去 直接以平行資料傳送的方式，可更爲減少電極襯墊的使用 數目。 因此，可縮小半導體晶片的尺寸，亦可維持原來的晶 片尺寸來提升集積度。而且’半導體晶片間或是外部電子 電路間用來傳送資料的配線只需用來傳送串列資料的少數 配線，因而可簡化配線。此外，由於電極襯墊少’因而可 提供一種對於靜電及雜訊之耐性良好的半導體晶片。再者 本紙張又度適用中.國國家標準（CNS ) Α4規格（210Χ297公釐） - 8- 511137 A7 B7 五、發明説明（6) ，還可簡化對於所製造之半導體晶片進行的測試作業，並 且大幅縮短測試時間。 根據本發明之其他特徵’在半導體晶片內部，由平行 資料變換後的串列資料會再經過調變，然後以無線方式傳 送至半導體晶片的外部。而且’以無線方式從半導體晶片 外部接收的串列資料之調變訊號會經過解調，再變換成平 行資料而在半導體晶片內部進行處理。因此，不需要用來 對於半導體晶片外部傳送資料的電極襯墊，而可更爲減少 電極襯墊的使用數目。 ‘因此，可更爲縮小半導體晶片的尺寸，亦可維持原來 的晶片尺寸來更爲提高集積度。而且，不需要半導體晶片 間或是外部電子電路間用來傳送資料的配線，而可更爲簡 化配線。並且可提供一種對於靜電及雜訊之耐性更爲良好 的半導體晶片。再者，還能以非接觸方式進行所製造之半 導體晶片的測試，使測試作業更爲簡化而大幅縮短測試時 間。 【圖面之簡單說明】 第1圖係本發明半導體裝置之第1實施形態的半導體 晶片之要部構成例示圖。 第2圖係本發明半導體裝置之第2實施形態的半導體 晶片之要部構成例示圖。 第3圖係將第2圖所示之半導體晶片安裝在基板上而 構成的半導體裝置之構成例示圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -警衣· 經濟部智慧財產局員工消費合作社印製 -9 - 511137 A7 B7 _______ 五、發明説明（7) 第4圖係本發明半導體裝置之第3實施形態的半導體 晶片之要部構成例示圖。 主要元件對照表 1 :半導體晶片 2 - 1、2 - 2 :功能塊 3-i、3-2:積體電路部 4 - i、4 - 2 :串列/平行變換部 1 1、1 1 - i、1 1 - 2 :半導體晶片 12:積體電路部 1 3、1 3 - !、1 3 - 2 :串列/平行變換部 1 4 :電極襯墊 1 5 :電極襯墊 1 6、1 6 - !、1 6 - 2 :資料輸出入用電極襯墊 2 1、模組基板 31:半導體晶片 3 2 :傳訊電路 3 3 :收訊電路 3 4 :天線電路 【發明之最佳.實施形態】 以下，根據圖面說明本發明之一實施形態。 第1圖係本發明半導體裝置之第1實施形態的半導體 晶片之要部構成例示圖。另外，此第1圖係將存在於半導 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -10- 511137 A7 B7 五、發明説明（8) 體晶片內的構成要素以方塊顯示，並非忠實表現電路之配 置及大小。 在第1圖當中，本實施形態之半導體晶片1具備複數 個功能塊2 - 1、2 - 2，以作爲整體執行所希望之處理的電 路。這些功能塊2-1、2_2分別具有用來達成固有功能的 積體電路部3 - !、3 - 2。此積體電路部3 _ !、3 - 2與習 知半導體晶片所具備者相同，其與外部間之數位資料的處 理係以平行形式進行。 本實施形態之半導體晶片1在各個功能塊2 - i、 2—2內又具有串列/平行變換部4-!、4-2。這些串列 /平行變換部4-1、4 - 2與上述積體電路部3-1、3-2 之間，設有能以平行形式進行數位資料之授受的配線。 而且，串列/平行變換部4 - 1、4 - 2之間設有能以串 列形式進行數位資料之授受的配線。另外，第1圖雖然僅 顯示串列/平行變換部4 - 1、4 - 2間的一條配線，但是數 位資料輸出入用的串列配線，實際上係各具有一條資料輸 出用以及資料輸出用配線。 串列/平行變換部4 - i、4 - 2係進行將積體電路部 3 - i、3 - 2所輸入的平行資料變換成串列資料而輸出至功 能塊2 - i、2 - 2外部的處理。而且，串列/平行變換部 4 - 1、4 - 2也進行將功能塊2 - ^、2 - 2外部所輸入的串 列資料變換成平行資料而輸出至積體電路部3 - i、3 - 2的 處理。 在串列/平行變換部4 - ^、4 - 2所進行的串列/平行 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---— (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -11 - 511137 A7 B7 五、發明説明（9) {請先閲讀背面之注意事項再填寫本頁) 變換之動作頻率係採用比積體電路部3-i、3- 2、包含半 導體晶片1之電子機器或是整個模組之動作頻率還高的頻 率。例如，在積體電路部3 - i、3 - 2以5 Ο Ο Μ Η z的動 作頻率動作，且積體電路部3 -、、3 - 2與串列/平行變換 部4 - i、4 - 2之間的平行配線爲1 6條的情況下係以8 GHz (=16x500MHz)以上的動作頻率進行串 列/平行變換。 因此，將串列資料的傳送速度設定在平行資料之傳送 速度的預定倍數以上。藉由如此行，即使以串列形式傳送 數位資料時，也能以與利用平行形式傳送時相同程度或較 短之時間進行資料傳送，而不會影響整體的動作速度。 如以上所說明，根據第1實施形態，由於係在半導體 晶片1之各功能塊2 - i、2 _ 2內設置串列/平行變換部 4 - i、4 - 2，而且半導體晶片1內各功能塊2 - i、2 - 2 間的處理係以串列資料進行，因此可更爲減少各功能塊 2 - i、2 - 2間數位資料輸出入用的配線，並且縮小半導體 晶片1內的配線面積。 - 經濟部智慧財產局員工消費合作社印製 另外，第1圖係顯示兩個功能塊2 - i、2 - 2間之配線 ，但是在將三個以上之功能塊安裝於同一半導體晶片1的 情況下，也是將串列/平行變換部內藏在各個功能塊，而 且各功能塊間之資料的處理也是以串列資料進行。 接下來，說明本發明之第2實施形態。 第2圖係本發明半導體裝置之第2實施形態的半導體 晶片之要部構成例示圖。另外，此第2圖係將存在於半導 本紙張尺度適用中國國家標準（CNsVa4規格（210X297公釐） 一 一 -12- 經濟部智慧財產局員工消費合作社印製 511137 A7 _ B7_ 五、發明説明（1() 體晶片內的構成要素以方塊顯示，並非忠實表現電路之配 置及大小。 在第2圖當中，本實施形態之半導體晶片1 1具備用 來進行爲了達成所希望功能之處理的積體電路部1 2。此 積體電路部1 2與習知半導體晶片所具備者相同，其與電 路外部間之數位資料的處理係以平行形式進行。 本實施形態之半導體晶片1 1又具有串列/平行變換 部1 3。此串列/平行變換部1 3與上述積體電路部1 2 之間設有能以平行形式進行數位資料之授受的配線。 上述積體電路部1 2以及串列/平行變換部1 3係從 作爲電源V c c用的電極襯墊1 4、以及作爲接地用的電 極襯墊1 5接受電源的供應而動作。 串列/平行變換部1 3係進行將積體電路部1 2所輸 入的平行資料變換成串列資料而輸出至資料輸出入用電極 襯墊1 6的處理。而且，串列/平行變換部1 3也進行將 資料輸出入用電極襯墊16所輸入的串列資料變換成平行 資料而輸出至積體電路部1 2的處理。 資料輸出入用電極襯塾1 6配置在串列/平行變換部 1 3附近。另外，第2圖雖然僅顯示串列/平行變換部 1 3與電極襯墊1 6之間的一條配線，但實際上係具有各 一條的資料輸入用以及資料輸出用配線，而且電極襯墊也 有兩個。 在串列/平行變換部1 3所進行的串列/平行變換之 動作頻率係採用比積體電路部1 2、包含半導體晶片1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) '~~ -13- (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 511137 A7 B7 五、發明説明（11) 之電子機器或是整個模組之動作頻率還高的頻率。例如， 在積體電路部1 2以5 Ο ΟΜΗζ的動作頻率動作，且積 體電路部1 2與串列/平行變換部1 3之間的平行配線爲 1 6條的情況下係以8 G H z (= 1 6 X 5 0 0 Μ Η ζ ) 以上的動作頻率進行串列/平行變換。 因此，將串列資料的傳送速度設定在平行資料之傳送 速度的預定倍數以上。藉由如此行，即使以串列形式傳送 數位資料時，也能以與利用平行形式傳送時相同程度或較 短之時間進行資料傳送，而不會影響整體的動作速度。 第3圖係將上述第2圖所示之半導體晶片1 1安裝在 基板上而構成的利用C Ο B之半導體裝置的構成例示圖。 如第3圖所示，在例如將複數個半導體晶片1 1 - ：、 1 1 - 2安裝於同一模組基板2 1上而構成功能模組的情況 下，使各個半導體晶片1 1 一 ：、1 1 - 2如第2圖構成， 並且將串列/平行變換部1 3 — ^、1 3 - 2內藏在各個晶 片內。 藉此，半導體晶片1 1 一 1、1 1 - 2間之資料的處理 即可經由串列資料輸出入用電極襯墊1 6 - i、1 6 - 2， 以串列資料進行。另外，在此係顯示兩個半導體晶片 1 1 - i、1 1 - 2間之配線，但是在將三個以上的半導體晶 片1 1安裝在同一基板2 1上的情況下，也是將串列/平 行變換部1 3內藏在各個半導體晶片1 1 ，而且各半導體 晶片1 1間之資料的處理也是以串列資料進行。 另外，在將半導體晶片以外之電子電路安裝於與半導 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ297公釐） (請先閲讀背面之注意事項再填寫本頁)
-14- 511137 A7 B7 五、發明説明（1$ (請先閲讀背面之注意事項再填寫本頁) 體晶片1 1 一 i、1 1 - 2相同之模組基板2 1上的情況下 ，也是將相當於串列/平行變換部1 3的構造內藏在該電 子電路。而且，半導體晶片1 1— i、1 1-2與電子電路 間之資料的處理也是以串列資料進行。 如以上所說明，根據第2實施形態，由於係在半導體 晶片1 1內設置串列/平行變換部1 3 ，而且半導體晶片 1 1與其外部電路之處理係以串列資料進行，因此數位資 料輸出入用電極襯墊除了電源供應用電極襯墊1 4、1 5 之外，只要再設置串列資料輸出入用電極襯墊1 6即可， 因而可更爲減少電極襯墊之使用數目。 藉此即可縮小半導體晶片1 1之尺寸。亦可將過去用 來作爲電極襯墊的晶片周邊之緩衝領域有效活用爲可供積 體電路使用之領域，也可維持原來的晶片尺寸來提高集積 度。尤其，半導體晶片通常會對於各個電極襯墊設置保護 電路，因此可同時減少電極襯墊以及保護電路的數目，而 可增加晶片內可供積體電路使用的有效面積。 經濟部智慧財產局員工消費合作社印製 另外，本實施形態之半導體晶片1 1與外部電子電路一 或他半導體晶片之間的配線只需設置用來傳送串列資料的 少數配線。因此，可簡化例如同一基板上所配置之複數個 半導體晶片間的配線、或是半導體晶片1 1與其他電子電 路之間的配線.，並且大幅縮小配線面積。 而且，會從外部傳來靜電及雜訊之電極襯墊的數目會 減少，因此可提供一種對於靜電及雜訊之耐性良好的半導 體晶片，而可提高可靠性。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -15- 511137 A7 B7 五、發明説明（β 再者，即使在對於所製造的半導體晶片進行探針測試 時，由於必須與探針接觸的電極襯墊之數目非常地少’因 而具有可簡化測試作業，且可大幅縮短測試時間的優點。 接下來，說明本發明之第3實施形態。 第4圖係第3實施形態的半導體晶片之要部構成例示 圖。另外，在此第4圖當中，與第2圖中所示之構成要素 相同者附有相同的符號。而且，此第4圖與第2圖同樣地 ，也是將存在於半導體晶片內的構成要素以方塊顯示’並 非忠實表現電路之配置及大小。 如第4圖所示，第3實施形態之半導體晶片3 1與第 2圖所示者同樣具有積體電路部1 2、串列/平行變換部 1 3以及電源供應用電極襯墊1 4、1 5。此外’半導體 晶片3 1還具有傳訊電路3 2、收訊電路3 3以及天線電 路3 4。 傳訊電路3 2具有振盪電路及調變電路等，會進行對 於串列/平行變換部1 3所供應的串列資料進行調變，並 且透過天線電路3 4以無線方式將資料傳送至晶片外部的 處理。本實施形態之傳訊電路3 2僅具有對於在串列/平 行變換部1 3中以高頻率變換後的快速串列資料直接進行 調變的能力。 收訊電路3 3具有R F ( radio frequency )濾波器、 I F ( intermediate frequency )濾波器、解調電路等，其 係對於從晶片外部經由天線電路3 4所接收的資料進行解 調，並且將由此獲得的串列資料輸出至串列/平行變換部 本紙張尺度適用中國國家標準《規格（2獻歸着） {請先閲讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 1 -言
511137 A7 _ B7_______ 五、發明説明（Μ 13° 天線電路3 4係利用電波、光、磁場等裝置，以無線 方式傳送接收資料的電路。在本實施形態當中，爲了在例 如安裝於同一基板上的複數個半導體晶片3 1間以無線方 式進行資料的授受，採用一種利用以無線結合近距離之晶 片間所需的充分電力進行資料之傳送接收的小型天線電路 。由於是以高頻進行近距離之無線通訊的天線電路3 4， 因此可由以例如鋁爲材質的電路圖案形成該天線電路3 4 〇 在本實施形態當中，將複數個半導體晶片安裝於同一 基板上而構成功能模組的情況下，也是使各個半導體晶片 如第4圖構成，並且將串列/平行變換部1 3、傳訊電路 3 2、收訊電路3 3以及天線電路3 4內藏在各個晶片內 。藉此，半導體晶片間之處理即可透過天線電路3 4，以 無線方式傳送串列資料。 如以上所說明，根據第3實施形態，由於是在半導體 晶片3 1內設置串列/平行變換部1 3 ，然後以串列資料 進行與外部電路之間的處理，同時設置利用無線之傳收訊 電路，然後以無線方式傳送上述串列資料，因此在半導體 晶片3 1只要設置電源供應用電極襯墊1 4、1 5即可（ 也不需要第2.實施形態所說明的串列資料輸出入用電極襯 墊1 6 )，而可更爲減少電極襯墊的使用數目。 藉此即可縮小半導體晶片3 1之尺寸，或是增加晶片 內可供積體電路使用的有效面積。而且，半導體晶片通常 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 衣. 、1Τ 經濟部智慧財產局員工消費合作社印製 511137 A7 ___B7_ 五、發明説明（1今 會對於各個電極襯墊設置保護電路，因此可同時減少電極 襯墊以及保護電路的數量，且可維持原來的晶片尺寸來更 爲提高集積度。 另外’由於係以無線方式進行資料傳送，於是不再需 要半導體晶片間的配線，而可簡化半導體晶片間之配線。 而且，由於幾乎沒有電極襯墊，因此在半導體晶片 3 1之製程當中，幾乎不再需要銲接作業，而可謀求製程 之簡化以及製造成本之削減。 另外，由於會從外部傳來靜電及雜訊的電極襯墊之數 目減少，因此可提供一種對於靜電及雜訊之耐性良好的半 導體晶片，而可提高可靠性。 再者’對於所製造的半導體晶片進行測試時能以無線 方式傳送測試資料來進行測試，且不需要與探針接觸等的 接觸測試，而可達成非接觸測試。藉此即可大幅簡化測試 作業，而更爲縮短測試時間。 另外’在此是針對將複數個半導體晶片3 1搭載於同 一基板上的情況加以說明，但只要是進行進距離間的通訊 ，則與第2實施形態同樣地，亦可適用在同一基板上所搭 載之半導體晶片以及其他電子電路。再者，亦可適用於不 同基板上所搭載之複數個半導體晶片或是半導體晶片及其 他電子電路。. 除此之外，以上說明的各實施形態都只是實施本發明 之具體例子，本發明之技術性範圍並不因此受到狹義的解 釋。亦即，本發明只要不脫離其精神、或其主要特徵，即 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ~ 一 -18- — (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局W工消費合作社印製 511137 A7 B7 五、發明説明（1今 可以各種形式來實施。 【產業上的利用可能性】 本發明可有效減少半導體晶片內外的配線以及半導體 晶片所需的電極襯墊數目，且可縮小晶片尺寸或C〇B之 基板尺寸，或是增加晶片之有效面積的比例’同時簡化測 試作業。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -19-