CN113538878B - 电源传输装置与方法 - Google Patents
电源传输装置与方法 Download PDFInfo
- Publication number
- CN113538878B CN113538878B CN202010284258.4A CN202010284258A CN113538878B CN 113538878 B CN113538878 B CN 113538878B CN 202010284258 A CN202010284258 A CN 202010284258A CN 113538878 B CN113538878 B CN 113538878B
- Authority
- CN
- China
- Prior art keywords
- conductive plate
- reference voltage
- circuit board
- printed circuit
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C19/00—Electric signal transmission systems
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K10/00—Arrangements for improving the operating reliability of electronic equipment, e.g. by providing a similar standby unit
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Structure Of Printed Boards (AREA)
Abstract
一种电源传输装置与方法,电源传输装置包含印刷电路板、封装装置以及晶片连接装置。印刷电路板用以接收第一参考电压与第二参考电压。封装装置耦接印刷电路板,以及封装装置包含凸块阵列。晶片连接装置耦接封装装置的凸块阵列,用以输出第一供应电压与第二供应电压。凸块阵列包含多个第一凸块与多个第二凸块。第一凸块用以传输第一参考电压。第二凸块用以传输第二参考电压。第一凸块与第二凸块平行设置。如此一来,可透过上述电源传输装置提供更稳定的供应电压予电路装置使用,以降低高频信号对电路装置的影响。
Description
技术领域
本揭示内容是关于一种传输装置与方法,特别是关于一种电源传输装置与方法。
背景技术
随着电路装置操作愈趋快速,高频信号对于电路装置的影响也益趋明显,因此电路装置的供应电源上的高频信号也亦趋关键。
发明内容
本揭示内容的一实施方式是关于一种电源传输装置,其包含印刷电路板、封装装置以及晶片连接装置。印刷电路板用以接收第一参考电压与第二参考电压。封装装置耦接印刷电路板,以及封装装置包含凸块阵列。晶片连接装置耦接封装装置的凸块阵列,用以输出第一供应电压与第二供应电压。凸块阵列包含多个第一凸块与多个第二凸块。第一凸块用以传输第一参考电压。第二凸块用以传输第二参考电压。第一凸块与第二凸块平行设置。
在一些实施例中,电源传输装置还包含多个传导球,所述多个传导球耦接于印刷电路板与封装装置之间。印刷电路板包含第一导通孔、第二导通孔以及电容装置。第一导通孔耦接所述多个传导球中的第一传导球,用以传输第一参考电压至第一传导球。第二导通孔耦接所述多个传导球中的第二传导球,用以传输第二参考电压至第二传导球。电容装置耦接于第一导通孔与第二导通孔之间。
在一些实施例中,该电容装置包含多个电容并联设置。
在一些实施例中,印刷电路板包含第一导电板以及第二导电板。第一导电板用以接收第一参考电压。第二导电板用以接收第二参考电压。第一导电板设置于印刷电路板的底表面。第二导电板设置于印刷电路板的底表面与顶表面之间,并与第一导电板大致上重叠。第一导电板与第二导电板形成第一平板电容。
在一些实施例中,印刷电路板还包含第一磁珠以及第二磁珠。第一磁珠耦接于第一导电板,第一导电板透过第一磁珠接收第一参考电压。第二磁珠耦接于第二导电板,第二导电板透过第二磁珠接收第二参考电压。
在一些实施例中,印刷电路板还包含第三导电板、第四导电板、第三磁珠、第四磁珠、第一参考导电板以及第二参考导电板。第三导电板用以接收第一参考电压。第四导电板用以接收第二参考电压。第三磁珠耦接于第三导电板,第三导电板透过第三磁珠接收第一参考电压。第四磁珠耦接于第四导电板,第四导电板透过第四磁珠接收第二参考电压。第一参考导电板分别透过第一磁珠与第三磁珠耦接第一导电板与第三导电板。第二参考导电板分别透过第二磁珠与第四磁珠耦接第二导电板与第四导电板。第三导电板设置于印刷电路板的底表面。第四导电板设置该印刷电路板的底表面与顶表面之间,并与第三导电板大致上重叠。第三导电板与第四导电板形成第二平板电容。第一参考导电板设置于印刷电路板的底表面。第二参考导电板设置于印刷电路板的底表面与顶表面之间,并与第一参考导电板大致上重叠。第一参考导电板与该第二参考导电形成第三平板电容。
本揭示内容的一实施方式是关于一种电源传输方法,其包含下列步骤:透过一电源供应装置传输至少一参考电压至一电源传输装置;通过电源传输装置中的一印刷电路板接收该至少一参考电压;印刷电路板将该至少一参考电压传输至至少一传导球;一封装装置透过该至少一传导球接收该至少一参考电压,并将该至少一参考电压传输至一晶片连接装置;以及通过晶片连接装置依据所接收的该至少一参考电压输出至少一供应电压予一电路装置。
在一些实施例中,其中印刷电路板将至少一参考电压传输至至少一传导球的步骤包含:印刷电路板透过该印刷电路板中的至少一导通孔将该至少一参考电压传输至该至少一传导球。
在一些实施例中,其中封装装置将至少一参考电压传输至晶片连接装置的步骤包含:封装装置是透过一凸块阵列将该至少一参考电压传输至晶片连接装置。
在一些实施例中,电源传输方法还包含:通过印刷电路板中的至少一电容装置对该至少一参考电压进行去耦操作。
综上所述,本案一些实施例提供的电源传输装置与电源传输方法可提供更稳定的供应电压予电路装置使用,使供应电压中的高频信号减少,以降低高频信号对电路装置的影响。
附图说明
通过阅读以下对实施例的详细描述可以更全面地理解本揭示案,参考附图如下:
图1为根据本揭示文件的一些实施例所绘示的一种电路系统的示意图;
图2为根据本揭示文件的一些实施例所绘示的电路系统的示意图;
图3为根据本揭示文件的一些实施例所绘示于图2中的凸块阵列的俯视示意图;
图4为根据本揭示文件的一些实施例所绘示于图2中的印刷电路板的示意图;
图5为根据本揭示文件的其他些实施例所绘示于图2中的印刷电路板的示意图;
图6为根据本揭示文件的其他些实施例所绘示的电路系统的示意图;
图7为根据本揭示文件的其他些实施例所绘示的印刷电路板的示意图;以及
图8为根据本揭示文件的一些实施例所绘示的电源传输方法的流程图。
【符号说明】
100:电路系统
120:电源供应装置
140:电源传输装置
141:凸点阵列
145:晶片连接装置
150:封装装置
151、152:传导球
155:印刷电路板
160、170:电路装置
VREFP、VREFN参考电压
VP1、VN1、VP2、VN2:供应电压
141P、141N:凸块区
141a、141b、141c、141d、141e、141f、141g、141h:凸块
156、157:导通孔
158:基板
C:电容装置
C1、C2、C3:电容
PAD1、PAD2、PAD3、PAD4:垫片
P1、P2、P3、P4、PREFP、PREFN:导电板
600:电路系统
B1、B2、B3、B4:磁珠
800:方法
S801、S803、S805、S807、S809:操作
具体实施方式
下文是举实施例配合所附附图作详细说明,但所提供的实施例并非用以限制本案所涵盖的范围,而结构操作的描述非用以限制其执行的顺序,任何由元件重新组合的结构,所产生具有均等功效的装置,皆为本案所涵盖的范围。
另外,关于本文中所使用的“耦接”或“连接”,均可指二或多个元件相互直接作实体或电性接触,或是相互间接作实体或电性接触,亦可指二或多个元件相互操作或动作。
在本文中,使用第一、第二与第三等等的词汇,是用于描述各种元件是可以被理解的。但是这些元件不应该被这些术语所限制。这些词汇只限于用来辨别单一元件。因此,在下文中的一第一元件也可被称为第二元件,而不脱离本案的本意。
于本文中,用语“电路系统(circuitry)”可泛指包含一或多个电路(circuit)所形成的单一系统。用语“电路”可泛指由一或多个晶体管与/或一或多个主被动元件按一定方式连接以处理信号的物件。
关于本文中所使用的“约”、“大约”或“大致约”一般通常是指数值的误差或范围约百分之二十以内,较好地是约百分之十以内,而更佳地则是约百分之五以内。文中若无明确说明,其所提及的数值皆视作为近似值,即如“约”、“大约”或“大致约”所表示的误差或范围。
为易于理解,以下各附图中的类似元件将被指定为相同符号。
参考图1。图1为根据本揭示文件的一些实施例所绘示的一种电路系统100的示意图。如图1所示,电路系统100包含电源供应装置120、电源传输装置140以及电路装置160。电源供应装置120耦接电源传输装置140,电源传输装置140耦接电路装置160。
在一些实施例中,电源供应装置120用以提供电力供电路装置160操作使用。电源供应装置120用以输出参考电压VREFP与参考电压VREFN至电源传输装置140。在一些实施例中,电源传输装置140用以接收参考电压VREFP与参考电压VREFN,并输出供应电压VP1与供应电压VN1至电路装置160。换言之,电源传输装置140用以将电源供应装置120提供的电力传输至电路装置160予的操作使用。
在一些实施例中,参考电压VREFP与供应电压VP1大致上相同,以及参考电压VREFN与供应电压VN1大致上相同。在一些实施例中,参考电压VREFP具有系统高电位。在一些实施例中,参考电压VREFN具有系统接地电位。在一些实施例中,供应电压VP1中的高频信号大体上比参考电压VREFP中的高频信号少,以及供应电压VN1中的高频信号大体上比参考电压VREFN中的高频信号少。换言之,电源传输装置140用以减少参考电压VREFP与参考电压VREFN中的高频信号。
在一些实施例中,电路装置160为模拟数字转换器(analog-to-digitalconverter:ADC)电路。在一些实施例中,电源传输装置140用以提升电路系统100的信噪比(signal noise ratio:SNR)。
参考图2。图2为根据本揭示文件的一些实施例所绘示的电路系统100的示意图。相较于图1,图2所示的电路系统100还包含电源传输装置140的细部结构。如图2所示,电路系统100包含电源供应装置120、电源传输装置140以及电路装置160,其中电源传输装置140包含晶片连接装置145、封装装置150、传导球151、传导球152以及印刷电路板155。
如图2所示,电源供应装置120耦接电源传输装置140中的印刷电路板155,印刷电路板155透过传导球151与传导球152耦接封装装置150,封装装置150耦接晶片连接装置145,而连接装置145再耦接电路装置160。
在一些实施例中,封装装置150包含凸块(bump)阵列141,凸块阵列141设置于封装装置150的一表面,封装装置150透过凸块阵列141耦接晶片连接装置145。在一些实施例中,凸块阵列141包含多个凸块(例如示于图3中的凸块141a~141h)。在一些实施例中,凸块由导体组成,且前述导体的材料可例如为金、铜或是其他的金属导电材料。
在一些实施例中,印刷电路板155用以接收电源供应装置120提供的参考电压VREFP与参考电压VREFN,并分别将参考电压VREFP与参考电压VREFN传输至传导球151与传导球152。
在一些实施例中,传导球151与传导球152用以分别将参考电压VREFP与参考电压VREFN传输至封装装置150。
在一些实施例中,封装装置150用以接收由传导球151与传导球152传输的参考电压VREFP与参考电压VREFN。封装装置150更用以通过凸块阵列141将参考电压VREFP与参考电压VREFN传输至晶片连接装置145。在一些实施例中,凸块阵列141直接接触晶片连接装置145。
在一些实施例中,晶片连接装置145用以接收由凸块阵列141传输的参考电压VREFP与参考电压VREFN,并分别依据参考电压VREFP与参考电压VREFN输出供应电压VP1与供应电压VN1至电路装置160。
在一些实施例中,电路装置160包含电路晶片。在一些实施例中,晶片连接装置145与电路装置160包含同一电路晶片上的不同部分。换言之,晶片连接装置145为电路晶片上用以接收电源的连接装置。在一些实施例中,凸块阵列141依据电路装置160中的电路晶片的接脚相应地设置,并与晶片连接装置145对应电路晶片的接脚相互耦接。
上述的电源传输装置140的配置仅为示例的用途。各种不同的电源传输装置140的配置均在本揭示文件的考量与范畴之内。
参考图3。图3为根据本揭示文件的一些实施例所绘示于图2中的凸块阵列141的俯视示意图。如图3所示,凸块阵列141包含凸块区141P与凸块区141N。
在一些实施例中,凸块区141P包含凸块141a、凸块141b、凸块141c与凸块141d,凸块区141P用以传输参考电压VREFP。在一些实施例中,凸块区141N包含凸块141e、凸块141f、凸块141g与凸块141h,凸块区141N用以传输参考电压VREFN。
在一些实施例中,凸块区141P与凸块区141N平行设置。如图3所示,凸块区141P中的凸块141a~141d与凸块区141N中的凸块141e~141h大体上平行设置。在一些实施例中,凸块区141P中的凸块141a~141d与凸块区141N中的凸块141e~141h至少部分大体上平行设置。
在一些实施例中,由凸块141a~141d形成的凸块区141P与由凸块141e~141h形成的凸块区141N为封闭区域,如图3中所示的虚线框。凸块区141P与凸块区141N互不交错。
在一些实施例中,凸块阵列141还包含连接导体(未绘示),其中连接导体用以将凸块141a~141d彼此电性耦接,并将凸块141e~141h彼此电性耦接,使凸块141a~141d具有相同电位,且凸块141e~141h具有相同电位。
在一些做法中,传输参考电压VREFP与参考电压VREFN的多个凸块交错排列,使电性耦接传输参考电压VREFP的凸块的连接导体与电性耦接传输参考电压VREFN的凸块的连接导体相互交错或围绕,因此使得电性耦接传输参考电压VREFP的凸块的连接导体与电性耦接传输参考电压VREFN的凸块的连接导体间具有较高的等效电感值。
相较于上述做法,在本揭露文件所提供的凸块阵列141中,凸块141a~141d与凸块141e~141h平行设置,因此将凸块141a~141d电性耦接的连接导体与将凸块141e~141h电性耦接的连接导体相互分离,因此两组凸块(亦即凸块区141P与凸块区141N)间的等效电感值较低。
上述的凸块阵列141仅为例示的用途。各种不同的凸块阵列141均在本揭露文件的考量与范畴内。例如,在各种不同的实施例中,凸块区141P与凸块区141N包含多于或少于4个凸块。又或例如,在更多的实施例中,凸块区141P与凸块区141N中的凸块以其他分布设置,以及凸块区141P与凸块区141N相互分离。
参考图4。图4为根据本揭示文件的一些实施例所绘示于图2中的印刷电路板155的示意图。如图4所示,印刷电路板155包含基板158、导通孔156、导通孔157以及电容装置C,其中导通孔156与导通孔157贯穿基板158且分别耦接传导球151与传导球152。
在一些实施例中,导通孔156~157为穿透导通孔(through via),用以导通参考电压VREFP与参考电压VREFN至印刷电路板155的两侧。
在一些实施例中,导通孔156用以传输参考电压VREFP至传导球151,以及导通孔157用以传输参考电压VREFN至传导球152。在一些实施例中,传导球151与传导球152分别透过垫片PAD1与垫片PAD2耦接印刷电路板155,相应地,导通孔156与导通孔157用以分别透过垫片PAD1与垫片PAD2传输参考电压VREFP与参考电压VREFN至传导球151与传导球152。
在一些实施例中,电容装置C耦接于导通孔156与导通孔157之间。在一些实施例中,电容装置C透过垫片PAD3与垫片PAD4耦接于导通孔156与导通孔157之间。在一些实施例中,电容装置C设置于导通孔156与导通孔157之间的最短路径上,使于导通孔156与导通孔157之间具有对应电容装置C的电容值。换言之,电容装置C的一端直接耦接导通孔156,且电容装置C的另一端直接耦接导通孔157。在一些实施例中,如图4所示,电容装置C直接设置于导通孔156与导通孔157下方邻近垫片PAD3与垫片PAD4的位置,使电容装置C位于导通孔156与导通孔157之间最短的路径。
在一些实施例中,电容装置C包含电容C1、电容C2与电容C3,其中电容C1、电容C2与电容C3并联设置。电容装置C用以去耦(de-couple)参考电压VREFP与参考电压VREFN之间的高频信号。在一些实施例中,参考电压VREFP与参考电压VREFN为直流电压,因此参考电压VREFP与参考电压VREFN之间的高频信号为噪声。在一些实施例中,上述的噪声为电源供应装置120及/或电源传输装置140产生的噪声。例如,电源传输装置140中元件的等效电感(inductance)因应传输电流的时变产生的电压变化,该电压变化对应于直流电压被视为噪声。在其他些实施例中,电容装置C还包含一闲置电容(未绘示),闲置电容用以作为预备电容。
上述的印刷电路板155的配置仅为例示的用途。各种不同的印刷电路板155的配置皆在本揭露文件的考量与范畴之内。例如,在各种不同的实施例中,印刷电路板155包含更多电容设置于导通孔156~157之间。
参考图5。图5为根据本揭示文件的其他些实施例所绘示于图2中的印刷电路板155的示意图。如图5所示,印刷电路板155包含导通孔156、导通孔157、导电板P1以及导电板P2。导通孔156与导通孔157类似于图4中的导通孔156与导通孔157,于此不再赘述。
在一些实施例中,导电板P1设置于印刷电路板155的一表面外侧,导电板P2设置于印刷电路板155中导电板P1所在的同一表面内侧。在一些实施例中,导电板P1与导电板P2之间形成一平板电容。换言之,导电板P1与导电板P2没有直接接触,且在导电板P1与导电板P2之间具有一段距离(如图5所示)。在一些实施例中,导电板P1与导电板P2的大小大致上相同。在一些实施例中,电板P1与导电板P2大致上重叠设置。
在一些实施例中,导电板P1用以接收参考电压VREFP,并将参考电压VREFP传输至导通孔156。在一些实施例中,导电板P2用以接收参考电压VREFN,并将参考电压VREFN传输至导通孔157。在一些实施例中,导电板P1与导电板P2之间具有系统接地电位。
在一些实施例中,导电板P1与导电板P2之间形成的平板电容用以去耦(decouple)参考电压VREFP与参考电压VREFN之间的高频信号。
参考图6。图6为根据本揭示文件的其他些实施例所绘示的电路系统600的示意图。电路系统600类似于示于图1中的电路系统100。如图6所示,电路系统600包含电源供应装置120、电源传输装置140以及电路装置160,相较于电路系统100,电路系统600还包含电路装置170。电源供应装置120耦接电源传输装置140,电源传输装置140耦接电路装置160与电路装置170。
在一些实施例中,电源供应装置120用以提供电力供电路装置160与电路装置170操作使用。电源供应装置120用以输出参考电压VREFP与参考电压VREFN至电源传输装置140。在一些实施例中,电源传输装置140用以接收参考电压VREFP与参考电压VREFN,并输出供应电压VP1与供应电压VN1至电路装置160,以及输出供应电压VP2与供应电压VN2至电路装置170。换言之,电源传输装置140用以将电源供应装置120提供的电力传输至电路装置160~170予的操作使用。
上述的电路系统600仅为例示的用途。各种不同的电路系统600均在本揭示文件的考量与范畴之内。例如,在各种不同的实施例中,电路系统600中的电源传输装置140用以提供更多的供应电压至更多的电路装置。
在一些实施例中,示于图6中的电源传输装置140包含如上所述的晶片连接装置145、封装装置150以及印刷电路板155,其中印刷电路板155在一些实施例中可如图7所示。
图7为根据本揭示文件的其他些实施例所绘示的印刷电路板155的示意图。如图7所示,印刷电路板155包含导电板P1、导电板P2、导电板P3、导电板P4、导电板PREFP、导电板PREFN、磁珠(ferrite bead)B1、磁珠B2、磁珠B3以及磁珠B4。导电板PREFP分别透过磁珠B1与磁珠B3耦接导电板P1与导电板P3,以及导电板PREFN分别透过磁珠B2与磁珠B4耦接导电板P2与导电板P4。
在一些实施例中,导电板PREFP用以接收参考电压VREFP,以及导电板PREFN用以接收参考电压VREFN。在一些实施例中,导电板PREFP设置于印刷电路板155的一表面外侧,导电板PREFN设置于导电板PREFP所在的同一表面内侧。在一些实施例中,导电板PREFP与导电板PREFN之间形成平板电容。换言之,导电板PREFP与导电板PREFN没有直接接触,且在导电板PREFP与导电板PREFN之间具有一段距离。在一些实施例中,导电板PREFP与导电板PREFN的大小大致上相同。在一些实施例中,导电板PREFP与导电板PREFN大致上重叠设置。
在一些实施例中,导电板PREFP与导电板PREFN之间形成的平板电容用以去耦参考电压VREFP与参考电压VREFN之间的高频信号。
在一些实施例中,磁珠B1~B4为扼流圈,其等效为电感元件,用以抑制高频信号。导电板PREFP分别透过磁珠B1与磁珠B3耦接导电板P1与导电板P3,以及导电板PREFN分别透过磁珠B2与磁珠B4耦接导电板P2与导电板P4。
在一些实施例中,导电板PREFP用以分别透过磁珠B1与磁珠B3传输参考电压VREFP至导电板P1与导电板P3,以及导电板PREFN用以分别透过磁珠B2与磁珠B4传输参考电压VREFN至导电板P2与导电板P4。
在一些实施例中,若在导电板PREFP上的参考电压VREFP具有高频信号时,磁珠B1与磁珠B3用以抑制高频信号传输至导电板P1与导电板P3。相应地,若在导电板PREFN上的参考电压VREFN具有高频信号时,磁珠B2与磁珠B4用以抑制高频信号传输至导电板P2与导电板P4。换言之,磁珠B1~B4用以阻挡在导电板PREFP与导电板PREFN上的高频信号传输到导电板P1~P4。
在一些实施例中,导电板P1与导电板P3分别透过磁珠B1与磁珠B3接收参考电压VREFP,以及导电板P2与导电板P4分别透过磁珠B2与磁珠B4接收参考电压VREFN。在一些实施例中,导电板P1与导电板P3设置于印刷电路板155的底表面,导电板P2与导电板P4设置于印刷电路板155的底表面的底表面与顶表面之间。在一些实施例中,导电板P1与导电板P2之间形成一平板电容,以及导电板P3与导电板P4之间形成一平板电容。换言之,导电板P1与导电板P2没有直接接触,且在导电板P1与导电板P2之间具有一段距离,以及导电板P3与导电板P4没有直接接触,且在导电板P3与导电板P4之间具有一段距离。在一些实施例中,导电板P1与导电板P2的大小大致上相同,以及导电板P3与导电板P4的大小大致上相同。在一些实施例中,电板P1与导电板P2大致上重叠设置,以及导电板P3与导电板P4大致上重叠设置。
在一些实施例中,导电板P1与导电板P2之间具有系统接地电位,导电板P3与导电板P4之间具有系统接地电位,以及导电板PREFP与导电板PREFN之间具有系统接地电位。
在一些实施例中,图7中的印刷电路板155中的导电板P1与导电板P2用以传输参考电压VREFP与参考电压VREFN,使得电源传输装置140依据导电板P1与导电板P2传输的参考电压VREFP与参考电压VREFN输出供应电压VP1与供应电压VN1。相应地,印刷电路板155中的导电板P3与导电板P4用以传输参考电压VREFP与参考电压VREFN,使得电源传输装置140依据导电板P3与导电板P4传输的参考电压VREFP与参考电压VREFN输出供应电压VP2与供应电压VN2。
图7中的印刷电路板155的设置仅为例示的用途。不同的印电路板155的设置均在本揭示文件的考量与范畴之内。例如,在各种不同的实施例中,印刷电路板155还包含多个导电板使得电源传输装置140可用以传输更多的供应电压。
图8为根据本揭示文件的一些实施例所绘示的电源传输方法800的流程图。如图8所示,电源传输方法800包含操作S801、S803、S805、S807、S809。为了清楚及方便说明起见,以下电源传输方法800是以图2所示的电路系统100为例来作说明,但不限于应用在图2所示的电路系统100。电源传输方法800可应用于本揭示文件的考量与范畴之内的任何电路系统。
在操作S801中,透过电源供应装置120传输参考电压VREFP与参考电压VREFN至电源传输装置140。
接着,在操作S803中,电源传输装置140中的印刷电路板155接收参考电压VREFP及VREFN。在一些实施例中,印刷电路板155可透过图5中的导电板P1及P2接收参考电压VREFP及VREFN。在一些实施例中,可通过印刷电路板155中的电容装置C(如图4所示)对参考电压VREFP与参考电压VREFN间的噪声进行去耦(decouple)操作。
其次,在操作S805中,印刷电路板155将参考电压VREFP与参考电压VREFN分别传输至传导球151与传导球152。在一些实施例中,印刷电路板155可透过图5中的导通孔156及157将参考电压VREFP与参考电压VREFN分别传输至传导球151与传导球152。
然后,在操作S807中,封装装置150透过传导球151与传导球152接收参考电压VREFP与参考电压VREFN,并将参考电压VREFP与参考电压VREFN传输至晶片连接装置145。在一些实施例中,封装装置150是透过上述的凸块阵列141将参考电压VREFP与参考电压VREFN传输至晶片连接装置145。
之后,在操作S809中,晶片连接装置145再依据所接收的参考电压VREFP与VREFN输出供应电压VP1与供应电压VN1予电路装置160。如此一来,便可完成自电源供应装置120传输电源至电路装置160的操作。
上述的电源传输方法800的叙述包含示例性的操作,但电源传输方法800的这些操作不必依所显示的顺序被执行。电源传输方法800的这些操作的顺序得以被变更,或者这些操作得以在适当的情况下被同时执行、部分同时执行、重复执行或省略,其皆在本揭示的实施例的精神与范畴内。
虽然本案已以实施方式揭露如上,然其并非限定本案,任何熟悉此技艺者,在不脱离本案的精神和范围内,当可作各种的更动与润饰,因此本案的保护范围当视所附的权利要求书所界定的范围为准。
Claims (10)
1.一种电源传输装置,其特征在于,包含:
一印刷电路板,用以接收一第一参考电压与一第二参考电压;
一封装装置耦接该印刷电路板,其中该封装装置包含一凸块阵列;以及
一晶片连接装置耦接该封装装置的该凸块阵列,用以输出一第一供应电压与一第二供应电压,
其中,该凸块阵列包含:
多个第一凸块,用以传输该第一参考电压;以及
多个第二凸块,用以传输该第二参考电压,
其中所述多个第一凸块与所述多个第二凸块平行设置。
2.根据权利要求1所述的电源传输装置,其特征在于,还包含多个传导球,所述多个传导球耦接于该印刷电路板与该封装装置之间,其中该印刷电路板包含:
一第一导通孔耦接所述多个传导球中的一第一传导球,用以传输该第一参考电压至该第一传导球;
一第二导通孔耦接所述多个传导球中的一第二传导球,用以传输该第二参考电压至该第二传导球;以及
一电容装置耦接于该第一导通孔与该第二导通孔之间。
3.根据权利要求2所述的电源传输装置,其特征在于,其中该电容装置包含多个电容并联设置。
4.根据权利要求1所述的电源传输装置,其特征在于,其中该印刷电路板包含:
一第一导电板,用以接收该第一参考电压;以及
一第二导电板,用以接收该第二参考电压,
其中该第一导电板设置于该印刷电路板的一底表面,该第二导电板设置于该印刷电路板的该底表面与一顶表面之间,并与该第一导电板大致上重叠,其中该第一导电板与该第二导电板形成一第一平板电容。
5.根据权利要求4所述的电源传输装置,其特征在于,其中该印刷电路板还包含:
一第一磁珠耦接于该第一导电板,其中该第一导电板透过该第一磁珠接收该第一参考电压;以及
一第二磁珠耦接于该第二导电板,其中该第二导电板透过该第二磁珠接收该第二参考电压。
6.根据权利要求5所述的电源传输装置,其特征在于,其中该印刷电路板还包含:
一第三导电板,用以接收该第一参考电压;
一第四导电板,用以接收该第二参考电压;
一第三磁珠耦接于该第三导电板,其中该第三导电板透过该第三磁珠接收该第一参考电压;
一第四磁珠耦接于该第四导电板,其中该第四导电板透过该第四磁珠接收该第二参考电压;
一第一参考导电板分别透过该第一磁珠与该第三磁珠耦接该第一导电板与该第三导电板;以及
一第二参考导电板分别透过该第二磁珠与该第四磁珠耦接该第二导电板与该第四导电板,
其中该第三导电板设置于该印刷电路板的该底表面,该第四导电板设置于该印刷电路板的该底表面与该顶表面之间,并与该第三导电板大致上重叠,其中该第三导电板与该第四导电板形成一第二平板电容,以及
其中该第一参考导电板设置于该印刷电路板的该底表面,该第二参考导电板设置于该印刷电路板的该底表面与该顶表面之间,并与该第一参考导电板大致上重叠,其中该第一参考导电板与该第二参考导电形成一第三平板电容。
7.一种电源传输方法,其特征在于,包含:
透过一电源供应装置传输至少一参考电压至一电源传输装置;
通过该电源传输装置中的一印刷电路板接收该至少一参考电压;
该印刷电路板将该至少一参考电压传输至至少一传导球;
一封装装置透过该至少一传导球接收该至少一参考电压,并将该至少一参考电压传输至一晶片连接装置;以及
通过该晶片连接装置依据所接收的该至少一参考电压输出至少一供应电压予一电路装置。
8.根据权利要求7所述的电源传输方法,其特征在于,其中该印刷电路板将该至少一参考电压传输至至少一传导球的步骤包含:
该印刷电路板透过该印刷电路板中的至少一导通孔将该至少一参考电压传输至该至少一传导球。
9.根据权利要求7所述的电源传输方法,其特征在于,其中该封装装置将该至少一参考电压传输至该晶片连接装置的步骤包含:
该封装装置是透过一凸块阵列将该至少一参考电压传输至该晶片连接装置。
10.根据权利要求7所述的电源传输方法,其特征在于,还包含:
通过该印刷电路板中的至少一电容装置对该至少一参考电压进行去耦操作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010284258.4A CN113538878B (zh) | 2020-04-13 | 2020-04-13 | 电源传输装置与方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010284258.4A CN113538878B (zh) | 2020-04-13 | 2020-04-13 | 电源传输装置与方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113538878A CN113538878A (zh) | 2021-10-22 |
CN113538878B true CN113538878B (zh) | 2022-06-24 |
Family
ID=78087855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010284258.4A Active CN113538878B (zh) | 2020-04-13 | 2020-04-13 | 电源传输装置与方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113538878B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102749518A (zh) * | 2011-04-22 | 2012-10-24 | 财团法人交大思源基金会 | 凸块接点的电阻测量结构及包含其的封装基板 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200814871A (en) * | 2006-09-01 | 2008-03-16 | Univ Nat Taiwan | Substrate for high-speed circuit |
US10411670B2 (en) * | 2017-06-27 | 2019-09-10 | Western Digital Technologies, Inc. | Compact broadband common-mode filter |
-
2020
- 2020-04-13 CN CN202010284258.4A patent/CN113538878B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102749518A (zh) * | 2011-04-22 | 2012-10-24 | 财团法人交大思源基金会 | 凸块接点的电阻测量结构及包含其的封装基板 |
Also Published As
Publication number | Publication date |
---|---|
CN113538878A (zh) | 2021-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4572011B2 (ja) | 半導体デバイスアセンブリ | |
US6528872B2 (en) | Packaging structure for ball grid array | |
CN106549002B (zh) | 传输线桥接互连 | |
US6008534A (en) | Integrated circuit package having signal traces interposed between power and ground conductors in order to form stripline transmission lines | |
JP4675818B2 (ja) | パッケージ基板 | |
US7557445B2 (en) | Multilayer substrate and the manufacturing method thereof | |
US20110089565A1 (en) | Semiconductor Device and Electronic Apparatus Equipped with the Semiconductor Device | |
US6235997B1 (en) | LSI package with equal length transmission Lines | |
JP4904601B2 (ja) | 集積回路チップ上における電源及びグランドラインルーティングのための受動集積基板を有する集積回路組立体 | |
JP2008515237A (ja) | 複数電圧用の分割型薄膜キャパシタ | |
CN110970386A (zh) | 多节距球栅阵列 | |
US11764151B2 (en) | Connection of several circuits of an electronic chip | |
US7279913B2 (en) | Testing assembly for electrical test of electronic package and testing socket thereof | |
US6534854B1 (en) | Pin grid array package with controlled impedance pins | |
CN113538878B (zh) | 电源传输装置与方法 | |
US5977617A (en) | Semiconductor device having multilayer film carrier | |
US6493935B1 (en) | Interleaving a bondwire between two bondwires coupled to a same terminal | |
TWI747234B (zh) | 電源傳輸裝置與方法 | |
US8288269B2 (en) | Methods for avoiding parasitic capacitance in an integrated circuit package | |
US6509646B1 (en) | Apparatus for reducing an electrical noise inside a ball grid array package | |
US20030160294A1 (en) | Substrate for semiconductor package | |
US20190237431A1 (en) | Semiconductor package | |
US7821118B1 (en) | Power distribution pattern for a ball grid array | |
US7449788B2 (en) | Chip structure with arrangement of side pads | |
TWI413777B (zh) | Multi - power circuit board and its application probe card |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |