TWI747234B - 電源傳輸裝置與方法 - Google Patents

電源傳輸裝置與方法 Download PDF

Info

Publication number
TWI747234B
TWI747234B TW109112396A TW109112396A TWI747234B TW I747234 B TWI747234 B TW I747234B TW 109112396 A TW109112396 A TW 109112396A TW 109112396 A TW109112396 A TW 109112396A TW I747234 B TWI747234 B TW I747234B
Authority
TW
Taiwan
Prior art keywords
conductive plate
reference voltage
printed circuit
circuit board
conductive
Prior art date
Application number
TW109112396A
Other languages
English (en)
Other versions
TW202139521A (zh
Inventor
楊昇帆
林元鴻
孫宇程
郭宏彰
梁詠揚
Original Assignee
創意電子股份有限公司
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創意電子股份有限公司, 台灣積體電路製造股份有限公司 filed Critical 創意電子股份有限公司
Priority to TW109112396A priority Critical patent/TWI747234B/zh
Priority to US16/994,653 priority patent/US11335631B2/en
Publication of TW202139521A publication Critical patent/TW202139521A/zh
Application granted granted Critical
Publication of TWI747234B publication Critical patent/TWI747234B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1416—Random layout, i.e. layout with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一種電源傳輸裝置包含印刷電路板、封裝裝置以及晶片連接裝置。印刷電路板用以接收第一參考電壓與第二參考電壓。封裝裝置耦接印刷電路板，以及封裝裝置包含凸塊陣列。晶片連接裝置耦接封裝裝置的凸塊陣列，用以輸出第一供應電壓與第二供應電壓。凸塊陣列包含多個第一凸塊與多個第二凸塊。第一凸塊用以傳輸第一參考電壓。第二凸塊用以傳輸第二參考電壓。第一凸塊與第二凸塊平行設置。

Description

電源傳輸裝置與方法
本揭示內容是關於一種傳輸裝置與方法，特關於一種電源傳輸裝置與方法。
隨著電路裝置操作愈趨快速，高頻訊號對於電路裝置的影響也益趨明顯，因此電路裝置的供應電源上的高頻訊號也亦趨關鍵。
本揭示內容之一實施方式係關於一種電源傳輸裝置，其包含印刷電路板、封裝裝置以及晶片連接裝置。印刷電路板用以接收第一參考電壓與第二參考電壓。封裝裝置耦接印刷電路板，以及封裝裝置包含凸塊陣列。晶片連接裝置耦接封裝裝置的凸塊陣列，用以輸出第一供應電壓與第二供應電壓。凸塊陣列包含多個第一凸塊與多個第二凸塊。第一凸塊用以傳輸第一參考電壓。第二凸塊用以傳輸第二參考電壓。第一凸塊與第二凸塊平行設置。
在一些實施例中，電源傳輸裝置更包含多個傳導球，該些傳導球耦接於印刷電路板與封裝裝置之間。印刷電路板包含第一導通孔、第二導通孔以及電容裝置。第一導通孔耦接該些傳導球中的第一傳導球，用以傳輸第一參考電壓至第一傳導球。第二導通孔耦接該些傳導球中的第二傳導球，用以傳輸第二參考電壓至第二傳導球。電容裝置耦接於第一導通孔與第二導通孔之間。
在一些實施例中，該電容裝置包含多個電容並聯設置。
在一些實施例中，印刷電路板包含第一導電板以及第二導電板。第一導電板用以接收第一參考電壓。第二導電板用以接收第二參考電壓。第一導電板設置於印刷電路板的底表面。第二導電板設置於印刷電路板的底表面與頂表面之間，並與第一導電板大致上重疊。第一導電板與第二導電板形成第一平板電容。
在一些實施例中，印刷電路板更包含第一磁珠以及第二磁珠。第一磁珠耦接於第一導電板，第一導電板透過第一磁珠接收第一參考電壓。第二磁珠耦接於第二導電板，第二導電板透過第二磁珠接收第二參考電壓。
在一些實施例中，印刷電路板更包含第三導電板、第四導電板、第三磁珠、第四磁珠、第一參考導電板以及第二參考導電板。第三導電板用以接收第一參考電壓。第四導電板用以接收第二參考電壓。第三磁珠耦接於第三導電板，第三導電板透過第三磁珠接收第一參考電壓。 第四磁珠耦接於第四導電板，第四導電板透過第四磁珠接收第二參考電壓。第一參考導電板分別透過第一磁珠與第三磁珠耦接第一導電板與第三導電板。第二參考導電板分別透過第二磁珠與第四磁珠耦接第二導電板與第四導電板。第三導電板設置於印刷電路板的底表面。第四導電板設置該印刷電路板的底表面與頂表面之間，並與第三導電板大致上重疊。第三導電板與第四導電板形成第二平板電容。第一參考導電板設置於印刷電路板的底表面。第二參考導電板設置於印刷電路板的底表面與頂表面之間，並與第一參考導電板大致上重疊。第一參考導電板與該第二參考導電板形成第三平板電容。
本揭示內容之一實施方式係關於一種電源傳輸方法，其包含下列步驟：透過一電源供應裝置傳輸至少一參考電壓至一電源傳輸裝置；藉由電源傳輸裝置中之一印刷電路板接收該至少一參考電壓；印刷電路板將該至少一參考電壓傳輸至至少一傳導球；一封裝裝置透過該至少一傳導球接收該至少一參考電壓，並將該至少一參考電壓傳輸至一晶片連接裝置；以及藉由晶片連接裝置依據所接收的該至少一參考電壓輸出至少一供應電壓予一電路裝置。
在一些實施例中，其中印刷電路板將至少一參考電壓傳輸至至少一傳導球的步驟包含：印刷電路板透過該印刷電路板中之至少一導通孔將該至少一參考電壓傳輸至該至少一傳導球。
在一些實施例中，其中封裝裝置將至少一參考電壓傳輸至晶片連接裝置的步驟包含：封裝裝置係透過一凸塊陣列將該至少一參考電壓傳輸至晶片連接裝置。
在一些實施例中，電源傳輸方法更包含：藉由印刷電路板中之至少一電容裝置對該至少一參考電壓進行去耦操作。
綜上所述，本案一些實施例提供的電源傳輸裝置與電源傳輸方法可提供更穩定的供應電壓予電路裝置使用，使供應電壓中的高頻訊號減少，以降低高頻訊號對電路裝置的影響。
100:電路系統
120:電源供應裝置
140:電源傳輸裝置
141:凸塊陣列
145:晶片連接裝置
150:封裝裝置
151、152:傳導球
155:印刷電路板
160、170:電路裝置
VREFP、VREFN:參考電壓
VP1、VN1、VP2、VN2:供應電壓
141P、141N:凸塊區
141a、141b、141c、141d、141e、141f、141g、141h:凸塊
156、157:導通孔
158:基板
C:電容裝置
C1、C2、C3:電容
PAD1、PAD2、PAD3、PAD4:墊片
P1、P2、P3、P4:導電板
PREFP、PREFN:參考導電板
600:電路系統
B1、B2、B3、B4:磁珠
800:方法
S801、S803、S805、S807、S809:操作
藉由閱讀以下對實施例之詳細描述可以更全面地理解本揭示案，參考附圖如下：第1圖為根據本揭示文件之一些實施例所繪示之一種電路系統的示意圖；第2圖為根據本揭示文件之一些實施例所繪示之電路系統的示意圖；第3圖為根據本揭示文件之一些實施例所繪示於第2圖中之凸塊陣列的俯視示意圖；第4圖為根據本揭示文件之一些實施例所繪示於第2圖中之印刷電路板的示意圖；第5圖為根據本揭示文件之其他些實施例所繪示於第2圖中之印刷電路板的示意圖； 第6圖為根據本揭示文件之其他些實施例所繪示之電路系統的示意圖；第7圖為根據本揭示文件之其他些實施例所繪示之印刷電路板的示意圖；以及第8圖為根據本揭示文件之一些實施例所繪示之電源傳輸方法的流程圖。
下文係舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本案所涵蓋的範圍，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本案所涵蓋的範圍。
另外，關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。
在本文中，使用第一、第二與第三等等之詞彙，是用於描述各種元件是可以被理解的。但是這些元件不應該被這些術語所限制。這些詞彙只限於用來辨別單一元件。因此，在下文中的一第一元件也可被稱為第二元件，而不脫離本案的本意。
於本文中，用語『電路系統(circuitry)』可泛指包含一或多個電路(circuit)所形成的單一系統。用 語『電路』可泛指由一或多個電晶體與/或一或多個主被動元件按一定方式連接以處理訊號的物件。
關於本文中所使用之『約』、『大約』或『大致約』一般通常係指數值之誤差或範圍約百分之二十以內，較好地是約百分之十以內，而更佳地則是約百分五之以內。文中若無明確說明，其所提及的數值皆視作為近似值，即如『約』、『大約』或『大致約』所表示的誤差或範圍。
為易於理解，以下各圖式中的類似元件將被指定為相同符號。
參考第1圖。第1圖為根據本揭示文件之一些實施例所繪示之一種電路系統100的示意圖。如第1圖所示，電路系統100包含電源供應裝置120、電源傳輸裝置140以及電路裝置160。電源供應裝置120耦接電源傳輸裝置140，電源傳輸裝置140耦接電路裝置160。
在一些實施例中，電源供應裝置120用以提供電力供電路裝置160操作使用。電源供應裝置120用以輸出參考電壓VREFP與參考電壓VREFN至電源傳輸裝置140。在一些實施例中，電源傳輸裝置140用以接收參考電壓VREFP與參考電壓VREFN，並輸出供應電壓VP1與供應電壓VN1至電路裝置160。換言之，電源傳輸裝置140用以將電源供應裝置120提供之電力傳輸至電路裝置160予之操作使用。
在一些實施例中，參考電壓VREFP與供應電壓VP1大致上相同，以及參考電壓VREFN與供應電壓VN1大致上相同。在一些實施例中，參考電壓VREFP具有系統高電位。在一些實施例中，參考電壓VREFN具有系統接地電位。在一些實施例中，供應電壓VP1中的高頻訊號大體上比參考電壓VREFP中的高頻訊號少，以及供應電壓VN1中的高頻訊號大體上比參考電壓VREFN中的高頻訊號少。換言之，電源傳輸裝置140用以減少參考電壓VREFP與參考電壓VREFN中的高頻訊號。
在一些實施例中，電路裝置160為類比數位轉換器(analog-to-digital converter：ADC)電路。在一些實施例中，電源傳輸裝置140用以提升電路系統100的訊噪比(signal noise ratio：SNR)。
參考第2圖。第2圖為根據本揭示文件之一些實施例所繪示之電路系統100的示意圖。相較於第1圖，第2圖所示之電路系統100更包含電源傳輸裝置140之細部結構。如第2圖所示，電路系統100包含電源供應裝置120、電源傳輸裝置140以及電路裝置160，其中電源傳輸裝置140包含晶片連接裝置145、封裝裝置150、傳導球151、傳導球152以及印刷電路板155。
如第2圖所示，電源供應裝置120耦接電源傳輸裝置140中的印刷電路板155，印刷電路板155透 過傳導球151與傳導球152耦接封裝裝置150，封裝裝置150耦接晶片連接裝置145，而連接裝置145再耦接電路裝置160。
在一些實施例中，封裝裝置150包含凸塊(bump)陣列141，凸塊陣列141設置於封裝裝置150的一表面，封裝裝置150透過凸塊陣列141耦接晶片連接裝置145。在一些實施例中，凸塊陣列141包含多個凸塊(例如示於第3圖中的凸塊141a~141h)。在一些實施例中，凸塊由導體組成，且前述導體的材料可例如為金、銅或是其他的金屬導電材料。
在一些實施例中，印刷電路板155用以接收電源供應裝置120提供的參考電壓VREFP與參考電壓VREFN，並分別將參考電壓VREFP與參考電壓VREFN傳輸至傳導球151與傳導球152。
在一些實施例中，傳導球151與傳導球152用以分別將參考電壓VREFP與參考電壓VREFN傳輸至封裝裝置150。
在一些實施例中，封裝裝置150用以接收由傳導球151與傳導球152傳輸的參考電壓VREFP與參考電壓VREFN。封裝裝置150更用以藉由凸塊陣列141將參考電壓VREFP與參考電壓VREFN傳輸至晶片連接裝置145。在一些實施例中，凸塊陣列141直接接觸晶片連接裝置145。
在一些實施例中，晶片連接裝置145用以接收由凸塊陣列141傳輸的參考電壓VREFP與參考電壓VREFN，並分別依據參考電壓VREFP與參考電壓VREFN輸出供應電壓VP1與供應電壓VN1至電路裝置160。
在一些實施例中，電路裝置160包含電路晶片。在一些實施例中，晶片連接裝置145與電路裝置160包含同一電路晶片上之不同部分。換言之，晶片連接裝置145為電路晶片上用以接收電源之連接裝置。在一些實施例中，凸塊陣列141依據電路裝置160中的電路晶片的接腳相應地設置，並與晶片連接裝置145對應電路晶片的接腳相互耦接。
上述的電源傳輸裝置140之配置僅為示例之用途。各種不同的電源傳輸裝置140之配置均在本揭示文件的考量與範疇之內。
參考第3圖。第3圖為根據本揭示文件之一些實施例所繪示於第2圖中之凸塊陣列141的俯視示意圖。如第3圖所示，凸塊陣列141包含凸塊區141P與凸塊區141N。
在一些實施例中，凸塊區141P包含凸塊141a、凸塊141b、凸塊141c與凸塊141d，凸塊區141P用以傳輸參考電壓VREFP。在一些實施例中，凸塊區141N包含凸塊141e、凸塊141f、凸塊141g與凸塊141h，凸塊區141N用以傳輸參考電壓VREFN。
在一些實施例中，凸塊區141P與凸塊區141N平行設置。如第3圖所示，凸塊區141P中的凸塊141a~141d與凸塊區141N中的凸塊141e~141h大體上平行設置。在一些實施例中，凸塊區141P中的凸塊141a~141d與凸塊區141N中的凸塊141e~141h至少部分大體上平行設置。
在一些實施例中，由凸塊141a~141d形成的凸塊區141P與由凸塊141e~141h形成的凸塊區141N為封閉區域，如第3圖中所示之虛線框。凸塊區141P與凸塊區141N互不交錯。
在一些實施例中，凸塊陣列141更包含連接導體(未繪示)，其中連接導體用以將凸塊141a~141d彼此電性耦接，並將凸塊141e~141h彼此電性耦接，使凸塊141a~141d具有相同電位，且凸塊141e~141h具有相同電位。
在一些做法中，傳輸參考電壓VREFP與參考電壓VREFN的多個凸塊交錯排列，使電性耦接傳輸參考電壓VREFP的凸塊的連接導體與電性耦接傳輸參考電壓VREFN的凸塊的連接導體相互交錯或圍繞，因此使得電性耦接傳輸參考電壓VREFP的凸塊的連接導體與電性耦接傳輸參考電壓VREFN的凸塊的連接導體間具有較高的等效電感值。
相較於上述做法，在本揭露文件所提供的凸塊陣列141中，凸塊141a~141d與凸塊141e~141h平 行設置，因此將凸塊141a~141d電性耦接的連接導體與將凸塊141e~141h電性耦接的連接導體相互分離，因此兩組凸塊(亦即凸塊區141P與凸塊區141N)間的等效電感值較低。
上述的凸塊陣列141僅為例示之用途。各種不同的凸塊陣列141均在本揭露文件的考量與範疇內。例如，在各種不同的實施例中，凸塊區141P與凸塊區141N包含多於或少於4個凸塊。又或例如，在更多的實施例中，凸塊區141P與凸塊區141N中的凸塊以其他分佈設置，以及凸塊區141P與凸塊區141N相互分離。
參考第4圖。第4圖為根據本揭示文件之一些實施例所繪示於第2圖中之印刷電路板155的示意圖。如第4圖所示，印刷電路板155包含基板158、導通孔156、導通孔157以及電容裝置C，其中導通孔156與導通孔157貫穿基板158且分別耦接傳導球151與傳導球152。
在一些實施例中，導通孔156~157為穿透導通孔(through via)，用以導通參考電壓VREFP與參考電壓VREFN至印刷電路板155的兩側。
在一些實施例中，導通孔156用以傳輸參考電壓VREFP至傳導球151，以及導通孔157用以傳輸參考電壓VREFN至傳導球152。在一些實施例中，傳導球151與傳導球152分別透過墊片PAD1與墊片PAD2耦接印刷電路板155，相應地，導通孔156與導通孔 157用以分別透過墊片PAD1與墊片PAD2傳輸參考電壓VREFP與參考電壓VREFN至傳導球151與傳導球152。
在一些實施例中，電容裝置C耦接於導通孔156與導通孔157之間。在一些實施例中，電容裝置C透過墊片PAD3與墊片PAD4耦接於導通孔156與導通孔157之間。在一些實施例中，電容裝置C設置於導通孔156與導通孔157之間的最短路徑上，使於導通孔156與導通孔157之間具有對應電容裝置C的電容值。換言之，電容裝置C的一端直接耦接導通孔156，且電容裝置C的另一端直接耦接導通孔157。在一些實施例中，如第4圖所示，電容裝置C直接設置於導通孔156與導通孔157下方鄰近墊片PAD3與墊片PAD4的位置，使電容裝置C位於導通孔156與導通孔157之間最短之路徑。
在一些實施例中，電容裝置C包含電容C1、電容C2與電容C3，其中電容C1、電容C2與電容C3並聯設置。電容裝置C用以去耦(de-couple)參考電壓VREFP與參考電壓VREFN之間的高頻訊號。在一些實施例中，參考電壓VREFP與參考電壓VREFN為直流電壓，因此參考電壓VREFP與參考電壓VREFN之間的高頻訊號為雜訊。在一些實施例中，上述的雜訊為電源供應裝置120及/或電源傳輸裝置140產生的雜訊。例如，電源傳輸裝置140中元件的等效電感 (inductance)因應傳輸電流的時變產生的電壓變化，該電壓變化對應於直流電壓被視為雜訊。在其他些實施例中，電容裝置C更包含一閒置電容(未繪示)，閒置電容用以作為預備電容。
上述的印刷電路板155的配置僅為例示之用途。各種不同的印刷電路板155的配置皆在本揭露文件的考量與範疇之內。例如，在各種不同的實施例中，印刷電路板155包含更多電容設置於導通孔156~157之間。
參考第5圖。第5圖為根據本揭示文件之其他些實施例所繪示於第2圖中之印刷電路板155的示意圖。如第5圖所示，印刷電路板155包含導通孔156、導通孔157、導電板P1以及導電板P2。導通孔156與導通孔157類似於第4圖中的導通孔156與導通孔157，於此不再贅述。
在一些實施例中，導電板P1設置於印刷電路板155的一表面外側，導電板P2設置於印刷電路板155中導電板P1所在的同一表面內側。在一些實施例中，導電板P1與導電板P2之間形成一平板電容。換言之，導電板P1與導電板P2沒有直接接觸，且在導電板P1與導電板P2之間具有一段距離(如第5圖所示)。在一些實施例中，導電板P1與導電板P2的大小大致上相同。在一些實施例中，電板P1與導電板P2大致上重疊設置。
在一些實施例中，導電板P1用以接收參考電壓VREFP，並將參考電壓VREFP傳輸至導通孔156。在一些實施例中，導電板P2用以接收參考電壓VREFN，並將參考電壓VREFN傳輸至導通孔157。在一些實施例中，導電板P1與導電板P2之間具有系統接地電位。
在一些實施例中，導電板P1與導電板P2之間形成的平板電容用以去耦(decouple)參考電壓VREFP與參考電壓VREFN之間的高頻訊號。
參考第6圖。第6圖為根據本揭示文件之其他些實施例所繪示之電路系統600的示意圖。電路系統600類似於示於第1圖中的電路系統100。如第6圖所示，電路系統600包含電源供應裝置120、電源傳輸裝置140以及電路裝置160，相較於電路系統100，電路系統600更包含電路裝置170。電源供應裝置120耦接電源傳輸裝置140，電源傳輸裝置140耦接電路裝置160與電路裝置170。
在一些實施例中，電源供應裝置120用以提供電力供電路裝置160與電路裝置170操作使用。電源供應裝置120用以輸出參考電壓VREFP與參考電壓VREFN至電源傳輸裝置140。在一些實施例中，電源傳輸裝置140用以接收參考電壓VREFP與參考電壓VREFN，並輸出供應電壓VP1與供應電壓VN1至電路裝置160，以及輸出供應電壓VP2與供應電壓VN2至電路裝置170。換言之，電源傳輸裝置140用以將電 源供應裝置120提供之電力傳輸至電路裝置160~170予之操作使用。
上述的電路系統600僅為例示之用途。各種不同的電路系統600均在本揭示文件的考量與範疇之內。例如，在各種不同的實施例中，電路系統600中的電源傳輸裝置140用以提供更多的供應電壓至更多的電路裝置。
在一些實施例中，示於第6圖中的電源傳輸裝置140包含如上所述之晶片連接裝置145、封裝裝置150以及印刷電路板155，其中印刷電路板155在一些實施例中可如第7圖所示。
第7圖為根據本揭示文件之其他些實施例所繪示之印刷電路板155的示意圖。如第7圖所示，印刷電路板155包含導電板P1、導電板P2、導電板P3、導電板P4、參考導電板PREFP、參考導電板PREFN、磁珠(ferrite bead)B1、磁珠B2、磁珠B3以及磁珠B4。參考導電板PREFP分別透過磁珠B1與磁珠B3耦接導電板P1與導電板P3，以及參考導電板PREFN分別透過磁珠B2與磁珠B4耦接導電板P2與導電板P4。
在一些實施例中，參考導電板PREFP用以接收參考電壓VREFP，以及參考導電板PREFN用以接收參考電壓VREFN。在一些實施例中，參考導電板PREFP設置於印刷電路板155的一表面外側，參考導 電板PREFN設置於參考導電板PREFP所在的同一表面內側。在一些實施例中，參考導電板PREFP與參考導電板PREFN之間形成平板電容。換言之，參考導電板PREFP與參考導電板PREFN沒有直接接觸，且在參考導電板PREFP與參考導電板PREFN之間具有一段距離。在一些實施例中，參考導電板PREFP與參考導電板PREFN的大小大致上相同。在一些實施例中，參考導電板PREFP與參考導電板PREFN大致上重疊設置。
在一些實施例中，參考導電板PREFP與參考導電板PREFN之間形成的平板電容用以去耦參考電壓VREFP與參考電壓VREFN之間的高頻訊號。
在一些實施例中，磁珠B1~B4為扼流圈，其等效為電感元件，用以抑制高頻訊號。參考導電板PREFP分別透過磁珠B1與磁珠B3耦接導電板P1與導電板P3，以及參考導電板PREFN分別透過磁珠B2與磁珠B4耦接導電板P2與導電板P4。
在一些實施例中，參考導電板PREFP用以分別透過磁珠B1與磁珠B3傳輸參考電壓VREFP至導電板P1與導電板P3，以及參考導電板PREFN用以分別透過磁珠B2與磁珠B4傳輸參考電壓VREFN至導電板P2與導電板P4。
在一些實施例中，若在參考導電板PREFP上的參考電壓VREFP具有高頻訊號時，磁珠B1與磁珠B3 用以抑制高頻訊號傳輸至導電板P1與導電板P3。相應地，若在參考導電板PREFN上的參考電壓VREFN具有高頻訊號時，磁珠B2與磁珠B4用以抑制高頻訊號傳輸至導電板P2與導電板P4。換言之，磁珠B1~B4用以阻擋在參考導電板PREFP與參考導電板PREFN上的高頻訊號傳輸到導電板P1~P4。
在一些實施例中，導電板P1與導電板P3分別透過磁珠B1與磁珠B3接收參考電壓VREFP，以及導電板P2與導電板P4分別透過磁珠B2與磁珠B4接收參考電壓VREFN。在一些實施例中，導電板P1與導電板P3設置於印刷電路板155的底表面，導電板P2與導電板P4設置於印刷電路板155的底表面的底表面與頂表面之間。在一些實施例中，導電板P1與導電板P2之間形成一平板電容，以及導電板P3與導電板P4之間形成一平板電容。換言之，導電板P1與導電板P2沒有直接接觸，且在導電板P1與導電板P2之間具有一段距離，以及導電板P3與導電板P4沒有直接接觸，且在導電板P3與導電板P4之間具有一段距離。在一些實施例中，導電板P1與導電板P2的大小大致上相同，以及導電板P3與導電板P4的大小大致上相同。在一些實施例中，電板P1與導電板P2大致上重疊設置，以及導電板P3與導電板P4大致上重疊設置。
在一些實施例中，導電板P1與導電板P2之間具有系統接地電位，導電板P3與導電板P4之間具有系 統接地電位，以及參考導電板PREFP與參考導電板PREFN之間具有系統接地電位。
在一些實施例中，第7圖中的印刷電路板155中的導電板P1與導電板P2用以傳輸參考電壓VREFP與參考電壓VREFN，使得電源傳輸裝置140依據導電板P1與導電板P2傳輸的參考電壓VREFP與參考電壓VREFN輸出供應電壓VP1與供應電壓VN1。相應地，印刷電路板155中的導電板P3與導電板P4用以傳輸參考電壓VREFP與參考電壓VREFN，使得電源傳輸裝置140依據導電板P3與導電板P4傳輸的參考電壓VREFP與參考電壓VREFN輸出供應電壓VP2與供應電壓VN2。
第7圖中的印刷電路板155的設置僅為例示之用途。不同的印電路板155的設置均在本揭示文件的考量與範疇之內。例如，在各種不同的實施例中，印刷電路板155更包含多個導電板使得電源傳輸裝置140可用以傳輸更多的供應電壓。
第8圖為根據本揭示文件之一些實施例所繪示之電源傳輸方法800的流程圖。如第8圖所示，電源傳輸方法800包含操作S801、S803、S805、S807、S809。為了清楚及方便說明起見，以下電源傳輸方法800係以第2圖所示之電路系統100為例來作說明，但不限於應用在第2圖所示之電路系統100。電源傳輸方法800 可應用於本揭示文件的考量與範疇之內的任何電路系統。
在操作S801中，透過電源供應裝置120傳輸參考電壓VREFP與參考電壓VREFN至電源傳輸裝置140。
接著，在操作S803中，電源傳輸裝置140中的印刷電路板155接收參考電壓VREFP及VREFN。在一些實施例中，印刷電路板155可透過第5圖中的導電板P1及P2接收參考電壓VREFP及VREFN。在一些實施例中，可藉由印刷電路板155中的電容裝置C(如第4圖所示)對參考電壓VREFP與參考電壓VREFN間的雜訊進行去耦(decouple)操作。
其次，在操作S805中，印刷電路板155將參考電壓VREFP與參考電壓VREFN分別傳輸至傳導球151與傳導球152。在一些實施例中，印刷電路板155可透過第5圖中的導通孔156及157將參考電壓VREFP與參考電壓VREFN分別傳輸至傳導球151與傳導球152。
然後，在操作S807中，封裝裝置150透過傳導球151與傳導球152接收參考電壓VREFP與參考電壓VREFN，並將參考電壓VREFP與參考電壓VREFN傳輸至晶片連接裝置145。在一些實施例中，封裝裝置150係透過上述之凸塊陣列141將參考電壓VREFP與參考電壓VREFN傳輸至晶片連接裝置145。
之後，在操作S809中，晶片連接裝置145再依據所接收的參考電壓VREFP與VREFN輸出供應電壓VP1與供應電壓VN1予電路裝置160。如此一來，便可完成自電源供應裝置120傳輸電源至電路裝置160的操作。
上述的電源傳輸方法800的敘述包含示例性的操作，但電源傳輸方法800的該些操作不必依所顯示的順序被執行。電源傳輸方法800的該些操作的順序得以被變更，或者該些操作得以在適當的情況下被同時執行、部分同時執行、重複執行或省略，其皆在本揭示之實施例的精神與範疇內。
雖然本案已以實施方式揭露如上，然其並非限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。
100:電路系統
120:電源供應裝置
140:電源傳輸裝置
141:凸塊陣列
145:晶片連接裝置
150:封裝裝置
151:傳導球
152:傳導球
155:印刷電路板
160:電路裝置
VREFP:參考電壓
VREFN:參考電壓
VP1:供應電壓
VN1:供應電壓

Claims (9)

  1. 一種電源傳輸裝置，包含：一印刷電路板，用以接收一第一參考電壓與一第二參考電壓；一封裝裝置耦接該印刷電路板，其中該封裝裝置包含一凸塊陣列；以及一晶片連接裝置耦接該封裝裝置的該凸塊陣列，用以輸出一第一供應電壓與一第二供應電壓，其中，該凸塊陣列包含：複數個第一凸塊，用以傳輸該第一參考電壓；以及複數個第二凸塊，用以傳輸該第二參考電壓，其中該些第一凸塊與該些第二凸塊平行設置；其中該印刷電路板還包含一電容裝置，該電容裝置對該第一參考電壓與該第二參考電壓進行去耦操作。
  2. 如請求項1所述之電源傳輸裝置，更包含複數個傳導球，該些傳導球耦接於該印刷電路板與該封裝裝置之間，其中該印刷電路板包含：一第一導通孔耦接該些傳導球中的一第一傳導球，用以傳輸該第一參考電壓至該第一傳導球；一第二導通孔耦接該些傳導球中的一第二傳導球，用以傳輸該第二參考電壓至該第二傳導球；以及該電容裝置耦接於該第一導通孔與該第二導通孔之間。
  3. 如請求項2所述之電源傳輸裝置，其中該電容裝置包含複數個電容並聯設置。
  4. 如請求項1所述之電源傳輸裝置，其中該印刷電路板包含：一第一導電板，用以接收該第一參考電壓；以及一第二導電板，用以接收該第二參考電壓，其中該第一導電板設置於該印刷電路板的一底表面，該第二導電板設置於該印刷電路板的該底表面與一頂表面之間，並與該第一導電板大致上重疊，其中該第一導電板與該第二導電板形成一第一平板電容。
  5. 如請求項4所述之電源傳輸裝置，其中該印刷電路板更包含：一第一磁珠耦接於該第一導電板，其中該第一導電板透過該第一磁珠接收該第一參考電壓；以及一第二磁珠耦接於該第二導電板，其中該第二導電板透過該第二磁珠接收該第二參考電壓。
  6. 如請求項5所述之電源傳輸裝置，其中該印刷電路板更包含：一第三導電板，用以接收該第一參考電壓；一第四導電板，用以接收該第二參考電壓； 一第三磁珠耦接於該第三導電板，其中該第三導電板透過該第三磁珠接收該第一參考電壓；一第四磁珠耦接於該第四導電板，其中該第四導電板透過該第四磁珠接收該第二參考電壓；一第一參考導電板分別透過該第一磁珠與該第三磁珠耦接該第一導電板與該第三導電板；以及一第二參考導電板分別透過該第二磁珠與該第四磁珠耦接該第二導電板與該第四導電板，其中該第三導電板設置於該印刷電路板的該底表面，該第四導電板設置於該印刷電路板的該底表面與該頂表面之間，並與該第三導電板大致上重疊，其中該第三導電板與該第四導電板形成一第二平板電容，以及其中該第一參考導電板設置於該印刷電路板的該底表面，該第二參考導電板設置於該印刷電路板的該底表面與該頂表面之間，並與該第一參考導電板大致上重疊，其中該第一參考導電板與該第二參考導電板形成一第三平板電容。
  7. 一種電源傳輸方法，包含：透過一電源供應裝置傳輸至少一參考電壓至一電源傳輸裝置；藉由該電源傳輸裝置中之一印刷電路板接收該至少一參考電壓；該印刷電路板將該至少一參考電壓傳輸至至少一傳導 球；一封裝裝置透過該至少一傳導球接收該至少一參考電壓，並將該至少一參考電壓傳輸至一晶片連接裝置；藉由該晶片連接裝置依據所接收的該至少一參考電壓輸出至少一供應電壓予一電路裝置；以及藉由該印刷電路板中之至少一電容裝置對該至少一參考電壓進行去耦操作。
  8. 如請求項7所述之電源傳輸方法，其中該印刷電路板將該至少一參考電壓傳輸至至少一傳導球的步驟包含：該印刷電路板透過該印刷電路板中之至少一導通孔將該至少一參考電壓傳輸至該至少一傳導球。
  9. 如請求項7所述之電源傳輸方法，其中該封裝裝置將該至少一參考電壓傳輸至該晶片連接裝置的步驟包含：該封裝裝置係透過一凸塊陣列將該至少一參考電壓傳輸至該晶片連接裝置。
TW109112396A 2020-04-13 2020-04-13 電源傳輸裝置與方法 TWI747234B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109112396A TWI747234B (zh) 2020-04-13 2020-04-13 電源傳輸裝置與方法
US16/994,653 US11335631B2 (en) 2020-04-13 2020-08-16 Power delivery device and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109112396A TWI747234B (zh) 2020-04-13 2020-04-13 電源傳輸裝置與方法

Publications (2)

Publication Number Publication Date
TW202139521A TW202139521A (zh) 2021-10-16
TWI747234B true TWI747234B (zh) 2021-11-21

Family

ID=78005797

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109112396A TWI747234B (zh) 2020-04-13 2020-04-13 電源傳輸裝置與方法

Country Status (2)

Country Link
US (1) US11335631B2 (zh)
TW (1) TWI747234B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130099745A1 (en) * 2010-03-10 2013-04-25 Apple Inc. External power source voltage drop compensation for portable devices
TW201916515A (zh) * 2017-09-18 2019-04-16 立錡科技股份有限公司 電源傳輸裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322778A (en) * 1980-01-25 1982-03-30 International Business Machines Corp. High performance semiconductor package assembly
US5847936A (en) * 1997-06-20 1998-12-08 Sun Microsystems, Inc. Optimized routing scheme for an integrated circuit/printed circuit board
US6828666B1 (en) * 1998-03-21 2004-12-07 Advanced Micro Devices, Inc. Low inductance power distribution system for an integrated circuit chip
CN113315419B (zh) * 2017-05-24 2022-04-22 荣耀终端有限公司 一种扁平马达的驱动方法、驱动电路及电子设备
CN110998264B (zh) * 2017-08-04 2022-06-21 三洋电机株式会社 电路装置和温度检测系统
TWI677065B (zh) * 2018-06-13 2019-11-11 瑞昱半導體股份有限公司 電子裝置及電路基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130099745A1 (en) * 2010-03-10 2013-04-25 Apple Inc. External power source voltage drop compensation for portable devices
TW201916515A (zh) * 2017-09-18 2019-04-16 立錡科技股份有限公司 電源傳輸裝置

Also Published As

Publication number Publication date
TW202139521A (zh) 2021-10-16
US20210320057A1 (en) 2021-10-14
US11335631B2 (en) 2022-05-17

Similar Documents

Publication Publication Date Title
JP4572011B2 (ja) 半導体デバイスアセンブリ
US6528872B2 (en) Packaging structure for ball grid array
JP4675818B2 (ja) パッケージ基板
TW201911509A (zh) 積體電路封裝
JP2012156291A (ja) 半導体装置および半導体装置実装体
TW201639113A (zh) 半導體裝置
JP2007121180A (ja) 半導体装置の試験装置及び半導体装置の試験方法
US11387169B2 (en) Transistor with I/O ports in an active area of the transistor
TWI678540B (zh) 半導體元件測試載具
TWI638414B (zh) 晶圓測試介面組件及其嵌埋被動元件之轉接介面板結構
WO2013107305A1 (zh) 集成模块、集成系统板和电子设备
TWI747234B (zh) 電源傳輸裝置與方法
TW201812307A (zh) 測試用電路板及其操作方法
TW201448140A (zh) 具金屬柱組之基板及具金屬柱組之封裝結構
CN113538878B (zh) 电源传输装置与方法
TWI244169B (en) High electric performance semiconductor package
CN102956605A (zh) 一种半导体部件及其制作方法
US6509646B1 (en) Apparatus for reducing an electrical noise inside a ball grid array package
CN202977410U (zh) 一种半导体部件
US9245828B2 (en) High speed signal conditioning package
JP2011134789A (ja) 半導体装置、及びプリント配線板
TWI526124B (zh) 降低單端訊號中遠端串音之方法及裝置
US20120098125A1 (en) Integrated circuit package and physical layer interface arrangement
TWI518868B (zh) 積體電路
US8912656B2 (en) Integrated circuit package and physical layer interface arrangement