TWI526124B - 降低單端訊號中遠端串音之方法及裝置 - Google Patents

Description

降低單端訊號中遠端串音之方法及裝置

本揭露大致關於降低遠端串音的技術。精確而言，此揭露關於藉由引進鄰近信號網的電容耦合來降低遠端串音。

計算裝置可包括諸如印刷電路板(PCB)的主機板。主機板可保持諸如中央處理單元(CPU)的計算裝置及記憶體的各種組件，且可提供用於其他周邊組件的連接。CPU可經由諸如平面柵格陣列(LGA)、針柵陣列(PGA)之類的封裝技術耦接到主機板。LGA係針對積體電路的封裝，其顯著的是在插座上而不是在積體電路上(其可存在於諸如PGA中的其他封裝中)具有插腳。在許多封裝技術中，串音產生於封裝內。串音造成透過頻道傳播的信號方面的失真。

100‧‧‧印刷電路板(PCB)

102‧‧‧封裝

104‧‧‧導電元件

202‧‧‧第一接點

204‧‧‧第二接點

206‧‧‧第三接點

208‧‧‧第一垂直導體

210‧‧‧第二垂直導體

212‧‧‧第三垂直導體

214‧‧‧虛線圓

216‧‧‧電容耦合器

218‧‧‧導電板

220‧‧‧導電板

302‧‧‧虛線圓

304‧‧‧虛線圓

618‧‧‧導電板

700‧‧‧方法

702‧‧‧方塊

704‧‧‧方塊

706‧‧‧方塊

708‧‧‧方塊

圖1是顯示印刷電路板及封裝的方塊圖。

圖2是顯示包括在第一接點、第二接點及第三接點間之電容耦合器的封裝的一部分的立體圖。

圖3是顯示包括在第一接點、第二接點及第三接點間之電容耦合器的封裝的一部分的側視圖。

圖4是顯示包括在第一接點、第二接點及第三接點間之電容耦合器的封裝的一部分的頂視圖。

圖5是顯示包括在第一接點、第二接點及第三接點間之電容耦合器的封裝的一部分的頂視圖。

圖6是顯示包括相對較大導電板的電容耦合器的圖。

圖7是顯示降低接點間串音的印刷電路板的製造方法的方塊圖。

【發明內容及實施方式】

本揭露及圖式通篇使用相同數字來指示相同組件及特徵。100系列中的數字係指原來可見於圖1的特徵；216系列中的數字係指原來可於圖2的特徵。以此類推。

本揭露大致關於降低接點間串音的技術。一封裝被配置以將與電氣組件相關聯的輸入/輸出(I/O)耦合到印刷電路板，該封裝包括第一接點、第二接點及第三接點。在實施例中，諸接點可包括額外的接點，且不侷限於三個接點。每個接點係耦合到諸如微孔(microvia)的垂直導體，其將諸接點通訊耦合到配置於封裝中各層的電氣組件。第二及第三接點經歷產生於耦合到第一接點之第一垂 直導體之串音。產生於第一垂直導體的串音是電感性。電感性串音易在分別與第二及第三接點關聯的信號網中產生雜訊。舉例來說，第二接點能與可接收來自第一垂直導體的電感性串音的信號網相關聯。電感性串音藉由分別在第一與第二及第二與第三接點間形成電容耦合器而被降低。電容耦合器引進配置來補償電感性串音的電容性串音，且因而降低或消除產生於第一垂直導體之電感性串音。

圖1是顯示印刷電路板(PCB)100及封裝102的方塊圖。封裝102係介電基板，配置來收納矽晶粒或要耦合到PCB 100之與電子組件相關聯的其他I/O。封裝102經由虛線圓104所標示的導電元件通訊耦合到PCB 100。導電元件104包括任何用於與PCB 100傳送包括信號網之電氣信號的適合物件。此處所指的「信號網(signal net)」是導體，包括一對導體，諸如PCB軌跡、通孔、平面柵格陣列插座插腳、球形陣列球、針柵陣列插腳等等，被建構以承載電氣信號。封裝102被建構以收納一或多個電氣組件，諸如微晶片、處理器、記憶體裝置、以及邏輯電路，諸如此類。封裝102具有用以降低串音的結構，包括參照圖2-5說明的電容性耦合器、接點以及垂直導體。

圖2是顯示包括在第一接點202、第二接點204及第三接點206間之封裝102的一部分的立體圖。封裝102安裝於PCB 100表面上。封裝102具有導電元件，包括配置以將封裝102之內部組件彼此互相耦合的導電路徑。導電路徑可被建構以傳送單端信號。此處所指的「單端信號」 是一種在封裝102內部的電路結構，其中導電路徑承載具有電壓的信號且被參考平面接地。

第一接點202耦合到第一垂直導體208。第二接點204耦合到第二垂直導體210。第三接點206耦合到第三垂直導體212。垂直導體208、210、212將封裝102的電路組件耦合到PCB 100的信號線。接點202、204、206可以不同形狀及尺寸建構。此處所指的「垂直導體」是一種導電元件，諸如通孔、插座、插腳等等。在某些實施例中，配置垂直導體208、210、212具有針對「垂直」一詞不同的方位，且為「水平」、「對角線」或諸如此類。垂直導體212會經歷串音，會在不同的垂直導體處產生信號方面的雜訊。舉例來說，串音會在第一垂直導體208產生且在第二垂直導體210及第三垂直導體212接收，如虛線圓214的箭頭所指。在某些實施例中，所產生的串音是根據第一垂直導體208對第二垂直導體210或第三垂直導體212的接近度。產生於第一垂直導體208的串音是電感性串音。

封裝102亦可包括電容耦合器216，配置於第一接點202、第二接點204、及第三接點206之間。電容耦合器216能被建構以降低或消除在第一垂直導體208產生且在第二垂直導體210及第三垂直導體212接收。電容耦合器216可包括配置於第二接點204上的導電板218。電容耦合器216可包括配置於第三接點206上的另一導電板220。如圖2所示，導電板220配置於互連的底部。在某 些實施例中，介電材料分別配置於與導電板218、220與第二接點204及第三接點206之間。換言之，導電板218、220能電容性地連接到接點204、206。經由電容耦合器216及導電板218、220引進電容性連接意圖降低或消除在第一垂直導體208產生且在第二垂直導體210及第三垂直導體212接收的電感性串音。

圖3是顯示包括在第一接點202、第二接點204及第三接點206之間的電容耦合器216的封裝102的一部分的側視圖。電容耦合器216可包括配置在第二接點204上的導電板218以與第二接點204形成如虛線圓302所表示的平行板電容器。電容耦合器216包括配置於第三接點206上的導電板220以與第三接點206形成如虛線圓304所表示的平行板電容器。在某些實施例中，介電材料包括在導電板302與第二接點204之間。如虛線橢圓214所表示，電感性串音產生於垂直導體208、210、212之間。如以上參照圖2所說明，電容耦合器216被配置以引進電容性串音來降低或消除產生於垂直導體208、210、212之間的電感性串音。

圖4是顯示包括在第一接點202、第二接點204及第三接點206間之電容耦合器216的封裝102的一部分的頂視圖。在某些實施例中，電容耦合器216是如圖4所示的順序耦合器。與第一接點202相關聯的第一垂直導體產生電感性串音。如圖4所示，第一接點202經由電容耦合器216耦合到第二接點204，且依次從第二接點204到第三 接點206。電容耦合器216電容性地耦合到第一接點202，且分別電容性地耦合到第二接點204及第三接點206的每一者。

圖5是顯示包括在第一接點202、第二接點204及第三接點206間之電容耦合器216的封裝102的一部分的頂視圖。在某些實施例中，電容耦合器216是如圖5所示的平行耦合器。分別耦合到第二及第三接點204、206的第二垂直導電體(未顯示)及第三垂直導電體(未顯示)產生電感性串音。在此實施例中，第一接點202經由電容耦合器216耦合到平行的第二接點204及第三接點206。在此實施例中，電容耦合器216電容性地耦合到第一接點202且導電地耦合到第二接點204與第三接點206的每一者。換言之，電容性串音分別從第二接點204、第三接點206的每一者被引進第一接點202。如圖5所示，第一接點202經由在第一接點202具有導電板218的電容耦合器216耦合到第二接點204。第一接點202亦經由在第一接點202具有導電板220的電容耦合器216耦合到第三接點206。

圖6是顯示包括相對較大導電板618的電容耦合器216的圖。電容耦合器216能降低或消除電感性串音的程度可取決於導電板618的尺寸或導電板618與第二接點204之間的距離。如圖6所示，導電板618的尺寸相較於圖2-5所示的導電板218而言相對大。在此實施例中，增加導電板618的尺寸以增加所引進之電容性串音的強度。

圖7是顯示降低接點間串音的印刷電路板的製造方法700的方塊圖。在方塊702，第一接點形成於第一垂直導體之上。在方塊704，形成第二接點於第二垂直導體之上。方法700包括在方塊706，形成第三接點於第三垂直導體之上。方法700包括在方塊708，形成電容耦合器於第一接點、第二接點、及第三接點之間，其中該電容耦合器用以消除在第二垂直導體與第三垂直導體所接收來自第一垂直導體的電感性串音。

串音可以是在第一垂直導體產生且第二垂直導體與第三垂直導體接收的電感性串音。電感性串音可藉由電容耦合而被降低或消除。在某些實施例中，電容耦合是順序耦合。在此實施例中，方法700包括形成從第一接點到第二接點的電容耦合，以及形成從第二接點到第三接點的電容耦合。在某些實施例中，電容耦合為平行耦合。例如，方法700可包括形成從第一接點到第二接點的電容耦合；以及形成從第一接點到第三接點的電容耦合。

在某些實施例中，在方塊708，形成電容耦合包含：形成配置於第二接點上的導電板以與第二接點形成平行板電容器。在其他實施例中，在方塊708，電容耦合包含：形成配置於第三接點上的導電板以與第三接點形成平行板電容器。

在某些實施例中，電容耦合降低或消除電感性串音的程度取決於電容耦合之導電板的尺寸。在此實施例中，方法700包括形成電容耦合器的導電板，其中串音的降低取 決於導電板的尺寸。

實施例為實作或範例。說明書所指的「實施例」、「一實施例」、「各種實施例」或「其他實施例」意指所描述之與實施例有關的特別特徵、結構、或特性包括在至少某些實施例中，但未必一定為本技術的所有實施例。「實施例」、「一實施例」、或「某些實施例」的各種出現未必全都指相同實施例。

並非此處所描述及說明的所有組件、特徵、結構、特性等需要包括於特定實施例中。倘若說明書陳述「可」、「可能」、「能」、「能夠」包括組件、特徵、結構或特性，則例如不一定要包括該特定組件、特徵、結構、或特性。倘若說明書或申請專利範圍提及「一(a或an)」元件，則不表示只有一個該元件。倘若說明書或申請專利範圍提及「額外」元件，則不排除有多於該額外元件。

須知，雖然已參照特定實施說明某些實施例，根據某些實施例的其他為可能的。此外，繪示於圖式及/或此處描述之電路元件的配置及/或次序不一定依所繪示及描述的特定方式來配置。根據某些實施例的許多其他配置亦屬可能。

在圖式中所示的每一系統中，在某些例子的元件各個可具有相同或不同的參考標號來建議所表示的該等元件可以不同及/或類似。然而，元件可以足夠彈性到以致於能有不同的實施且與某些或所有此處顯示或描述的系統一起作用。圖式中所示的各種元件可以相同或不同。哪一元件 稱為第一元件且哪一元件稱為第二元件是隨意的。

須瞭解到，在前述例子中的特性可用於一或多個實施例的任何地方。舉例來說，計算裝置的所有選備特徵亦可針對此處所述之方法或可讀取媒體加以實施。此外，雖然此處可使用流程圖及/或狀態圖來描述實施例，但技術並不侷限於該等圖或此處的對應說明。舉例來說，流程不一定通過每一繪示的框或狀態或依此處繪示及說明之完全相同的順序。

本發明技術不限於此處所列的特定細節。當然，具有此揭露之優點的熟於此技藝之人士將可體認到，可在本發明技術的範疇內從事許多其他來自前述說明及圖式的變化。因此，以下包括任何修正的申請專利範圍界定本發明技術之範圍。

100‧‧‧印刷電路板(PCB)

102‧‧‧封裝

104‧‧‧導電元件

Claims (21)

1. 一種裝置，包含：第一接點，耦合到第一垂直導體；第二接點，耦合到第二垂直導體；第三接點，耦合到第三垂直導體；以及電容耦合器，電容性地耦合該第一接點到該第二接點及該第三接點，其中，該電容耦合器係用於消除由該第二及該第三垂直導體所接收的電感性串音，其中，該電容耦合器包含導電板，且其中該串音的降低取決於該導電板的尺寸。
2. 如申請專利範圍第1項之裝置，其中，在該第一接點及該第二接點及該第三接點之間的該電容耦合器係從該第一接點到該第二接點以及從第二接點到該第三接點的順序耦合。
3. 如申請專利範圍第1項的裝置，其中，在該第一接點及該第二接點及該第三接點之間的該電容耦合器係從該第二接點到該第一接點以及從該第三接點到該第一接點的平行耦合。
4. 如申請專利範圍第1項之裝置，其中，該電感性串音係產生於該等垂直導體其中一者、接收於另一垂直導體，且藉由經由該電容耦合器引進電容性串音而被消除。
5. 如申請專利範圍第1項之裝置，其中該導電板配置於該第二接點上以與該第二接點形成平行板電容器。
6. 如申請專利範圍第1項之裝置，其中，該導電板 配置於該第三接點上以與該第三接點形成平行板電容器。
7. 如申請專利範圍第1項之裝置，其中，該電容耦合器導電地耦合到該第一接點，且電容性地耦合到該第二接點及該第三接點的每一者。
8. 如申請專利範圍第1項之裝置，其中，該電容耦合器導電地耦合到該第二接點與該第三接點的每一者，且電容性地耦合到該第一接點。
9. 一種印刷電路板，包含：第一接點；第二接點；第三接點；以及耦合器，位在該第一接點、該第二接點、及該第三接點之間，以藉由引進電容性串音來降低電感性串音，其中，該耦合器包含導電板，且其中該串音的降低取決於該導電板的尺寸。
10. 如申請專利範圍第9項之印刷電路板，包含：第一垂直導體，通訊地耦合到該第一接點且延伸進該印刷電路板；第二垂直導體，通訊地耦合到該第二接點且延伸進該印刷電路板；以及第三垂直導體，通訊地耦合到該第三接點且延伸進該印刷電路板，其中該第一垂直導體、該第二垂直導體及第三垂直導體的任一者產生該電感性串音。
11. 如申請專利範圍第9項之印刷電路板，其中，該 導電板配置在該第二接點上以與該第二接點形成平行板電容器。
12. 如申請專利範圍第9項之印刷電路板，其中，該導電板配置於該第三接點上以與該第三接點形成平行板電容器。
13. 如申請專利範圍第9項之印刷電路板，其中，位在該第一接點及該第二接點及第三接點之間的該耦合器是從該第一接點到該第二接點且從該第二接點到該第三接點的順序耦合器。
14. 如申請專利範圍第9項之印刷電路板，其中，位在該第一接點與該第二接點及第三接點之間的該耦合器是從該第二接點到該第一接點且從該第三接點到該第一接點的平行耦合。
15. 如申請專利範圍第9項之印刷電路板，其中，該導電板配置於該第一接點上以與該第一接點形成平行板電容器。
16. 一種方法，包含：形成第一接點於第一垂直導體之上；形成第二接點於第二垂直導體之上；形成第三接點於第三垂直導體之上；形成電容耦合器於該第一接點、該第二接點及該第三接點之間，其中該電容耦合器用以消除由該第一垂直導體、該第二垂直導體或該第三垂直導體所接收的電感性串音；以及 形成該電容耦合器之導電板，其中該串音的降低取決於該導電板的尺寸。
17. 如申請專利範圍第16項之方法，其中，形成該電容性耦合於該第一接點及該第二接點及該第三接點包含：形成從該第一接點到該第二接點的電容性耦合；以及形成從該第二接點到該第三接點的電容性耦合。
18. 如申請專利範圍第16項之方法，其中形成該電容性耦合於該第一接點與該第二接點及該第三接點包含：形成從該第一接點到該第二接點的電容性耦合；以及形成從該第一接點到該第三接點的電容性耦合。
19. 如申請專利範圍第16項之方法，其中，該導電板配置於該第二接點上以與該第二接點形成平行板電容器。
20. 如申請專利範圍第16項之方法，其中，該導電板配置於該第三接點上以與該第三接點形成平行板電容器。
21. 如申請專利範圍第16項之方法，其中，該導電板配置於該第一接點上以與該第一接點形成平行板電容器。