CN108736911A - 多芯片连接电路 - Google Patents

Abstract

一种多芯片连接电路，其用于包括系统单芯片以及射频芯片内。上述系统单芯片包括数字基频电路以及第一传输接口，而上述数字基频电路用以收发以及处理数字数据。第一传输接口耦接数字基频电路，以依据高速串列输入输出标准接收或发送上述数字数据。上述射频芯片包括第二传输接口以及射频链模块，而第二传输接口耦接上述系统单芯片的第一传输接口并收发上述数字数据。射频链模块耦接上述第二传输接口，将上述数字数据转换为发射模拟信号，或将接收模拟信号转换为上述数字数据。

Description

多芯片连接电路

技术领域

本发明是有关于一种连接多个芯片的电路，且特别是有关于一种连接具有无线通讯功能的多芯片连接电路。

背景技术

随着物联网技术的进步，具备无线通讯能力的电子设备的应用领域日益广泛，例如车用电子、医疗电子、穿戴式电子、家电等等各种领域。对于这些电子设备而言，具备无线通讯功能的需求越来越高。举例而言，越来越多的电子设备被要求具备WIFI功能，以利用WIFI功能进行数据传输或电子设备的控制等。因此，如何将具备无线通讯功能之元件与电子设备的主控芯片进行整合为本领域技术人员关心的议题。

传统之系统单芯片(SOC)可将多种元件，比如是动态随机存取存储器、快闪存储器、逻辑电路以及射频(radio frequency，RF)元件等，整合于同一芯片上。虽然上述作法可提高其功能性(functionality)及电性功能，但由于不同功能元件之制造方法与制程选择具有各自考量，因此其设计与验证上的复杂度与困难度都相当的高。

此外，于另一解决方案中，透过将具备USB接口或PCIE接口的无线通讯芯片卡与电子设备的系统单芯片相连接，可使电子设备具备无线通讯能力。然而，上述方案的无线通讯芯片卡与系统单芯片并无法共用同一随机存取存储器，且需要额外设置用以连接无线通讯芯片卡与电子设备的USB接口或PCIE接口，上述现象将导致制造成本提升。此外，于又一解决方案中，芯片设计者可将无线通讯电路中的数字电路与模拟数字/数字模拟转换器整合于系统单芯片中，并将无线通讯电路中的模拟前端电路独立拉出。然而，上述方案用以连接系统单芯片中模拟数字/数字模拟转换器与模拟前端电路的模拟信号传输接口非常容易产生电磁干扰(EMI)的现象，因而降低信号传输品质。

发明内容

有鉴于此，本发明提供一种连接具备无线通讯功能的多芯片连接电路，其可大幅降低制作成本并可有效改善电磁干扰现象。

本发明的一实施例提供一种多芯片连接电路，其包括系统单芯片以及射频芯片。上述系统单芯片包括数字基频电路以及第一传输接口，而上述数字基频电路用以收发以及处理数字数据。第一传输接口耦接数字基频电路，以依据高速串列输入输出标准接收或发送上述数字数据。上述射频芯片包括第二传输接口以及射频链模块，而第二传输接口耦接上述系统单芯片的第一传输接口并收发上述数字数据。射频链模块耦接上述第二传输接口，将上述数字数据转换为发射模拟信号，或将接收模拟信号转换为上述数字数据。

于本发明的一实施例中，上述射频芯片耦接天线，并透过上述天线发射上述发射模拟信号或接收上述接收模拟信号。

于本发明的一实施例中，上述发射模拟信号以及上述接收模拟信号符合无线保真度(wireless fidelity，WiFi)标准，而上述第一传输接口与上述第二传输接口为支援高速串列输入输出标准的串化器/解串化器(serializer/deserializer，SERDES)接口。

于本发明的一实施例中，上述系统单芯片与上射频芯片设置于电路基板上，上述第一传输接口与上述第二传输接口经由上述电路基板上的传输导体相连。

于本发明的一实施例中，上述射频链模块包括数字模拟转换器、模拟数字转换器，以及收发器。数字模拟转换器将数字数据转换为发射模拟信号，而模拟数字转换器取样接收模拟信号而产生数字数据。收发器耦接数字模拟转换器与模拟数字转换器，对发射模拟信号或接收模拟信号进行滤波与功率放大。

于本发明的一实施例中，上述系统单芯片更包括另一第一传输接口。上述数字基频电路经由上述另一第一传输接口连接至另一射频芯片的另一第二传输接口。上述另一射频芯片包括另一第二传输接口以及另一射频链模块。上述另一第二传输接口耦接至上述第一传输接口，并收发上述数字数据。上述另一射频链模块耦接上述另一第二传输接口，将上述数字数据转换为另一发射模拟信号，或将另一接收模拟信号转换为上述数字数据。

于本发明的一实施例中，上述射频芯片耦接天线，上述发射模拟信号与上述接收模拟信号经由上述天线传输。上述另一射频天线耦接至另一天线，上述另一发射模拟信号与上述另一接收模拟信号经由上述另一天线传输。

基于上述，在本发明的一实施例中，无线通讯系统的数字基频电路整合于系统单芯片之内，而无线通讯系统的射频链模块则可另外封装于射频芯片之内。此外，整合有数字基频电路的系统单芯片可透过高速串化器/解串化器接口与射频芯片相连以传输数字数据。如此，可在改善电磁干扰与电磁耐受性的情况下进一步大幅降低制作成本，并可缩短系统单芯片的开发时间。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1是根据本发明的一实施例所绘示的多芯片连接电路的示意图。

图2是根据本发明的一实施例所绘示的多芯片连接电路的示意图。

图3是根据本发明的一实施例所绘示的多芯片连接电路的示意图。

图4是根据本发明的一实施例所绘示的设置于电路板上的多芯片连接电路的示意图。

附图标记说明

10、30：多芯片连接电路

100、400、901：系统单芯片

200、500、700、902、903、904：射频芯片

110、410：数字基频电路

120、420、430：第一传输接口

220、520、720：第二传输接口

210、510、710：射频链模块

D1、D2、D1’、D2’、D3、D4、D3’、D4’、D5、D6、D5’、D6’：数字数据

R1、R3、R5：发射模拟信号

R2、R4、R6：接收模拟信号

300、600、800、905、906、907：天线

211：数字模拟转换器

212：模拟数字转换器

213：收发器

214：数字前端电路

P1：电路基板

具体实施方式

现将详细参考本示范性实施例，在附图中说明所述示范性实施例之实例。另外，凡可能之处，在图式及实施方式中使用相同标号的元件/构件代表相同或类似部分。

图1是根据本发明的一实施例所绘示的多芯片连接电路的示意图。请参照图1，多芯片连接电路10包括系统单芯片100以及射频芯片200。系统单芯片(System-on-a-chip，SoC)10是指将一个完整的系统放入一个封装芯片中，系统单芯片10还可包括处理器、存储器，以及周边电路等等元件，本发明对此并不限制。

于本实施例中，系统单芯片10包括数字基频电路110以及第一传输接口120。数字基频电路110可进行数字信号的压缩/解压缩、频道编码/解码、加密/解密、调变/解调等运算工作。于本实施例中，数字基频电路110可收发以及处理数字数据。例如，数字基频电路110可由内部的数字信号处理模块(图中未示)进行处理，例如可将信号处理为数字数据D1，并透过第一传输接口120将数字数据D1传送至外部芯片(例如为图1中的射频芯片200)。数字基频电路110也可从第一传输接口接收数字数据D2并进一步对数字数据D2进行数字信号处理。此外，数字基频电路110例如可经由多层式先进高性能总线(multi-layer advancedhigh-performance bus，AHB)或多层式高阶可扩展接口(multi-layer advancedeXtensible interface，AXI)等存储器连接接口而连接至系统单芯片100内的随机存取存储器(图中未示)。

第一传输接口120耦接数字基频电路110，以依据高速串列输入输出标准接收或发送串列式的数字数据D1’/D2’。第一传输接口120可包括串列器与解串列器，可将低速并列信号转换成高速串列信号。进一步而言，第一传输接口120可依据高速串列输入输出标准将数字基频电路110所输出之并列式的数字数据D1转换成串列式的数字数据D1’，并将串行式的数字数据D1’发送至系统单芯片100的外部。在本实施例中，此串行式的数字数据D1’可发送至射频芯片200的第二传输接口220。此外，第一传输接口120也可接收来自系统单芯片100外部之串列式的数字数据D2’，并依据高速串行输入输出标准将此串行式的数字数据D2’转换成并列式的数字数据D2后发送至数字基频电路110。在本实施例中，上述的外部的串行式的数字数据D2’由射频芯片200的第二传输接口220提供。

射频芯片200包括第二传输接口220以及射频链模块210。第二传输接口220耦接系统单芯片100的第一传输接口120并收发串列式的数字数据D1’/D2’。相似的，第二传输接口220可包括串列器与解串列器，可将低速并列信号转换成高速串列信号。在本实施例中，第二传输接口220依据高速串列输入输出标准经由第一传输接口120接收数字基频电路110所输出的数字数据D1，或依据高速串列输入输出标准经由第一传输接口120传送数字数据D2至数字基频电路110。

射频链模块210耦接第二传输接口220，将数字数据D1转换为发射模拟信号R1，或将接收模拟信号R2转换为数字数据D2。射频芯片200耦接天线300，并透过天线300发射上述发射模拟信号R1或接收上述接收模拟信号R2。射频链模块210用以处理高频电磁信号并执行数字模拟/模拟数字转换。在一实施例中，上述的发射模拟讯号R1以及接收模拟讯号R2符合无线保真度(wireless fidelity，WiFi)标准。

在本实施例中，当系统芯片100欲使用无线通讯功能接收外来数据时，可透过天线300接收高频的接收模拟信号R2，而射频链模块210可对接收模拟信号R2进行模拟信号处理以及转换为数字数据D2。射频芯片200再经由第二传输接口220与第一传输接口120将数字数据D2传送至数字基频电路110。另外，当系统芯片100欲使用无线通讯功能发送数据时，数字基频电路110产生的数字数据D1可经由第一传输接口120与第二传输接口220将数字数据D1传送至射频链模块210。射频链模块210将数字数据D1转换为模拟信号以及进行模拟信号处理而产生发射模拟信号R1，并经由天线300将高频的发射模拟信号R1发射出去。

特别要说明的是，执行无线通信功能至少需要射频链模块210以及数字基频电路110等电路。上述的射频链模块210仅包含模拟电路而不包含数字电路。上述的数字基频电路仅包含数字电路而不包含模拟电路。换言之，本发明的多芯片连接电路10将执行无线通信功能所需的所有模拟电路以及所有数字电路分别设置在不同的芯片内，如本实施例之模拟电路均设置于射频芯片200中，且数字电路均设置于系统单芯片100中。在半导体制程技术中，芯片中模拟电路验证通常比数位电路验证复杂。且数字电路的进展通常较模拟电路的进展来的快。例如，系统单芯片100中的核心处理器(数字电路)可能每半年就改版一次，而执行无线通信功能的模拟电路部分(如射频链模块210)可能好几年才会更改。因此藉由本发明的模拟以及数字电路分离的设置方式，可使系统单芯片100使用较先进的制程技术时，设计者对于无线通信功能的验证部分，仅需考虑数字电路的验证，而无须考虑模拟电路的验证。也就是说，可能仅需要考虑系统单芯片100的改版，而不需要考虑射频芯片200的改版与验证。藉此可减少成本降低以及缩短开发时间。

于一实施例中，第一传输接口120与第二传输接口220为支援高速串列输入输出标准的串化器/解串化器(serializer/deserializer，SERDES)接口，上述高速串列输入输出标准例如是JED204b标准，但本发明并不限制于此。需特别说明的是，透过SERDES接口连接已封装的射频芯片200与已封装的系统单芯片100，数字基频电路110与射频链路模块210可经由SERDES接口相连并传输数字数据D1’/D2’，因此可基于SERDES接口传输低压差分信号的特性而改善电磁干扰与电磁耐受性。

图2是根据本发明的一实施例所绘示的多芯片连接电路的示意图。请参照图2，射频链模块200可包括数字模拟转换器211、模拟数字转换器212、收发器213，以及数字前端电路214。

数字前端电路214耦接于第二传输接口220与数字模拟转换器211以及模拟数字转换器212之间，用以进行数字信号处理，而上述数字信号处理例如是数字上变频(DigitalUp Conversion，DUC)、数字下变频(Digital Down Conversion，DDC)和数字预矫正(Digital Pre-Distortion)和峰值因数衰减(Crest Factor Reduction，CFR)等等。数字模拟转换器211用以将数字数据D1转换为发射模拟信号R1，而模拟数字转换器212取样接收模拟信号R2而产生数字数据D2。换言之，模拟数字转换器212经组态以在系统单芯片100接收数据期间将模拟信号格式的接收模拟信号R2转换为数字信号格式的数字数据D2，且数字至模拟转换器211在系统单芯片100发送数据期间将数字信号格式的数字数据D1转换为模拟信号格式的发射模拟信号R1。

收发器213耦接数字模拟转换器211与模拟数字转换器212，对发射模拟信号R1或接收模拟信号R2进行滤波与功率放大。举例而言，收发器电路110可执行诸如低杂讯放大、阻抗匹配、混频、升频或降频转换、滤波、放大以及类似之操作。例如，收发器电路110可以包括放大器、混频器、振荡器、滤波器等。以多芯片连接电路10具备WIFI功能为例，数字基频电路110可依据WIFI协定的媒体存取层标准来产生数字数据D1，且射频链模块210可将数字数据D1转换为WIFI协定所规范之操作频带内的高频模拟信号。此外，射频链模块210可透过天线300接收WIFI协定所规范之操作频带内的高频模拟信号，而数字基频电路110可依据WIFI协定的媒体存取层标准来处理数字数据D2。如此一来，系统单芯片100内的处理核心则可透过WIFI功能来进行对外的通讯。

图3是根据本发明的一实施例所绘示的多芯片连接电路的示意图。请参照图3，于多输入多输出(MIMO)的无线通讯系统中，系统单芯片400可透过多个天线来收发信号。图3以两个天线为例进行说明，但本发明并不以此为限。

多芯片连接电路30包括系统单芯片400、射频芯片500，以及射频芯片700。系统单芯片400包括数字基频电路410、第一传输接口420，以及另一第一传输接口430。数字基频电路410经由第一传输接口420连接至射频芯片500的第二传输接口520，并经由另一第一传输接口430连接至另一射频芯片700的第二传输接口720。射频芯片500包括第二传输接口520以及射频链模块510，另一射频芯片700包括另一第二传输接口720以及另一射频链模块710。

系统单芯片400与图2所示的系统单芯片100相似，差异在于系统单芯片400具有两个第一传输接口420、430。由于系统单芯片400具有两个第一传输接口420、430，因此系统单芯片400可与两个射频芯片500、700相连接，以透过天线600、800来收发信号。

然而，数字基频电路410与射频链模块510、710之间的数据传递方式已于图2详细说明，于此不再赘述。简单来说，第一传输接口420将并列式的数字数据D3转换为串列式的数字数据D3’，并将串列式的数字数据D3’传送至第二传输接口520。第一传输接口430将并列式的数字数据D5转换为串列式的数字数据D5’，并将串列式的数字数据D5’传送至另一第二传输接口720。第二传输接口520将串列式的数字数据D3’转换为并列式的数字数据D3，射频链模块510对数字数据D3进行数字模拟转换而产生发射模拟信号R3。另一第二传输接口720将串列式的数字数据D5’转换为并列式的数字数据D5，射频链模块710对数字数据D5进行数字模拟转换而产生发射模拟信号R5。射频链模块510对天线600所接收之接收模拟信号R4进行模拟数字转换而产生数字数据D4，而第二传输接口520将并列示的数字数据D4转换为串列式的数字数据D4’，致使第一传输接口420响应于接收串列式的数字数据D4’而产生并列式的数字数据D4给数字基频电路410。另一射频链模块710对天线800所接收之接收模拟信号R6进行模拟数字转换而产生数字数据D6，而另一第二传输接口720将并列示的数字数据D6转换为串列式的数字数据D6’，致使第一传输接口430响应于接收串列式的数字数据D6’而产生并列式的数字数据D6给数字基频电路410。

由此可知，于制造系统单芯片400时，只要于系统单芯片400内额外设置与数字基频电路410相连的第一传输接口，则系统单芯片400可同时应用于单天线系统或多天线系统，因而大幅提升系统单芯片400的应用范围。相较于将无线通讯功能的元件全部并入系统单芯片的传统设计，本实施例之多芯片连接电路的配置可在节省成本的考量下更加弹性。

图4是根据本发明的一实施例所绘示的设置于电路板上的多芯片连接电路的示意图。请参照图4，图4以多芯片连接电路包括三个射频芯片为例进行说明，但本发明并不以此为限。于图4的实施例中，系统单芯片901例如可经由支援JED204b标准的串化器/解串化器接口而分别与射频芯片902、903、904相连。简单而言，相较于图3的实施例，系统单芯片901可包括三个第一传输接口，以分别与三个射频芯片902、903、904各自的第二传输接口相连。系统单芯片901与射频芯片902、903、904皆设置于电路基板P1上，系统单芯片901的第一传输接口与射频芯片902、903、904的第二传输接口可经由电路基板P1上的传输导体相连。具体而言，系统单芯片901与射频芯片902、903、904的管脚(Pin)可焊接于电路基板P1的金属垫上，并经由电路基板P1上的金属布线而彼此电性相连。

值得一提的是，于布局电路基板P1上的各元件时，射频芯片902、903、904可尽可能地往接近天线905、906、907的位置布局，以避免于射频芯片902、903、904与天线905、906、907之间传递的高频模拟信号受到其他信号的干扰或干扰其他信号。相较于将无线通讯功能的元件全部并入系统单芯片的传统设计，本实施例之多芯片连接电路的配置可改善电磁干扰与电磁耐受性。

综上所述，于本发明的实施例中，无线通讯架构中的数字基频电路整合于系统单芯片之内，致使数字基频电路可与系统单芯片内的其他元件共享存储器。此外，无线通讯架构中的放大器、收发器、数字模拟转换器、模拟数字转换器以及数字前端电路可独立的封装为一个射频芯片，且采用串化器/解串化器接口来连接系统单芯片内的数字基频电路与射频芯片。如此一来，基于串化器/解串化器接口传输低电压差分信号的特性，本发明的多芯片连接电路相较于传统架构可更进一步改善电磁干扰与电磁耐受性。除此之外，由于系统单芯片仅整合数字基频电路与增设串化器/解串化器接口，因此系统单芯片的成本可大幅降低且其应用范围可在有效控制成本的情况下更加广泛。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的权利要求所界定者为准。

Claims (8)

1.一种多芯片连接电路，其特征在于，包括：

一系统单芯片，包括：

一数字基频电路，用以收发以及处理一数字数据；以及

一第一传输接口，耦接该数字基频电路，以依据一高速串列输入输出标准接收或传输该数字数据；以及

一射频芯片，包括：

一第二传输接口，耦接该第一传输接口，并收发该数字数据；以及

一射频链模块，耦接该第二传输接口，将该数字数据转换为一发射模拟信号，或将一接收模拟信号转换为该数字数据。

2.如权利要求1所述的多芯片连接电路，其特征在于，该射频芯片耦接一天线，并透过该天线发射该发射模拟信号或接收该接收模拟信号。

3.如权利要求1所述的多芯片连接电路，其特征在于，其中该发射模拟信号以及该接收模拟信号符合无线保真度标准，而该第一传输接口与该第二传输接口为支援该高速串列输入输出标准的一串化器/解串化器接口。

4.如权利要求1所述的多芯片连接电路，其特征在于，其中，执行该无线保真度标准所需的所有模拟电路均设置于该射频芯片中，执行该无线保真度标准所需的所有数字电路均设置于该系统单芯片中。

5.如权利要求1所述的多芯片连接电路，其特征在于，其中该系统单芯片与该射频芯片设置于一电路基板上，该第一传输接口与该第二传输接口经由该电路基板上的传输导体相连。

6.如权利要求1所述的多芯片连接电路，其特征在于，其中该射频链模块包括：

一数字模拟转换器，将该数字数据转换为该发射模拟信号；

一模拟数字转换器，取样该接收模拟信号而产生该数字数据；以及

一收发器，耦接该数字模拟转换器与该模拟数字转换器，对该发射模拟信号或该接收模拟信号进行滤波与功率放大。

7.如权利要求1所述的多芯片连接电路，其特征在于，其中该系统单芯片更包括另一第一传输接口，该数字基频电路经由该另一第一传输接口连接至另一射频芯片的另一第二传输接口，该另一射频芯片包括：

另一第二传输接口，耦接至该第一传输接口，并收发该数字数据；以及

另一射频链模块，耦接该另一第二传输接口，将该数字数据转换为另一发射模拟信号，或将另一接收模拟信号转换为该数字数据。

8.如权利要求6所述的多芯片连接电路，其特征在于，该射频芯片耦接一天线，该发射模拟信号与该接收模拟信号经由该天线传输，该另一射频天线耦接至另一天线，该另一发射模拟信号与该另一接收模拟信号经由该另一天线传输。