CN203104446U - 基于延迟分集的短波收发集成数字信号处理模块 - Google Patents
基于延迟分集的短波收发集成数字信号处理模块 Download PDFInfo
- Publication number
- CN203104446U CN203104446U CN 201220724422 CN201220724422U CN203104446U CN 203104446 U CN203104446 U CN 203104446U CN 201220724422 CN201220724422 CN 201220724422 CN 201220724422 U CN201220724422 U CN 201220724422U CN 203104446 U CN203104446 U CN 203104446U
- Authority
- CN
- China
- Prior art keywords
- chip
- digital signal
- chips
- fpga
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Radio Transmission System (AREA)
Abstract
本实用新型提供一种基于延迟分集的短波收发集成数字信号处理模块，包括：6片A/D芯片、2片下变频芯片、6片上变频模块、FPGA芯片、DSP芯片和CPCI总线，6片A/D芯片分别连接至2片下变频芯片，2片下变频芯片的输出连接至FPGA芯片，DSP芯片分别连接FPGA芯片、CPCI总线并进行数据交互，6片上变频模块的输入连接FPGA芯片。本实用新型中的短波收发集成数字信号处理模块，实现六个短波通道的激励和接收，同时采用延迟分集技术，可以提高通信增益和抗干扰能力，另外采用CPCI接口可提高模块的通用性和兼容性。
Description
技术领域
本发明涉及电子电路领域，且特别是有关于一种基于延迟分集的短波收发集成数字信号处理模块。
背景技术
在无线通信环境中，信道衰落是影响信号质量的主要因素，而采用多天线分集方法则能够有效地对抗无线信道的衰落，为通信系统提供可靠的信息传输。多天线分集技术的基本原理是通过空间、频率等多个信道承载相同信息的信号副本，并将多路信号的能量按照一定的规则合并起来，多天线分集技术中的发射和接收分集技术均可获得较高分集增益。其中发射分集中的延迟分集技术，实质上是人工制造了一种色散信道，将一个窄带频率非选择性衰落信道变为频率选择性衰落信道，从而实现了发射分集。这种方法优点是实现简单，还易于与空时编码、智能天线等技术相结合，提高物理层信息传输的可靠性。而现有的一些短波通信系统中，常将分集技术和编码技术分成不同的设备，不能实现一体化设计，很难最大程度的提高系统的通信增益。
发明内容
本发明目的在于提供一种快速地控制短波多路收发通道，并且实现多通道数据处理的基于延迟分集的短波收发集成数字信号处理模块，且采用CPCI总线进行数据交换，数据传输速度快、插槽标准、信号不易被干扰，同时具有较高的可靠性。
为达成上述目的，本发明提出一种基于延迟分集的短波收发集成数字信号处理模块，包括：6片A/D芯片、2片下变频芯片、6片上变频模块、FPGA芯片、DSP芯片和CPCI总线，6片A/D芯片分别连接至2片下变频芯片，2片下变频芯片的输出连接至FPGA芯片，DSP芯片分别连接FPGA芯片、CPCI总线并进行数据交互，6片上变频模块的输入连接FPGA芯片。
其中，在发射时，DSP芯片从CPCI总线读入音频数据和外部控制命令并对音频数据进行编码、延迟处理和调制，处理后的，6个通道数据经过6片A/D芯片，输出6路短波射频信号，在接收时，6片A/D芯片对6路短波中频信号进行采样，将采样的数字信号分别送给两片下变频芯片，做数字下变频处理，然后送给FPGA芯片作滤波处理，FPGA芯片同时实现模块的内部逻辑控制，最后由FPGA将滤波处理后的数字信号送给DSP芯片，由DSP芯片对数字信号实现分集处理、解调和解码，并最终输出输出数字基带信号至CPCI总线。
进一步，其中还包括存储器，连接FPGA芯片，用于存储FPGA芯片的程序。
进一步，DSP芯片对所述音频数据延迟处理时，选择信息比特周期作为信号的延迟量，而DSP芯片对数字信号实现分集处理时，使用均衡器或维特比译码获得分集增益。
进一步，其中A/D芯片选用AD9957芯片，下变频芯片选用HSP50216芯片，上变频芯片选用AD9957芯片，DSP芯片选用TMS320C6455芯片，FPGA采用Cyclone II FPGA。
综上，本发明中的短波收发集成数字信号处理模块，实现六个短波通道的激励和接收，同时采用延迟分集技术，可以提高通信增益和抗干扰能力。另外采用CPCI接口可提高模块的通用性和兼容性。
附图说明
图1为本发明实施例基于延迟分集的短波收发集成数字信号处理模块的原理框图。
图2为图1中短波收发集成数字信号处理模块发射时的信号处理示意图。
图3为图1中短波收发集成数字信号处理模块接收时的信号处理示意图。
具体实施方式
为了更了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。
图1为本发明实施例基于延迟分集的短波收发集成数字信号处理模块的原理框图，如图1所示，基于延迟分集的短波收发集成数字信号处理模块，包括：6片A/D芯片、2片下变频芯片、6片上变频模块、FPGA芯片、DSP芯片和CPCI总线，6片A/D芯片分别连接至2片下变频芯片，2片下变频芯片的输出连接至FPGA芯片，DSP芯片分别连接FPGA芯片、CPCI总线并进行数据交互，6片上变频模块的输入连接FPGA芯片。
其中采用TMS320C6455作为DSP芯片，该芯片运算速度快、内存资源丰富、有编解码协处理器，同时带有32bit/33MHz PCI主/从模式接口。采用Altera公司的Cyclone II FPGA，运算速度快，且支持高速差分数据，选用EPCS16芯片存储FPGA程序。A/D选用6片AD9244，选用2片下变频芯片HSP50216，6片上变频模块AD9957。
DSP芯片通过CPCI总线读入音频数据和外部控制命令，同时DSP芯片又将状态信息回传给CPCI总线。图2为图1中短波收发集成数字信号处理模块发射时的信号处理示意图。参考图1和图2，发射时，DSP对音频数据进行编码、延迟分集和调制，处理后的六个通道数据经过6片AD9957芯片，输出6路短波射频小信号。
在接收时，参考图1和图3，6片AD9244对6路短波信号进行采样，将采样的数字信号分别送给两片HSP50216芯片（每片最多可处理4个通道信号）做数字下变频处理，然后送给FPGA芯片作滤波处理，FPGA芯片同时实现模块的内部逻辑控制，最后由FPGA将滤波处理后的数字信号送给DSP芯片，由DSP芯片实现分集处理、解调和解码。其中FPGA程序存储在EPCS16芯片中，DSP程序通过CPCI总线加载运行。FPGA程序通过Quartus II编译生成，DSP程序通过CCS工具编译生成。
在延迟分集处理流程中，对1路数字音频信号进行延迟分集处理。信源输出的信号首先进行信道编码，然后经串并转换变为6路相同的信息序列，最后经过不同长度的延迟后从6个短波激励通道发射出去。对延迟量的选择应当使各激励通道上信号不相关，过长的延迟会增加接收端均衡的复杂度，因此通常选择信息比特周期作为信号的延迟量。接收时使用均衡器或维特比译码获得分集增益。
综上所述，基于延迟分集的短波收发集成数字信号处理模块可以实现六个短波通道的激励和接收；采用延迟分集技术，可以提高通信增益和抗干扰能力。本发明同时采用CPCI接口可提高模块的通用性和兼容性。在无线通信环境中，信道衰落是影响信号质量的主要因素，而采用多天线分集方法则能够有效地对抗无线信道的衰落，为通信系统提供可靠的信息传输。多天线分集技术的基本原理是通过多个信道(空间、时间、频率)承载相同信息的多个信号副本，并将多路信号的能量按照一定的规则合并起来，多天线分集技术中的发射和接收分集技术均可获得较高分集增益。其中发射分集中的延迟分集技术，实质上是人工制造了一种色散信道，将一个窄带频率非选择性衰落信道变为频率选择性衰落信道，从而实现了发射分集。这种方法优点是实现简单，还易于与空时编码、OFDM、干扰抑制以及智能天线等技术相结合，最大程度地提高物理层信息传输的可靠性，具有非常高的理论价值及深远的现实意义。随着高速DSP和FPGA芯片的发展，数字信号处理模块的运算能力越来越强，可以快速地控制短波多路收发通道，并且实现多通道延迟分集数据处理。另外，本发明采用CPCI总线进行数据交换，数据传输速度快、插槽标准、信号不易被干扰，同时具有较高的可靠性。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。
Claims (4)
1.一种基于延迟分集的短波收发集成数字信号处理模块，其特征在于，包括：
6片A/D芯片、2片下变频芯片、6片上变频模块、FPGA芯片、DSP芯片和CPCI总线，6片A/D芯片分别连接至2片下变频芯片，2片下变频芯片的输出连接至FPGA芯片，DSP芯片分别连接FPGA芯片、CPCI总线并进行数据交互，6片上变频模块的输入连接FPGA芯片，
其中，在发射时，DSP芯片从CPCI总线读入音频数据和外部控制命令并对音频数据进行编码、延迟处理和调制，处理后的，6个通道数据经过6片A/D芯片，输出6路短波射频信号，在接收时，6片A/D芯片对6路短波中频信号进行采样，将采样的数字信号分别送给两片下变频芯片，做数字下变频处理，然后送给FPGA芯片作滤波处理，FPGA芯片同时实现模块的内部逻辑控制，最后由FPGA将滤波处理后的数字信号送给DSP芯片，由DSP芯片对数字信号实现分集处理、解调和解码，并最终输出输出数字基带信号至CPCI总线。
2.根据权利要求1所述的基于延迟分集的短波收发集成数字信号处理模块，其特征在于，其中还包括存储器，连接FPGA芯片，用于存储FPGA芯片的程序。
3.根据权利要求1所述的基于延迟分集的短波收发集成数字信号处理模块，其特征在于，DSP芯片对所述音频数据延迟处理时，选择信息比特周期作为信号的延迟量，而DSP芯片对数字信号实现分集处理时，使用均衡器或维特比译码获得分集增益。
4.根据权利要求1所述的基于延迟分集的短波收发集成数字信号处理模块，其特征在于，其中A/D芯片选用AD9957芯片，下变频芯片选用HSP50216芯片，上变频芯片选用AD9957芯片，DSP芯片选用TMS320C6455芯片，FPGA采用CycloneIIFPGA。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220724422 CN203104446U (zh) | 2012-12-25 | 2012-12-25 | 基于延迟分集的短波收发集成数字信号处理模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220724422 CN203104446U (zh) | 2012-12-25 | 2012-12-25 | 基于延迟分集的短波收发集成数字信号处理模块 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203104446U true CN203104446U (zh) | 2013-07-31 |
Family
ID=48855818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201220724422 Expired - Fee Related CN203104446U (zh) | 2012-12-25 | 2012-12-25 | 基于延迟分集的短波收发集成数字信号处理模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203104446U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103067058A (zh) * | 2012-12-25 | 2013-04-24 | 熊猫电子集团有限公司 | 基于延迟分集的短波收发集成数字信号处理模块 |
-
2012
- 2012-12-25 CN CN 201220724422 patent/CN203104446U/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103067058A (zh) * | 2012-12-25 | 2013-04-24 | 熊猫电子集团有限公司 | 基于延迟分集的短波收发集成数字信号处理模块 |
| CN103067058B (zh) * | 2012-12-25 | 2015-09-09 | 熊猫电子集团有限公司 | 基于延迟分集的短波收发集成数字信号处理模块 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103067058B (zh) | 基于延迟分集的短波收发集成数字信号处理模块 | |
| CN103067059B (zh) | 基于延迟分集和cpci总线的短波收发信道处理设备 | |
| CN206517409U (zh) | 一种无线双信道通信系统 | |
| US9520971B2 (en) | Data transmission method and device | |
| CN100447827C (zh) | 双通道dspeed-adc_d2g高速数据采集板 | |
| CN102055495B (zh) | 一种基于高速总线和gpu的多维混合扩频系统及方法 | |
| CN101394197B (zh) | 一种cdma分布式基站系统的基带数据传输方法及其设备 | |
| CN102136862A (zh) | 基站设备、通信系统和通信方法 | |
| CN103078671B (zh) | 基于延迟分集的短波收发一体化系统 | |
| CN203104446U (zh) | 基于延迟分集的短波收发集成数字信号处理模块 | |
| CN203180924U (zh) | 基于延迟分集的短波收发一体化系统 | |
| CN205071011U (zh) | 一种全双工无线通信模拟自干扰消除装置 | |
| CN103607232B (zh) | 基于干扰对齐算法的预编码优化选择方法 | |
| CN102420584A (zh) | 基于cpci总线的短波自适应阵列处理器 | |
| CN204244433U (zh) | 一种无线语音对讲系统 | |
| CN102685931A (zh) | 一种基于软件无线电的无线通讯传输系统及方法 | |
| CN201153260Y (zh) | 二合一u盘无线上网卡装置 | |
| CN104838592B (zh) | 用于实现减少的天线迹线损耗的rfic配置 | |
| CN102546048A (zh) | 信号传输的模拟处理方法和信道模拟设备 | |
| CN103703609A (zh) | 微波通信设备和微波通信系统 | |
| CN106921425A (zh) | 一种数据转发方法、装置及设备 | |
| CN102723977B (zh) | 一种基于cpci总线的短波八通道自适应阵列信号处理器 | |
| CN203180923U (zh) | 基于延迟分集和cpci总线的短波收发信道处理设备 | |
| CN203445876U (zh) | 一种射频信号输出功率的控制装置及终端设备 | |
| CN202799169U (zh) | 一种支持lte协议数据实时记录与分析的测试设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130731 Termination date: 20181225 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |