JPH0697283A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】 【目的】 半導体チップ上で周波数が違うクロック線を
複数存在せしめ、イネーブル信号で様々な周波数の動作
を実現し、半導体チップの動作範囲を広げることを可能
にする。 【構成】 半導体チップの上にクロック信号２、セレク
ト信号４、データ信号６を入力し、複数の周波数のクロ
ック信号７とイネーブル信号を含んだシリアルデータ８
を出力する送信部３と、シリアルデータから希望するク
ロック線を選択する受信部５とから構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体集積回路に関し、
特に、半導体チップ上の機能ブロック間の電気的接続に
関する。

【０００２】

【従来の技術】従来の半導体集積回路は、図２に示すよ
うに機能ブロック２１にクロック入力信号２２、ブロッ
クを選択するためのセレクト入力信号２３、２４、ブロ
ックに入力されるデータ入力信号２５、２６がそれぞれ
入力されていた。

【０００３】動作について説明すると、機能ブロック２
１は全て一定周波数のクロック入力信号２２に基いて動
作する。クロック入力信号２２に同期したセレクト入力
信号２３、２４の組み合わせによって、機能ブロック２
１のどのブロック＃１〜＃４を動作させるか選択し、選
択された機能ブロックはデータ入力信号２５、２６のデ
ータを取り込み、後の処理を行っていた。

【０００４】

【発明が解決しようとする課題】しかしながら、この従
来の制御回路では、動作の基準となるクロック信号が一
本しかないために、一定の周波数でしか動作できず、機
能ブロック毎に高速での動作の確認ができない。また、
高速動作で設計したつもりが、外的諸条件によって動作
しない場合でも解析のために即座に機能ブロック毎に動
作周波数を下げて動作させることもできず、不良原因の
解析がはかどらない。

【０００５】また、半導体チップの動作スピードを損ね
ることなく消費電力を小さくすることもできない。

【０００６】さらに、接続する機能ブロックの数が多く
なると、機能ブロックを選択するためのセレクト信号線
の本数も多くなり、多くの配線を引き回すことになる結
果、配線領域が増えてチップサイズにも影響してくる。
同様に、データ量が増加するとデータ線も増加し、配線
領域の増加及びチップサイズの増加につながる。

【０００７】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記課題を解決することを可能とした新規な半導体
集積回路を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成する為
に、本発明に係る半導体集積回路は、単一周波数のクロ
ック信号と、出力される複数周波数のクロック信号を選
択する為のセレクト信号とデータ信号を有する送信部
と、この送信部から出力されるシリアルデータと複数周
波数のクロック信号を入力して必要とする周波数のクロ
ック信号とデータを取り出す受信部とを有し、イネーブ
ル信号一つでクロック周波数を変更してデータを出力で
きるように構成されている。

【０００９】

【実施例】次に、本発明をその好ましい各実施例につい
て図面を参照して具体的に説明する。 ［実施例１］図１は本発明に係る半導体集積回路の第１
の実施例を示すブロック構成図である。

【００１０】図１を参照するに、本発明に係る半導体集
積回路の第１の実施例は、送信部３が一ブロックと、各
機能ブロック１（＃１〜＃Ｎ）に内蔵される受信部５と
で構成されている。

【００１１】送信部３の具体的構成を図３に示す。送信
部３では、クロック入力信号２から複数の周波数のクロ
ック信号７を発生する機能と、セレクト入力信号４とデ
ータ入力信号６からクロックイネーブル信号とデータ信
号のシリアルデータ信号８を発生する機能を合わせ持っ
ている。

【００１２】クロック入力信号２は送信部３のクロック
信号分周ブロック３１に入力され、このクロック信号分
周ブロック３１でクロック入力信号２を１／Ｎ１分周、
１／Ｎ２分周、１／Ｎ３分周等（Ｎ１、Ｎ２、Ｎ３、…
……は１、２、３、………の整数）いくつか分周し、複
数の周波数のクロック信号７を発生させる。

【００１３】また、クロック入力信号２に同期したセレ
クト入力信号４が、クロック選択信号発生ブロック３２
に入力される。ここで、セレクト入力信号４をコード化
したクロック選択信号４１と、クロック／データ切り換
え信号４２を発生する。

【００１４】一方、送信部３に入力されたデータ入力信
号６は、入力データパラシリ（パラレル／シリアル）変
換ブロック３３により転送クロック信号４０に同期した
シリアルデータ４３に変換される。クロック選択信号４
１、クロック／データ切り換え信号４２、シリアルデー
タ４３はシリアルデータ送信ブロック３４に入力され
て、クロックのイネーブル信号とシリアルデータを含ん
だシリアル送信データ信号８として出力される。

【００１５】次に受信部の具体的な構成を図４に示す。
受信部５は、シリアル送信データ信号８からクロック選
択信号を検出して、複数のクロック信号７のうち一つを
選択する機能と、選択されたクロック信号に同期させて
データを出力させる機能を合わせ持っている。

【００１６】シリアル送信データ信号８が受信部５のク
ロック選択信号検出データ分離ブロック５１に入力され
ると、クロック選択信号検出データ分離ブロック５１で
は、シリアル送信データ信号８の中からクロック選択信
号を検出し、クロックセレクト信号５９を出力するとと
もに、シリアルデータ５８を受信データシリパラ（シリ
アル／パラレル）変換ブロック５３に出力する。

【００１７】一方、複数の周波数のクロック信号７は、
複数のクロック信号のうち一つを選択するクロック信号
選択ブロック５２に入力される。クロック信号選択ブロ
ック５２では、クロック選択信号検出ブロック５１から
送られてきたクロックセレクト信号５９により、複数の
クロック信号７のうちの一つの選択してクロック出力信
号５６を出力する。

【００１８】クロック信号選択ブロック５２から送られ
てきたクロック信号６０とクロック選択信号検出データ
分離ブロック５１から送られてきたシリアルデ−タ５８
を入力とする受信デ−タシリパラ変換ブロック５３で
は、シリアルデ−タ５８を送られてきたクロック信号６
０に同期させて複数の出力データ５７に出力させる。

【００１９】以上が全体の構成とそれぞれの動作である
が、図５に以上の動作をタイムチャートに示した。 ［実施例２］本発明による第２の実施例を図６に示す。
図６は、本発明をパーソナルコンピュータに使用される
半導体に使用した場合の一例である。

【００２０】図６を参照するに、送信部６４は、中央演
算処理装置（ＣＰＵ）６３より単一周波数の入力クロッ
ク信号線６５とクロックのセレクト信号線６６、データ
入力信号線６７を入力とする。送信部６４より出力され
る複数のクロック信号は、それぞれキーボード制御ブロ
ック６１ａ、フロッピーディスクコントロールブロック
６１ｂ、メモリブロック６１ｃ、ＤＭＡブロック６１ｄ
の各受信部６２ａ、６２ｂ、６２ｃ、６２ｄに入力され
る。また、中央演算処理装置６３よりアドレス信号線が
各機能ブロック６１ａ〜６１ｄに入力される。

【００２１】キーボード制御ブロック６１ａより何も出
力されてこない時（キーボードより何も入力されず処理
待ちの状態のとき）には、中央演算処理装置６３よりク
ロックのセレクト信号６６が出力され、送信部６４より
イネーブルデータとして各機能ブロック６１ａ〜６１ｄ
の受信部６２ａ〜６２ｄに入力され、受信部６２ａ〜６
２ｄでは動作周波数の遅いクロック信号６９をセレクト
することにより消費電力を低減させる。

【００２２】また、キーボード制御ブロック６１ａから
何か出力されてくると（キーボードより入力が確認され
ると）、中央演算処理装置６３よりクロックのセレクト
信号６６が出力され、送信部６４よりイネーブルデータ
として各機能ブロック６１ａ〜６１ｄの受信部６２ａか
ら６２ｄに入力され、受信部６２ａから６２ｄでは動作
周波数の速いクロック信号６９をセレクトし、高速で処
理する。

【００２３】以上のように、本発明をパーソナルコンピ
ュータシステム等に組み込むことにより、処理待ち・処
理中などの状況に応じたクロック動作スピードを適宜設
定することができ、またシステムの消費電力管理ソフト
ウェアできめ細かく行うことができる。

【００２４】

【発明の効果】以上説明したように、本発明によれば、
単一の周波数のみの動作しかできなかった各機能ブロッ
クがイネーブル信号一つで複数の周波数で動作するの
で、半導体チップ上の動作の範囲が広がり、かつ動作ス
ピードを損ねることなく消費電力を小さくすることが可
能となる。

【００２５】本発明によれば、また、クロックのイネー
ブル信号と入力するデータを共有化し、シリアルデータ
とすることで、半導体チップ上の余分な配線の引き回し
が減り、配線領域の縮小化及び半導体チップの縮小化に
つながる。

【図面の簡単な説明】

【図１】本発明に係る半導体集積回路の第１の実施例を
示すブロック構成図である。

【図２】従来におけるこの種の半導体集積回路のブロッ
ク図である。

【図３】本発明による第１の実施例における送信部の具
体例を示すブロック構成図である。

【図４】本発明による第１の実施例における受信部の具
体例を示すブロック構成図である。

【図５】本発明による第１の実施例のタイムチャートで
ある。

【図６】本発明に係る半導体集積回路の第２の実施例を
示すブロック構成図である。

【符号の説明】

１…機能ブロック ２…クロック入力信号線 ３…送信部 ４…セレクト入力信号線 ５…受信部 ６…データ入力信号線 ７…クロック信号線 ８…シリアル送信データ信号線 ２１…機能ブロック ２２…クロック入力信号線 ２３…セレクト入力信号線＃１ ２４…セレクト入力信号線＃２ ２５…データ入力信号線＃１ ２６…データ入力信号線＃２ ３１…クロック信号分周ブロック ３２…クロック選択信号発生ブロック ３３…入力データパラシリ（パラレル／シリアル）変換
ブロック ３４…シリアルデータ送信ブロック ４０…転送クロック信号 ４１…クロック選択信号 ４２…クロック／データ切り換え信号 ４３…シリアルデータ ５１…クロック選択信号検出・データ分離ブロック ５２…クロック信号選択ブロック ５３…受信データシリパラ（シリアル／パラレル）変換
ブロック ５６…クロック出力信号 ５７…出力データ線 ５８…シリアルデータ ５９…クロックセレクト信号 ６０…クロック信号 ６１ａ…キーボード制御ブロック ６１ｂ…フロッピーディスクコントロールブロック ６１ｃ…メモリブロック ６１ｄ…ＤＭＡブロック ６２ａ〜６２ｄ…受信部 ６３…中央演算処理装置（ＣＰＵ） ６４…送信部 ６５…入力クロック信号線 ６６…入力セレクト信号線 ６７…入力データ信号線 ６８…アドレス信号線 ６９…クロック信号線 ７０…シリアル送信データ信号線

Claims (2)

【特許請求の範囲】
1. 【請求項１】 単一周波数のクロック信号から複数の周
   波数のクロック信号を作り出すクロック信号分周ブロッ
   クと該クロック信号分周ブロックから出力される複数周
   波数のクロック信号から必要なクロック信号を選択する
   為のセレクト信号を発生させるクロック選択信号発生ブ
   ロックと入力データパラレルシリアル変換ブロックとシ
   リアルデータ送信ブロックとから構成される送信部と、
   クロック選択信号検出・データ分離ブロックとクロック
   信号を選択するクロック選択信号ブロックと受信データ
   シリアルパラレル変換ブロックとから構成される受信部
   とを備えることを特徴とする半導体集積回路。
2. 【請求項２】 単一周波数のクロック信号と、出力され
   る複数周波数のクロック信号を選択する為のセレクト信
   号とデータ信号を有する送信部と、この送信部から出力
   されるシリアルデータと複数周波数のクロック信号を入
   力して必要とする周波数のクロック信号とデータを取り
   出す受信部とを有し、イネーブル信号一つでクロック周
   波数を変更してデータを出力できるように構成したこと
   を特徴とする半導体集積回路。