TW510021B - Semiconductor device and its producing method - Google Patents

Semiconductor device and its producing method Download PDF

Info

Publication number
TW510021B
TW510021B TW090131447A TW90131447A TW510021B TW 510021 B TW510021 B TW 510021B TW 090131447 A TW090131447 A TW 090131447A TW 90131447 A TW90131447 A TW 90131447A TW 510021 B TW510021 B TW 510021B
Authority
TW
Taiwan
Prior art keywords
metal silicide
silicon substrate
silicon
contact window
film
Prior art date
Application number
TW090131447A
Other languages
English (en)
Inventor
Hidetoshi Koike
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW510021B publication Critical patent/TW510021B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

510021 A7 8667pif.doc/008 B7 五、發明説明(I ) 發明領域 本發明是關於一種半導體裝置及其製造方法,尤其是 關於記憶胞(memory cell)之擴散層接觸窗(contact)之形成 的半導體裝置及其製造方法。 發明背景 在半導體裝置中,爲降低源極/汲極(souixe/drain)擴散 層對接觸窗之阻抗,因而一般會於源極/汲極之上面形成 矽化鈦(TiSi)或矽化鈷(CoSi)等的金屬矽化物層。 第5A圖至第6B圖所示係爲說明習知技術之適用於 DRAM胞的接觸窗製程之的工程元件剖面圖。 首先,請參照第5A圖所示,於p型矽基板1上以淺 溝渠隔離(Shallow Trench Isolation,STI)法形成元件隔離 區域2,並於p型矽基板1之全部表面上以熱氧化法形成 閘(gate)氧化膜3,再於其上沈積多晶矽,進行圖案化 (patternning)以形成電晶體(transistor)之閘電極4。之後, 進行磷(P)或砷(As)等的不純物的離子植入等,以自對準 (self-alignment)形成例如是l〇〇nm厚的η型擴散層5 〇 經濟部中央標準局員工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 接著,請參照第5Β圖所示,使用化學氣相沈積 (chemical vapor deposition,CVD)法沈積例如是由 700nm 左右之硼憐砂玻璃(borophosphosilicate glass,BPSG)所構 成之層間絕緣膜6。其後,經由微影(photolithography)製 程與反應性離子蝕刻(reactive ion etching,RIE)對層間絕 緣膜6進行蝕刻,以形成朝向擴散層5開口並暴露出擴散 層5之接觸窗開口 7。 510021 經濟部中央標準局貝工消費合作社印裝 8667pif.doc/008 B7 五、發明説明(7 ) 接著,請參照第5C圖所示,使用濺鍍(sputter)之方法 沈積例如是鈦的金屬阻障物(barrier metal),並於暴露之擴 散層5上形成20nm厚的金屬阻障膜8。 之後,請參照第6A圖所示,於攝氏600度下及熱處 理,金屬阻障膜8會與所接觸之擴散層5之矽產生反應, 而形成由矽化鈦所構成之金屬矽化物層9。此時,所生成 之矽化鈦其鈦之膜厚與矽之膜厚的比率爲1 : 2.27,且所 形成之金屬矽化物層9係爲自p型矽基板1表面以下之 45nm左右之深度。 最後,請參照第6B圖所示,以化學氣相沈積法等於 全體上沈積例如是膜厚爲400nm的鎢(tungsten,W),並塡 滿接觸窗開口 7。之後,利用化學機械硏磨(Chemical-Mechanical Polishing,CMP)法等將表面完全平坦化以形成 鎢插塞(plug)10。 然而,隨著細微化同時,擴散層之深度會變淺至l〇〇nm 左右,因而導致擴散層與矽基板之界面與金屬矽化物層之 底面之間的距離大幅縮短。請參照第7圖之用以說明情形 的模式圖所示,在前述習知例中擴散層之深度爲l〇〇nm, 而金屬矽化物層之深度則爲45nm,因而擴散層與矽基板 之界面與金屬矽化物層之間的距離僅有55nm。此時,由 於擴散層與矽基板之界面與金屬矽化物層之間的距離變 短,及金屬矽化物層之膜厚的原因,因而會形成朝擴散層 突出之稱爲尖峰(spike)的局部較深的金屬矽化物層,進而 產生已知之擴散層的接合洩漏(leak)之問題。 (請先閱讀背面之注意事項再填寫本頁) .裝_ 訂- _線 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X 297公釐) 510021 A7 8667pif.d〇c/〇〇8 g-y ~—--------- 五、發明説明(3 ) 因此,當發生習知例中之由金屬矽化物層所造成之擴 散層的接合洩漏時’則會有降低記憶胞之資料保持特性的 問題。 爲此,尤其是在DRAM等的記憶胞中,對源極/汲極 擴散層而言,在原常用的全面形成矽化鈦或矽化鈷等的金 屬矽化物層的邏輯(logic)電路部分上變更爲不形成金屬矽 化物層,再於未形成金屬矽化物層之擴散層上形成鎢插塞 等的接觸窗,然此也會產生新的擴散層接合洩漏之問題。 因此,本發明之目的係提供一種半導體裝置及其製造 方法,以形成可靠度高的接觸窗。 發明槪述 本發明提出一種第一型式之半導體裝置,係由擴散 層、絕緣層、及金屬砂化物層所構成,其中擴散層係形成 於矽基板之表面。絕緣層係形成於擴散層之上,且於接觸 窗形成位置上具有接觸窗開口。金屬矽化物層係形成於位 於接觸窗開口內且與擴散層相連接之接觸窗的底部,且金 屬矽化物層之底面係位於矽基板之表面之同一面、或砂基 板之表面之較高位置上。 經濟部中央標準局員工消費合作社印裝 (請先聞讀背面之注意事項再填寫本頁) 本發明提出一種第二型式之半導體裝置,係由擴散 層、絕緣層、及金屬矽化物層所構成,其中擴散層係形成 於矽基板之表面。絕緣層係形成於擴散層之上,且於接觸 窗形成位置上具有接觸窗開口。金屬矽化物層係形成於位 於接觸窗開口內且與擴散層相連接之接觸窗的底部,金屬 矽化物層之底面係位於矽基板之表面之較低位置且自5夕基 6 本紙張尺度適用中國國家標準(CNS ) A4说格(210X297公瘦^ ---- 經濟部中央標準局貝工消費合作社印裝 510021 8667pif.doc/008 _______B7___— 五、發明説明(V ) 板之表面至金屬矽化物層之距離係小於接觸窗底部所形成 之金屬矽化物層之膜厚的1/2。 在上述半導體裝置中,矽薄膜之材質係選自於多晶矽 或非晶矽其中之一。矽薄膜內所含有之元素係選自於硼、 磷、砷、銻或銦等元素。金屬矽化物層之材質較佳係由選 自於鈦、锆、給、釩、鈮、鉬、鉻、鉬、鎢、鐵、鈷、鎳、 鈀或鈾等材質。 本發明提出一種第一型式之半導體裝置之製造方法, 包括:於矽基板之表面上形成薄的氧化膜及閘極,再於矽 基板之表面形成源極•汲極擴散層。接著,於矽基板之上 沈積絕緣膜,且絕緣膜具有暴露出源極•汲極擴散層及薄 的氧化膜的接觸窗開口。再於矽基板之上形成矽薄膜。之 後,於矽薄膜之上形成金屬阻障,再進行熱處理,以使金 屬阻障與矽薄膜反應形成金屬矽化物層。 前述矽薄膜之形成厚度係可使於接觸窗底部所形成之 金屬砂化物層之底面位於與砂基板之表面同一面上,或位 於矽基板之表面之較高位置之面上。或是前述矽薄膜之形 成厚度係可使於接觸窗底部所形成之金屬矽化物層之底面 位於矽基板之表面之較低位置,且自矽基板之表面至於接 觸窗底部所形成之金屬矽化物層之底面的距離係低於接觸 窗底部所形成之金屬矽化物層之膜厚的1/2。 本發明提出一種第一型式之半導體裝置之製造方法, 包括:於矽基板之表面上形成薄的氧化膜及閘極,再於砂 基板之表面形成源極•汲極擴散層。接著,於矽基板之上 (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 510021 A7 B7 8667pif.doc/008 五、發明説明(匕) (請先閲讀背面之注意事項再填寫本頁) 沈積絕緣膜,且絕緣膜具有暴露出源極•汲極擴散層及薄 的氧化膜的接觸窗開口。再於矽基板之上形成金屬阻障。 之後,於金屬阻障之上形成砂薄膜,再進行熱處理,以使 金屬阻障與矽薄膜反應形成金屬矽化物層。 前述矽薄膜之形成厚度係可使於接觸窗底部所形成之 金屬矽化物層之底面位於矽基板之表面之較低位置,且自 砂基板之表面至於接觸窗底部所形成之金屬砂化物層之底 面的距離係低於接觸窗底部所形成之金屬砂化物層之膜厚 的1/2。再者,前述矽薄膜之材質係選自於多晶矽或非晶 矽其中之一。前述矽薄膜內所含有之元素係選自於硼、磷、 砷、銻或銦等元素。前述金屬矽化物層之材質係選自於鈦、 锆、鈴、釩、鈮、鉬、鉻、鉬、鎢、鐵、站、鎳、銷或金白 等材質。 在上述本發明之半導體裝置及其製造方法中,形成金 屬矽化物膜所使用之矽層係於形成金屬阻障之前或之後所 形成,藉由矽之充足地提供,可以確保金屬矽化物膜與擴 散層之間的距離足夠,以提供可減少洩漏並提高可靠性的 接觸窗。 經濟部中央標準局貝工消費合作社印裝 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細 說明如下: 圖式之簡單說明 第1A圖至第1C圖所示爲本發明之第一較佳實施例 之半導體裝置之製造方法的工程剖面圖。 8 本紙張尺度適用中國國家榡準(CNS ) A4規格(210X297公釐) 510021 A7 8667pif.doc/0〇8 B7 五、發明説明(6 ) 第2A圖至第2C圖所示爲本發明之第一較佳實施例 之半導體裝置之製造方法的工程剖面圖。 第3A圖至第3C圖所示爲本發明之第二較佳實施例 之半導體裝置之製造方法的工程剖面圖。 第4A圖至第4C圖所示爲本發明之第二較佳實施例 之半導體裝置之製造方法的工程剖面圖。 第5A圖至第5C圖所示爲習知技術之適用於DRAM 胞的接觸窗製程之製造方法的工程剖面圖。 第6A圖至第6B圖所示爲習知技術之適用於DRAM 胞的接觸窗製程之製造方法的工程剖面圖。 第7圖所示爲用以說明習知技術之問題點的模式圖。 圖式之標iR說明: ---------裝.-- (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 1,101, 201 : p型矽基板 2,102, 202 :元件隔離區域 3 , 103 , 203 :閘氧化膜 4 , 104 , 204 :閘電極 5 , 105 , 205 : η型擴散層 6 , 106 , 206 :層間絕緣膜 7 , 107 , 207 :接觸窗 8 , 109 , 208 :金屬阻障膜 9,110,210 :金屬矽化物層 I 〇,111,211 :鎢插塞 II :尖峰 108,209 :矽薄膜 本紙張尺度適用中國國家榡準(CNS ) A4说格(210X 297公釐) 訂 -線· 經濟部中央標準局貝工消費合作社印繁 510021 8667pif.doc/008 ^ 五、發明説明(1 ) 較佳實施例之詳細說明 第1A圖至第2C圖所示爲本發明之適用於DRAM胞 之第一較佳實施例之半導體裝置之製造方法的工程元件剖 面圖。 首先,參照第1A圖所示,於p型矽基板ι〇1上以淺 溝渠隔離法形成元件隔離區域102,並於p型砂基板101 之全部表面上以熱氧化法形成閘氧化膜103,再於其上以 化學氣相沈積法沈積多晶矽,並以微影法進行圖案化,以 形成電晶體之閘電極104。之後,進行磷或砷等的不純物 的離子植入等,以對閘電極104自對準形成例如是i〇〇nm 厚的η型擴散層105。 接著,請參照第1Β圖所示,使用化學氣相沈積法沈 積例如是由700nm左右之硼磷矽玻璃所構成之層間絕緣膜 106。其後,經由微影製程與反應性離子蝕刻對層間絕緣 膜106進行蝕刻,以形成朝向擴散層105開口並暴露出擴 散層105之接觸窗開口 107。 之後,請參照第1C圖所示,使用化學氣相沈積法於 全面上沈積厚度爲45nm之例如是由多晶砍(poly silicon) 或非晶矽(amorphous silicon)所構成之政薄膜108。 在沈積矽之材料中,尤以低溫沈積之非晶矽爲較佳之 材料。 接著,請參照第2A圖所示’使用例如是濺鍍之方法 沈積例如是鈦的金屬阻障物,並於矽薄膜108上形成20nm 厚的金屬阻障膜109。 10 本紙張尺度適用中國國家標準(CNS ) A4現格(210X297公釐) --------^-琴------、tr----- (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印裝 510021 8667pif.doc/008 B7 五、發明説明(i ) 之後,於攝氏600度下及熱處理,金屬阻障膜109會 與所接觸之矽薄膜1〇8之矽產生反應,而形成如第2B圖 所示之由矽化鈦所構成之金屬矽化物層110 ° 此時,如同前述敘述,所生成之矽化鈦,其鈦之膜厚 與矽之膜厚的比率爲1:2.27,且所形成之金屬矽化物層110 與p型砂基板101之界面係形成於p型砂基板101表面。 即,在金屬矽化物形成之際,金屬阻障層反應所需之矽是 由沈積於擴散層之上的矽層所供給,因而不會於P型矽基 板之表面下形成金屬矽化物層。 最後,請參照第2C圖所示,以化學氣相沈積法等於 全體上沈積例如是膜厚爲400mn的鎢,並塡滿接觸窗開口 107。之後,利用化學機械硏磨法等將表面完全平坦化以 形成鎢插塞Π1。 由此所形成之接觸窗係與形成於接觸窗底部之金屬矽 化物層之最底部位於砂基板之最表面與同一面上,或是位 於矽基板之最表面之較高之面上。如此,可以確保擴散層 與矽基板之界面與金屬矽化物層之間的距離足夠長,再 者,即使因金屬矽化物層之膜厚而形成局部較深且稱爲尖 峰的金屬矽化物層之際,也可以防止擴散層之接合洩漏。 再者,在本第一較佳實施例中,於接觸窗開口底部所 形成之矽薄膜的厚度較薄時,則會發生在金屬矽化物形成 之際之來自矽薄膜之矽供給不足時,並發生其所需之矽由 其下之擴散層所供給之情形。在此情形下,則所形成之金 屬矽化物膜之底面會略低於前述之矽基板表面,但此自矽 本紙張尺度適用t國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 經濟部中央標準局員工消費合作社印裝 510021 8667pif.doc/008 ___B7_ 五、發明説明(1 ) 基板之表面至金屬矽化物底面之距離不會超過金屬矽化物 之膜厚的1/2。因此爲了有效地抑制洩漏之發生,其滿足 之條件係由矽薄膜之厚度所決定。 第3A圖至第4C圖所示爲本發明之適用於DRAM胞 之第一較佳實施例之半導體裝置之製造方法的工程元件剖 面圖。 首先,參照第3A圖所示,於p型矽基板201上以淺 溝渠隔離法形成元件隔離區域202,並於p型矽基板201 之全部表面上以熱氧化法形成閘氧化膜203,再於其上以 化學氣相沈積法沈積多晶矽,並以微影法進行圖案化,以 形成電晶體之閘電極204。之後,進行磷或砷等的不純物 的離子植入等,以對閘電極204自對準形成例如是lOOnm 厚的η型擴散層205。 接著,請參照第3Β圖所示,使用化學氣相沈積法沈 積例如是由7〇〇nm左右之硼磷矽玻璃所構成之層間絕緣膜 206。其後,經由微影製程與反應性離子蝕刻對層間絕緣 膜206進行蝕刻,以形成朝向擴散層205開口並暴露出擴 散層205之接觸窗開口 207。 之後,請參照第3C圖所示’使用例如是濺鍍之方法 沈積例如是鈦的金屬阻障物,以形成2〇nm厚的金屬阻障 膜 208 〇 接著,請參照第4A圖所示,使用例如是濺鍍之方法 沈積厚度爲22.5nm之例如是由多晶矽或非晶矽所構成之 矽薄膜209。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) --------裝.------訂-----φ線 (請先閲讀背面之注意事項再填寫本頁) 510021 經濟部中央標準局員工消費合作社印裝 8667pif.doc/008 D / 五、發明説明((U ) 之後,於攝氏600度下及熱處理,金屬阻障膜208會 與所接觸之矽薄膜209及擴散層205中之矽產生反應,而 形成如第4B圖所示之由矽化鈦所構成之金屬矽化物層 210 ° 當此矽化鈦生成時,其鈦之膜厚與矽之膜厚的比率爲 1 : 2.27,因而消耗了位於金屬阻障膜208之上部之22.5nm 的矽薄膜209及位於金屬阻障膜208之下部之22.5nm的p 型矽基板201。因而形成自p型矽基板201表面朝下深 22.5nm的金屬矽化物層210。換言之,形成金屬矽化物層 時所使用之矽係由擴散層與矽薄膜兩者所提供,此與習知 例比較可知,可以明顯地減少朝向擴散層側之金屬矽化物 的形成量。 另一方面,由於在層間絕緣膜206上對金屬阻障208 之厚度爲20nm而言具有22.5nm之矽薄膜2〇9,因此不會 有爲反應之金屬阻障208之殘留,而沒有後續之去除製程 上的問題。 最後,請參照第4C圖所不’以化學氣相沈積法等於 全體上沈積例如是膜厚爲400nm的鎢,並塡滿接觸窗開口 207。之後,利用化學機械硏磨法等將表面完全平坦化以 形成鎢插塞211。 由此所形成之接觸窗係與形成於接觸窗底部之金屬矽 化物層之最底部位於矽基板之較低之最表面’且自矽基板 之最表面至形成於接觸窗底部之金屬矽化物層之距離,係 低於形成於接觸窗底部之金屬矽化物層的膜厚的1/2。如 (請先閲讀背面之注意事項再填寫本頁) -裝· 訂- _線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 510021 A7 8667pif.doc/008 B7 _ 五、發明説明(U ) 此,可以確保擴散層與矽基板之界面與金屬矽化物層之間 的距離足夠長,再者,即使因金屬矽化物層之膜厚而形成 局部較深且稱爲尖峰的金屬矽化物層之際,也可以防止擴 散層之接合洩漏。 在上述各較佳實施例中,於形成金屬阻障之前後所形 成之矽薄膜,也可以分別摻雜有硼(B)、磷、砷、銻(Sb)、 銦(In)等元素。亦即,對η型擴散層而言可以含有磷、砷 或銻,而對Ρ型擴散層而言則可含有硼或銦等與擴散層具 有同一導電型的矽薄膜,如此可以有效的防止金屬矽化物 層吸收擴散層之不純物。 再者,金屬阻障之材料係選自於鈦、锆(Zr)、飴(Hf)、 釩(V)、鈮(Nb)、鉬(Ta)、鉻(Cr)、鉬(Mo)、鎢、鐵(Fe)、 鈷、鎳(Ni)、鈀(Pd)、鉑(Pt)等之範圍,使用前述材質之情 形可以形成對矽安定的金屬矽化物層。 發明之效果 由本發明之申請範圍第1項可知,形成於接觸窗底部 之金屬矽化物層之最下部位於矽基板之最表面與同一面 上,或是位於矽基板之最表面之較高位置上。如此,可以 確保擴散層與矽基板之界面與金屬矽化物層之間的距離足 夠長,再者,即使因金屬矽化物層之膜厚而形成局部較深 且稱爲尖峰的金屬矽化物層之際,也可以防止擴散層之接 合拽漏。 由本發明之申請範圍第2項可知,形成於接觸窗底部 之金屬矽化物層之底面係位於矽基板之表面之較低位置, (請先閲讀背面之注意事項再填寫本頁) •裝· -線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 510021 A7 B7 8 6 6 7 pif. doc/008 五、發明説明(Vi 且自矽基板之最表面至形成於接觸窗底部之金屬矽化物層 之最下部之距離,係低於形成於接觸窗底部之金屬矽化物 層的膜厚的1/2。如此,可以確保擴散層與矽基板之界面 與金屬矽化物層之間的距離足夠長,再者,即使因金屬矽 化物層之膜厚而形成局部較深且稱爲尖峰的金屬矽化物層 之際,也可以防止擴散層之接合洩漏。 由本發明之申請範圍第6項可知,當朝向擴散層之接 觸窗開口形成之後,於暴露之擴散層上依序沈積矽薄膜與 金屬阻障,再進行後續之熱處理而形成金屬矽化物層。此 時形成金屬矽化物所必需之矽係由矽薄膜所供給,由此所 形成之金屬矽化物之底面未與擴散層與矽基板之介面近 接,而可確保具有足夠長之距離。如此,即使因金屬矽化 物層之膜厚而形成局部較深且稱爲尖峰的金屬矽化物層之 際,也可以防止擴散層之接合洩漏。 由本發明之申請範圍第9項可知,當朝向擴散層之接 觸窗開口形成之後,於暴露之擴散層上依序沈積金屬阻障 與矽薄膜,再進行後續之熱處理而形成金屬矽化物層。此 時形成金屬矽化物所必需之矽係由位於金屬阻障上之矽薄 膜所供給,由此所形成之金屬矽化物之底面未與擴散層與 矽基板之介面近接,而可確保具有足夠長之距離。如此, 即使因金屬矽化物層之膜厚而形成局部較深且稱爲尖峰的 金屬矽化物層之際,也可以防止擴散層之接合洩漏。 本紙張尺度適用中國國家標準(CNS ) A4現格(210X297公釐) --------裝------訂-----^線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝

Claims (1)

  1. 經濟邹智慧財產局員工消費合作社印製 510021 A8 B8 8667pif-d〇C/Q〇8 諸_ 六、申請專利範圍 1 · 一種半導體裝置,包括: 一擴散層,形成於一矽基板之一表面; 一絕緣層’形成於該擴散層之上,且於一接觸窗形成 位置上具有一接觸窗開口;以及 一金屬政化物層,係形成於位於該接觸窗開口內且與 該擴散層相連接之一接觸窗的底部,該金屬矽化物層之底 面係位於該矽基板之該表面之同一面、或該矽基板之該表 面之一較高位置上。 2· —種半導體裝置,包括: 一擴散層,形成於一矽基板之一表面; 一絕緣層’形成於該擴散層之上,且於一接觸窗形成 位置上具有一接觸窗開口;以及 一金屬矽化物層,係形成於位於該接觸窗開口內且與 該擴散層相連接之一接觸窗的底部,該金屬矽化物層之底 面係位於該矽基板之該表面之一較低位置且自該矽基板之 該表面至該金屬矽化物層之一距離係小於該接觸窗底部所 形成之該金屬矽化物層之一膜厚的1/2。 3 ·如申g靑專利範圍第1項或第2項中任一項所述之半 導體裝置,其中該矽薄膜之材質係選自於多晶矽或非晶砂 其中之一。 4·如申請專利範圍第1項或第2項中任一項所述之半 導體裝置,其中於該矽薄膜內所含有之元素係選自於硼、 磷、砷、銻或銦等元素。 5·如申請專利範圍第i項或第2項中任一項所述之半 I 6 本紙張尺度適用中國國家標準(CNS)A4規格(2]0 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
    510021 A8 BS 8667pif.d〇c/〇〇8 六、申請專利範圍 導體裝置,其中於該金屬砍化物層之材質係選自於欽、錯、 給、釩、鈮、鉬、鉻、鉬、鎢、鐵、鈷、鎳、鈀或鉬等材 質。 6·—種半導體裝置之製造方法,包括: 於一砂基板之一表面上形成一薄的氧化膜及一閘極; 於該矽基板之該表面形成一源極·汲極擴散層; 於該矽基板之上沈積一絕緣膜,且該絕緣膜具有暴露 出該源極•汲極擴散層及該薄的氧化膜的一接觸窗開口; 於該矽基板之上形成一矽薄膜; 於該矽薄膜之上形成一金屬阻障;以及 進行一熱處理,以使該金屬阻障與該矽薄膜反應形成 一金屬砂化物層。 7·如申請專利範圍第6項所述之半導體裝置之製造方 法,其中該矽薄膜之形成厚度係可使於該接觸窗底部所形 成之該金屬矽化物層之一底面位於與該矽基板之該表面同 一面上,或位於該矽基板之該表面之較高位置之一面上。 8. 如申請專利範圍第6項所述之半導體裝置之製造方 法,其中該矽薄膜之形成厚度係可使於該接觸窗底部所形 成之該.金屬矽化物層之一底面位於該矽基板之該表面之較 低位置,且自該矽基板之該表面至於該接觸窗底部所形成 之該金屬矽化物層之該底面的一距離係低於該接觸窗底部 所形成之該金屬矽化物層之一膜厚的1/2。 9. 一種半導體裝置之製造方法,包括: 於一矽基板之一表面上形成一薄的氧化膜及一閘極; 本紙張尺度適用中國國家標準(CNS)A4規格(2】ΰχ297公坌) -----— Ill---· I I (請先閱讀背面之注意事項再填寫本頁) 訂: 經濟部智慧財產局員工消費合作社印製 510021 3667pif.d〇c/ 0 0 8 A8 B8 C8 D8 六、申請專利範圍 於該矽基板之該表面形成一源極·汲極擴散層; 於該矽基板之上沈積一絕緣膜,且該絕緣膜具有暴露 出該源極•汲極擴散層及該薄的氧化膜的一接觸窗開口; 於該矽基板之上形成一金屬阻障; 於該金屬阻障之上形成一砂薄膜;以及 進行一熱處理,以使該金屬阻障與該矽薄膜反應形成 一金屬矽化物層。 10·如申請專利範圍第9項所述之半導體裝置之製造 方法’其中該矽薄膜之形成厚度係可使於該接觸窗底部所 形成之該金屬矽化物層之一底面位於該矽基板之該表面之 較低位置,且自該矽基板之該表面至於該接觸窗底部所形 成之該金屬矽化物層之該底面的一距離係低於該接觸窗底 部所形成之該金屬矽化物層之一膜厚的1/2。 Π·如申請專利範圍第6項至第1〇項中任一項所述之 半導體裝置之製造方法,其中該矽薄膜之材質係選自於多 晶矽或非晶砂其中之一。 12·如申請專利範圍第6項至第1〇項中任一項所述之 半導體裝置之製造方法,其中於該矽薄膜內所含有之元素 係選自於硼、磷、砷、銻或銦等元素。 13·如申請專利範圍第6項或第9項中任一項所述之 半導體裝置之製造方法,其中於該金屬矽化物層之材質係 選自於鈦、锆、給、釩、鈮、鉬、鉻、鉬、鎢、鐵、鈷、 鎳、鈀或鉑等材質。 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 x 297公坌) ---------------- (請先閱讀背面之注意事項再填寫本頁) 言 r 涇齊卽智i材查¾員工消費合作fi印妓
TW090131447A 2000-12-26 2001-12-19 Semiconductor device and its producing method TW510021B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000394587A JP2002198325A (ja) 2000-12-26 2000-12-26 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW510021B true TW510021B (en) 2002-11-11

Family

ID=18860190

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090131447A TW510021B (en) 2000-12-26 2001-12-19 Semiconductor device and its producing method

Country Status (5)

Country Link
US (1) US20020096726A1 (zh)
JP (1) JP2002198325A (zh)
KR (1) KR20020052946A (zh)
CN (1) CN1365146A (zh)
TW (1) TW510021B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI409880B (zh) * 2008-08-27 2013-09-21 Macronix Int Co Ltd 一種用來製造半導體裝置的方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112856B2 (en) * 2002-07-12 2006-09-26 Samsung Electronics Co., Ltd. Semiconductor device having a merged region and method of fabrication
JP3803631B2 (ja) 2002-11-07 2006-08-02 株式会社東芝 半導体装置及びその製造方法
CN1314092C (zh) * 2003-01-02 2007-05-02 联华电子股份有限公司 制作半导体元件的方法
KR100642648B1 (ko) * 2005-09-13 2006-11-10 삼성전자주식회사 실리사이드막들을 갖는 콘택 구조체, 이를 채택하는반도체소자, 및 이를 제조하는 방법들
JP5529365B2 (ja) * 2007-02-01 2014-06-25 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びその製造方法
KR20100090091A (ko) * 2009-02-05 2010-08-13 삼성전자주식회사 금속-반도체 화합물 영역을 갖는 반도체소자의 제조방법
JP2011077072A (ja) * 2009-09-29 2011-04-14 Panasonic Corp 固体撮像素子及びその製造方法
CN102437088B (zh) * 2010-09-29 2014-01-01 中国科学院微电子研究所 一种半导体结构及其制造方法
CN102881631B (zh) * 2011-07-13 2014-12-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US20150372100A1 (en) * 2014-06-19 2015-12-24 GlobalFoundries, Inc. Integrated circuits having improved contacts and methods for fabricating same
CN105990370A (zh) * 2015-03-06 2016-10-05 华邦电子股份有限公司 存储元件及其制造方法
CN112786439A (zh) * 2021-01-19 2021-05-11 长鑫存储技术有限公司 半导体结构的制造方法、半导体结构、晶体管及存储器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3104193B2 (ja) * 1991-06-28 2000-10-30 ソニー株式会社 半導体装置の接続構造形成方法
KR960002081B1 (ko) * 1992-12-30 1996-02-10 현대전자산업주식회사 얕은 접합을 형성하는 반도체 제조방법
JPH11233639A (ja) * 1998-02-13 1999-08-27 Sharp Corp 半導体集積回路装置及びその製造方法
KR20000044936A (ko) * 1998-12-30 2000-07-15 김영환 씨모스 트랜지스터의 제조 방법
JP2000223568A (ja) * 1999-02-02 2000-08-11 Mitsubishi Electric Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI409880B (zh) * 2008-08-27 2013-09-21 Macronix Int Co Ltd 一種用來製造半導體裝置的方法

Also Published As

Publication number Publication date
CN1365146A (zh) 2002-08-21
JP2002198325A (ja) 2002-07-12
US20020096726A1 (en) 2002-07-25
KR20020052946A (ko) 2002-07-04

Similar Documents

Publication Publication Date Title
TWI300974B (en) Method for forming a semiconductor device
TW510021B (en) Semiconductor device and its producing method
TW512534B (en) Semiconductor device and the manufacturing method thereof
KR100278665B1 (ko) 디램 및 로직 혼합소자에서 화학기계적 연마에 의한 자기정렬 방식의 선택적 실리사이드층 형성방법
JP2008130981A (ja) 半導体装置及びその製造方法
TW439202B (en) Method for forming a self aligned contact in a semiconductor device
CN102074479A (zh) 半导体器件及其制造方法
US6097061A (en) Trenched gate metal oxide semiconductor device and method
TW578297B (en) Semiconductor integrated circuit device and the manufacturing method thereof
TW301780B (zh)
US6602746B2 (en) Dual-gate CMOS semiconductor device manufacturing method
US6100569A (en) Semiconductor device with shared contact
TW461047B (en) Manufacturing method of embedded DRAM
TW402780B (en) Device isolation structure for semiconductor device and method thereof
US7416934B2 (en) Semiconductor device
US7566667B2 (en) Methods of fabricating a semiconductor device having a barrier metal layer and devices formed thereby
TW451325B (en) Process for making mask ROM using a salicide process and mask ROM
TW319911B (en) Manufacturing method of resistor by using contact hole with high aspect ratio
TWI241708B (en) Semiconductor device and manufacturing method thereof
JPH11168203A (ja) ランダムアクセスメモリセル
US6258651B1 (en) Method for forming an embedded memory and a logic circuit on a single substrate
CN114765177A (zh) 存储单元及其制备方法
TW382814B (en) Method of making DRAM device having bitline top capacitor structure of linear bitline shape on substrate
TWI343625B (en) A semiconductor device and manufacturing method of the same
JPH0429327A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees