TW507351B - Metallization arrangement for semiconductor structure and corresponding fabrication method - Google Patents

Description

/ 丄

本道ΪΪ明係有關於"'種一半導體結構之-金屬配置，該 ίΐϊί構具有—第—次結構平—具有一第―及一第 冑線之第二金屬平面；一第—中間介電層，用以 —次結構平面及該第二金屬平面相互電性隔離；以 垃2 =第一中間介電層中填滿一導電材料之穿孔，用以連 t第-次㈣平面及該第二金屬H纟發明亦同樣有 關於一對應製造方法。 ，術浯半導體結構係可以用通常觀念理解，因此可同 時T蓋具有任意半導體元件之單層積（single-layered ) 及多重層積（multilayered)結構。舉例來說，該半導體+ 結構係一積體電路，而該金屬配置則為該半導體結構提供 内部或外部佈線。 第二圖係一半導體結構之一已知金屬配置之一圖表介 紹0 在第二圖中，1係標示一半導體結構，例如層積於一 石夕基底之一電路，L1係標示由二氧化矽製成之一第一襯層 (liner Uyer) ，M1係標示一第一金屬平面，ILD係標示 一中間介電層，V係標示一填滿一導電材料1^之穿孔，l2 係標示一第二襯層，…係標示一第二金屬層，lBA係標示 一第一内連線，LBB係標示一第二内連線，且〇係標示該第1藝 一及第二内連線LBA、LBB之一間隙，且κ係標示此結構之 關鍵位置。 通常’加入具有一低介電常數之該中間介電層ILJ)之 主要目的係降低相鄰内連線之電容性耦合，藉以在不改變

507351 五、發明說明（2) 晶片面積之前提下改善功能效率（funct i〇nal efficiency)。然而，層積具有一低介電常數之該中間八 電層ILD通常需要提供’例如：一氧化矽襯墊或氮化石夕* 墊形式之襯層L1或L2，藉以作為擴散阻障（例如：在A 合金之例子中），用來定義穿孔V之圖案。 u 然而，該氧化矽襯墊或氮化矽襯墊之襯層[丨或^2 對高介電常數卻會對相鄰内連線，如LBA ，之 相 耦合具有負面影響。根據第二圖之已知配置，該各忮 置係標示為K。 鍵位 本發明係基於降低該擾人之電容性輕合之目的。 根據本發明，該目的之達成手段係藉由申 【丨造項方？。明之半導體元件及申請專利範圍第7項所指::： 根據本發明，可觀地降低該第二金屬平面 線間之電容性耦合係成為可能。 鄰内連 本發明所依賴之基本概念係：由一介 襯：：提供於該第二金屬平面下方，該襯層係中匕之一 -金屬：面之該等第一及第二相鄰内連線間之：：於該第 附屬項係分別包含申請專利範圍第丨項所指、。 體疋件及申請專利範圍第7項所指 之半導 施例及改善。 我每方法之有利實 根據-較佳實施例，該第一次結構平 十面。 第一金屬 根據另-較佳實施例，該第二金屬平面之該等第—

IHI 507351 五、發明說明（3) 第二相鄰内連 一中間介電層 介電層一層一 根據另一 製造。 根據另一 平面係以AlCu 根據另一 同一蝕刻步驟 或一合適之概 需要有一較長 面或一額外蝕 根據另一 線間之間隙係 上方。如此’ 層地堆昼。 較佳實施例’ 較佳實施例， 製造。 較佳實施例， 中完成。這僅 墊/金屬組合ε 飯刻時間，而 刻步驟。 較佳實施例， 完成，且該中 填滿，第二中間介電層於該第 複數食属層可以用交替其間之 該觀 該 膺係以二氧化矽或氮化矽 等）第一及/或第二金屬 該等定義圖案及中斷步驟係於 需要遽擇一合適之飯刻劑及/ 相較於慣用製程，本發明僅 不需要一額外遮罩（mask )平 該定義圖案步驟係於一第一金 斷梦賻係於一第二二氧化矽蝕 屬蝕刻步驟中 刻步驟中完成 根據另一 遮罩，其係提 案及中斷步驟 本發明之一示範實施例係以_式介紹，並於下列說明 中詳細解釋。 [圖式說明] 較佳實施例’ 供於該第二金 一硬質（hard)遮罩或一抗餘 屬不面上，係用於該等定義圖 第一圖A至第 圖Η係顯 體結構之金屬配置之基本方 第二圖係一半導體結構 示製造本發明實施例之一半導 法步驟；以及 之一已知金屬配置之一圖表介 507351 五、發明說明（4) 紹。 [圖式符號] 1 半導體結構 ILD 、 ILD1 、 ILD2 中間介電層 Ml、M2 金屬平面 卜 LI、L2 概層 FM 導電填充材料 V 穿孔 0 間隙 LBA > LBB 金屬層M2中之内連、線 K 關鍵位置 [較佳實施例] 在圖式中

II 相同參考付號係標示相同或功 能相同之元 件。 第-圖A至第-圖η係顯示製造 體結構之金屬配置之基本方法步驟。$實施“之丰導 如第一圖A所介紹，首先，一筮 本墓栌仕媛1 第一金屬層Ml係沈積於 平等體結稱ί上方並加以定蠢顧安 π w在、士接於h Υ 義圖案。隨後’中間介電層 ILD1係沈積於件到之整個結構上方。舉例來說這個具有 一低介電常數之中間介電層況^係一含碳（(：）之二氧化 矽（Si02 )層。 根據第一圖β，在隨後製程步驟中，一襯層L係施加於 得到之結構。關於這點，應該注意的是：該襯層L之介電 常數係高於該中間介電層ILD1之介電常數。

MH 第8頁 507351 五、發明說明（5) 隨後，該襯層L及該中間介電層ILD1係利用一標準微 影（photolithographic)技術定義圖案。這個步墀係產 生穿孔V ’如第一圖C所介紹。 在下一製程步驟中，如第一圖D所介紹，該穿孔v隨後 係填滿導電填充材料FM。 隨後，在同一製程步驟中，隨後係沈積一第二金屬層 M2，藉以得到第一圖e所示之結構。 例如，在本實施例中，一光阻遮罩或一堅固遮罩（如 由氮化矽製成）係依序提供於該第二金屬層M2上。利用該 堅固遮罩HM，該第二金屬層M2係被定義圖案以得到内連線 LBA及LBB。這係介紹於第一圖F中。 不論在相同蝕刻步驟中或在使用一不同蝕刻媒介之一 額外钱刻步驟中，該未覆蓋襯層L係隨後姓刻去除，藉以 使得間隙0不再包含任何襯墊或任何金屬。這係介紹於第 一圖G中。 因此，金屬結構係轉移至由二氧化矽製成之襯層L。 假定選擇合適之襯層6及蝕刻媒介，這僅需要延長金屬層 M2之已知钱刻步驟。 根據第一圖Η中介紹之結構，隨後係去除該堅固遮罩 ΗΜ、並沈積另一中間介電層ILD2。隨後可以在該中間介電 層ILD 2上施加無論是一結束鈍化層或另一第三金屬層等 等。 如從第一圖Η中所能清楚看見，這類型製程控制會使 得由二氧化矽製成之該襯層L得以於該金屬層M2去除時同 mm ibuh

不用多說，本發明亦可以應用於任何 別是積體電路及任何基本半導材料；特別 導體材料或材料夾層作為基底亦是可能。 在上述實施例中，雖然第一次結構平 面，但其可以是一不同平面，也就是說， 最底層金屬平面。 :應之結果。 上’然其並非用 依本發明精神， 半導體結構，存寺 是，使用任意半 面係一金屬平 本發明可應用於 507351 <1 圖式簡單說明 1 :半導體結構 FM :導電填充材料 ILD、ILD1、ILD2 :中間介電層 K :關鍵位置 L、LI、L2 :襯層 LBA、LBB :金屬層M2中之内連線 Ml、M2 :金屬平面 0 :間隙 V ··穿孔

Claims (1)

1. 之金屬配置，具有·· 其具有一第一及一第二相鄰内 i · 一種一半導體結構（1 一第一次結構平面（Ml 一第二金屬平面（M2) 連線（LBA ; LBB ); 一第一中間介電層（ILD1 )，田、 (Ml )及該第二金屬平面（M ，用以與該第一次結構平面 穿孔（V )，於該中間介電厣相互電性隔離； 料（FM )，藉以連接該第—4曰处（ILIM )中填滿一導電材 屬平面（M2);以及 人結構平面（Ml )及該第二金 平面下古外、β才料製成’提供於該第二金屬 十面（M2 )下方，該襯層（τ^ , ^ ^ U )係中斷於該第二金屬平面 以弟一及第二相鄰内連線（LBA ; LBB )間之間 隙（0 )處。 2 ·如申請專利範圍第1項所述之金屬配置，其中，該第二 金屬平面（M2 )之該等第一及第二相鄰内連線（lbA ; LBB )間之間隙（〇 )係填滿一第二中間介電層（ILD2 )於該 第一中間介電層（ILD1 )上方。 3 ·如申請專利範圍第1項所述之金屬配置，其中，該半導 體結構具有一層積於一石夕基底之電路。 4·如申請專利範圍第1項所述之金屬配置， 次結構平面（Μ1 )係一第〆金屬平面。 5 ·如申請專利範圍第4項所述之金屬配置 體結構具有一層積於一矽配置， 其中，該第一 其中，該半導 6·如申請專利範圍第4項所述之、

   其中，該第 2002. 07. 29.012 507351 修正 _案號90115832 车 月 六、申請專利範圍 金屬平面（M2)之該等第一及第二相鄰内連線（LBA ;LBB )間之間隙（ο )係填滿一第二中間介電層（ILD2)於該 第一中間介電層（ILD1)上方。 7·如申請專利範圍第6項所述之金屬配置，其中，該 體結構具有一層積於一矽基底之電路。 8·如申請專利範圍第1至7項 中，該襯層（L )係由二氧化 9 ·如申請專利範圍第1至7項 中，該（等）第一及/或第二 AlCu製造。 之一所述之金屬配置，其 矽或氮化矽製造。 之一所述之金屬配置，其 金屬平面（Ml ; M2 )係由 之一金屬配置之方法 最好是一第一金屬平 於該第一次結構平面 10· —種製造一半導體結構（1 具有下列步驟： 提供一第一次結構平面（Μ1 )， 面，於該半導體結構（1 )上； 提供一第一中間介電層（ILD1 ) (Ml )上； (L )於該第一次結構 孔（V )於該第一中間 到之結構； 第一及一第二相鄰内連 提供一由一介電材料製成之襯層 平面（Ml )上； 提供填滿一導電材料（FM )之穿 介電層（ILD1)及該襯層（l)中 提供一第二金屬平面（M2)於得 疋義§亥第一^金屬平面（M2)中一 線（LBA ; LBB )之圖案；以及 中斷位於該第二金屬平面 (M2)之該等第一及一第二相

   第13頁 507351 _案號 90115832_年月日__ 六、申請專利範圍 鄰内連線（LBA ; LBB )間之間隙處之該襯層。 11. 如申請專利範圍第1 0項所述之方法，其中，該定義圖 案及中斷步驟係於同一蝕刻步驟中完成。 12. 如申請專利範圍第11項所述之方法，其中，該半導體 結構具有一層積於一矽基底於電路。 13. 如申請專利範圍第1 2項所述之方法，其中，該襯層 (L )係由二氧化矽或氮化矽製造。 14·如申請專利範圍第1 3項所述之方法，其中，該定義圖 案步驟係於一第一金屬蝕刻步驟中完成，且該中斷步驟係 於一第二二氧化矽蝕刻步驟中完成。 15. 如申請專利範圍第1 0項所述之方法，其中，該半導體 結構具有一層積於一石夕基底於電路。 16. 如申請專利範圍第1 5項所述之方法，其中，該襯層 (L )係由二氧化矽或氮化矽製造。 17. 如申請專利範圍第1 6項所述之方法，其中，該定義圖 案步驟係於一第一金屬蝕刻步驟中完成，且該中斷步驟係 於一第二二氧化矽蝕刻步驟中完成。 18. 如申請專利範圍第1 0至1 7項之一所述之方法，其中， 一堅固遮罩或一抗蝕遮罩，其係提供於該第二金屬平面 (M2 )上，係用於該定義圖案及中斷製程步驟。 19. 如申請專利範圍第1 0至1 7項之一所述之方法，其中， 該第二金屬平面（M2)之該等第一及第二相鄰内連線 (LBA ; LBB )間之間隙係填滿一第二中間介電層（ILD2 ) 於該第一中間介電層（ILD1 )上方。

   第14頁 2002. 07. 29.014 507351

   第15頁 2002. 07.29.015