TW504904B - Voltage controlled oscillator and PLL circuit using the voltage controlled oscillator - Google Patents

Description

504904 A7 B7 五、發明説明（1) 【發明之背景】 (請先閲讀背面之注意事項再填寫本頁) 本發明，係有關電壓控制振盪器及使用該電壓控制振 擾器之 PLL ( Phase L〇cked L〇op )。 近年來，隨著數據通訊之高速·多量化，或微處理器 之動作速度的高速化，在要求高速動作領域中類比電路之 重要性再度受到重視。其中，做爲同步電路使用之PLL， 乃重要之巨集區塊（macro block)被供至位置，若說該 PLL 電路的性能乃決定 LSI ( Large Scale Integrated Circuit)全體之性能者亦不爲過。 而且，用以構成PLL電路的電路之一係電壓控制振 盪器。對於與本發明聯連之電壓控制振盪器，使用顯示其 電路構成之圖9加以說明。 該電壓控制振盪器，係使用差動放大器做爲延遲元件 341、342、343、344，會流入該差動放大器之電流藉由輸 入電壓30之値予以變化據此來變化振盪頻率。 延遲元件341〜344，係分別具有如下之構成。將輸入 電壓30輸入到閘極之P通道電晶體3417係做爲電流源進 行動作，對連接於其下的電晶體群供給電流。 經濟部智慧財產局員工消費合作社印製 源極耦合型之P通道電晶體3415及3416，係以前段 之延遲元件之輸出信號做爲輸入信號（I N +及IN -)供 至閘極。在P通道電晶體3415之汲極與接地端子之間， 係使二個之N通道電晶體3411及3412之汲極、源極以並 聯連接，在P通道電晶體3416之汲極與接地端子之間， 係使二個N通道電晶體3413及3414之汲極、源極以並聯 本紙張尺度適用中國國家標準（CNS ) A4規格(210X 297公1 ~ -4 - 504904 A7 B7 五、發明説明（2) 連接。 (請先閱讀背面之注意事項再填寫本頁) 該2組之N通道電晶體3411及3412、3413及3414 之中，在電晶體34 1 2及34 1 3之閛極係輸入控制電壓據以 控制其導通。電晶體3411及3414係使閘極與汲極短路形 成所謂二極體連接。該2組之電晶體3411及3412、3413 及3414，係使電阻値做爲可變之負荷電阻發揮作用。又 ，由P通道電晶體3415及3416之汲極輸出信號OUT +及 OUT -並傳達到次段之延遲元件。 於圖9之4段環狀振盪器34中，最終段延遲元件 344之輸出信號OUT -及0UT+，係使其極性反轉供至初 段之延遲元件341做爲輸入信號I N +及I N-，而延遲元 件341之輸出信號0UT+、OUT -係做爲次段之延遲元件 342之輸入信號I N+、I N -，延遲元件342之輸出信號 〇UT+、OUT —係做爲延遲元件343之輸人信號I N+、I N - ，延遲元件343之輸出信號0UT+、OUT -係做爲延遲 元件344之輸入信號I N+、I N -依序被傳送。 經濟部智慧財產局員工消費合作社印製 但是，做爲負荷電阻進行動作之2組的N通道電晶 體3411及3412、3413及3414之中，被連接於電晶體 3412及3413之閘極的控制電壓33，係在控制電壓生成電 路3 2中被生成。 該控制電壓生成電路32，係具有：虛擬電路，用於模 擬在延遲元件3 4 1〜3 4 4中之單側之電晶體；及運算放大器 ，用於將基準電壓3 1供至一方之輸入端子。虛擬電路， 係在延遲元件341〜344中之單側用以再現流入全部之電流 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 504904 A7 B7 五、發明説明（3) ，由P通道電晶體324及325、N通道電晶體322及323 構成。 (請先閲讀背面之注意事項再填寫本頁) 而且，藉由運算放大器321之動作，使施加於虛擬電 路之N通道電晶體322及323之汲極的電壓，亦即運算放 大器321之輸入電壓NS1，控制成相等於基準電壓31。藉 此則不論輸入電壓30爲任何之電壓値，電壓NS 1均可與 基準電壓3 1 —致地動作。 亦即，延遲元件341〜344之輸出電壓的最大値，不受 流入延遲元件341〜344之電流影響而固定等於基準電壓 31 ° 具有如此構成之電壓控制振盪器的振盪頻率，係與各 段之延遲元件341〜344的輸出側之負荷電容，具體而言爲 次段之延遲元件的P通道電晶體3417之閘極電容，或自 已之段中的延遲元件之輸出端子的擴散層電容等之充放電 時間成反比。 經濟部智慧財產局員工消費合作社印製 假設負荷電容爲C load，2組之N通道電晶體3411 及3412、3413及3414所構成之可變電阻爲R delay，則 充放電時之時間常數可以R delay及C load之積表示，振 盪頻率係與1 / (R delay· C load)成比例。 於此，電阻R delay，係因控制電壓生成電路32之動 作而施加有基準電壓3 1時由輸入電壓30決定。使流入延 遲元件341〜344之電流流入負荷電阻（電晶體34 11〜34 14 )之兩端。因此，假設基準電壓31之値爲V ref，流入延 遲元件之電流爲I vco時，可設爲R delay = V ref / I vco 本紙張尺度適用中國國家標準（CNS ) A4規格（21 OX 297公釐） 504904 A7 _ B7__ 五、發明説明（4) 〇 因此，振盪頻率f如下式表示。 (請先閲讀背面之注意事項再填寫本頁) f=Kl*Ivco/ (Vref.Cload)…（1) 其中，K 1係比例常數。 於此，基準電壓V ref及附加電容c load係幾乎固定 。因此，該電壓控制振盪器，其頻率f之變化係與輸入電 壓30所決定之電流I vco成比例。 可是，上述之電壓控制振邊器係有如下之問通。通訊 領域使用之PLL，在跨越廣大的溫度範圍必須滿足嚴格之 跳動（jitter )的規格。因此，PLL之迴路增益不能受溫度 影響而產生變動，而電壓控制振盪器之振盪頻率亦需保持 一定而不受溫度影響。 但是，圖9之電壓控制振盪器，其振盪頻率受溫度變 動之影響而產生極大變動。以下，對於其原因加以說明。 經濟部智慧財產局員工消費合作社印製 延遲元件之負荷電阻R delay，可以V ref / I vco表 示，但此事係由以下之說明也可導出。 圖10係顯示由圖9之延遲元件341〜344所包含的2 組N通道電晶體3411及3412、3413及3414所構成之負 荷電阻之電流-電壓特性。 N通道電晶體3411〜3414之中，電晶體3412及3413 ，係令閘極電壓藉由控制電壓33控制者。因此，電晶體 34 1 2及34 1 3之特性，係在高電壓領域呈現飽和之所謂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 7 504904 A7 __B7_ 五、發明説明（5) (請先閲讀背面之注意事項再填寫本頁) MOS電晶體之汲極電壓-汲極電流曲線。另外，電晶體 3411、3414，因爲汲極及閘極被短路，所以其電壓-電流 特性係呈現2次曲線。 使該2個曲線重疊，則成爲電晶體34 11〜34 14所構成 之負荷電阻之電壓-電流特性。 圖10中粗實線L2係顯示室溫中之特性，粗點線L1 係顯示高溫中之特性。於此，不管哪一個特性在電壓成爲 基準電壓Vref時流通有電流I vco之點係一致的，但在其 他領域則因溫度使電壓-電流特性不同。 上述之R delay = Vref· I vco的預現，係令負荷電阻 之電壓-電流特性近似直線者，但現實之特性係與該近似 點有所偏移，而該偏移也因溫度而異。 上述電壓控制振盪器之振盪頻率，係將流通電流固定 而變更溫度時模擬其程度之變動而調查出結果，該結果顯 示於圖11。 經濟部智慧財產局員工消費合作社印製 假設以室溫之攝氏27度中的振盪頻率爲基準，則在 冰點以下20度時振盪頻率增大4.3%，在攝氏120度則振 盪頻率減低7.7%。 如上述，依負荷電阻中之電壓-電流特性隨溫度大爲 變動之習知技術的電壓控制振盪器，其振盪頻率會隨溫度 變化而產生很大變動。因此，使用如此之電壓控制振盪器 構成PLL時，其回路增益也會隨溫度而產生很大的變動 ’存在著很難在廣大溫度範圍能滿足跳動之規格的問題。 該問題，對於振盪頻率依存於負荷電阻之電壓-電流 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -8- 504904 A7 ___ B7 五、發明説明（6) 特性的習知技術之電壓控制振盪器之設計者而言，係本質 上不可避免的問題。 (請先閲讀背面之注意事項再填寫本頁) 【發明之揭示】 本發明之目的，係提供一種可抑制溫度變化引起之振 盪頻率之變動的電壓控制振盪器及使用該電壓控制振盪器 之 PLL。 本發明之電壓控制振盪器，係具備有第1、第2、… 第n(n係2以上之整數）元件單元，前述第1元件單元 之差動輸出以同一極性成爲前述第2元件單元之差動輸入 ，…，第η - 1元件單元之差動輸出以同一極性成爲前述 第η元件單元之差動輸入，前述第η之差動輸出被進行反 轉極性而成爲前述第1元件單元之差動輸入的電壓控制振 盪器， 前述第1、第2、…第η元件單元係分別具備有： 電流源，其輸入端子連接於第1電源端子，會響應於 輸入信號而至控制端子之電流由輸出端子輸出；及 經濟部智慧財產局員工消費合作社印製 2組之換流器，在前述電流源之輸出端子與第2電源 端子之間以並聯被連接，在前述差動輸入之一方分別被供 至進行動作，令前述差動輸出之一方由各別之輸出端子進 行輸出。上述第1、第2、…、第η差動輸出，係具有響 應於上述控制電壓之頻率。 前述2組之換流器，係分別被供給由前述電流源所輸 出之電流，相較於對前述輸出端子進行放電或充電之期間 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐Τ 504904 A7 B7 五、發明説明（7) ，對前述輸出端子進行充電或放電之期間係被設定爲較短 〇 (請先閲讀背面之注意事項再填寫本頁) 又，前述電流源，係包含源極連接於前述第1電源端 子，閘極被供給有前述輸入信號的第1 P通道電晶體， 而前述2組之換流器，係含有： 第2、第3P通道電晶體，其源極共通連接於前述第 1P通道電晶體之汲極；及 第1、第2N通道電晶體，其各別之汲極連接於前述 第2、第3P通道電晶體之汲極且源極同時連接於前述第2 電源端子； 而在前述第2P通道電晶體及前述第1N通道電晶體 之閘極，及前述第3P通道電晶體及前述第2N通道電晶 體之閘極分別被輸入差動輸入之一方。 此情況下，前述2組之換流器，係分別被供給前述電 流源所輸出之電流，相較於對前述輸出端子充電之期間， 對前述輸出端子放電之期間係設定爲較短。另外，藉由上 述控制電壓使振盪頻率變化亦可。 經濟部智慧財產局員工消費合作社印製 又，前述電流源，係包含源極連接於前述第1電源端 子，閘極被供給有前述輸入信號的第1N通道電晶體， 而前述2組之換流器，係含有： 第2、第.3N通道電晶體，其源極共通連接於前述第 1N通道電晶體之汲極；及 第1、第2P通道電晶體，其各別之汲極連接於前述 第2、第3N通道電晶體之汲極且源極同時連接於前述第 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 504904 A7 ____ B7 __ 五、發明説明（8) 2電源端子； (請先閲讀背面之注意事項再填寫本頁) 而在前述第1P通道電晶體及前述第2N通道電晶體 之閘極，及前述第2P通道電晶體及前述第3N通道電晶 體之閘極分別被輸入差動輸入之一方。 此情況下，前述2組之換流器，係分別被供給前述電 流源所輸出之電流，相較於對前述輸出端子充電之期間， 對前述輸出端子放電之期間係設定爲較短。又，藉由上述 控制電壓使振盪頻率變化亦可。 又，前述電流源，係包含源極連接於前述第1電源端 子，閘極被供給有前述輸入信號的第1P通道電晶體， 而前述2組之換流器，係含有.· 第2、第3P通道電晶體，其源極共通連接於前述第 1P通道電晶體之汲極； 第1、第2N通道電晶體，其各別之汲極連接於前述 第2、第3P通道電晶體之汲極且源極同時連接於前述第2 電源端子； 經濟部智慧財產局員工消費合作社印製 第3N通道電晶體，其汲極連接於前述第1N通道電 晶體之汲極，閘極連接於在前述第2N通道電晶體之汲極 ，源極連接於前述第1N通道電晶體之源極；及 第4N通道電晶體，其汲極連接於前述第2N通道電 晶體之汲極，閘極連接於前述第1N通道電晶體之汲極， 源極連接於前述第2N通道電晶體之源極； 而在前述第2P通道電晶體及前述第1N通道電晶體 之閘極，及前述第3P通道電晶體及前述第2N通道電晶 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ^ 504904 A7 B7 五、發明説明（9) 體之閘極分別被輸入差動輸入之一方。 (請先閲讀背面之注意事項再填寫本頁) 此情況下，前述2組之換流器，係分別被供給前述電 流源所輸出之電流，相較於對前述輸出端子充電之期間， 對前述輸出端子放電之期間係設定爲較短。又，藉由上述 控制電壓使振盪頻率變化亦可。 又，前述電流源，係包含源極連接於前述第1電源端 子，閘極被供給有前述輸入信號的第1N通道電晶體， 而前述2組之換流器，係含有： 第2、第3N通道電晶體，其源極共通連接於前述第 1N通道電晶體之汲極， 第1、第2P通道電晶體，其各別之汲極連接於前述 第2、第3N通道電晶體之汲極且源極同時連接於前述第 2電源端子； 第3P通道電晶體，其源極連接於前述第1P通道電晶 體之源極，閘極連接於在前述第2P通道電晶體之汲極， 汲極連接於前述第1P通道電晶體之汲極；及 經濟部智慧財產局員工消費合作社印製 第4P通道電晶體，其源極連接於前述第2P通道電晶 體之源極，閘極連接於前述第1N通道電晶體之汲極，汲 極連接於前述第2P通道電晶體之汲極； 而在前述第1P通道電晶體及前述第2N通道電晶體 之閘極，及前述第2P通道電晶體及前述第3N通道電晶 體之閘極分別被輸入差動輸入之一方。 此情況下，即述2組之換流器，係分別被供給前述電 流源所輸出之電流，相較於對前述輸出端子充電之期帛， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐) ~ 一 " 504904 A7 _ B7 五、發明説明（1〇) 對前述輸出端子充電之期間係設定爲較短。另外，藉由上 述控制電壓使振盪頻率變化亦可。 (請先閲讀背面之注意事項再填寫本頁) 如以上說明若依據本發明之電壓控制振盪器，則在複 數段之元件單元中，可使容易受到溫度變化影響之電晶體 的驅動力或ON電阻難以影響到頻率，可抑制頻率對溫度 變化的影響。 而旦，本發明之PLL，係具備有：相位比較器，其被 供給有基準時脈及輸出信號，用以比較各別之相位並輸出 相位比較信號；充電泵，根據前述相位比較信號，用以輸 出顯示充電或放電之充放電信號；低通濾波器，根據前述 充放電信號，將內藏之電容量進行充電或放電並用以輸出 控制電壓；上述電壓控制振盪器，被供給有前述控制電壓 ，可輸出具有對應於該控制電壓之頻率的前述第1、第2 、…第η之差動輸出；及分頻器，至少被供給前述第1、 第2、…第η之差動輸出的其中之一，用以倍增頻率並輸 出前述輸出信號。 經濟部智慧財產局員工消費合作社印製 如此，本發明之PLL，係使用上述電壓控制振盪器， 可抑制溫度變化之影響，可穩定獲得具所要頻率之輸出。 【發明之最佳實施形態】 以下，對於本發明之一實施形態參考圖式加以說明。 根據第1實施形態之電壓控制振盪器，係具備有如圖 1所示之構成。該電壓控制振盪器，係具備有做爲複數之 元件單元之4段的延遲元件111〜114。初段之延遲元件 本紙張尺度適用中周國家標準（CNS ) Α4規格（210X297公釐〉 504904 A7 _ B7 _ 五、發明説明（11) (請先閱讀背面之注意事項再填寫本貰) 111的輸出信號OUT +及OUT-，係做爲次段之延遲元件 112的輸入信號IN +及IN -被供至，而延遲元件112之輸 出信號〇UT +及OUT -係在其次段之延遲元件113做爲輸 入信號IN +及IN -被供至，…，最後段之延遲元件114的 輸出信號0UT +及OUT-，係在初段之延遲元件111使極 性反轉並做爲輸入信號IN +及IN -被供至。 而且，各自之延遲元件11 2〜114，係與延遲元件111 同樣，具有P通道電晶體1113〜1115，及N通道電晶體 II 11〜1112。P通道電晶體1115，係使源極被連接於電源 端子，並將輸入電壓10被輸入到閘極，藉由輸入電壓10 用以供給被決定之電流做爲電流源進行動作。 在電晶體111 5之汲極及接地端子之間，係使2個之 換流器以並聯被連接。1個之換流器，係由P通道電晶體 經濟部智慧財產局員工消費合作社印製 III 3及N通道電晶體1 1 1 1所構成，另外之換流器係由P 通道電晶體1114及N通道電晶體1112所構成。在電晶體 1113及1111之閘極係使輸入信號IN +被輸入，並由以共 同被連接之汲極係使輸出信號0UT +被輸出。在電晶體 1114及1112之閘極係使輸入信號IN -被輸入，由共同被 連接之汲極係使輸出信號OUT -被輸出。 如此之2組的換流器，係在延遲元件1 1 1〜1 1 4之間 被連接成環狀。在各自之延遲元件中，使2組換流器之中 一方的輸入信號IN +或IN -在高電平時，使他方之輸入信 號IN +或IN -形成低電平。因此，其中之一方的換流器係 做爲電流源由電晶體1 11 5使用被供給之電流用以充電輸 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 504904 A7 B7 五、發明説明（12) 出端子，而他方之換流器係進行用以放電輸出端子之動作 〇 (請先閲讀背面之注意事項再填寫本頁) 本實施例，係藉由N通道電晶體1111或1Π 2進行放 電，比由電流源藉由被供給電流使P通道電晶體1Π 3或 1114進行充電更強力被驅動。因此，如圖2所示使放電 以短時間進行，相對地在充電係形成須要長的時間。 而且，使輸出端子被充分充電並達到次段之延遲元件 的換流器之邏輯臨界値，則使次段之輸出端子的電壓進行 反轉。以如此使進行反轉之二組的輸出信號OUT +及 OUT -被傳播並到達振盪。因此，振盪頻率f係藉由使電 流源供給到2個換流器之電流値I vco (藉由輸入電壓1 0 被決定），及被連接於電流源之換流器的邏輯臨界値Vth logic，及輸出端子之電容負荷C load，如下被表示。 f = K2*I vco / V th logic · C load …（2) 於此，K2係做爲比例定數。 經濟部智慧財產局員工消費合作社印製 於此，電流I vco係不要依存於溫度而進行生成係通 例，C load係可認爲不依據溫度幾乎成固定。又，邏輯臨 界値Vth logic係藉由p通道電晶體及n通道電晶體之驅 動能力被決定，但使溫度變化波及影響到電晶體之驅動能 力係使N通道電晶體及p通道電晶體皆作用於同一方向 〇 譬如，使溫度進行上昇則N通道電晶體及p通道電 ^紙張尺度適用中類家標準（CNS ) A4規格（21〇χ297公釐) " ~ 一參 504904 A7 B7 五、發明説明（13) (請先閲讀背面之注意事項再填寫本頁) 晶體係一起使驅動力進行下降，所以結果被相抵。因此， 邏輯臨界値可視成難以受到溫度變化之影響。因此，若依 據本實施形態，則對振邊頻率使溫度變化之影響被抑制。 進而，若依據本實施形態，則與圖9所示之電壓控制 振盪器做比較，因爲不要控制電壓生成電路3 2，所以以 少數元件數可用以構成電壓控制振盪器。因此，將元件面 積可更縮小。 圖3係顯示根據本發明第2實施形態之電壓控制振盪 器的構成圖。本實施形態，係使各自之延遲元件2 1 1〜2 14 ，除了上述第1實施形態中之電晶體1113〜11 15外，進而 尙具有2個之N通道電晶體1116及1117。 此等N通道電晶體1 1 1 6及1 1 1 7，係在電晶體111 1 之汲極及電晶體11 1 2之汲極之間，在產生微小的充放電 之相位差時用以加速一方之輸出端子的放電作用。因此， 使2組之換流器以反相進行動作並形成用以補助。 經濟部智慧財產局員工消費合作社印製 本實施形態中，也與上述第1實施形態同樣振盪頻率 f係以上述（2 )式被表示，所以可用以抑制溫度變化之 影響。 又，若依據本第2實施形態，則與上述第1實施形態 同樣，比被顯示於圖9之電壓控制振盪器以更少的元件數 因爲可用以構成電壓控制振盪器，所以將元件面積可更縮 小0 圖4係顯示與被顯示於圖9之電壓控制振盪器，槪據 上述第1、第2實施形態之電壓控制振盪器中，在分別將 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 504904 A 7 B7 五、發明説明（14) (請先閲讀背面之注意事項再填寫本頁) 電流値I vco做爲固定時分別藉由溫度變化將振盪頻率之 變動率以模擬進行解析之結果。由該圖4明白顯示，可知 若依據第1或第2實施形態，則與被顯示於圖9之電壓控 制振盪器進行比較對振盪頻率之溫度使依存性約被抑制於 1 / 6以下。 進而，若依據如上述之第1、第2實施形態，則由P 通道電晶體111 5所構成電流源用以供給預定之電流與其 藉由P通道電晶體1113及1114進行輸出端子之充電的期 間，不如被構成藉由N通道電晶體1111及111 2進行輸出 端子之放電方面的期間形成較短。藉此，藉由電流根據充 電期間使振盪頻率大致被決定並進行動作。即，電晶體 1111或1 1 1 2之ON電阻係受到溫度變化之影響容易進行 動，但藉由該電晶體11 11或111 2進行放電時使ΌΝ電阻 對頻率幾乎形成不會影響。 該結果，不依存於溫度跨越廣大的溫度範圍使振盪頻 率形成可用以實現幾乎固定之電壓控制振盪器。而且，使 用如此之電壓控制振盪器用以構成PLL時，其特性係跨 越廣大的溫度範圍將回路增益大致可保持於固定。 經濟部智慧財產局員工消費合作社印製 其次，對於本發明第3實施形態使用圖5加以說明。 在上述第1實施形態，係以P通道電晶體111 5用以構成 電流源，並在該電流源使用進行生成之電流與其將輸出端 子在P通道電晶體111 3或1114進行充電時間，不如在N 通道電晶體Π 11或111 2進行放電之時間方面形成更短。 相對地，在第3實施形態係以N通道電晶體2 11 5用 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） " 504904 A7 B7 五、發明説明（ (請先閱讀背面之注意事項再填寫本頁) 以構成電流源，在該電流源使用生成之電流與其在N通 道電晶體2 111或2 11 2用以放電輸出端子之時間，不如在 P通道電晶體2113或2114進行充電之時間方面形成更短 之構成點係不同。 該電壓控制振擾器，係具備有4段之延遲元件 311〜314。初段之延遲元件311的輸出信號OUT +及OUT-’係做爲次段之延遲元件3 1 2的輸入信號IN +及IN -被供 至，而延遲元件312之輸出信號0UT +及OUT-，係做爲 其次段之延遲元件313的輸入信號IN +及IN -被供至，… ，最後段之延遲元件314的輸出信號OUT +及OUT-，係 在初段之延遲元件3 1 1使極性反轉並做爲輸入信號IN +及 IN -被供至。 而且，各自之延遲元件3 11〜3 14，係與延遲元件3 11 同樣，具有P通道電晶體2113及2114，N通道電晶體 2111、2112及2115。N通道電晶體2115，係使源極被連 接於接地端子，並將輸入電壓30被輸入到閘極，藉由輸 入電壓30用以供給被決定之電流做爲電流源進行動作。 經濟部智慧財產局員工消費合作社印製 在電晶體2 11 5之汲極及電源電壓端子之間，係使2 個之換流器以並聯被連接。1個之換流器，係由P通道電 晶體2113及N通道電晶體2111所構成，另外之換流器係 由P通道電晶體2114及N通道電晶體2112所構成。在電 晶體2113及2111之閘極係使輸入信號IN +被輸入，並由 以共同被連接之汲極係使輸出信號0UT +被輸出。在電晶 體2114及2112之閘極係使輸入信號IN -被輸入，由共 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -18- 504904 A7 B7 五、發明説明（16) 同被連接之汲極係使輸出信號out -被輸出。 (請先閲讀背面之注意事項再填寫本頁) 如此之2組的換流器，係在延遲元件3 11〜3 14間被連 接成環狀。在各自之延遲元件中，使2組之換流器之中一 方的輸入信號IN +或IN -在高電平時’則使他方之輸入信 號IN +或IN -形成低電平。因此，使其中之一方的換流器 做爲電流源在電晶體2 11 5藉由被生成之電流將輸出端子 進行放電，而他方之換流器係進行用以充電輸出端子的動 作。 本實施例係與上述第1、第2之實施形態不同，藉由 P通道電晶體2113或2114進行用以充電輸出端子方面’ 比以電流源藉由被生成電流使N通道電晶體2111或2112 進行放電更強方被驅動。該結果，如圖6所示使充電方面 比放電以更短時間可進行。 該情形之振盪頻率f，係藉由使電流源電路供給到2 個之換流器之電流値I vco (根據輸入電壓30被決定）， 及被連接於電流源之換流器的邏輯臨界値Vth logic，及 輸出端子的電容負荷C load，以上述（2 )被表示。 經濟部智慧財產局員工消費合作社印製 因此，本實施形態中，也與上述第1、第2實施形態 同樣使供至振盪頻率之溫度變化的影響被抑制。 又，若依據本第3實施形態，則與上述第1、第2實 施形態同樣，.比圖9所示之電壓控制振盪器以更少的元件 數因爲可用以構成電壓控制振盪器，所以將元件面積可更 縮小。 圖7係顯示根據本發明第4實施形態之電壓控制振盪 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ' 504904 A7 B7 五、發明説明（17) (請先閱讀背面之注意事項再填寫本頁) 器的構成圖。在本實施形態，係具有上述第3實施形態中 之電晶體2111〜2115的構成，進而被附加有2個P通道電 晶體2 11 6及2 11 7。 P通道電晶體2 11 6及2 11 7，係與上述第2實施形態 中之N通道電晶體111 6及111 7同樣發揮作用。即在電晶 體2111之汲極及電晶體2112之汲極之間產生微小的充放 電之相位差時，能發揮用以加速一方輸出端子之充電的作 用。因此，使2個之換流器以.反相進行動作形成進行補 助。 本實施形態中，也與上述第3實施形態同樣振盪頻率 係以上述（2 )式被表示，可用以抑制溫度變化之影響。 若依據本實施形態，則與上述第1、第2、第3實施 形態同樣，比圖9所示之電壓控制振盪器以更少的元件數 因爲可用以構成電壓控制振盪器，所以將元件面積可更縮 小0 其次，根據本發明第5實施形態對於PLL，參考圖8 加以說明。 經濟部智慧財產局員工消費合作社印製 該PLL，係具備有相位比較器PC，充電泵CP，低通 濾波器LPF，電壓控制振盪器VCO，分頻器DV，而電壓 控制振盪器VCO，係根據上述第1乃至第4實施形態使 用電壓控制振盪器的其中之一。 相位比較器PC，係將分頻器DV之輸出信號S5的相 位與基準時鐘信號C ref之相位做比較用以檢測前進或延 遲，並用以輸出輸出信號S 1。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -20- 504904 A7 B7 五、發明説明（18) 充電泵CP，係根據輸出信號s 1，用以充電或放電使 低通濾波器LPF內藏之電容。 (請先閲讀背面之注意事項再填寫本頁) 低通濾波器LPF，係用以輸出根據儲蓄於該電容之電 荷量的直流電平之輸出信號S3。 電壓控制振盪器VCO，係被供至該輸出信號S3。該 輸出信號S3，係相當於上述第1乃至第4實施形態中之 輸入電壓10、20、30、40。電壓控制振盪器VCO，係用 以輸出具有根據輸出信號S3之頻率的信號S4。該信號S4 ，係上述第1乃至第4實施形態中之各延遲元件111〜114 ，211〜214，31 1〜314，41 1〜414之分別的輸出信號OUT+， OUT -之至少其中一個。 分頻器DV，係用以輸出信號S4倍增後之信號S5， 並供至相位比較器PC。 藉由本實施形態之PLL，藉由使用上述第1乃至第4 實施形態其中之任一之電壓控制振盪器VC0，可抑制溫 度變化對頻率之影響，可穩定獲得具所要頻率的信號S5 〇 經濟部智慧財產局員工消費合作社印製 又，依據本實施形態之PLL，則藉由使用上述第1乃 至第4實施形態其中之任一之電壓控制振盪器，比使用圖 9之電壓控制振盪器的PLL，能以更少之元件數構成PLL ，可縮小全體之元件面積。 上述之實施形態皆只是一例，並非用以限定本發明。 譬如，上述第1乃至第4實施形態係使用延遲元件4段 連接，但對2段以上之任何數也可適用本發明。又，上述 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 504904 A7 _ B7 ______ 五、發明説明（19) (請先閲讀背面之注意事項再填寫本頁) 第1〜第4實施形態中之具體性的電路構成係一例，若具 備：電流源，其一端連接於電源端子並生成以輸入電壓所 決定之電流；及換流器，藉由電流源供給之電流對輸出端 子充電或放電；則可依需要進行種種變形。 【圖式之簡單說明】 圖1係顯示根據本發明第1實施形態之電壓控制振盪 器的構成電路圖。 圖2係顯示該電壓控制振盪器中比較充電期間及放電 期間的曲線圖。 圖3係顯示根據本發明第2實施形態之電壓控制振盪 器的構成電路隱。 圖4係顯示根據上述第1、第2實施形態之電壓控制 振盪器，及對被顯示於圖9之電壓控制振盪器中分別之溫 度變化將振盪頻率的變動率進行模擬解析之結果的曲線圖 〇 圖5係顯示根據本發明第3實施形態之電壓控制振盪 器的構成電路圖。 經濟部智慧財產局員工消費合作社印製 圖6係顯示同電壓控制振盪器中用以對比充電期間及 放電期間的曲線圖。 圖7係顯示根據本發明第4實施形態之電壓控制振盪 器的構成電路圖。 圖8係顯示根據本發明第5實施形態之PLL的構成 方塊圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -22- 504904 A7 B7 五、發明説明（2〇) 圖9係顯示與本發明關聯之電壓控制振盪器的構成電 路圖。 (請先閲讀背面之注意事項再填寫本頁) 圖1 0係顯示被顯示於圖9之電壓控制振盪器中的延 遲元件內的負荷電阻之電壓-電流特性曲線圖。 圖11係顯示對被顯示於圖9之電壓控制振盪器中的 溫度變化將振盪頻率的變動率進行模擬解析之結果的曲線 圖。 【元件編號對說明】 10、20、30、40、NS1…輸入電壓， 3 1、Vref…基準電 壓，32…控制電壓生成電路，33…控制電壓， 111 〜114、211〜214、311〜314、3 24、325、341〜344、 4 1 1〜4 14…延遲元件， 323、 323、 1111〜1112、 1116〜1117、 2111〜2112、 2115、 3411〜3414…N通道電晶體， 1113 〜1115、2113〜2114、3415 〜3418 …P 通道電晶體， C load…負荷電容， CP···充電泵，C ref…基準時鐘信 經濟部智慧財產局員工消費合作社印製 號， D V…分頻器： > f…頻率， I yco · ••電流（電流値 ) IN+、IN -、 SI…輸入信號， LPF·· •低通濾波器， 0UT + 、OUT -、S3 、S4、S3…輸出 信號， PC…相位比 較器， 値。 R delay * ••可變電阻， V th logic···邏輯臨界 -23- 本紙張尺度適用中國國家標準（CNS ) A4規格（X297公釐）

Claims (1)

1. 504904

   Α8 Β8 C8 D8 々、申請專利範圍 1 1·一種電壓控制振盪器，係具備有第1、第2、…第η (η係2以上之整數）元件單元，前述第1元件單元之差 動輸出成爲前述第2元件單元之差動輸入，…，第η - 1 元件單元之差動輸出成爲前述第η元件單元之差動輸入， 前述第η之差動輸出被進行反轉極性而成爲前述第1元件 單元之差動輸入的電壓控制振盪器，其特徵在於： 前述第1、第2、…第η元件單元係分別具備有： 電流源，其輸入端子連接於第1電源端子，會響應於 輸入丨§號而至控制端子之電流由輸出端子輸出；及 2組之換流器，在前述電流源之輸出端子與第2電源 端子之間以並聯被連接，在前述差動輸入之一方分別被供 至進行動作，令前述差動輸出之一方由各別之輸出端子進 行輸出。 2·如申請專利範圍第1項所記載之電壓控制振盪器， 其中前述2組之換流器，係分別被供給由前述電流源所輸 出之電流，相較於對前述輸出端子進行放電或充電之期間 ，對前述輸出端子進行充電或放電之期間係被設定爲較短 〇 3.如申請專利範圍第1項所記載之電壓控制振盪器， 其中前述電流源，係包含源極連接於前述第1電源端子， 閘極被供給有前述輸入信號的第1Ρ通道電晶體， 而前述2組之換流器，係含有： 第2、第3Ρ通道電晶體，其源極共通連接於前述第 1Ρ通道電晶體之汲極；及 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 504904 A8 B8 C8 D8 __ 六、申請專利範圍 2 (請先閲讀背面之注意事項再填寫本頁) 第1、第2N通道電晶體，其各別之汲極連接於前述 第2、第3P通道電晶體之汲極且源極同時連接於前述第2 電源端子； 而在前述第2P通道電晶體及前述第1N通道電晶體 之閘極，及前述第3P通道電晶體及前述第2N通道電晶 體之閘極分別被輸入差動輸入之一方。 4. 如申請專利範圍第3項所記載之電壓控制振盪器， 其中前述2組之換流器，係分別被供給前述電流源所輸出 之電流，相較於對前述輸出端子充電之期間，對前述輸出 端子放電之期間係設定爲較短。 5. 如申請專利範圍第1項所記載之電壓控制振盪器， 其中前述電流源，係包含源極連接於前述第1電源端子， 閘極被供給有前述輸入信號的第1 N通道電晶體， 而前述2組之換流器，係含有： 第2、第3N通道電晶體，其源極共通連接於前述第 1N通道電晶體之汲極；及 經濟部智慧財產局員工消費合作社印製 第1、第2P通道電晶體，其各別之汲極連接於前述. 第2、第3N通道電晶體之汲極且源極同時連接於前述第 2電源端子； 而在前述第1P通道電晶體及前述第2N通道電晶體 之閘極，及前述第2P通道電晶體及前述第3N通道電晶 體之閘極分別被輸入差動輸入之一方。 6·如申請專利範圍_第5項所記載之電壓控制·振盪器’ 其中前述2組之換流器，係分別被供給前述電流源所輸出 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -25 - 504904 A8 B8 C8 D8 六、申請專利範圍 3 之電流’相較於對前述輸出端子放電之期間，對前述輸出 端子充電之期間係設.定爲較短。 (請先閱讀背面之注意事項再填寫本頁) 7. 如申請專利範圍第丨項所記載之電壓控制振盪器， 其中前述電流源，係包含源極連接於前述第1電源端子， 閘極被供給有前述輸入信號的第1P通道電晶體， 而前述2組之換流器，係含有： 第2、第3P通道電晶體，其源極共通連接於前述第 1P通道電晶體之汲極； 第1、第2N通道電晶體，其各別之汲極連接於前述 第2、第3P通道電晶體之汲極且源極同時連接於前述第2 電源端子； 第3N通道電晶體，其汲極連接於前述第1N通道電 晶體之汲極，閘極連接於前述第2N通道電晶體之汲極， 源極連接於前述第1N通道電晶體之源極；及 第4N通道電晶體，其汲極連接於前述第2N通道電 晶體之汲極，閘極連接於前述第1N通道電晶體之汲極， 源極連接於前述第2N通道電晶體之源極； 經濟部智慧財產局員工消費合作社印製 而在前述第2P通道電晶體及前述第1N通道電晶體 之閘極，及前述第3P通道電晶體及前述第2N通道電晶 體之閘極分別被輸入差動輸入之一方。‘ 8. 如申請專利範圍第7項所記載之電壓控制振盪器， 其中則述2組之換流器，係分別被供給前述電流源所輸出 之電流，相較於對前述輸出端子充電之期間，對前述輸出 端子放電之期間係設定爲較短。 本紙張又度適用中國國家標準（CNS ) A4規格（210X297公釐） 504904 A8 B8 C8 D8 々、申請專利範圍 4 9.如申請專利範圍第1項所記載之電壓控制振盪器， 其中前述電流源，係.包含源極連接於前述第1電源端子， 閘極被供給有前述輸入信號的第1 N通道電晶體’ 而前述2組之換流器，係含有： 第2、第3N通道電晶體，其源極共通連接於前述第 1N通道電晶體之汲極， 第1、第2P通道電晶體，其各別之汲極連接於前述 第2、第3N通道電晶體之汲極且源極同時連接於前述第 2電源端子； 第3P通道電晶體，其源極連接於前述第1P通道電晶 體之源極，閘極連接於在前述第2P通道電晶體之汲極， 汲極連接於前述第1P通道電晶體之汲極；及 第4P通道電晶體，其源極連接於前述第2P通道電晶 體之源極，閘極連接於前述第1P通道電晶體之汲極，汲 極連接於前述第2P通道電晶體之汲極； 而在前述第1P通道電晶體及前述第2N通道電晶體 之閘極，及前述第2P通道電晶體及前述第3N通道電晶. 體之閘極分別被輸入差動輸入之一方。 10·如申請專利範圍第9項所記載之電壓控制振盪器 ’其中前述2組之換流器，係分別被供給‘前述電流源所輸 出之電流，相較於對前述輸出端子放電之期間，對前述輸 出端子充電之期間係設定爲較短。 11 · 一種P L L電路，係具有：電壓控制振盪器，該 電壓控制振盪器爲具備有第1、第2、…第η ( n係2以上 本紙張尺度適用中國國家襟準（CNS ) Α4規格（210Χ297公釐） (請先聞讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 504904 A8 B8 C8 D8 六、申請專利範圍 5 (請先閲讀背面之注意事項再填寫本頁) 之整數）元件單元，前述第1基本單元之差動輸出成爲前 述第2基本單元之差動輸入，…，第n-1基本單元之差 動輸出成爲前述第η.基本單元之差動輸入，前述第η之差 動輸出被進行反轉極性而成爲前述第1元件單元之差動輸 入的電壓控制振盪器， 前述第1、第2、…第.η基本單元係分別具備有： 電流源，其輸入端子連接於第1電源端子，會響應於 輸入信號而至控制端子之電流由輸出端子輸出；及 2組之換流器，在前述電流源之輸出端子與第2電源 端子之間以並聯被連接，在前述差動輸入之一方分別被供 至進行動作，令前述差動輸出之一方由各別之輸出端子進 行輸出；及 相位比較器，係被供給基準時脈信號，及響應於前述 電壓控制振盪器之振盪輸出的頻率信號，將各別之相位進 行比較並輸出相位比較信號； 根據前述相位比較信號，對前述電壓控制振盪器之前 述電流源的前述控制端子供給前述輸入信號。 經濟部智慧財產局員工消費合作社印製 12.如申請專利範圍第11項所記載之PLL電路，其中 另具備有： 充電泵，可依前述相位比較信號，輸‘出顯示充電或放 電之充放電信號； .低通濾波器，可依前述充放電信號，充電或放電內藏 之電容量，並將前述輸入信號供至前述電壓控制.盪器之 前述電流源的前述控制端子；及 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -28- 504904 A8 B8 C8 D8 7、申請專利乾圍 6 (請先閲讀背面之注意事項再填寫本頁) 分頻器，被供給前述電壓控制振盪器之前述振盪輸出 ，將該頻率進行倍增並進行輸出，做爲前述頻率信號供至 前述相位比較器。 13. 如申請專利範圍第11項所記載之PLL電路，其中 前述2組之換流器，係分別被供給由前述電流源所輸出之 電流，相較於對前述輸出端子進行放電或充電之期間，對 前述輸出端子進行充電或放電之期間係被設定爲較短。 14. 如申請專利範圍第11項所記載之PLL電路，其中 前述電流源，係包含源極連接於前述第1電源端子，閘極 被供給有前述輸入信號的第1P通道電晶體， 而前述2組之換流器，係含有： 第2、第3P通道電晶體，其源極共通連接於前述第 1P通道電晶體之汲極；及 第1、第2N通道電晶體，其各別之汲極連接於前述 第2、第3P通道電晶體之汲極且源極同時連接於前述第2 電源端子； 經濟部智慧財產局員工消費合作社印製 而在前述第2P通道電晶體及前述第1N通道電晶體 之閘極，及前述第3P通道電晶體及前述第2N通道電晶 體之閘極分別被輸入差動輸入之一方。 15. 如申請專利範圍第14項所記載之PLL電路，其中 前述2組之換流器，係分別被供給前述電流源所輸出之電 流，相較於對前述輸出端子充電之期間，對前述輸出端子 放電之.期間係設定爲較短。 · 16. 如申請專利範圍第11項所記載之PLL電路，其中 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） - 29- 504904 A8 B8 C8 D8 六、申請專利範圍 Ί 前述電流源，係包含源極連接於前述第1電源端子，閘極 被供給有前述輸入信號的第1N通道電晶體， (請先聞讀背面之注意事項再填寫本頁) 而前述2組之換流器，係含有： 第2、第3N通道電晶體，其源極共通連接於前述第 1N通道電晶體之汲極；及 第1、第2P通道電晶體，其各別之汲極連接於前述 第2、第3N通道電晶體之汲極且源極同時連接於前述第 2電源端子； 而在前述第1P通道電晶體及前述第2N通道電晶體 之閘極，及前述第2P通道電晶體及前述第3N通道電晶 體之閘極分別被輸入差動輸入之一方。 1 7.如申請專利範圍第1 6項所記載之PLL電路，其中 前述2組之換流器，係分別被供給前述電流源所輸出之電 流，相較於對前述輸出端子放電之期間，對前述輸出端子 充電之期間係設定爲較短。 經濟部智慧財產局員工消費合作社印製 18.如申請專利範圍第11項所記載之PLL電路，其中 前述電流源，係包含源極連接於前述第1電源端子，閘極 被供給有前述輸入信號的第1P通道電晶體， 而前述2組之換流器，係含有： 第2、第3P通道電晶體，其源極共通連接於前述第 1P通道電晶體之汲極·， 第1、第2N通道電晶體，其各別之汲極連接於前述 第2、第3P通道電晶體之汲極且源極同時連接於前述第2 電源端子； 本紙張尺度適用中國國家襟準（CNS ) A4規格（210X297公嫠） 504904 A8 B8 C8 D8 六、申請專利範圍 8 (請先閲讀背面之注意事項再填寫本頁) 第3N通道電晶體，其汲極連接於前述第IN通道電 晶體之汲極，閘極連接於前述第2N通道電晶體之汲極， 源極連接於前述第1N通道電晶體之源極；及 第4N通道電晶體，其汲極連接於前述第2N通道電 晶體之汲極，閘極連接於前述第1N通道電晶體之汲極， 源極連接於前述第2N通道電晶體之源極； 而在前述第2P通道電晶體及前述第1N通道電晶體 之閘極，及前述第3P通道電晶體及前述第2N通道電晶 體之閘極分別被輸入差動輸入之一方。 19. 如申請專利範圍第18項所記載之PLL電路，其中 前述2組之換流器，係分別被供給前述電流源所輸出之電 流，相較於對前述輸出端子充電之期間，對前述輸出端子 放電之期間係設定爲較短。 20. 如申請專利範圍第11項所記載之PLL電路，其中 前述電流源，係包含源極連接於前述第1電源端子，閘極 被供給有前述輸入信號的第1N通道電晶體， 而前述2組之換流器，係含有： 經濟部智慧財產局員工消費合作社印製 第2、第3N通道電晶體，其源極共通連接於前述第 1N通道電晶體之汲極， 第1、第2P通道電晶體，其各別之汲極連接於前述 第2、第3N通道電晶體之汲極且源極同時連接於前述第 2電源端子·， 第3P通道電晶體，其源極連接於前述第1P ·通道電晶 體之源極，閘極連接於前述第2P通道電晶體之汲極，汲 ( CNS ) A4W^ ( 210X297^ ) ~ ： 504904 A8 B8 C8 D8 六、申請專利範圍 9 極連接於前述第IP通道電晶體之汲極；及 第4P通道電晶體.，其源極連接於前述第2P通道電晶 體之源極，閘極連接於前述第1P通道電晶體之汲極，汲 極連接於前述第2P通道電晶體之汲極； 而在前述第1P通道電晶體及前述第2N通道電晶體 之閘極，及前述第2P通道電晶體及前述第3N通道電晶 體之閘極分別被輸入差動輸入之一方。 21.如申請專利範圍第20項所記載之PLL電路， 其中前述2組之換流器，係分別被供給前述電流源所輸 出之電流，相較於對前述輸出端子放電之期間，對前述輸 出端子充電之期間係設定爲較短。 ---------- (請先聞讀背面之注意事項再填寫本頁) 訂 i# 經濟部智慧財產局員工消費合作社印製 本紙張尺度逋用中國國家標準（CNS ) A4規格（210 X 297公釐）