TW504837B - DRAM-cells arrangement and its production method - Google Patents

Description

經濟部智慧財產局員工消費合作社印製 504837 A7 _B7_ 五、發明說明（1 ) 本發明涉及一種D R A Μ記憶胞配置，即，動態隨機存取 式記憶胞配置。 目前大部份是使用一種所謂單一電晶體記憶胞，其包 含一個電晶體及一個電容器，電容器中儲存電荷形式之 資訊。經由字元線來控制此電晶體，則可使電容器中之 電荷經由位元線而讀出 '由於電容器之電荷可驅動位元 線，且-種由電荷所產生之信號在背景雜訊存在時仍可 辨認，則此電容器必須具有一種最小電容。為了使D R A Μ 記憶胞配置達成儘可能大之封裝密度，則電容器須有構 造複雜之表面或此電容器介電質須由介電常數較大的特 殊材料所構成。 在另一種形式之DRAM記憶胞配置中，產生電容器所需 之較大之製程費用是K較小之空間需求及較大之電容來 防止。在 M· Heshami et al ”250 MHz Skewed-Clock Pipelined Date Buffer,f , IEEE Journalof Solid-state Circuits, v o1 . 31, No. 3, M a r z 1 9 9 8, 376中 描述一種DR AM記憶胞配置，其記憶胞是一種自我放大之 動態記憶胞，其包含第一選擇電晶體，記憶電晶體及第 二選擇電晶體。第一選擇電晶體連接在第一位元線和記 憶電晶體之閘極電極之間。第一選擇電晶體之閘極電極 是與第一字元線相連接。第二選擇電晶體連接在記憶電 晶體之源極/汲極區和第二位元線之間。第二選擇電晶 體之閘極電極是與第二字元線相連接。記憶電晶體之另 一源極/汲極區是與電壓端相連接。就像單一電晶體- -3- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -. — -----訂---- s' 504837 A7 B7 五、發明說明（ 是上 不極 荷電 電極 但閘 〇 之 著體 存晶 儲電 式憶 形記 之在 荷存 電儲 K 是 訊而 資 ， ,線 樣元 一 位 中動 胞驅 憶接 記直 寫來 了 線 為元 〇 字 夠一 足第 已由 即經 量須 荷 ， 電 極 之電 小極 很閘 是之 於體 * 晶 極電 閘憶 制記 控至 來訊 用資 且入 MW hu 1 止 有與 壓 又 電 值 之其 線 ， 元整 位調 一 上 第極 與電 種極 此閘 使之 , 體 體晶 晶 電 電 憶 擇記 選在 一 可 第壓 制電 控之 第 由 經 須訊 ,資 訊種 資此 出據 讀依 了 Q 為體 。 晶 Em tpr 有擇 訊選 資二 之第 入制 寫控 待來 種線 即 元 字 電 憶 記 止 截 或 通 導 體 晶 電 憶 記 使 壓 電 之 上 極 電 極 閘 之 體 晶

ο ./V 流 電 U3 二 種1 有 流 間 之 線 元 位 二 第 和 端 壓 電 在 時 此 流 電 有 沒 或 是 和 其 置 配 胞 憶 記 ο 丨性 時久 止 永 截種 同 不 胞 憶 記 (請先閱讀背面之注音3事項再填寫本頁) 著 存 儲 〇 式 新形 更種 行此 進壓 地電 續通 持導 必之 不同 訊不 資種 是二 處少 之至 之 體 晶 電 是 訊 資 此 各 出 讀 了 為 _個 晶二 電該 該於 在介 則壓 ，電 iy i 靜種 資此 之， 一壓 之電 體種 晶一 電加 電 極 閘 制 控 之 間 之 壓 電 通 導 施 須據 上依 極 。 體 晶 電 此 經極 流閘 否動 是浮 Ss 種 電 一 或 ο 值 輯 邏 出 讀 可 則 由 控 之 體 晶 電 hru 在 置 配 且 的 離 隔 性 電 是 其 --------訂---------線“ 經濟部智慧財產局員工消費合作社印製 此 産 因 間 。之 壓); 電區 通極 導汲 之/ 體極 晶源 電或 /1· 此 區 整 I 1 道 來ο )· ί 間極 之閘 區制 道控 通之 和體 極晶 閘電 制在 造使 中會 極荷 閘電 動之 浮同 在不 會之 樣 極 這閘 ， 降浮 壓 。 電象 生現 隧 穿 之 子 電 成 通 導 之 同 不 有 體 晶 電 使 d 而an 流 B 電 S 漏ce 生VI 發De 會 C 不ΓΟ y t 目i c θ ， 1—j 隹 E 難 隔on 全 S 完on 極tl aw c mi:a 動 〇 c 浮新ra 於更ΐ 由必 E 。不IE 壓訊在 電資

U tl 種1 逑 描 中 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 504837 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（ D R A Μ記憶胞配置，其具有P -通道-寫人電晶體及η -通道 -讀出電晶體（其具有一種浮動閘極）。此二個電晶體之 控制閘極連接至字元線。讀出電晶體之源極/汲極端之 一是在電源電位處，另一源極/汲極端連接至位元線。 寫入電晶體之源極/汲極端一方面連接至讀出電晶體之 浮動閘極且另一方面連接至位元線。 在U S 5 2 2 0 5 3 0中該記憶胞具有一個存取電晶體（其 閘極電極連接至字元線）及另一個電晶體（其具有浮動閘 極.）。該存取電晶體之源極/汲極端一方面連接在位元 線且另一方面連接至另一電晶體之控制閘極。該另一電 晶體之源極/汲極端一方面連接至位元線且另一方面連 接至電源電位。 本發明之目的是提供一種D R A Μ記憶胞配置，其在較高 之封裝密度時可Κ較低之製程費用製成。此外，本發明 提供此種DRAM記憶胞配置之操作方法及產生方法。 上逑目的是由具有多個記憶胞之D R A Μ記憶胞配置來達 成，其中這些記憶胞分別具有一個記憶電晶體及一個轉 換電晶體。轉換電晶體之閘極電極是與字元線相連接。 記憶電晶體具有一個浮動閘極，其藉由第一介電質而與 記憶電晶體之通道區相隔開且與轉換電晶體之第一源極 /汲極區相連接。記憶電晶體具有一種控制閘極，其是 藉由第二介電質而與浮動閘極相隔開且是與字元線相連 接。記憶電晶體之第一源極/汲極區是與位元線相連接 ,位元線垂直於字元線而延伸。記憶電晶體之第二源極 -5- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) !!1 訂---- 504837 A7 _B7_ 五、發明說明（4 ) /汲極區及轉換電晶體之第二源極/汲極區是與電壓端 相連接。 二mi 1 種 此 〇 述的 描目 將之 下明 Μ 發 本 是 亦 其 法 方 作 操 之 置 配 胞 憶 記 電元 入位 寫 ， 種 時 一 訊 加資 施入 須寫 線在 元 ， 字外 ，此 中 。 胞通 憶導 記體 至晶 資換 入轉 寫該 7使 為 ， 壓 關 有 訊 資 之 存 儲 將 即 與 是 其 /f\ 壓 電 線 元 位 種 1 加 施 須 線 電 充 來 荷 電。 之上 關極 有閘 壓動 電浮 線在 元存 位儲 與式 種形 一 之 Μ 荷 可電 極 Μ 閘此 動因 浮訊 使資 電種 出一 讀生 種產 一 上 加線 施一兀 須位 線在 元而 字荷 則電 ，之 訊上 資極 之閘 胞 勖 ΠΗΜ ttiSH 憶浮 記據 出依 讀便 了M 為 ， 壓 輯 邏 存 儲 中 胞 憶 記 在 。 要 號若 信 或 依 可 壓 電 線 元 位 則 時晶 1 電 輯 憶 邏記 出此 讀若 在 〇 體可 曰S 亦 電之 憶反 記或 使止 而截 訊時 資 ο 之輯 存邏 儲出 將讀 即在 種而 此通 據導 電流 或電 / 和 及壓 化電 變之 壓線 電元 種位 一 則 得 ， 測止 上截 線體 元晶 位電 該憶 在記 可此 則 若 , ο 通化 導變 體流 (請先閱讀背面之注意事項再填寫本頁) --------訂---------線一 不改變。在此種情況下，不會發生位元線上之信號。 經濟部智慧財產局員工消費合作社印製 另一方式是此記憶電晶體可依據浮動閘極上之電荷 (即，依據所儲存之資訊）而作不同程度之導通。 位元線電壓決定了浮動閘極上之電荷且此電荷又決定 了記憶電晶體之導通電壓。不同之導通電壓在讀出時會 在此位元線上造成不同之信號。若讀出電壓未超過此導通 電壓，則記憶電晶體截止（〇 f f )。 -6- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 504837 A7 B7 五、發明說明（ 壓 電 態 靜 種 一 加 施 須 〇 線止 元 截 字體 此晶 間電 之換 出轉 讀和 和S 入晶 寫電 訊憶 資記 在使 來有 求具 需置 間配 空胞 之 憶 小 記 較AM 人 R wD Au rnw , 使 器 ， 容的 電易 備容 具別 不特 胞是 憶 胞 記憶 此記 於此 由生 產 一 材 為殊 因特 是之 這大 ,較 用數 費常 程電 製介 之需 大不 較亦 需且 不要 。 需 度不 密已 裝面 封表 之之 高雜 別複。 特些料 之 之體 明晶 發電 本個 使三 ，有 體具 晶種 電此 個較 二可 有度 具密 只裝 。 可封高 如之提 例置易 胞配容 憶胞更 記憶者 種記胞 此AM憶 DR記 體常 晶通 電 〇 換變 轉改 該間 為時 因隨 是 可 這荷 , 電 〇 的之新 動極更 浮閘行 是動進 不浮訊 上使資 際，之 實流存 極電儲 閘漏所 動有對 浮能要 可需 連之 相屬 線所 元則 字 ， 與通 是導 其已 1(都 晶壓 電電 換入 轉寫 之種 部一 全加 時施 入被 寫線 在元 於字 由 ， 接 此 在 0 止 截 時 入 寫 〇 在 旳 SS 60 mjiij 利晶 有電 是 憶 時記 化使 式是 程佳 被較 時壓 同電 胞入 憶寫 記該 各 (請先閱讀背面之注意事項再填寫本頁) ▼裝--------訂---- 經濟部智慧財產局員工消費合作社印製 種情況下，在寫入時電流不會流經此記憶電晶體，功率 消耗因此較小。若記憶電晶體和該轉換電晶體是相同之 導電型式，則在此種情況下此記憶電晶體之導通電壓較 此轉換電晶體者還大。該寫入電壓介於記憶電晶體之導 通電壓和該轉換電晶體之導通電壓之間。 該讀出電壓較佳是使轉換電晶體在讀出時截止。浮動 閘極上之電荷在讀出時因此保持定值。這表示：位元線 -Ί 一 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 504837 A7 B7 五、發明說明（ 經濟部智慧財產局員工消費合作社印製

信訊之較下壓 號與下導晶 電可 體電特 通例作 之資同壓況電 信式，況體電 憶亦 晶作伏η-壓操 ο 種相電情通 之型情晶憶 記式 電操 ο 是電於 輯此是通種導 上電種電記 而型 憶的於 體出小 邏則體導此之 線導此換且 ，道 記正大 晶讀且 與，晶之在體 元之在轉止 體通 而於壓 電而特 是失電體壓晶 位體。而截 晶之 體等電 憶特伏 號消換晶電電 及晶的止體 電體 晶可態 記伏 〇 信就轉電出憶 Μ 電利截晶 -晶 電如靜 且 ο 於 之快和換讀記 小憶有體電 道電 ，例。 體於大 1 很體轉。和 較記是晶換 通個 道壓特 晶等壓 輯是晶此大壓 耗則時電轉 L 二 通電伏 電如電 邏不電下還電 損，反憶使 種此η-入 ο ，例態 ，訊憶況壓通 率長相記， 一。 種寫於 道壓靜 即資記情電導 功較式使壓 是體 一則等 通電。 ，於此種通之 之間型，電 如晶 是，可Ρ-入壓 的由若此導體 上時電壓出 例電 體體如。是寫電 確。。在之晶 線新導電讀 體- 晶晶例壓體則作 明的新則體電 元更之入此 晶道 電電壓電晶，操 是同更，晶換 位使體寫取 電通 換，電作電體的 號不常式電轉 使且晶該選。換 k 轉道出操換晶正 信顯時型憶於 0 了確電取可通轉是。此通讀於轉電於。 之明必電記介間為明換選。導該體換若P-·而小若，等壓 上號不導該是之 更轉須通體 晶互 是壓且 道如電 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----It----------------訂—-------- (請先閱讀背面之注意事項再填寫本頁) 504837 A7 B7 五、發明說明（ 位元線電壓是與即將儲存之資訊有關且等於該操作電 壓或等於0伏特。若儲存邏輯1時，則位元線電壓等於 操作電壓；若儲存邏輯0時，則位元線電壓等於0伏特 為了使封裝密度提高，則記憶電晶體之第二源極/汲 極區K及轉換電晶體之第二源極/汲極區若與相同之電 壓端相連接時是有利的。另一方式是記憶電晶體之第二 源極/汲極區所連接之電壓端不同於轉換電晶體之第二 源極/汲極區所連接之電壓端。 該電壓端保持在定值之電位。 若轉換電晶體是P -通道··電晶體而記憶電晶體是η -通 道-電晶體，則該電壓端例如保持在一種介於0伏特和 操作電壓之間之電位處。 若該轉換電晶體Μ薄膜電晶體構成，則可達成一種特 別高之封裝密度。轉換電晶體之源極/汲極區和通道區 在此種情況下由多晶矽所構成且可產生於一種薄曆中。 轉換電晶體可Κ薄膜電晶體之形式配置在記憶電晶體 (其位於基板中）之一些部份上，因此可達成特別高之封 丨* I --------訂·-------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 閘 第 極在 與 與 源。 極 極 二中 閘 閘 第板 制 動 和基 控 浮 區於 之 之 道置 體 體 通配 晶 晶。，地 電 電的區鄰 換 換利極相 轉 轉有汲而 則。則是 / 面 ，的，時極表 高利高致源之 提有提一 一板 度是度相第基 密時密區之於 裝致裝極體接 封一封汲晶鄰 。 使相使 / 電區 度 了極了 極憶極 密為電為源記汲 裝極一 / 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 504837 A7 B7 五、發明說明（） 基板上配置一種隔離曆。此隔離層具有一種深度，此深 經濟部智慧財產局員工消費合作社印製

此凹.填矽上份曆在晶 體在記介凹 口電作型之第 少此不晶質部矽置，電 晶。達一1,凹導雑電上由 U土蓋而多電一晶配換 電區可第£ 面此二慘導部之 蓋覆質是介之多質轉 。憶極 口生電側使第之 二底體 覆且電區一層是電。 生記汲凹產 1 之須 Μ 式第口晶 質上介極第矽區介上 產此 / 此上 口 度面入由凹電 電層一汲之晶道二質 式生極 ，部〃 凹厚表植之此換 ^m 介離第 / 上多通第電 方產源口底 ，之之行體在轉 一 隔之極部是之。介 述地二凹之式曆層板進晶置此 第在上源底區體上二 下鄰第該口！?離矽基來電配生 ο 置部一之極晶面第。以相及生凹“隔晶於子換其產 區配底第口汲電側在成可面區產此si在多直離轉，層 道層之之凹 / 換之置構如表道中在 η 置。垂之此區矽 通矽口 體此極轉口配體例之通其少(I配上後}生極晶 之晶凹晶在源。凹極晶置板，，至次其質然ΙΜ產汲多 體多此電置二上在閘電配基區曆。同使電 ，^層/由 晶種及換配第曆置制膜胞於極離區 Μ ，介入型矽極且 電一Μ轉其之離配控薄憶接汲隔道層成一填電晶源； 憶。面。 ，體隔其 ◦式記鄰 / 該通矽而第所導多一上 記部側中份晶在，上直AM中極生之晶積之矽一由第質 到底個口 部電置份層垂DR板源產體多沈上晶第便之電 Μ 達之各凹一換配部矽 Κ 種基一上晶。且部多 ΡΜ雜介 可 口之此之轉其一晶是此在第板電質雜底被(X，摻 一 度凹口入曆。 ，之多體 之基憶電摻 口不型用所第 丨-τ--------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 504837 A7 B7 •_· 經濟部智慧財產局員工消費合作社印製 五、發明說明（ 二導電型所摻雜之第二源極/汲極區，其配置在隔離層 上；且由多晶矽層産生此轉換電晶體之由第一導電型所 摻雜之通道區，其配置在凹口之倾面上。然後在多晶矽 層上産生第二介電質且其上産生此記億電晶體之控制闊 極。 第一介電質可在隔離層産生之前産生於基板上。另一 方式是第一介電質可在凹口産生之後産生。在此種情況 下若第一介電質藉由絶緣材料之沈積而産生，則第一介 電質除了凹口之底部外亦覆蓋此凹口之側面。 若記億電晶體之通道區長度大約等於凹口底部上之浮動 閘極之長度或等於凹口底部上之控制閘極之長度，則此 記億電晶體可特別良好地受到控制。由於浮動閘極是多 晶矽層之一部份（其不鄰接於凹口之側面），則此凹口較 記億電晶體之通道區之長度還多出此多晶矽層之厚度之 二倍時是有利的。 為了以自我對準於此記億電晶體之通道區之方式來産 生此凹口，則在基板之表面上産生一種遮罩是有利的， 此遮罩至少覆蓋此記億電晶體之通道區。藉助於此遮罩 來進行一種植入，以便産生此記億電晶體之第一源極/ 汲極區及第二源極/汲極區。此遮罩可防止：記億電晶 體之通道區受到植入作用。然後鄰接於此遮罩而形成間 隔層。沈積一種絶緣材料且進行剝蝕直至遮罩和間隔層 裸露為止以便産生該隔離層。此凹口是藉由遮罩及間隔 層之去除而産生。凹口之長度因此等於遮罩之長度及二 -1 1 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 504837 A7 B7 五、發明說明（ 10 和 之 度 厚 層 隔 間 倍 於 等 是 佳 較 度 厚 之 層 矽 晶 多 第.則 之 ， 體區 晶極 電汲 憶/ 記極 此源 觸二 接第 時之 同體 區晶 觸電 接換 之轉 端及 。壓區 度電極 厚至汲 之種/ 層一極 隔若源 間 二 一 極區 置源觸 配二接 中第此 曆之使 離體 ， 隔晶中 在電孔 此憶觸 因記接 。達此 度到入 密其填 裝，須 封份區 之部觸 高一接 8"種 特至 一 種之 。 一 孔區 成觸極 達接汲 可種 / 此 割 切 可 孔 。 觸 上接 區該 極 〇 汲物 / 化 極氧 源間 二中 第置 之配 體方 晶 上 電極 換閘 轉制 於控 疊在 重 / 極 極汲 源 / 二極 第源 之二 體第 晶之 電體 換晶 轉電 該憶 達記 到該 可達 份到 部可 一 份 且部 物一 化且 氧區 間極 中汲 結之 行體 進晶 層 電 矽換 晶轉 多此 此合 對適 須種 先 一 首有 ，具 區上 觸層 接離 種隔 此該 生在 產其 了使 為 ， 〇 化 區構 極氧 閘間 制中 控對 該來 生層 產矽 在 晶 。 多 圍對 範地 之性 用擇 觸選 接 。 之物 區化 極氧 汲間 / 中 極加 源施 二後 第之 觸觸此 接接入 使且填 ，區區 孔極觸 觸汲接 接 / 種 該極一 生源 Κ 產 二後 而第然 刻 之 。 蝕體層 式晶矽 罩電晶 遮憶多 行記達 進達到 曆到份 離份部 隔部它 和一其 物之之 化孔孔 (請先閱讀背面之注意事項再填寫本頁) ▼裝I!丨—丨訂！丨 經濟部智慧財產局員工消費合作社印製 的雜 雜摻 摻未 細 Π , 是的 區雜 極摻 汲 L / 是 極 Μ 源可 其區 中道 體通 晶之 電體 1 晶 道電 通-。C： 道 中種通 孔一 L 觸在此 接 。 極摻 汲η-/ 是 極 Μ 源可 其區 中道 體通 晶之 電體 。 I 晶的 道電雜 通-摻 k道 k 在通微 。”輕 的此或 雜。的 摻的雜 η--雜摻 微摻未 輕 k , 或是的 的區雜 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 504837 A7 B7 五、發明說明（ 11 說 ，.間 第區閘 作生憶 中 X 記 單 區， 後 極制 板產記 1 藉胞軸 各 簡 極罩 之 汲控 基而各(ΜΜ 憶X--之 式 汲遮 質 /之。 之入之DlU 記於 生 圖 /， 電 極體面 成填生 質 化一直 產 。 極質 介 源晶切 構料產 電 氮每垂 將 述 源電 二 一電橫 所材將 介 U 蓋其 即 詳 一介 第 第憶之 。 矽緣即 一mji覆且 使 來 第一。和 之記圖 圖 之絕之 第onMnffl且 式 體第面層 體及2 路 雜以鄰 之30罩00方 圖 晶及切矽 晶M第 電 摻且相 厚 生遮 5 上 據 電M橫晶 電區後。效P-生使nm產此InfD構 依 憶區之多 換極之圖等。由產可 5 須。on結3-將 記極板， 轉汲區路之出種之其 生 ，化30離~1 下 種汲基口 種 / 觸電體繪一渠， 產 Μ 構是 隔 Μ一 / 此凹 一極接之晶例置溝-F)而 罩結小 各 例 生極後生 生源和胞電比設由 W 用 遮被大 於 施 產源之產。產二物憶憶依中藉顯 作 種而其 疊 實 在二層在面在第化記記未例。(*化 一刻， 重 之 係第離係切係及氧係係式施料構。氧 生蝕區 Μ 明 画和隔圆橫圖區間圖圖圖實材結開熱 產式形。罩 發 1 區 ，2 之 3 道中 4 5 些本始離隔由 了罩條伸遮 本：第道層第圖第通，第第這在原隔相藉)-為遮種延此 明 通隔 1 ，極 為各胞 圖 由一而 -·-0- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I --------------------訂 --------線 (請先閱讀背面之注意事項再填寫本頁) 504837 12 五、發明說明（ A7 9】· 4· 2 · 4參 p 年月•日*少乂 一 B7 % '4 ^ % 補无 億胞之由各隔離結構所圍繞之區域分別劃分成二値半部。 為了産生各記億電晶體S之第一源極/汲極區S S 1及 第二源極/汲極區s S 2，則須以砷來進行一種植入。基 板1之配置於遮罩Μ下方之此部份適合用作此記憶電晶 體S之通道區且配置在記億電晶體S之第一源極/汲極 區S S 1和第二源極/汲極區S S 2之間（第1圖）。 沈積1 0 0 n m厚之氮化矽且進行回蝕刻直至第一介電質D 1 裸露為止以便産生間隔層S P (第一圖）。 沈積3 0 G η m厚之S i 0 2具進行化學-機械式拋光來整平 直至遮罩Μ裸露為止以産生一種隔離層I (第1圖）。然 後選擇性地對氛化矽來對該隔離層I進行回蝕刻大約1 0 0 ηπι寬，以便使間隔層SP之一部份裸露。 為了在每一記億胞中産生一種凹口 V ，則例如須以熱 磷酸選擇性地對S i 0 2來對氮化矽進行濕式蝕刻，使第 一介電質D 1之一部份裸露出來。此凹口 V到達記億電晶 體S之通道區KS中。在凹口 V之底部上配置第一介電質D1 之一些部份。 積 沈 後 然 次 同 由 之 厚 矽 晶 多 之 雜 摻 ---------------------^訂----1----^ IAW1 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 其 示 顯！ 未個 ( 一 罩置 遮配 之別 成分 構中 所域 阻區 光各 由 ， 於域 肋區 藉之 。形 層矩 之些 成一 構蓋 所覆 P 凹 域一 區及 之以 形0) 1-εη 笼 ο r ο 各 CO 〇 是 化約 構大 /{\ 結 行 進 層 之軸 成X-構於 所行 P 平 矽種 晶 一 多有 此具 對別 來分 長 邊 之

寸 尺 之 X m 份 on部 9 各 是之 約開 大隔 /V 相 互. 之 層 軸之 X-成 於構 直所 垂 P 種矽 晶 多 此 成 形 是 於 第 圖 8 生 産 上 層 之 成 構 所 P 矽 晶 多 在 而 Ο Ϊ 2 用 D 作質 化電 氧介 熱二 由第 藉之 厚 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 504837 A7 B7 13 五、發明說明（ 藉由以硼離子來進行之垂直式植入而對此多晶矽p所 構成之層進行摻雜，Μ便由多晶矽P所構成之層之這些 部份（其配置在凹口 V之底部上）產生各轉換電晶體Τ之 第一源極/汲極區TS 1 ,由多晶矽Ρ所構成之層之這些 部份（其配置在隔雛層Τ上）產生各轉換電晶體Τ之第二 源極/汲極區TS 2且由多晶矽Ρ所構成之層之這些部份 (其配置在凹口 V之側面）產生各轉換電晶體Τ之通道區 Κ Α (第3画）。記憶胞之轉換電晶體Τ之第二源極/汲極 區TS2之平行於X-軸之範圍（其在記憶胞之記憶電晶體S 之第二源極/汲極區S S 2上方延伸）大約是2 5 0 n m。此轉 換電晶體T之第二源極/汲極區TS 2之平行於X -軸之另 一範圍（其在記憶電晶體S之第一源極/汲極區S S 1上方 延伸）大約是1 5 0 n m。此轉換電晶體T之第二源極/汲極 區TS2之垂直於X-軸之範圍大約是9 0 0 nm。轉換電晶體T 之第二源極/汲極區TS 2圍繞此記憶胞之凹口 V 。 ^轉換電晶體之第一源極/汲極區TS 1同時用作記憶 電晶體之浮動閘極。 然後沈積150nra厚之同次η -摻雜之多晶矽且藉由微影 術方法而結構化成條形。因此產生字元線W ，其垂直於 X -軸而延伸，大約600nm寬且覆蓋各凹口 V 。字元線W 配置在第二介電質D2上K及隔離層I上。字元線W之配 置在第二介電質D2上之這些部份用作記憶電晶體S之控 制閘極K G (第3画）。 然後沈積600nm厚之Si〇2且將其整平，Μ便產生400 -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） !---- I 1-------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 504837 A7 B7 14 五、發明說明（） n m厚之中間氧化物Z (第3圖）。 (請先閱讀背面之注意事項再填寫本頁) 選擇性地對矽來對S i 0 2進行遮罩式蝕刻而開啟一些 接觸孔。每一記憶胞產生二個接觸孔。第一接觸孔（未 顯示）直達記憶電晶體S之第一源極/汲極區S S 1。須產 生第二接觸孔，使第一部份到達記憶電晶體S之第二源 極/汲極區S S 2且第二部份到達該轉換電晶體T之第二 源極/汲極區TS2 (第3圖）。 為了在第一接觸孔（未顯示）中產生第一接觸區且在第 二接觸孔中產·生第二接觸區K ,須沈積40 0 ηπι厚之鎢且 藉由化學-機械式拋光法而整平直至中間氧化物Z裸露 為止。為了產生位元線B及導線L ，然後須沈澱4 0 0 n m 厚之鋁且藉由蝕刻而结構化成為條形。位元線B和導線 L是4 0 0 η iB寬。位元線B是與第一接觸區相連接。導線L 是與第二接觸區Κ及電壓端相連接。 第4圖是所產生之D R A Μ記憶胞配置之記憶胞之電路圖 。此記憶胞具有一個記憶電晶體S和一個轉換電晶體Τ 。此外亦顯示字元線W ,導線L和位元線Β。 Κ下將描述所產生之此種DRAM記憶胞配置之操作方法。 第5圖是此記憶電晶體S之等效電路。 經濟部智慧財產局員工消費合作社印製 藉由該控制閘極K G及浮動閘極而形成電容C i 。電容C 2 由記憶電晶體S之浮動閘極及第一源極/汲極區S S 1所 形成。第三電容C3由記憶電晶體S之浮動閘極及第二 源極/汲極區S S 2所形成。 須產生該記憶電晶體S ,使其導通電壓是1 1 / 1 6 X V dd -16-本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 504837 Α7 Β7 15 五、發明說明（ 。V DI)是操作電壓且在本實施例是等於2伏特。

須產生該轉換電晶體T ,使其導通電壓是-3 / 1 6 X V DD 須產生該記憶電晶體S ,使其C 2 = C 3且C i = 2 X C 2 。 電壓端保持在1 / 4 V DJ)之定值處。 竄入 為了寫入資訊至記憶胞，則字元線tf須施加一種0伏 之寫入電壓。 ^ 為了寫入一種邏輯值0 ,位元線B須施加一種位元線 電壓（其值是0 )。 浮動閘極充電所用之電荷由計算可得：3/16X4C2 X V DD ° 為了寫入一種邏輯值1 ,位元線B須施加一種位元線 電壓（其值是VDD )。浮動閘極充電所用之電荷由計算可得 :-1 / 1 6 X 4C 2 X V 〇D ° 浮動閘極上之電荷Μ及記憶電晶體S之與此有關之導 通電壓因此是與所儲存之資訊有關。 II 可由計算得知的是：轉換電晶體Τ之導通是與位元線 Β之電壓無關。 記憶電晶體S之截止（〇 f f )是與位元線Β之電壓無關。 存窻人和讓出之間 在資訊之寫入和讀出之間，此字元線W施加一種靜態 電壓（其值是3 / 4 VDD )。可由計算得知：記憶電晶體S K及轉換電晶體T都是截止的。位元線B上之電壓可具 有0和V DD 之間之任意值。在資訊寫入或讀出記憶胞 -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I ^--- I ----------------訂 -------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 504837 A7 B7 五、發明說明（ 16 連 相 W 線 元 字 此 與 未 其

失 ， 消)-會耗 不損 荷率 電功 之之 中望 極期 閘不 動成* 浮造I 會 中其 胞5 憶流 記電 之有 慮 會 考不 所亦 在此 , 因 诗 nHu, \1/ 接 讀DD轉 中 V : 胞是知 憶值得 記其算 由 ，計 了壓由 為電可 出 出 換 泉 I 豊 J元f 訊 δ 晶 資f 電 元 位 則 上 截 之 讀 上 種 極 一 。 閘 加ffe^ # 須1與 Β ο 是 線Ξ止 閘 動 浮 之 S 匿 晶 電 憶 記 上 胞 憶 。 記 關在 無存 荷儲 電 ο 之輯 存邏 儲若 所 由記 。 此 D下 D 況 6V情 11 / 種 12此 是在 差則 壓 ， 電小 的較 間壓 之電 區通 極導 汲之 。 / S 通 極體導 源晶 S 一 電體 第憶晶 和記電 極於憶 闊由 ο 3«3 浮D 之 D V S 6 體/1 晶12 電是 憶差 記壓 Sc 電 , 的 上間 胞之 憶區 記極 在汲 存 / 儲極 ο 源 輯 一 邏第 若和 極 記 閘 此 ft 下 浮 況 之 情 S 種 體 此 晶 在 電 則 憶 , 記 小 則 較 sal , 壓 上 電 胞 通 憶 導 記 之。在 S 通存 體導儲 晶 s 1 電體輯 憶晶邏 記電若 於憶 是 差 壓 電 的 間 之 區 極 汲 / 極 源1 第 和 極 為 因 (請先閱讀背面之注意事項再填寫本頁) --------^訂---- s'. 經濟部智慧財產局員工消費合作社印製 況 情 ic 種 此 在 則 壓 電 通 導 之 體 晶 〇 電止 憶截 記 S 於體 小晶 降電 壓憶 電記 0BLJ 種此 此下 中據 圍依 範可 之此 明因 發 寸 本尺 在之 樣層 同隔 其間 ，和 型罩 變遮 多 ， 許域 有區 M, 可曆 例各 施之 實述 本上 憶第 記及 〇 區 取極 選汲 之 / 料極 材源 於一 用第 適之 亦體 況晶 情 電 樣換 同轉 ο * 整區 調道 而通 求之 需體 別晶 各電 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 504837

五 、發明說明（17) 二源極/汲極區亦可以是η-摻雜的以取代p-摻雜。在此情況下 此記憶電晶體之第一和第二源極/汲極區以及該轉換電晶體之 通道區是Ρ-摻雜的。 參考符號說明 1 基 板 D1 第 — 介 電 質 Μ 遮 罩 SS1 第 — 源 極 / 汲 極 1S SS2 第 二 源 極 / 汲 極 區 S 記 憶 電 晶 體 KS 記 憶 電 晶 體 之 通 道 區 Τ 轉 換 電 晶 體 ΚΑ 轉 換 電 晶 體 之 通 道 SP 間 隔 層 V 凹 □ Ρ 多 晶 矽 D2 第 二 介 電 質 I 隔 離 層 .TS1 第 — 源 極 / 汲 極 區 TS2 第 二 源 極 / 汲 極 1^ W 字 元 線 KG 控 制 閘 極 Z 中 間 氧 化 物 K 接 觸 L 導 線 Β 位 元 線 -19-

Claims (1)

1. 504837 六、申請專利範圍 第891 21663號「DRAM記憶胞配置及其製造方法」專利案 9t 4. 2； (91牟4月修正） 六申請專利範圍 1. 一種DRAM記憶胞配置，其特徵爲： -具有多個記憶胞， -各記憶胞分別具有一個記憶電晶體（S)及一個轉換電晶 體（T)， -轉換電晶體之閘極電極是與字元線（W)相連接， -記憶電晶體（S)具有一個浮動閘極，其藉由第一介電質 (D1)而與記憶電晶體（S)之通道區相隔開且與該轉換電 晶體（T)之第一源極/汲極區（TS1)相連接， -記憶電晶體（S)具有一種控制閘極（KG)，其藉由第二介 電質（D2)而與浮動閘極相隔開且與字元線（W)相連接， -記憶電晶體（S)之第一源極/汲極區（SS1)是與位元線（B) 相連接，位元線（B)垂直於字元線（W)而延伸， 記憶電晶體（S)之第二源極/汲極區（SS2)以及該轉換電 ' 晶體（T)之第二源極/汲極區是與電壓端相連接。 2·如申請專利範圍第丨項之DRAM記憶胞配置，其中此記 憶電晶體（S)之導電型式是與轉換電晶體（T)之導電型式相 反。 3·如申請專利範圍第2項之DRAM記憶胞配置，其中 一該轉換電晶體（T)是p-通道-電晶體， 一該記憶電晶體（S)是η-通道-電晶體。 4·如申請專利範圍第1，2或3項之DRAM記億胞配置，其 六、申請專利範圍 中該轉換電晶體（T)是薄膜電晶體。 5.如申請專利範圍第1至3項中任一項之DRAM記憶胞 配置，其中 -該控制閘極（KG)是與轉換電晶體（τ)之閘極電極一致， -轉換電晶體（T)之浮動閘極是與第一源極/汲極區（TS1) 一致。 6·如申請專利範圍第5項之DRAM記憶胞配置，其中 -此記憶電晶體（S)之第一源極/汲極區（SS1)，通道區和 第二源極/汲極區（SS2)鄰接於基板（1)之表面且相鄰地 配置在基板（1)中， -在基板（1)上配置一種隔離層（I), -此隔離層⑴具有一個凹口（V)，其到達此記憶電晶體（S) 之通道區， -第一介電質（D1)至少覆蓋此凹口（乂）之底部， -由多晶矽（P)所構成之層配置在該隔離層（I)上且覆蓋此 凹口（V)之側面及此凹口（V)之底部上之第一介電質（D1) " 而不塡入此凹α(ν)中， -轉換電晶體（Τ)之第一源極/汲極區（TS 1)是此多晶矽（Ρ) 所構成之層之一部份，此部份配置在凹口（V)底部上之 第一介電質（D1)上， -轉換電晶體（Τ)之第二源極/汲極區（TS2)是此多晶矽（Ρ) 所構成之層之一部份，此部份配置在隔離層（I)上， -轉換電晶體（Τ)之通道區是此多晶矽（Ρ)所構成之層之一 部份，此部份配置在凹口（V)之側面上， -2- 504837 六、申請專利範圍 -第二介電質（D2)配置在此多晶矽（P)所構成之層上， -控制閘極（KG)配置在第二介電質（D2)上。 7.如申請專利範圍第6項之DRAM記憶胞配置，其中 -在隔離層（I)中配置一種接觸孔，其到達該記憶電晶體 (S)之第二源極/汲極區（SS2)， -一種接觸區（K)塡入至少此接觸孔重疊於該轉換電 晶體（T)之第二源極/汲極區（TS2)J^t Ι^ψτΤ 8. —種DRAM記憶胞配置之操作方法_@記憶胞配置是申 請專利範圍第1至7項中任一項所#者，其特徵爲： -爲了使資訊寫入至記憶胞中，字元線（W)須施加一種寫 入電壓，使轉換電晶體（T)導通， -在寫入資訊時，位元線（B)施加一種位元線電壓，此電 壓是與即將儲存之資訊有關，使浮動閘極以一種與位 元線電壓有關之電荷來充電， -爲了讀出記憶胞之資訊，字元線（W)須施加一種讀出電 壓，以便依據浮動閘極上之電荷而在位元線（B)上產生 一種信號， -在資訊之寫入和讀出之間此字元線（W)須施加一種靜態 電壓，使記憶電晶體（S)和轉換.電晶體（T)截止（off)。 9. 如申請專利範圍第8項之方法，其中該寫入電壓須使記 憶電晶體（S)截止。 10. 如申請專利範圍第8或第9項之方法，其中該讀出電壓 須使轉換電晶體（T)截止。 11. 如申請專利範圍第8或第9項之方法，其中記憶電晶體 504837 六、申請專利範圍 (s)之導電型式不同於該轉換電晶體（τ)之導電型式。 12.如申請專利範圍第11項之方法，其中 -轉換電晶體（T)是p-通道-電晶體， -該寫入電壓等於0伏特， -位元線電壓依據即將儲存之資訊而等於該操作電壓或 等於0伏特， -讀出電壓等於操作電壓， -靜態電壓大於0伏特且小於操作電壓。 如申請專利範圍第8項之方法，其中位元線電壓依據即 將儲存之資訊使記憶電晶體（S)在讀出邏輯1作爲資訊時 導通且在讀出邏輯0作爲資訊時截止或反之亦可。 14. 一種DRAM記憶胞配置之製造方法，此記憶胞配置是申 請專利範圍第1至7項中任一項所述者，其特徵爲： -產生多個記憶胞， -就各記憶胞而言分別產生一種記憶電晶體（S)和一種轉 換電晶體（T)， 7 -在基板（1)中相鄰地產生此記憶電晶體（S)之第一源極/ 汲極區（SS1)，通道區和第二源極/汲極區（SS2)且鄰接 於基板（1)之表面， -在基板（1)上產生一種隔離層（I),其中產生一個凹口（V)， 此凹口（V)到達記憶電晶體（S)之通道區， -至少在凹口（V)之底部上產生第一介電質（D1)， - 一種由第一導電型所摻雜之多晶矽（P)所構成之層須產 生於該隔離層⑴上，使其覆蓋此凹口（V)之側面以及此 -4- 504837 六、申請專利範圍 凹口（V)之底部上之第一介電質（D1)而不塡入凹口（V) 中， -垂直於基板（1)之表面而進行一種植入，以便由此多晶 矽（P)所構成之層產生此轉換電晶體（T)之由第二導電型 (其與第一導電型相反）所摻雜之第一源極/汲極區 (TS1)，其配置在凹口（V)底部上之第一介電質（D1)上， 且由此多晶矽（P)所構成之層而產生此轉換電晶體（T)之 由第二導電型所摻雜之第二源極/汲極區（TS2)，其配 ，置在該隔離層（I)上，且由此多晶矽（P)所構成之層產生 此轉換電晶體（T)之由第一導電型所摻雜之通道區，其 配置在此凹口（V)之側面上， -第二介電質（D2)產生於此種由多晶矽（P)所構成之層上， -在第二介電質（D2)上產生此記憶電晶體（S)之控制閘極 (KG) 〇 15.如申請專利範圍第14項之方法，其中 -須產生此記憶電晶體（S)之第一源極/汲極區（SS1)及第 二源極/汲極區（SS2)，使它們由第一導電型所摻雜， -須產生此記憶電晶體（S)之通道區，使其由第二導電型 所摻雜。 16·如申請專利範圍第14或第15項之方法，其中 -在基板（1)之表面上產生一種遮罩（M)，其至少覆蓋此記 憶電晶體（S)之通道區， -藉助於此遮罩（M)來進行一種植入，以便產生此記憶電 晶體（S)之第一源極/汲極區（SS1)和第二源極/汲極區 504837 六、申請專利範圍 (SS2), -鄰接於此遮罩（M)而形成一些間隔層（SP), -爲了產生該隔離層（I)，須沈積一種絕緣材料且進行剝 飩，直至此遮罩（M)及間隔層（SP)之一部份裸露爲止， -藉由此遮罩（M)及間隔層（SP)之去除而產生此凹口（V)。 17如申請專利範圍第14或15項之方法，其中 -須對此種由多晶矽（P)所構成之層進行結構化，使其在 隔離層（I)上具有一種適合用作此轉換電晶體（T)之第二 源極/汲極區（TS2)之接觸用之區域， -在產生該控制閘極（KG)之後施加一種中間氧化物（Z)， -選擇性地對此種由多晶矽（P)所構成之層來對該中間氧 化物（Z)及該隔離層（I)進行遮罩式蝕刻而產生一種接觸 孔，使此接觸孔之第一部份到達此記憶電晶體（S)之第 二源極/汲極區（SS2)且使此接觸孔之第二部份到達此 種由多晶矽（P)所構成之層， -此接觸孔中以一種接觸區（K)塡入。 -6 -