TW504750B - A method of forming an alignment feature in or on a multi-layered semiconductor structure - Google Patents
A method of forming an alignment feature in or on a multi-layered semiconductor structure Download PDFInfo
- Publication number
- TW504750B TW504750B TW089125642A TW89125642A TW504750B TW 504750 B TW504750 B TW 504750B TW 089125642 A TW089125642 A TW 089125642A TW 89125642 A TW89125642 A TW 89125642A TW 504750 B TW504750 B TW 504750B
- Authority
- TW
- Taiwan
- Prior art keywords
- patent application
- forming
- scope
- alignment feature
- semiconductor substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000010894 electron beam technology Methods 0.000 claims abstract description 36
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 59
- 239000000463 material Substances 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 35
- 239000000377 silicon dioxide Substances 0.000 claims description 28
- 235000012239 silicon dioxide Nutrition 0.000 claims description 28
- 238000000151 deposition Methods 0.000 claims description 12
- 230000002079 cooperative effect Effects 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910008807 WSiN Inorganic materials 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims 4
- 229910019044 CoSix Inorganic materials 0.000 claims 2
- 229910008486 TiSix Inorganic materials 0.000 claims 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 238000001459 lithography Methods 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 3
- 238000005389 semiconductor device fabrication Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 25
- 229910052710 silicon Inorganic materials 0.000 description 25
- 239000010703 silicon Substances 0.000 description 25
- 235000012431 wafers Nutrition 0.000 description 17
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 230000005669 field effect Effects 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000000609 electron-beam lithography Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000004576 sand Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- XUIMIQQOPSSXEZ-RNFDNDRNSA-N silicon-32 atom Chemical compound [32Si] XUIMIQQOPSSXEZ-RNFDNDRNSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/304—Controlling tubes by information coming from the objects or from the beam, e.g. correction signals
- H01J37/3045—Object or beam position registration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
- Y10S430/143—Electron beam
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/975—Substrate or mask aligning feature
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
504750 A7 B7 五、發明說明(1) 發明領域 本發明係關於積體電路,尤其係關於一種在多層半導 體結構之中或之上形成一對準特徵之方法,其中該對準特 徵係用以與一石版印刷遮罩相對準,並且與一 SCALPEL工 具配合使用。 發明背景 光學石版印刷工具有採用單一光源(例如,雷射光)來對 準及照射一位在半導體晶圓上之石版印刷遮罩。在採用石 版印刷技術之典型的半導體晶圓製程中,當在一電子束石 版印刷曝照工具中以電子束探查時,對準標記並不會產生 高逆散射電子對比。因此,藉由具有SCALPEL(在投射電子 束石版印刷中具有角度限制之散射)之電子束來檢測典型石 版印刷對準標記係不可行的。僅有在對準標記係形成在晶 圓之中或之上而能以電子來檢測之後,一 SCALPEL工具才 可以曝照晶圓上之遮罩特徵。因此,該SCALPEL工具係使 一電子束發射源對準該石版印刷遮罩,且以一電子束發射 源來曝照在晶圓上之遮罩。 因此,在此業界中便有需要發展出一種方法及結構, 其可以使用一電子束發射源來同時對準及曝照在一半導體 晶圓上之石版印刷遮罩。 發明摘要 本發明係關於一種在多層半導體結構之中或之上形成 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
,u-yL>· *_1 eam§ i mmmmem MMmt tammm IBP ^ ^ V mmmmmm ail n_· Bn n I— mMM9 I 經濟部智慧財產局員工消費合作社印製 504750 A7 ___________ B7 五、發明說明(2) 一對準特徵之方法,其中該對準特徵係用以與一石版印刷 遮罩相對準’並且與一種在投射電子束石版印刷中具有角 度散射(SCALPEL)之工具及方法配合使用。本發明係特別適 用於深次微米CMOS技術之裝置及電路,但不僅侷限在此 。本發明係相當具有優點地利用一電子束發射源來同時對 準及曝照一位在半導體晶圓上之石版印刷遮罩。本發明亦 相當具有優點地可以在半導體裝置製程初期(亦即,零位準) 即形成該對準特徵。 一 SCALPEL工具係使用對準特徵來對準及對正石版印 刷遮罩。在藉由使用該電子光學設計(亦即,電子光學能源) 來對準一石版印刷遮罩以及曝照在半導體結構上之遮罩特 徵,亦即在結構上之電子光束感應阻抗劑,係可使得在多 層半導體結構製程中的誤差減小。 對準特徵或標記係形成在一半導體結構(亦即,晶圓)上 ,用以使一石版印刷遮罩對準該結構;該石版印刷遮罩係在 半導體結構中形成複數個可加以曝照及蝕刻之特徵。依照 本發明,一 SCALPEL工具係可以採用100kV之電子束發射 源,以同時對準一石版印刷遮罩以及曝照由該遮罩所形成 之特徵。在半導體結構中形成一由較高原子數量之材料所 構成之對準特徵,係可以提供一種可以逆散射電子之材料 ,其將可以逆散射電子而使SCALPEL工具所偵測到,以確 定該對準特徵之位置。再者,本發明進一步提供在一 SCALPEL工具中使用單一能量供應源,且該對準特徵係由 二氧化矽所構成,並且形成在半導體結構之一層體中。在 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝 1T---------^__ντ. 經濟部智慧財產局員工消費合作社印製 504750 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(3) i此例中’ SCALPEL工具之檢測靈敏度係必須大於高原子數 材料之靈敏度,或者該遮罩型態必須有助於形成充份的逆 散射電子對比性,使得在藉由二氧化矽對準特徵以及其他 半導體層體所反射之電子數量的微妙差異得以被偵測出來 〇 本發明整體上亦可以應用於利用一形成在結構之中或 之上之對準特徵來對準一位在半導體結構上之石版印刷遮 罩之方法中,且其中該對準特徵之材料所逆散射之電子數 量係大於構成該半導體結構之其他材料所逆散射之電子數 量。一電子束係射在結構上,而由對準特徵所逆散射之電 子係可以被偵測到,藉此便可以確定該對準特徵之位置。 一石版印刷遮罩接著便可以利用先前所偵測到之對準特徵 來加以對準,以進行曝照。 本發明係關於一種形成具有矽基板之多層半導體結構 之方法,其包含在矽基板中形成一由非矽材料所構成之對 準特徵,以及利用該對準特徵來對準一石版印刷遮罩,且 利用一具有一電子束發射源之SCALPEL工具而將電子束導 向矽基板。相較於矽基板,該對準特徵係朝向電子束發射 源逆散射較多的電子數量。 本發明亦關於一種形成多層半導體結構之方法,其中 該半導體結構係包含一矽材料層、二氧化矽層以及多元矽 層,其包含在半導體結構之多元矽層上形成一對準特徵’ 並且利用對準特徵來對準一石版印刷遮罩,以利用一具有 一電子束發射源之SCALPEL工具而將電子束導向多元矽層 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 丨——:——-----φ裝--------訂·--------Φ (請先閱讀背面之注意事項t填寫本頁) 504750 A7 _____Β7___ 五、發明說明(4) 。祖較於多元矽層,該對準特徵係朝向電子束發射源(朝向 電子束感應偵測器)逆散射較多的電子數量。 本發明另關於一種形成多層半導體結構之方法,其中 該半導體結構係由矽層及二氧化矽層所構成,其包含在二 氧化矽上形成一對準特徵,且利用在對準特徵來對準一石 版印刷遮罩,以利用一具有一電子束發射源之SCALPEL工 具而將電子束導向二氧化矽層。相較於多元矽層,該對準 特徵係朝向電子束發射源逆散射較多的電子數量。 本發明亦有關於依照本發明各個不同方法實施例所製 造之半導體結構。 本發明其他之目的及特徵係可以由以下之詳細說明, 並配合所附之圖式而獲得更深入之瞭解。然而,可以瞭解 的是,該圖式並非依照實際尺寸比例而繪製,且其僅係用 以做爲示例性說明,而不具有限制本發明之意涵,本發明 之範圍係由後附申請專利範圍所界定。 圖式之簡單說明 以下之圖式並非依照實際尺寸比例繪製,且其僅係用 以做爲示例性說明,且其中在數個圖式中,相同之元件標 號係用以標示相同的元件。 圖1-3係半導體結構之矽基板之截面側視圖,其中依照 本發明’該半導體結構於其中係形成有一對準特徵; 圖4-5係半導體結構之矽層及二氧化矽層之截面側視圖 ’其中依照本發明,該半導體結構係具有一對準特徵形成 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
--------訂—-------I 經濟部智慧財產局員工消費合作社印製 504750 A7 B7 五、發明說明(5) 在二氧化矽層中,且該對準特徵係由具有較高原子數之材 料所構成。 圖6-7係半導體結構之矽層、二氧化矽層以及多元矽層 之截面側視圖,其中依照本發明,該半導體結構係具有一 對準特徵形成在多元矽層上,且該對準特徵係由具有較高 原子數之材料所構成。 圖8係一 SCALPEL曝照工具之槪要示意圖,其中該工 具係包括一 SCALPEL細孔;以及 圖9係一半導體結構之俯視圖,其中依照本發明,該 半導體結構係具有複數對準特徵形成於其上或其中。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 主要元件對照表 10 半 導 體 基 板 10 晶 圓 14 積 體 電 路 20 半 導 體 基 板 22 淺 渠 道 24 平 坦 上 表 面 30 一 氧 化矽 32 淺 渠 道 34 場 效 氧 化部位 36 柵 極 氧 化 部位 40 多 元 矽 層 50 材料 ft -裝--------訂---------· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 504750 A7 B7_ 五、發明說明(6) 60 對準特徵 100 曝照工具 1 10 電子束 112 電子束 14 0 遮罩 142 薄膜 144 支柱 146 部分 148 散射層 150 電子束 152 聚集射線 15 4 開孔 156 承收孔 15 8 過濾射線 16 2 影像射線 1 6 4 導向板 166 導向板 168 偵測器 1 60 第一透鏡 170 第二透鏡 較佳實施例之詳細說明 現請詳細參照圖式,且先請參照圖8,其中顯示一種 SCALPEL proof-of-concept(SP〇C)或一種 SCALPEL proof-of- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝—— 1T-------— · 經濟部智慧財產局員工消費合作社印製 504750 A7 B7 五、發明說明() lithography(SPOL)曝照工具100。此一曝照工具100係業界 所習知慣用者,因此其結構及操作的詳細說明對於本發明 而言並非有此必要。因此,以下之說明僅針對示例性曝照 工具之一部分來加以闡述說明。圖8所示之曝照工具1 〇〇係 包括一電子束發射源110,其係用以產生一電子束112,且 最好係大約爲l〇〇kV之電子束,並且可用以導引電子束通 過各種元件(例如,遮罩、透鏡、開孔等等),並且朝向半導 體結構10。該電子束112係先導向一遮罩140,其中該遮 罩140係包括一薄膜142,該薄膜係由複數個支柱144所支 撐。該遮罩140係由在一部分146中之電子束1 12所照射, 其中該部分1 46係可以包含用以蝕刻在半導體結構或晶圓 1 0上之圖樣,例如,一對準特徵60,且其係在一散射層 148中加以蝕刻。該已經通過遮罩140之電子束150係藉由 薄膜142與散射層148(其包含該圖樣)所散射。散射之電子 束150之射線係藉由一第一透鏡160而聚集成聚集射線152 ,然後該聚集射線152再被導引通過一開孔154,其中該開 .孔154係形成有充份的承收孔156,以過濾該聚集射線152 ,而使得過濾射線1 5 8係僅包含不會通過散射層1 4 8之射線 。一第二透鏡170係將過濾射線158聚合成影像射線162, 其係包含有散射層148所界定之對比樣本(例如,一對準特 徵60),並且將聚合射線170導引至半導體結構10之表面。 導向板164、166係用以將聚集射線152所具有之圖樣掃描 在晶圓1 0上,且一電子束感應偵測器1 68係用以偵測逆散 射之電子。由偵測器1 68所發送出來之信號係可以利用習 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) — — — — —--—III ·1111111 ^ 11111111 (請先閱讀背面之注意事項t填寫本頁) 504750 A7 _________________________ B7 五、發明說明(8) (請先閱讀背面之注意事項再填寫本頁) 知的偵測電路及系統來加以分析,以確定在遮罩標記之影 像與晶圓標記之間的關係,以達到對準的目的。該逆散射 電子係由偵測器1 68所偵測,以辨識及定位該對準特徵60 ,並促使石版印刷遮罩1 40之對準性。 在此所用之半導體結構與晶圓一詞係可以互換的,並 且係指一種由一單一半導體材料(例如,矽基板、GaAs、
InP及其他第三類及第五類化合物,以及在絕緣體基板上的 矽(例如,SiGex)),以及由一個以上之半導體材料層所構成 之裝置。 經濟部智慧財產局員工消費合作社印製 依照本發明之各個實施例,圖9所示之對準特徵60係 形成在一多層半導體結構10(亦即,晶圓)之中或之上,且 其係可以由不同於構成半導體基板之材料(例如,矽)所構成 ,且其最好係由具有相較於半導體材料(例如,矽)之原子數 還高之材料所構成。該對準特徵60因此便可以比半導體基 板20逆散射出更多之電子。在對準特徵60與半導體基板20 之間具有大約5%或以上之對比性,便足以區分出兩者。在 此一方式中,該電子束發射源11 0係可以在積體電路1 4之 製造期間用以定位一對準特徵60,對準該石版印刷遮罩 140,並且曝照該遮罩140在半導體結構10上之阻抗劑(亦 即,e射線阻抗劑)所形成之特徵。示例性的對準特徵材料 係包括 SiCh、W、WSi、Ta、TaSi、Ti、WSiN、TaN、 WN、TiN、Co、CoSu以及TiSu,但不僅侷限於此。 現請參照圖1-3,其中顯示一半導體基板20之一部分 的截面視圖,其中該半導體基板20係具有一淺渠道22形成 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 44 經濟部智慧財產局員工消費合作社印製 504750 A7 _______ B7 五、發明說明(9) 於其中。基板之示例性半導體材料係包括砂(S1 )、砷化鎵 (GaAs)、磷化銦(InP)及其他第三類及第五類化合物,以及 在絕緣體基板上的矽(例如,S!Gex)。該渠道22係可以利用 習知半導體處理技術而形成或蝕刻至大約〇· 1 -1 .〇微米之深 度。二氧化矽30係利用化學蒸氣沉積(CVD)技術或熱成長 或其他業界常用的材料沉積方法及技術而沉積在渠道22中 ,直到該渠道22被塡滿爲止。.接著,在基板20以及二氧化 矽材料30上便可以進行後續之處理,諸如化學機械硏磨, 以形成大致光滑且平坦的上表面24。在一實施例中,該二 氧化矽30係構成對準特徵60。用以與本發明配合使用之 SCALPEL曝照工具1〇〇係必須能夠區分出半導體基板20之 逆散射電子數量與二氧化矽30逆散射之電子數量。在製造 過程此一階段中,在半導體基板或晶圓1 0上所進行之操作 ,通常係稱之爲零位準操作。構成一對準特徵60係可當作 一種零位準操作,藉此操作,使得在晶圓1 0製程初期可採 用SCALPEL方法及工具,而使得後續形成在採用此方法之 半導體結構或晶圓1 〇上之特徵與結構,可以具有較高的精 確度,且所形成之積體電路亦具有較高的精確度。 在圖3所示之另一實施例中,二氧化矽30介於大約 25X及8000X之間的部分係藉由蝕刻而移除,因此形成另一 個大致塡滿一材料5 0之渠道,其中該材料5 0之原子數量係 高於矽之原子數量,藉此在半導體基板20(二氧化矽30)中 便形成一對準特徵60。 接著,請參照圖4-5,一半導體結構1 〇係由一半導體 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 丨;---:——.---^1·裝--------訂---------^wi (請先閱讀背面之注意事項ή:填寫本頁) 4 504750 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(10) 基板20以及一鄰貼在半導體基板20之上之二氧化矽層30 所構成。一場效氧化部位34以及一柵極氧化部位36係形成 在二氧化矽層30中。利用業界所習用之技術,一淺渠道32 係形成在二氧化矽層30中,且位在場效氧化部位34上方而 具有一介於大約100X以及1 0000X之間的深度,其中該深 度係至少部分地視該曝照工具1 00之偵測器1 68的靈敏度而 €。具有高於該構成半導體基板20之半導體材料之原子數 量之材料50,接著便沉積在淺渠道32中,因而在二氧化矽 層30之場效氧化部位34上方部分形成一對準特徵60。 在本發明之另一實施例中,如圖6及圖7所示,一多層 半導體結構1 0係包括一半導體基板20、一鄰貼在半導體基 板20上之二氧化矽層30、以及一鄰貼在二氧化矽層30上 方之多元矽層40。一場效氧化部位34以及一柵極氧化部位 3 6係分別形成在二氧化矽層3 〇中。一具有原子數量大於基 板材料之原子數量之材料層50係以覆蓋之方式沉積在多元 砂層40上。利用業界習.用之技術及方法,較高原子數之材 料5 0的某些部分係可加以移除,以改變材料5 〇之厚度,藉 此形成一對準特徵60。材料之移除量係視SCALPEL工具 100之靈敏度(尤其在SCALPEL工具1〇〇中之檢測器的靈敏 度)’以及工具100檢測出由較高原子數之材料5〇之不同厚 度部位逆散射之電子數量差異的性能而定。如圖7所示, 可以移除足夠之材料5 0,以使位於材料5 〇下方之多元矽層 4 0得以外露,然而依照本發明,其亦可以移除較少的材料 5 0,亦即,可藉由移除材料5 〇之少量部分而在材料中形 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公髮) (請先閱讀背面之注意事項再填寫本頁) 裝 tx--------- 504750 A7 ----— B7 _____ 五、發明說明(11) 凹部(圖上未顯示)。將材料50之某些部分移除便會在較高 原子數之材料50的其餘部分形成一對準特徵60。當電子束 1 12係交替地通過較高原子數材料5〇與多元矽層4〇時(或者 通過材料50其具有不同厚度之部分時),該SCALPEL工具 1 〇〇係可以偵測到逆散射之差異。該對準特徵60係可以形 成在場效氧化部位3 4上,形成在柵極氧化部位3 6上,或者 同時形成在兩者上,這純屬設計上之選擇。 因此’雖然以上已經針對較佳實施例而說明並指出本 發明之新穎性特徵,然而可以瞭解的是,在不脫離本發明 之精神下,習於此技者仍可以針對在此所揭露之本發明的 型式及細部結構來進行各種不同的省略、等效替代及變化 。因此,本發明之範圍係僅由以下申請專利範圍所界定。 I——丨丨|·----#裝---------訂---------Φ (請先閱讀背面之注意事項I填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- 504750 A8 B8 C8 _____ D8 六、申請專利範圍 附件1A ··第8 9 1 2 5 6 4 2號專利申請案 中文申請專利範圍修正本 9L 5. 9 ; 民國9 1年5月修正 1·一種形成具有半導體基板之多層半導體結構之方法’ 該方法包含以下之步驟: ^ (a) 在半導體基板中形成一對準特徵; (b) 利用在步驟(a)中形成之對準特徵來對準一石版印刷 遮罩,以利用一具有一電子束發射源之SCALPEL工具而將 電子束導向半導體基板,且相較於半導體基板,該對準特徵 係朝向電子束發射源逆散射較多的電子數量。 2 ·根據申請專利範圍第1項之方法,其中該步驟(a)係包 含: 在半導體基板中形成一淺渠道;以及 在淺渠道中沉積二氧化矽。 3·根據申請專利範圍第2項之方法,其中該形成一淺渠 道之步驟係包含在半導體基板中形成一淺渠道,其係具有介 於大約100 A及10000 A之間的深度。 4.根據申請專利範圍第1項之方法,其中該步驟(a)係包 含: . 在半導體基板中形成一淺渠道; 沉積二氧化矽於淺渠道中; 藉由將沉積在淺渠道中之二氧化矽之一部分加以移除, 而在二氧化矽中形成一淺渠道;以及 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297aD " "" ' ------------ (請先閱讀背面之注意事項再填寫本頁) 、1Τ f 經濟部智慧財產局員工消費合作社印製 504750 A8 B8 C8 D8 六、申請專利範圍 在形成於二氧化矽中之淺渠道中沉積具有較高原子數量 之材料。 5 ·根據申請專利範圍第4項之方法,其中該第一次形成 步驟係包含在半導體基板中形成一淺渠道,其係具有介於大 約100 A及10000 A之間的深度。 6.根據申請專利範圍第4項之方法,其中該第二沉積步 驟係包含沉積一材料之步驟,其中該材料係由以下之材料中 選出:W、WSi、Ta、TaSi、Ti、WSiN、TaN、WN、TiN、Co 、CoSix 以及 TiSix。 7·根據申請專利範圍第4項之方法,其中該第二形成步 驟係包含將二氧化矽介於大約25 A及3000 A之間的部分加 以移除。 8·根據申請專利範圍第7項之方法,其中該第二沉積步 驟係包含將形成在二氧化矽中之淺渠道中具有較高原子數量 之材料其介於25 A及8000 A之間的部位加以沉積。 9 ·根據申請專利範圍第8項之方法,其中該第二沉積步 驟係包含沉積一材料之步驟,其中該材料係由以下之材料中 選出:W、WSi、Ta、TaSi、Ti、WSiN、TaN、WN、TiN、Co 、CoSix 以及 TiSix。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) - : ^---- (請先閱讀背面之注意事項再填寫本頁) 訂 #1 經濟部智慧財產局員工消費合作社印製 -2 -
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/456,224 US6576529B1 (en) | 1999-12-07 | 1999-12-07 | Method of forming an alignment feature in or on a multilayered semiconductor structure |
Publications (1)
Publication Number | Publication Date |
---|---|
TW504750B true TW504750B (en) | 2002-10-01 |
Family
ID=23811954
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090126588A TW505980B (en) | 1999-12-07 | 2000-12-01 | A method of forming an alignment feature in or on a multi-layered semiconductor Structure |
TW089125642A TW504750B (en) | 1999-12-07 | 2000-12-01 | A method of forming an alignment feature in or on a multi-layered semiconductor structure |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090126588A TW505980B (en) | 1999-12-07 | 2000-12-01 | A method of forming an alignment feature in or on a multi-layered semiconductor Structure |
Country Status (5)
Country | Link |
---|---|
US (3) | US6576529B1 (zh) |
JP (2) | JP4749537B2 (zh) |
KR (2) | KR100437743B1 (zh) |
GB (1) | GB2363677B (zh) |
TW (2) | TW505980B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6576529B1 (en) * | 1999-12-07 | 2003-06-10 | Agere Systems Inc. | Method of forming an alignment feature in or on a multilayered semiconductor structure |
US6579738B2 (en) | 2000-12-15 | 2003-06-17 | Micron Technology, Inc. | Method of alignment for buried structures formed by surface transformation of empty spaces in solid state materials |
TW591237B (en) * | 2002-07-31 | 2004-06-11 | Advanced Semiconductor Eng | Semiconductor wafer and testing method for the same |
TWI248115B (en) * | 2004-06-09 | 2006-01-21 | Nanya Technology Corp | Semiconductor device with multi-layer hard mask and method for contact etching thereof |
US7018683B2 (en) * | 2004-06-15 | 2006-03-28 | Sii Nanotechnology Inc. | Electron beam processing method |
KR100734325B1 (ko) * | 2006-07-14 | 2007-07-02 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
US7696057B2 (en) * | 2007-01-02 | 2010-04-13 | International Business Machines Corporation | Method for co-alignment of mixed optical and electron beam lithographic fabrication levels |
US8754421B2 (en) * | 2012-02-24 | 2014-06-17 | Raytheon Company | Method for processing semiconductors using a combination of electron beam and optical lithography |
JP5880243B2 (ja) * | 2012-04-18 | 2016-03-08 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
WO2016171754A1 (en) * | 2015-04-21 | 2016-10-27 | Intel Corporation | Fine alignment system for electron beam exposure system |
US11823864B1 (en) * | 2020-04-08 | 2023-11-21 | Hrl Laboratories, Llc | Embedded high-Z marker material and process for alignment of multilevel ebeam lithography |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2520743C3 (de) * | 1975-05-09 | 1981-02-05 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Halbleiterscheibe mit einer Justiermarke zur Justierung in einem Gerät für Elektronenstrahl-Belichtung und Verfahren zum Herstellen |
GB1550867A (en) | 1975-08-04 | 1979-08-22 | Hughes Aircraft Co | Positioning method and apparatus for fabricating microcircuit devices |
DE2642634A1 (de) * | 1976-09-22 | 1978-03-23 | Siemens Ag | Verfahren zum justieren von belichtungsmasken relativ zu einer substratscheibe |
US4109029A (en) * | 1977-01-24 | 1978-08-22 | Hughes Aircraft Company | High resolution electron beam microfabrication process for fabricating small geometry semiconductor devices |
GB2109538A (en) | 1981-11-02 | 1983-06-02 | Philips Electronic Associated | Electron beam alignment |
US4487653A (en) * | 1984-03-19 | 1984-12-11 | Advanced Micro Devices, Inc. | Process for forming and locating buried layers |
US4868138A (en) * | 1988-03-23 | 1989-09-19 | Sgs-Thomson Microelectronics, Inc. | Method for forming a self-aligned source/drain contact for an MOS transistor |
JP2754609B2 (ja) * | 1988-06-08 | 1998-05-20 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH02231708A (ja) * | 1989-03-06 | 1990-09-13 | Fujitsu Ltd | 半導体装置の位置合わせマーク検出方法及び装置 |
JPH0529204A (ja) * | 1991-07-19 | 1993-02-05 | Fujitsu Ltd | 電子ビーム補正用マーク |
US5334466A (en) * | 1991-10-24 | 1994-08-02 | Matsushita Electric Industrial Co., Ltd. | X-ray mask and process comprising convex-concave alignment mark with alignment reflection film |
JPH06132202A (ja) * | 1992-10-20 | 1994-05-13 | Fujitsu Ltd | 電子ビーム露光用位置合わせマーク及びその検出方法 |
US5382498A (en) * | 1992-12-16 | 1995-01-17 | At&T Corp. | Processes for electron lithography |
JPH06252025A (ja) | 1993-03-02 | 1994-09-09 | Fujitsu Ltd | 位置合わせマークの形成方法 |
JP3251760B2 (ja) * | 1993-03-15 | 2002-01-28 | 株式会社東芝 | 荷電ビームを用いた変位誤差測定方法、荷電ビーム描画装置及び変位誤差測定用マークを備えた半導体装置 |
EP0669636A1 (en) * | 1994-02-25 | 1995-08-30 | AT&T Corp. | Manufacturing system error detection |
JP3866782B2 (ja) * | 1995-07-20 | 2007-01-10 | 富士通株式会社 | 電子ビーム露光装置及び露光方法 |
US5663568A (en) * | 1995-10-20 | 1997-09-02 | Lucent Technologies Inc. | Apparatus for controlling a charged particle beam and a lithographic process in which the apparatus is used |
US5866913A (en) * | 1995-12-19 | 1999-02-02 | International Business Machines Corporation | Proximity correction dose modulation for E-beam projection lithography |
JPH09246155A (ja) * | 1996-03-08 | 1997-09-19 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
US5824441A (en) * | 1996-12-03 | 1998-10-20 | Lucent Technologies Inc. | Lithographic process for device fabrication utilizing back-scattered electron beam signal intensity for alignment |
KR19980077550A (ko) | 1997-04-21 | 1998-11-16 | 김영환 | 반도체소자의 정렬키 제조방법 |
US5852497A (en) * | 1997-08-28 | 1998-12-22 | Vlsi Technology, Inc. | Method and apparatus for detecting edges under an opaque layer |
US5863825A (en) * | 1997-09-29 | 1999-01-26 | Lsi Logic Corporation | Alignment mark contrast enhancement |
US5963816A (en) * | 1997-12-01 | 1999-10-05 | Advanced Micro Devices, Inc. | Method for making shallow trench marks |
JP3169068B2 (ja) * | 1997-12-04 | 2001-05-21 | 日本電気株式会社 | 電子線露光方法及び半導体ウエハ |
JP2000150358A (ja) * | 1998-11-18 | 2000-05-30 | Hitachi Ltd | パターン形成方法およびそれを用いた半導体装置 |
JP3241011B2 (ja) * | 1998-11-20 | 2001-12-25 | 日本電気株式会社 | 電子線露光装置及び電子線露光用マスク |
US6232040B1 (en) * | 1999-05-06 | 2001-05-15 | Agere Systems, Inc. | Method of electron beam exposure utilizing emitter with conductive mesh grid |
US6555183B2 (en) | 1999-06-11 | 2003-04-29 | Applied Materials, Inc. | Plasma treatment of a titanium nitride film formed by chemical vapor deposition |
KR100304708B1 (ko) | 1999-07-14 | 2001-11-01 | 윤종용 | 이중층 반사방지막을 갖는 반도체소자 및 그 제조방법 |
JP3737656B2 (ja) * | 1999-09-27 | 2006-01-18 | 株式会社東芝 | 荷電ビーム露光方法 |
US6261726B1 (en) * | 1999-12-06 | 2001-07-17 | International Business Machines Corporation | Projection electron-beam lithography masks using advanced materials and membrane size |
US6576529B1 (en) * | 1999-12-07 | 2003-06-10 | Agere Systems Inc. | Method of forming an alignment feature in or on a multilayered semiconductor structure |
-
1999
- 1999-12-07 US US09/456,224 patent/US6576529B1/en not_active Expired - Lifetime
-
2000
- 2000-11-27 GB GB0028872A patent/GB2363677B/en not_active Expired - Fee Related
- 2000-12-01 TW TW090126588A patent/TW505980B/zh not_active IP Right Cessation
- 2000-12-01 TW TW089125642A patent/TW504750B/zh not_active IP Right Cessation
- 2000-12-06 KR KR10-2000-0073674A patent/KR100437743B1/ko not_active IP Right Cessation
- 2000-12-07 JP JP2000372411A patent/JP4749537B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-10 JP JP2001111006A patent/JP5010782B2/ja not_active Expired - Fee Related
- 2001-05-29 US US09/867,202 patent/US6706609B2/en not_active Expired - Lifetime
- 2001-08-27 KR KR10-2001-0051681A patent/KR100437747B1/ko not_active IP Right Cessation
-
2003
- 2003-11-07 US US10/704,449 patent/US6977128B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100437747B1 (ko) | 2004-06-30 |
US6576529B1 (en) | 2003-06-10 |
TW505980B (en) | 2002-10-11 |
KR20010062156A (ko) | 2001-07-07 |
JP2001217187A (ja) | 2001-08-10 |
JP4749537B2 (ja) | 2011-08-17 |
GB2363677B (en) | 2003-09-10 |
US20040094847A1 (en) | 2004-05-20 |
US6977128B2 (en) | 2005-12-20 |
KR20010087436A (ko) | 2001-09-15 |
JP2001358065A (ja) | 2001-12-26 |
JP5010782B2 (ja) | 2012-08-29 |
US6706609B2 (en) | 2004-03-16 |
US20020004283A1 (en) | 2002-01-10 |
KR100437743B1 (ko) | 2004-06-26 |
GB2363677A (en) | 2002-01-02 |
GB0028872D0 (en) | 2001-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW504750B (en) | A method of forming an alignment feature in or on a multi-layered semiconductor structure | |
US7865328B2 (en) | Position detecting method and apparatus | |
US7090948B2 (en) | Reflection mask and method for fabricating the reflection mask | |
US7453571B1 (en) | Dimensional calibration standards | |
US8518614B2 (en) | Mark position detection apparatus | |
US20190267329A1 (en) | Structure and method to improve overlay performance in semiconductor devices | |
JP4023262B2 (ja) | アライメント方法、露光方法、露光装置およびマスクの製造方法 | |
JP2998673B2 (ja) | ウェハ、該ウェハの位置合わせ方法および装置 | |
JPH05114543A (ja) | 電子部品の製造方法並びにそれに用いる縮小投影露光装置、電子線描画装置及びx線露光装置並びにウエハ | |
JPH0570925B2 (zh) | ||
TWI709190B (zh) | 應用於曝光機之結構及其曝光方法 | |
JP2000150358A (ja) | パターン形成方法およびそれを用いた半導体装置 | |
KR100356757B1 (ko) | 반도체 웨이퍼 패턴의 크기 및 오버레이 측정방법 | |
Lee et al. | Study of critical dimension and overlay measurement methodology using SEM image analysis for process control | |
GB2372150A (en) | Method of forming an alignment feature in or on a multi-layered semiconductor structure | |
JP2002033268A (ja) | 表面形状測定方法及びこれを用いた露光方法とデバイスの製造方法 | |
US6770408B2 (en) | Dust particle inspection method for X-ray mask | |
JPH06177027A (ja) | 電子ビーム描画方法及び半導体装置 | |
Smith | Dimensional metrology for partially etched photomasks in iterative-etch fabrication processes | |
KR19980077550A (ko) | 반도체소자의 정렬키 제조방법 | |
JPH04220937A (ja) | 分解能評価試料およびその製造方法 | |
KR20010048281A (ko) | 반도체 장치의 제조 방법 | |
JPS6113622A (ja) | 半導体露光方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |