JP2001217187A - 多層半導体構造内または多層半導体構造上にアラインメントフィーチャーを形成する方法 - Google Patents
多層半導体構造内または多層半導体構造上にアラインメントフィーチャーを形成する方法Info
- Publication number
- JP2001217187A JP2001217187A JP2000372411A JP2000372411A JP2001217187A JP 2001217187 A JP2001217187 A JP 2001217187A JP 2000372411 A JP2000372411 A JP 2000372411A JP 2000372411 A JP2000372411 A JP 2000372411A JP 2001217187 A JP2001217187 A JP 2001217187A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor structure
- silicon dioxide
- forming
- layer
- alignment features
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 96
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000010894 electron beam technology Methods 0.000 claims abstract description 43
- 238000001459 lithography Methods 0.000 claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 86
- 239000000463 material Substances 0.000 claims description 65
- 235000012239 silicon dioxide Nutrition 0.000 claims description 43
- 239000000377 silicon dioxide Substances 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 17
- 229910019001 CoSi Inorganic materials 0.000 claims description 5
- 229910008484 TiSi Inorganic materials 0.000 claims description 5
- 229910008807 WSiN Inorganic materials 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 49
- 230000035945 sensitivity Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001352 electron-beam projection lithography Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 210000004761 scalp Anatomy 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 244000270834 Myristica fragrans Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002420 orchard Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/304—Controlling tubes by information coming from the objects or from the beam, e.g. correction signals
- H01J37/3045—Object or beam position registration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
- Y10S430/143—Electron beam
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/975—Substrate or mask aligning feature
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 リソグラフィーマスクを整合するために、多
層半導体構造内または多層半導体構造上にアラインメン
トフィーチャーを形成し、ＳＣＡＬＰＥＬツールに接続
して使用することができる方法を提供する。 【解決手段】 リソグラフィーマスクを整合するため
の、また、ＳＣＡＬＰＥＬツールと共に使用できるアラ
インメントフィーチャーを備えた多層半導体構造を形成
する方法である。本発明は、サブミクロンＣＭＯＳ技術
装置および回路に特に適しているが、これらに限定され
るものではない。本発明は、半導体ウェーハ上のリソグ
ラフィーマスクの整合と露光の両方に電子ビーム源を使
用することができるため有益である。本発明はさらに、
半導体装置製造工程の早い段階（つまり、ゼロレベル）
においてアラインメントフィーチャーを形成できるため
有益である。
層半導体構造内または多層半導体構造上にアラインメン
トフィーチャーを形成し、ＳＣＡＬＰＥＬツールに接続
して使用することができる方法を提供する。 【解決手段】 リソグラフィーマスクを整合するため
の、また、ＳＣＡＬＰＥＬツールと共に使用できるアラ
インメントフィーチャーを備えた多層半導体構造を形成
する方法である。本発明は、サブミクロンＣＭＯＳ技術
装置および回路に特に適しているが、これらに限定され
るものではない。本発明は、半導体ウェーハ上のリソグ
ラフィーマスクの整合と露光の両方に電子ビーム源を使
用することができるため有益である。本発明はさらに、
半導体装置製造工程の早い段階（つまり、ゼロレベル）
においてアラインメントフィーチャーを形成できるため
有益である。
Description
【０００１】
【発明の属する分野】本発明は、集積回路に関するもの
であり、特に、リソグラフィーマスクを整合するため
に、多層半導体構造内または多層半導体構造上にアライ
ンメントフィーチャーを形成し、ＳＣＡＬＰＥＬツール
と共に使用することができる方法に関するものである。
であり、特に、リソグラフィーマスクを整合するため
に、多層半導体構造内または多層半導体構造上にアライ
ンメントフィーチャーを形成し、ＳＣＡＬＰＥＬツール
と共に使用することができる方法に関するものである。
【０００２】
【従来の技術】光リソグラフィーツールは、半導体ウェ
ーハ上のリソグラフィーマスクを整合、露光するために
単光源（例えばレーザ）を利用する。
ーハ上のリソグラフィーマスクを整合、露光するために
単光源（例えばレーザ）を利用する。
【０００３】
【発明が解決しようとする課題】しかし、リソグラフィ
ー、整合マークを利用した一般的な半導体ウェーハ処理
は、電子ビームリソグラフィー露光ツール内において電
子ビームで検査した際に、後方散乱性の高い電子コント
ラストを生成しない。そのため、ＳＣＡＬＰＥＬ（電子
ビーム投影リソグラフィーにおける角度制限付きの散
乱）を備える電子ビームを使った一般的なフォトリソグ
ラフィー整合マークの検出を行うことは、不可能であ
る。整合マークは、ウェーハ上またはウェーハ内に画定
された後にのみ、電子によって検出可能であり、また、
ウェーハ上のマスクフィーチャーを露光するためにＳＣ
ＡＬＰＥＬツールを使用することができる。従って、Ｓ
ＣＡＬＰＥＬツールは、リソグラフィーマスクを整合す
るために電子ビーム源を使用し、ウェーハ上のマスクを
露光するために電子ビーム源を使用する。従って、当業
界では、半導体ウェーハ上のリソグラフィーマスクの整
合および露光の両方に電子ビーム源を使用する方法およ
び構造が必要とされてきた。
ー、整合マークを利用した一般的な半導体ウェーハ処理
は、電子ビームリソグラフィー露光ツール内において電
子ビームで検査した際に、後方散乱性の高い電子コント
ラストを生成しない。そのため、ＳＣＡＬＰＥＬ（電子
ビーム投影リソグラフィーにおける角度制限付きの散
乱）を備える電子ビームを使った一般的なフォトリソグ
ラフィー整合マークの検出を行うことは、不可能であ
る。整合マークは、ウェーハ上またはウェーハ内に画定
された後にのみ、電子によって検出可能であり、また、
ウェーハ上のマスクフィーチャーを露光するためにＳＣ
ＡＬＰＥＬツールを使用することができる。従って、Ｓ
ＣＡＬＰＥＬツールは、リソグラフィーマスクを整合す
るために電子ビーム源を使用し、ウェーハ上のマスクを
露光するために電子ビーム源を使用する。従って、当業
界では、半導体ウェーハ上のリソグラフィーマスクの整
合および露光の両方に電子ビーム源を使用する方法およ
び構造が必要とされてきた。
【０００４】
【課題を解決するための手段】本発明は、リソグラフィ
ーマスクを整合するために用いられ、電子ビーム投影リ
ソグラフィーにおける角度制限付きの散乱（ＳＣＡＬＰ
ＥＬ）ツールおよび処理と共に使用可能な、多層半導体
構造内またはその上にアラインメントフィーチャーを形
成する方法に関する。本発明は、サブミクロンＣＭＯＳ
技術装置および回路に特に適しているが、これに限定さ
れるものではない。本発明では、半導体ウェーハ上のリ
ソグラフィーマスクの整合および露光の両方に、電子ビ
ーム源を使用することができ、有益である。本発明はさ
らに、半導体装置製造工程の初期段階（つまり、ゼロレ
ベル）で、アラインメントフィーチャーを形成すること
ができるため、有益である。
ーマスクを整合するために用いられ、電子ビーム投影リ
ソグラフィーにおける角度制限付きの散乱（ＳＣＡＬＰ
ＥＬ）ツールおよび処理と共に使用可能な、多層半導体
構造内またはその上にアラインメントフィーチャーを形
成する方法に関する。本発明は、サブミクロンＣＭＯＳ
技術装置および回路に特に適しているが、これに限定さ
れるものではない。本発明では、半導体ウェーハ上のリ
ソグラフィーマスクの整合および露光の両方に、電子ビ
ーム源を使用することができ、有益である。本発明はさ
らに、半導体装置製造工程の初期段階（つまり、ゼロレ
ベル）で、アラインメントフィーチャーを形成すること
ができるため、有益である。
【０００５】ＳＣＡＬＰＥＬツールは、とりわけリソグ
ラフィーマスクの整合とレジストレーションにアライン
メントフィーチャーを使用する。リソグラフィーマスク
を整合し、半導体構造上のマスクフィーチャー、つま
り、例えば、構造上の電子ビームに反応するレジストを
露光するために、同じ電子光構成（すなわち電子光エネ
ルギー源）を使用することにより、多層半導体構造の製
造中に生じる未処理の誤差を最小限にすることができ
る。
ラフィーマスクの整合とレジストレーションにアライン
メントフィーチャーを使用する。リソグラフィーマスク
を整合し、半導体構造上のマスクフィーチャー、つま
り、例えば、構造上の電子ビームに反応するレジストを
露光するために、同じ電子光構成（すなわち電子光エネ
ルギー源）を使用することにより、多層半導体構造の製
造中に生じる未処理の誤差を最小限にすることができ
る。
【０００６】リソグラフィーマスクを構造に整合するた
めに、半導体構造（すなわちウェーハ）上にアラインメ
ントフィーチャーまたは整合マークが製造される。リソ
グラフィーマスクは、露光およびエッチングされる複数
のフィーチャーを半導体構造に画定する。本発明では、
ＳＣＡＬＰＥＬツールによって、リソグラフィーマスク
の整合と、マスクによって画定されたフィーチャーの露
光との両方に１００ｋＶの電子ビーム源を使用すること
ができる。原子番号が比較的大きな材料の半導体構造に
アラインメントフィーチャーを形成することにより、ア
ラインメントフィーチャーの位置を決定するためにＳＣ
ＡＬＰＥＬツールによって検出可能な電子を後方散乱す
る材料が提供される。さらに本発明では、アラインメン
トフィーチャーが二酸化シリコンで形成され、半導体構
造の層に画定されるＳＣＡＬＰＥＬツール内において、
単一エネルギー源の使用を提供する。この場合、二酸化
シリコンアラインメントフィーチャーと、その他の半導
体層とによって反射された電子量の微小な差を検出でき
るように、ＳＣＡＬＰＥＬツールの検出感度は原子番号
が大きな材料のものよりも高くなくてはならず、また、
マークトポグラフィーは十分な後方散乱電子コントラス
トを引き起こさなければならない。
めに、半導体構造（すなわちウェーハ）上にアラインメ
ントフィーチャーまたは整合マークが製造される。リソ
グラフィーマスクは、露光およびエッチングされる複数
のフィーチャーを半導体構造に画定する。本発明では、
ＳＣＡＬＰＥＬツールによって、リソグラフィーマスク
の整合と、マスクによって画定されたフィーチャーの露
光との両方に１００ｋＶの電子ビーム源を使用すること
ができる。原子番号が比較的大きな材料の半導体構造に
アラインメントフィーチャーを形成することにより、ア
ラインメントフィーチャーの位置を決定するためにＳＣ
ＡＬＰＥＬツールによって検出可能な電子を後方散乱す
る材料が提供される。さらに本発明では、アラインメン
トフィーチャーが二酸化シリコンで形成され、半導体構
造の層に画定されるＳＣＡＬＰＥＬツール内において、
単一エネルギー源の使用を提供する。この場合、二酸化
シリコンアラインメントフィーチャーと、その他の半導
体層とによって反射された電子量の微小な差を検出でき
るように、ＳＣＡＬＰＥＬツールの検出感度は原子番号
が大きな材料のものよりも高くなくてはならず、また、
マークトポグラフィーは十分な後方散乱電子コントラス
トを引き起こさなければならない。
【０００７】さらに本発明は、一般に、半導体構造内ま
たは半導体構造上に形成されたアラインメントフィーチ
ャーを用いてリソグラフィーマスクを半導体構造上に整
合する方法と、半導体構造を製造する他の任意の材料よ
りも多量の電子を後方散乱する材料とに適用される。ア
ラインメントフィーチャーの位置を決定するために、構
造において電子ビームが誘導され、また、アラインメン
トフィーチャーによって後方散乱された電子が検出され
る。次に、事前に検出したアラインメントフィーチャー
を用いて、露光のためにリソグラフィーマスクが整合さ
れる。
たは半導体構造上に形成されたアラインメントフィーチ
ャーを用いてリソグラフィーマスクを半導体構造上に整
合する方法と、半導体構造を製造する他の任意の材料よ
りも多量の電子を後方散乱する材料とに適用される。ア
ラインメントフィーチャーの位置を決定するために、構
造において電子ビームが誘導され、また、アラインメン
トフィーチャーによって後方散乱された電子が検出され
る。次に、事前に検出したアラインメントフィーチャー
を用いて、露光のためにリソグラフィーマスクが整合さ
れる。
【０００８】本発明は、シリコン基板を備えた多層半導
体構造を形成する方法であって、シリコン基板内のシリ
コン以外の材料のアラインメントフィーチャーを形成
し、アラインメントフィーチャーと、電子ビームをシリ
コン基板へ導くための電子ビーム源を備えたＳＣＡＬＰ
ＥＬとを用いてリソグラフィーマスクを整合する方法に
関する。アラインメントフィーチャーは、シリコン基板
よりも多量の電子を電子ビーム源へ向けて後方散乱す
る。
体構造を形成する方法であって、シリコン基板内のシリ
コン以外の材料のアラインメントフィーチャーを形成
し、アラインメントフィーチャーと、電子ビームをシリ
コン基板へ導くための電子ビーム源を備えたＳＣＡＬＰ
ＥＬとを用いてリソグラフィーマスクを整合する方法に
関する。アラインメントフィーチャーは、シリコン基板
よりも多量の電子を電子ビーム源へ向けて後方散乱す
る。
【０００９】さらに本発明は、シリコン層、二酸化シリ
コン層、ポリシリコン層から成る多層半導体構造を形成
する方法であって、半導体構造のポリシリコン層上のア
ラインメントフィーチャーを形成し、また、電子ビーム
をポリシリコン層へ誘導するための電子ビーム源を備え
たＳＣＡＬＰＥＬツールとアラインメントフィーチャー
とを用いて、リソグラフィーマスクを整合する方法に関
する。アラインメントフィーチャーは、ポリシリコン層
よりも多量の電子を電子ビーム源へ向けて（電子ビーム
に反応する検出器へ向けて）後方散乱する。
コン層、ポリシリコン層から成る多層半導体構造を形成
する方法であって、半導体構造のポリシリコン層上のア
ラインメントフィーチャーを形成し、また、電子ビーム
をポリシリコン層へ誘導するための電子ビーム源を備え
たＳＣＡＬＰＥＬツールとアラインメントフィーチャー
とを用いて、リソグラフィーマスクを整合する方法に関
する。アラインメントフィーチャーは、ポリシリコン層
よりも多量の電子を電子ビーム源へ向けて（電子ビーム
に反応する検出器へ向けて）後方散乱する。
【００１０】本発明は、シリコン層と二酸化シリコン層
から成る多層半導体構造を形成する方法であって、二酸
化シリコン内へのアラインメントフィーチャーを形成
し、また、電子ビームをシリコン基板へ誘導するための
電子ビーム源を備えたＳＣＡＬＰＥＬツールとアライン
メントフィーチャーとを用いて、リソグラフィーマスク
を整合する方法に関する。アラインメントフィーチャー
は、ポリシリコン層よりも多い量の電子を電子ビーム源
へ向けて後方散乱する。
から成る多層半導体構造を形成する方法であって、二酸
化シリコン内へのアラインメントフィーチャーを形成
し、また、電子ビームをシリコン基板へ誘導するための
電子ビーム源を備えたＳＣＡＬＰＥＬツールとアライン
メントフィーチャーとを用いて、リソグラフィーマスク
を整合する方法に関する。アラインメントフィーチャー
は、ポリシリコン層よりも多い量の電子を電子ビーム源
へ向けて後方散乱する。
【００１１】さらに本発明は、本発明の様々な実施形態
によって構成された半導体構造に関する。
によって構成された半導体構造に関する。
【００１２】本発明の他の目的と特徴は、添付の図面と
共に、以下の詳細な説明を考慮することによって明らか
になる。しかしながら、図面は縮尺通りではなく、例証
目的のためのみに設計されており、本発明の制限を定義
するものではないことを理解されたい。本発明の制限は
付属の請求項によってなされる。
共に、以下の詳細な説明を考慮することによって明らか
になる。しかしながら、図面は縮尺通りではなく、例証
目的のためのみに設計されており、本発明の制限を定義
するものではないことを理解されたい。本発明の制限は
付属の請求項によってなされる。
【００１３】次に、図面を詳しく参照して本発明の好適
な実施形態を説明する。まず図８を参照すると、ＳＣＡ
ＬＰＥＬプルーフ・オブ・コンセプト（ＳＰＯＣ）また
はＳＣＡＬＰＥＬプルーフ・オブ・リソグラフィー（Ｓ
ＰＯＬ）露光ツール１００が示されている。このような
露光ツール１００は当業者には既知のものであり、その
構成と動作の詳細な説明は本発明には必要ないと思われ
る。従って、以下の説明は、例証的な露光ツール１００
の部分の説明的、非限定的な例として提供される。図８
に示した露光ツール１００は、好ましくは約１００ｋＶ
ビームである電子ビーム１１２を生成し、様々な構成部
品（例えば、マスク、レンズ、開口等）を介してビーム
を半導体構造１０へと誘導する、電子ビーム源１１０を
備えている。電子ビーム１１２は、まず、複数の支柱１
４４によって支持された薄膜１４２を備えたマスク１４
０を介して誘導される。セグメント１４６内では、マス
ク１４０に電子ビーム１１２が照射される。このセグメ
ント１４６は、半導体構造またはウェーハ１０内にエッ
チングされる、例えばアラインメントフィーチャー６０
のようなパターンを含んでいてよく、また、セグメント
１４６は、散乱層１４８にエッチングされている。マス
ク１４０を通過した電子ビーム１５０は、薄膜１４２と
（パターンを内含している）散乱層１４８によって散乱
されている。散乱された電子ビーム１５０の光線は、第
1レンズ１６０によって、収束した光線１５２内に収束
され、次に、十分なアクセプタンス１５６を画定する開
口１５４を介して誘導される。開口１５４は、フィルタ
リングした光線１５８が散乱層１４８を通過しなかった
光線だけを含むように、収束した光線１５２をフィルタ
リングする。フィルタリングした光線１５８を第２レン
ズ１７０が、散乱層１４８（例えば、アラインメントフ
ィーチャー６０）によって画定されたパターンを示すコ
ントラストを内含する画像光線１６２内に収束し、収束
した光線１５２をウェーハ１０の表面上に誘導する。収
束した光線１５２によってウェーハ１０上に伝搬される
パターンを走査するために偏光器１６４、１６６が設け
られ、また、後方散乱した電子を検出するために電子ビ
ーム感度検出器１６８が設けられる。アラインメントの
目的で、マスクマークの画像とウェーハマークの間の関
係を決定するために、検出器１６８から導出された信号
を従来の検出回路およびシステムを用いて分析すること
ができる。アラインメントフィーチャー６０を識別およ
び見つける（locate）ため、また、リソグラフィーマス
ク１４０のアラインメントを容易にするために、検出器
１６８が後方散乱した電子を検出する。
な実施形態を説明する。まず図８を参照すると、ＳＣＡ
ＬＰＥＬプルーフ・オブ・コンセプト（ＳＰＯＣ）また
はＳＣＡＬＰＥＬプルーフ・オブ・リソグラフィー（Ｓ
ＰＯＬ）露光ツール１００が示されている。このような
露光ツール１００は当業者には既知のものであり、その
構成と動作の詳細な説明は本発明には必要ないと思われ
る。従って、以下の説明は、例証的な露光ツール１００
の部分の説明的、非限定的な例として提供される。図８
に示した露光ツール１００は、好ましくは約１００ｋＶ
ビームである電子ビーム１１２を生成し、様々な構成部
品（例えば、マスク、レンズ、開口等）を介してビーム
を半導体構造１０へと誘導する、電子ビーム源１１０を
備えている。電子ビーム１１２は、まず、複数の支柱１
４４によって支持された薄膜１４２を備えたマスク１４
０を介して誘導される。セグメント１４６内では、マス
ク１４０に電子ビーム１１２が照射される。このセグメ
ント１４６は、半導体構造またはウェーハ１０内にエッ
チングされる、例えばアラインメントフィーチャー６０
のようなパターンを含んでいてよく、また、セグメント
１４６は、散乱層１４８にエッチングされている。マス
ク１４０を通過した電子ビーム１５０は、薄膜１４２と
（パターンを内含している）散乱層１４８によって散乱
されている。散乱された電子ビーム１５０の光線は、第
1レンズ１６０によって、収束した光線１５２内に収束
され、次に、十分なアクセプタンス１５６を画定する開
口１５４を介して誘導される。開口１５４は、フィルタ
リングした光線１５８が散乱層１４８を通過しなかった
光線だけを含むように、収束した光線１５２をフィルタ
リングする。フィルタリングした光線１５８を第２レン
ズ１７０が、散乱層１４８（例えば、アラインメントフ
ィーチャー６０）によって画定されたパターンを示すコ
ントラストを内含する画像光線１６２内に収束し、収束
した光線１５２をウェーハ１０の表面上に誘導する。収
束した光線１５２によってウェーハ１０上に伝搬される
パターンを走査するために偏光器１６４、１６６が設け
られ、また、後方散乱した電子を検出するために電子ビ
ーム感度検出器１６８が設けられる。アラインメントの
目的で、マスクマークの画像とウェーハマークの間の関
係を決定するために、検出器１６８から導出された信号
を従来の検出回路およびシステムを用いて分析すること
ができる。アラインメントフィーチャー６０を識別およ
び見つける（locate）ため、また、リソグラフィーマス
ク１４０のアラインメントを容易にするために、検出器
１６８が後方散乱した電子を検出する。
【００１４】本明細書で用いられる半導体構造とウェー
ハという用語は、互換的に使用され、単層の半導体材料
（例えば、シリコン基板、ＧａＡｓ、ＩｎＰ、その他の
グループＩＩＩおよびグループＶ化合物、絶縁体基板上
のシリコン（ＳｉＧｅx等））を備えた装置と、単層以
上の半導体材料を備えた装置とを指す。
ハという用語は、互換的に使用され、単層の半導体材料
（例えば、シリコン基板、ＧａＡｓ、ＩｎＰ、その他の
グループＩＩＩおよびグループＶ化合物、絶縁体基板上
のシリコン（ＳｉＧｅx等））を備えた装置と、単層以
上の半導体材料を備えた装置とを指す。
【００１５】本発明の様々な実施形態によれば、図９に
示すアラインメントフィーチャー６０は、多層半導体構
造１０（すなわちウェーハ）内、またはその上に画定さ
れ、また、半導体基板を形成する材料（例えばシリコ
ン）とは異なる材料、好ましくは、半導体材料（例えば
シリコン）の原子番号と比べて比較的大きな原子番号を
持つ材料で形成されてもよい。従って、アラインメント
フィーチャー６０は、半導体基板２０よりも多くの電子
を後方散乱する。アラインメントフィーチャー６０と半
導体基板２０の間の約５％またはそれ以上のコントラス
トは、この２つを区別するのに十分である。このよう
に、アラインメントフィーチャー６０を見つけ、リソグ
ラフィーマスク１４０を整合し、集積回路１４の製造中
に半導体構造１０上のレジスト（つまり、電子ビームレ
ジスト）内でマスク１４０によって画定されたフィーチ
ャーを露光するために、電子ビーム源１１０を使用する
ことができる。例証的なアラインメントフィーチャー材
料には、ＳｉＯ2、Ｗ、ＷＳｉ、Ｔａ、ＴａＳｉ、Ｔ
ｉ、ＷＳｉＮ、ＴａＮ、ＷＮ、ＴｉＮ、Ｃｏ、ＣｏＳｉ
x、ＴｉＳｉxを含むが、これらに限定されることはな
い。
示すアラインメントフィーチャー６０は、多層半導体構
造１０（すなわちウェーハ）内、またはその上に画定さ
れ、また、半導体基板を形成する材料（例えばシリコ
ン）とは異なる材料、好ましくは、半導体材料（例えば
シリコン）の原子番号と比べて比較的大きな原子番号を
持つ材料で形成されてもよい。従って、アラインメント
フィーチャー６０は、半導体基板２０よりも多くの電子
を後方散乱する。アラインメントフィーチャー６０と半
導体基板２０の間の約５％またはそれ以上のコントラス
トは、この２つを区別するのに十分である。このよう
に、アラインメントフィーチャー６０を見つけ、リソグ
ラフィーマスク１４０を整合し、集積回路１４の製造中
に半導体構造１０上のレジスト（つまり、電子ビームレ
ジスト）内でマスク１４０によって画定されたフィーチ
ャーを露光するために、電子ビーム源１１０を使用する
ことができる。例証的なアラインメントフィーチャー材
料には、ＳｉＯ2、Ｗ、ＷＳｉ、Ｔａ、ＴａＳｉ、Ｔ
ｉ、ＷＳｉＮ、ＴａＮ、ＷＮ、ＴｉＮ、Ｃｏ、ＣｏＳｉ
x、ＴｉＳｉxを含むが、これらに限定されることはな
い。
【００１６】次に図１〜３を参照すると、溝を備えた半
導体基板２０の一部が断面図で示され、そこに浅い溝２
２が形成されている。基板用の例証的半導体材料にはシ
リコン（Ｓｉ）、ガリウム・ヒ化物（ＧａＡｓ）、リン
化インジウム（ＩｎＰ）、その他のグループＩＩＩおよ
びグループＶ化合物、絶縁体基板上のシリコン（例えば
ＳｉＧｅx）が含まれるが、これらに限定されるもので
はない。溝２２は、従来の半導体処理技術を用いて約
０．１〜１．０マイクロメートルの深さで形成またはエ
ッチングすることができる。科学蒸着法（ＣＶＤ）技
術、熱成長、またはその他の既知の材料付着方法および
技術を用いて、溝２２が実質的に満たされるまで、溝２
２内に二酸化シリコン３０を付着させる。これに続い
て、例えば化学機械研磨処理を基板２０および二酸化シ
リコン材料３０上に施し、実質的に滑らかで平坦な頂部
表面２４を形成することができる。ある実施形態では、
二酸化シリコン３０がアラインメントフィーチャー６０
を形成する。本発明に関連して使用されるＳＣＡＬＰＥ
Ｌ露光ツール１００は、基板２０からの電子後方散乱の
量と二酸化シリコン３０からの電子後方散乱の量を区別
できるものでなくてはならない。製造工程のこの段階で
半導体基板またはウェーハ１０上に施したオペレーショ
ンは、一般にゼロレベルオペレーションと呼ばれる。ゼ
ロレベルオペレーションとしてアラインメントフィーチ
ャー６０を形成することで、ウェーハ１０製造工程の早
い段階でＳＣＡＬＰＥＬ処理およびツールの使用が許容
され、その結果、同処理を用いて半導体構造またはウェ
ーハ１０内で次に形成されるフィーチャーと構造の正確
性が増し、これにより集積回路１４が形成される。
導体基板２０の一部が断面図で示され、そこに浅い溝２
２が形成されている。基板用の例証的半導体材料にはシ
リコン（Ｓｉ）、ガリウム・ヒ化物（ＧａＡｓ）、リン
化インジウム（ＩｎＰ）、その他のグループＩＩＩおよ
びグループＶ化合物、絶縁体基板上のシリコン（例えば
ＳｉＧｅx）が含まれるが、これらに限定されるもので
はない。溝２２は、従来の半導体処理技術を用いて約
０．１〜１．０マイクロメートルの深さで形成またはエ
ッチングすることができる。科学蒸着法（ＣＶＤ）技
術、熱成長、またはその他の既知の材料付着方法および
技術を用いて、溝２２が実質的に満たされるまで、溝２
２内に二酸化シリコン３０を付着させる。これに続い
て、例えば化学機械研磨処理を基板２０および二酸化シ
リコン材料３０上に施し、実質的に滑らかで平坦な頂部
表面２４を形成することができる。ある実施形態では、
二酸化シリコン３０がアラインメントフィーチャー６０
を形成する。本発明に関連して使用されるＳＣＡＬＰＥ
Ｌ露光ツール１００は、基板２０からの電子後方散乱の
量と二酸化シリコン３０からの電子後方散乱の量を区別
できるものでなくてはならない。製造工程のこの段階で
半導体基板またはウェーハ１０上に施したオペレーショ
ンは、一般にゼロレベルオペレーションと呼ばれる。ゼ
ロレベルオペレーションとしてアラインメントフィーチ
ャー６０を形成することで、ウェーハ１０製造工程の早
い段階でＳＣＡＬＰＥＬ処理およびツールの使用が許容
され、その結果、同処理を用いて半導体構造またはウェ
ーハ１０内で次に形成されるフィーチャーと構造の正確
性が増し、これにより集積回路１４が形成される。
【００１７】図３に示す別の実施形態では、約２５Ｘ〜
８０００Ｘの二酸化シリコン３０の部分がエッチングに
よって除去され、これによって、例えば別の溝が画定さ
れ、この溝が、シリコンの原子番号よりも大きな原子番
号を持った材料５０で実質的に充填され、（二酸化シリ
コン３０の）基板２０にアラインメントフィーチャー６
０が形成される。
８０００Ｘの二酸化シリコン３０の部分がエッチングに
よって除去され、これによって、例えば別の溝が画定さ
れ、この溝が、シリコンの原子番号よりも大きな原子番
号を持った材料５０で実質的に充填され、（二酸化シリ
コン３０の）基板２０にアラインメントフィーチャー６
０が形成される。
【００１８】次に図４、図５を参照すると、半導体構造
１０は、半導体基板２０と、この上に近接して付着され
た二酸化シリコン層３０とを備えている。二酸化シリコ
ン層３０内にフィールド酸化領域３４とゲート酸化領域
３６が画定される。従来の技術を用いて、二酸化シリコ
ン層３０のフィールド酸化領域３４上に、少なくとも部
分的に露光ツール１００の検出器１６８の感度によって
異なる約１００Ｘ〜１０，０００Ｘの深さの浅い溝３２
が形成される。次に、この浅い溝３２内部に、基板の材
料である半導体材料の原子番号よりも大きな原子番号を
持つ材料５０が付着され、二酸化シリコン層３０のフィ
ールド酸化領域３４上の領域にアラインメントフィーチ
ャー６０が形成される。
１０は、半導体基板２０と、この上に近接して付着され
た二酸化シリコン層３０とを備えている。二酸化シリコ
ン層３０内にフィールド酸化領域３４とゲート酸化領域
３６が画定される。従来の技術を用いて、二酸化シリコ
ン層３０のフィールド酸化領域３４上に、少なくとも部
分的に露光ツール１００の検出器１６８の感度によって
異なる約１００Ｘ〜１０，０００Ｘの深さの浅い溝３２
が形成される。次に、この浅い溝３２内部に、基板の材
料である半導体材料の原子番号よりも大きな原子番号を
持つ材料５０が付着され、二酸化シリコン層３０のフィ
ールド酸化領域３４上の領域にアラインメントフィーチ
ャー６０が形成される。
【００１９】また、図６、図７に示す本発明の別の実施
形態では、多層半導体構造１０は、半導体基板２０、半
導体基板２０上にこれと近接して付着された二酸化シリ
コン層３０、二酸化層３０上にこれと近接して付着され
たポリシリコン層４０を備えている。フィールド酸化領
域３４とゲート酸化領域３６は、二酸化シリコン層３０
内で個別に画定されている。基板材料の原子番号よりも
大きな原子番号を持つ材料の層が、ブランケット方法で
ポリシリコン層４０上に付着される。材料５０の厚みを
変更するために、従来の技術と方法を用いて原子番号が
比較的大きな材料５０のいくつかが除去され、これによ
り、アラインメントフィーチャー６０が画定される。除
去する材料の量は、部分的に、ＳＣＡＬＰＥＬツール１
００の感度（特に、ＳＣＡＬＰＥＬツール１００が備え
る検出器の感度）と、ツール１００の、原子番号が比較
的大きな異なる厚さの材料５０によって電子後方散乱し
た量の差の検出能力とに依存する。図７に示すように、
材料５０の下にあるポリシリコン層４０を露光するため
に、十分な材料５０を除去することができるが、本発明
ではこれよりも少ない量の材料５０を除去することもで
きる。すなわち、材料５０から少量のみを除去して、戻
り止め（図示せず）を形成してもよい。材料５０をいく
らか除去することにより、原子番号が比較的大きな材料
の残存部分にアラインメントフィーチャー６０が画定さ
れる。ＳＣＡＬＰＥＬツール１００は、電子ビーム１１
２が原子番号が比較的大きな材料５０とポリシリコン層
４０（異なる厚さを持つ1枚の材料５０の各部分上）を
交互に通過させられた際の後方散乱の差を検出する。ア
ラインメントフィーチャー６０は設計上の選択の１つの
ルーチンとして、フィールド酸化領域３４上、ゲート酸
化領域３６上、またはこの両方に画定することができ
る。
形態では、多層半導体構造１０は、半導体基板２０、半
導体基板２０上にこれと近接して付着された二酸化シリ
コン層３０、二酸化層３０上にこれと近接して付着され
たポリシリコン層４０を備えている。フィールド酸化領
域３４とゲート酸化領域３６は、二酸化シリコン層３０
内で個別に画定されている。基板材料の原子番号よりも
大きな原子番号を持つ材料の層が、ブランケット方法で
ポリシリコン層４０上に付着される。材料５０の厚みを
変更するために、従来の技術と方法を用いて原子番号が
比較的大きな材料５０のいくつかが除去され、これによ
り、アラインメントフィーチャー６０が画定される。除
去する材料の量は、部分的に、ＳＣＡＬＰＥＬツール１
００の感度（特に、ＳＣＡＬＰＥＬツール１００が備え
る検出器の感度）と、ツール１００の、原子番号が比較
的大きな異なる厚さの材料５０によって電子後方散乱し
た量の差の検出能力とに依存する。図７に示すように、
材料５０の下にあるポリシリコン層４０を露光するため
に、十分な材料５０を除去することができるが、本発明
ではこれよりも少ない量の材料５０を除去することもで
きる。すなわち、材料５０から少量のみを除去して、戻
り止め（図示せず）を形成してもよい。材料５０をいく
らか除去することにより、原子番号が比較的大きな材料
の残存部分にアラインメントフィーチャー６０が画定さ
れる。ＳＣＡＬＰＥＬツール１００は、電子ビーム１１
２が原子番号が比較的大きな材料５０とポリシリコン層
４０（異なる厚さを持つ1枚の材料５０の各部分上）を
交互に通過させられた際の後方散乱の差を検出する。ア
ラインメントフィーチャー６０は設計上の選択の１つの
ルーチンとして、フィールド酸化領域３４上、ゲート酸
化領域３６上、またはこの両方に画定することができ
る。
【００２０】従って、本発明を、その好適な実施形態に
適合させて図示および説明し、また本発明の基本的な新
規特徴を指摘してきたが、当業者は、本発明の精神から
逸脱しない範囲で、開示された発明の詳細な形式におけ
る様々な省略、交換、変更を行えることが理解されるで
あろう。従って、本発明は付属のクレームの範囲の記述
によってのみ限定されるものとする。
適合させて図示および説明し、また本発明の基本的な新
規特徴を指摘してきたが、当業者は、本発明の精神から
逸脱しない範囲で、開示された発明の詳細な形式におけ
る様々な省略、交換、変更を行えることが理解されるで
あろう。従って、本発明は付属のクレームの範囲の記述
によってのみ限定されるものとする。
【００２１】
【発明の効果】半導体ウェーハ上のリソグラフィーマス
クの整合と露光の両方に電子ビーム源を使用することが
でき、半導体装置製造工程の早い段階（つまり、ゼロレ
ベル）においてアラインメントフィーチャーを形成する
ことができる。
クの整合と露光の両方に電子ビーム源を使用することが
でき、半導体装置製造工程の早い段階（つまり、ゼロレ
ベル）においてアラインメントフィーチャーを形成する
ことができる。
【図１】アラインメントフィーチャーを備え、本発明に
従って製造された半導体構造のシリコン基板の側部断面
図である。
従って製造された半導体構造のシリコン基板の側部断面
図である。
【図２】アラインメントフィーチャーを備え、本発明に
従って製造された半導体構造のシリコン基板の側部断面
図である。
従って製造された半導体構造のシリコン基板の側部断面
図である。
【図３】アラインメントフィーチャーを備え、本発明に
従って製造された半導体構造のシリコン基板の側部断面
図である。
従って製造された半導体構造のシリコン基板の側部断面
図である。
【図４】比較的大きな原子番号を持つ材料から成る二酸
化シリコン層内に形成されたアラインメントフィーチャ
ーを備え、本発明に従って製造された半導体構造のシリ
コン層および二酸化シリコン層の側部断面図である。
化シリコン層内に形成されたアラインメントフィーチャ
ーを備え、本発明に従って製造された半導体構造のシリ
コン層および二酸化シリコン層の側部断面図である。
【図５】比較的大きな原子番号を持つ材料から成る二酸
化シリコン層内に形成されたアラインメントフィーチャ
ーを備え、本発明に従って製造された半導体構造のシリ
コン層および二酸化シリコン層の側部断面図である。
化シリコン層内に形成されたアラインメントフィーチャ
ーを備え、本発明に従って製造された半導体構造のシリ
コン層および二酸化シリコン層の側部断面図である。
【図６】比較的大きな原子番号を持つ材料からポリシリ
コン層上に形成されたアラインメントフィーチャーを備
え、本発明に従って製造された半導体構造のシリコン
層、二酸化シリコン層、ポリシリコン層の側部断面図で
ある。
コン層上に形成されたアラインメントフィーチャーを備
え、本発明に従って製造された半導体構造のシリコン
層、二酸化シリコン層、ポリシリコン層の側部断面図で
ある。
【図７】比較的大きな原子番号を持つ材料からポリシリ
コン層上に形成されたアラインメントフィーチャーを備
え、本発明に従って製造された半導体構造のシリコン
層、二酸化シリコン層、ポリシリコン層の側部断面図で
ある。
コン層上に形成されたアラインメントフィーチャーを備
え、本発明に従って製造された半導体構造のシリコン
層、二酸化シリコン層、ポリシリコン層の側部断面図で
ある。
【図８】ＳＣＡＬＰＥＬ開口を備えたＳＣＡＬＰＥＬ露
光ツールの略線図である。
光ツールの略線図である。
【図９】本発明に従って、上部または内部に複数のアラ
インメントフィーチャーを備えた半導体構造の正面図で
ある。
インメントフィーチャーを備えた半導体構造の正面図で
ある。
１０ 半導体構造 ２０ 半導体基板 ２２ 浅い溝 ２４ 頂部表面 ３０ 二酸化シリコン ３２ 浅い溝 ３４ フィールド酸化領域 ３６ ゲート酸化領域 ４０ ポリシリコン層 ５０ 材料 ６０ アラインメントフィーチャー １００ ＳＣＡＬＰＥＬツール １１０ 電子ビーム源 １１２ 電子ビーム １４０ マスク １４２ 薄膜 １４４ 支柱 １４６ セグメント １４８ 散乱層 １５０ 電子ビーム １５２ 収束した光線 １５４ 開口 １５６ アクセプタンス １５８ フィルタリングした光線 １６０ 第１レンズ １６２ 画像光線 １６４、１６６ 偏光器 １６８ 電子ビーム感度検出器 １７０ 第２レンズ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１３年４月１０日（２００１．４．１
０）
０）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 レジナルド コンウェイ ファロウ アメリカ合衆国 08873 ニュージャーシ ィ，サマーセット，ヴァン ドレン アヴ ェニュー 51 (72)発明者 イシック シー．キジリアリ アメリカ合衆国 07041 ニュージャーシ ィ，ミルバーン，ファービュー ロード 25 (72)発明者 ネイス ラヤディ シンガポール国 238800 シンガポール, オーチャード ターン 11 (72)発明者 メイシス ムクルチアン アメリカ合衆国 07933 ニュージャーシ ィ，ジレット，メイヤースヴィル ロード 89
Claims (28)
- 【請求項１】 半導体基板を有する多層半導体構造を形
成する方法であって、 （ａ） 前記半導体基板にアラインメントフィーチャー
を形成する工程と、 （ｂ） 電子ビームを前記半導体基板へと誘導するため
の電子ビーム源を有するＳＣＡＬＰＥＬツールを使用し
て、前記工程（ａ）で形成された前記アラインメントフ
ィーチャーを用いたリソグラフィーマスクを整合する工
程であって、前記アラインメントフィーチャーが、前記
半導体基板よりも多量の電子を前記電子ビーム源に向か
って後方散乱するような工程とを含む方法。 - 【請求項２】 前記工程（ａ）は、 前記半導体基板に浅い溝を形成する工程、および前記浅
い溝内に二酸化シリコンを付着させる工程から成るもの
である、請求項１に記載の方法。 - 【請求項３】 前記形成する工程が、約１００Ｘ〜１
０，０００Ｘの深さを有する浅い溝を前記半導体基板に
形成する工程を含む、請求項２に記載の方法。 - 【請求項４】 前記工程（ａ）は、 前記半導体基板に浅い溝を形成する工程、 前記浅い溝内に二酸化シリコンを付着させる工程、 前記浅い溝内に付着した二酸化シリコンの一部を除去す
ることにより、前記二酸化シリコン内に浅い溝を形成す
る工程、および原子番号が比較的大きな材料を、前記二
酸化シリコン内に形成された前記浅い溝内に付着させる
工程を含む、請求項１に記載の方法。 - 【請求項５】 前記第1形成する工程が、前記半導体基
板に、約１００Ｘ〜１０，０００Ｘの深さを有する浅い
溝を形成する工程を含む、請求項４に記載の方法。 - 【請求項６】 前記第２付着する工程が、Ｗ、ＷＳｉ、
Ｔａ、ＴａＳｉ、Ｔｉ、ＷＳｉＮ、ＴａＮ、ＷＮ、Ｔｉ
Ｎ、Ｃｏ、ＣｏＳｉx、ＴｉＳｉxから成る材料群から選
択した材料を付着させる工程を含む、請求項４に記載の
方法。 - 【請求項７】 前記第２の形成する工程が、約２５Ｘ〜
３０００ＸのＳｉＯ 2を除去する工程を含む、請求項４
に記載の方法。 - 【請求項８】 前記第２の付着する工程が、前記二酸化
シリコンに形成された前記浅い溝に、約２５Ｘ〜８００
０Ｘの原子番号が比較的大きな材料を付着させる工程を
含む、請求項７に記載の方法。 - 【請求項９】 前記第２の付着する工程が、Ｗ、ＷＳｉ
x、Ｔａ、ＴａＳｉx、Ｔｉ、ＷＳｉxＮy、ＴａＮ、Ｗ
Ｎ、ＴｉＮ、Ｃｏ、ＣｏＳｉx、ＴｉＳｉxから成る材料
群から選択した材料を付着させる工程を含む、請求項８
に記載の方法。 - 【請求項１０】 半導体材料の層、二酸化シリコンの
層、およびポリシリコンの層から成る多層半導体構造を
形成する方法であって、 （ａ） 前記半導体構造のポリシリコン層にアラインメ
ントフィーチャーを形成する工程と、 （ｂ） 電子ビームを前記ポリシリコン層へと誘導する
ための電子ビーム源を有するＳＣＡＬＰＥＬツールを使
用して、前記工程（ａ）で形成された前記アラインメン
トフィーチャーを用いたリソグラフィーマスクを整合す
る工程であって、前記アラインメントフィーチャーが、
前記ポリシリコン層よりも多量の電子を前記電子ビーム
源に向かって後方散乱するような工程とを含む方法。 - 【請求項１１】 前記工程（ａ）が、 原子番号が比較的大きな材料を、前記半導体構造の前記
ポリシリコン層上に付着させる工程、および前記原子番
号が比較的大きな材料のいくらかを、その厚さを変更す
るために選択的に除去し、これにより、前記原子番号が
比較的大きな材料においてアラインメントフィーチャー
を画定する工程を含む、請求項１０に記載の方法。 - 【請求項１２】 前記除去する工程が、前記ポリシリコ
ン層を露光させるために、前記原子番号が比較的大きな
材料の部分を選択的に除去し、これにより、除去されな
かった前記原子番号が比較的大きな材料の少なくとも一
部においてアラインメントフィーチャーを画定する工程
を含む、請求項１１に記載の方法。 - 【請求項１３】 前記付着する工程が、Ｗ、ＷＳｉ、Ｔ
ａ、ＴａＳｉ、Ｔｉ、ＷＳｉＮ、ＴａＮ、ＷＮ、Ｔｉ
Ｎ、Ｃｏ、ＣｏＳｉx、ＴｉＳｉxから成る材料群から選
択した材料を付着させる工程を含む、請求項１１に記載
の方法。 - 【請求項１４】 前記半導体構造にはフィールド酸化領
域が画定されており、前記除去する工程が、前記フィー
ルド酸化領域の上にある、前記原子番号が比較的大きな
材料のいくらかを選択的に除去する工程を含む、請求項
１１に記載の方法。 - 【請求項１５】 前記半導体構造にはゲート酸化領域が
画定されており、前記除去段階は、前記ゲート酸化領域
の上にある、前記原子番号が比較的大きな材料のいくら
かを選択的に除去する、請求項１１に記載の方法。 - 【請求項１６】 半導体材料の層と二酸化シリコンの層
から成る多層半導体構造を形成する方法であって、 （ａ） 前記二酸化シリコンにアラインメントフィーチ
ャーを形成する工程と、 （ｂ） 電子ビームを前記二酸化シリコン層へと誘導す
るための電子ビーム源を有するＳＣＡＬＰＥＬツールを
使用して、前記工程（ａ）で形成された前記アラインメ
ントフィーチャーを用いたリソグラフィーマスクを整合
する工程であって、前記アラインメントフィーチャー
は、前記二酸化シリコン層よりも多量の電子を前記電子
ビーム源に向かって後方散乱するような工程とを含む方
法。 - 【請求項１７】 前記工程（ａ）は、 前記二酸化シリコンに浅い溝を形成する工程、および前
記浅い溝内に、原子番号が比較的大きな材料を付着する
工程を含む、請求項１６に記載の方法。 - 【請求項１８】 前記形成する工程が、約１００Ｘ〜１
０，０００Ｘの深さを有する溝を前記二酸化シリコンに
形成する工程を含む、請求項１７に記載の方法。 - 【請求項１９】 前記付着する工程が、Ｗ、ＷＳｉ、Ｔ
ａ、ＴａＳｉ、Ｔｉ、ＷＳｉＮ、ＴａＮ、ＷＮ、Ｔｉ
Ｎ、Ｃｏ、ＣｏＳｉx、ＴｉＳｉxから成る材料群から選
択した材料を付着させる工程を含む、請求項１７に記載
の方法。 - 【請求項２０】 リソグラフィーマスクを整合する方法
であって、 （ａ） 半導体構造内または半導体構造上にアラインメ
ントフィーチャーを形成する工程であって、前記アライ
ンメントフィーチャーが電子後方散乱特徴を有するた
め、電子ビームのある場所では、前記アラインメントフ
ィーチャーが前記半導体構造よりも多量の電子を後方散
乱するような工程と、 （ｂ） 前記半導体構造において電子ビームを誘導する
工程と、 （ｃ） 前記アラインメントフィーチャーから後方散乱
した電子を検出することにより、前記アラインメントフ
ィーチャーの場所を決定する工程と、 （ｄ） 前記段階（ｃ）で決定された位置に基づいて、
前記アラインメントフィーチャーを用いてリソグラフィ
ーマスクを整合する工程とを含む方法。 - 【請求項２１】 前記半導体構造が、半導体基板を有
し、前記工程（ａ）が、 前記半導体基板に浅い溝を形成する工程、 前記浅い溝内に二酸化シリコンを付着させる工程を含
む、請求項２０に記載の方法。 - 【請求項２２】 前記半導体構造が半導体基板を有し、
前記工程（ａ）が、前記半導体基板に浅い溝を形成する
工程、 前記浅い溝内に二酸化シリコンを付着させる工程、 前記浅い溝内に付着した二酸化シリコンの一部を除去す
ることにより、前記二酸化シリコン内に浅い溝を形成す
る工程、 原子番号が比較的大きな材料を、前記二酸化シリコン内
に形成された前記浅い溝内に付着させる工程を含む、請
求項２０に記載の方法。 - 【請求項２３】 前記半導体構造が半導体材料の層、二
酸化シリコンの層、ポリシリコンの層を有し、前記工程
（ａ）が、 原子番号が比較的大きな材料を、前記半導体構造の前記
ポリシリコン層上に付着させる工程、および厚さを変更
するための材料数を有し、これにより、原子番号が比較
的大きな材料においてアラインメントフィーチャーを画
定する工程を含む、請求項２０に記載の方法。 - 【請求項２４】 前記半導体構造が半導体材料の層と二
酸化シリコンの層を有し、前記工程（ａ）が、 前記二酸化シリコンに浅い溝を形成する工程、および前
記浅い溝内に、原子番号が比較的大きな材料を付着させ
る工程を含む、請求項２０に記載の方法。 - 【請求項２５】 請求項１の方法によって製造された半
導体構造。 - 【請求項２６】 請求項４の方法によって製造された半
導体構造。 - 【請求項２７】 請求項１０の方法によって製造された
半導体構造。 - 【請求項２８】 請求項１６の方法によって製造された
半導体構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/456,224 US6576529B1 (en) | 1999-12-07 | 1999-12-07 | Method of forming an alignment feature in or on a multilayered semiconductor structure |
| US09/456224 | 1999-12-07 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001111006A Division JP5010782B2 (ja) | 1999-12-07 | 2001-04-10 | 多層半導体構造内または多層半導体構造上にアラインメントフィーチャーを形成する方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001217187A true JP2001217187A (ja) | 2001-08-10 |
| JP4749537B2 JP4749537B2 (ja) | 2011-08-17 |
Family
ID=23811954
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000372411A Expired - Fee Related JP4749537B2 (ja) | 1999-12-07 | 2000-12-07 | 多層半導体構造内または多層半導体構造上にアラインメントフィーチャーを形成する方法 |
| JP2001111006A Expired - Fee Related JP5010782B2 (ja) | 1999-12-07 | 2001-04-10 | 多層半導体構造内または多層半導体構造上にアラインメントフィーチャーを形成する方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001111006A Expired - Fee Related JP5010782B2 (ja) | 1999-12-07 | 2001-04-10 | 多層半導体構造内または多層半導体構造上にアラインメントフィーチャーを形成する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US6576529B1 (ja) |
| JP (2) | JP4749537B2 (ja) |
| KR (2) | KR100437743B1 (ja) |
| GB (1) | GB2363677B (ja) |
| TW (2) | TW504750B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013222881A (ja) * | 2012-04-18 | 2013-10-28 | Fujitsu Semiconductor Ltd | 半導体装置とその製造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6576529B1 (en) * | 1999-12-07 | 2003-06-10 | Agere Systems Inc. | Method of forming an alignment feature in or on a multilayered semiconductor structure |
| US6579738B2 (en) * | 2000-12-15 | 2003-06-17 | Micron Technology, Inc. | Method of alignment for buried structures formed by surface transformation of empty spaces in solid state materials |
| TW591237B (en) * | 2002-07-31 | 2004-06-11 | Advanced Semiconductor Eng | Semiconductor wafer and testing method for the same |
| TWI248115B (en) * | 2004-06-09 | 2006-01-21 | Nanya Technology Corp | Semiconductor device with multi-layer hard mask and method for contact etching thereof |
| US7018683B2 (en) * | 2004-06-15 | 2006-03-28 | Sii Nanotechnology Inc. | Electron beam processing method |
| KR100734325B1 (ko) * | 2006-07-14 | 2007-07-02 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| US7696057B2 (en) * | 2007-01-02 | 2010-04-13 | International Business Machines Corporation | Method for co-alignment of mixed optical and electron beam lithographic fabrication levels |
| US8754421B2 (en) * | 2012-02-24 | 2014-06-17 | Raytheon Company | Method for processing semiconductors using a combination of electron beam and optical lithography |
| CN107431037B (zh) * | 2015-04-21 | 2021-10-29 | 英特尔公司 | 用于电子束曝光系统的精密对准系统 |
| US11823864B1 (en) * | 2020-04-08 | 2023-11-21 | Hrl Laboratories, Llc | Embedded high-Z marker material and process for alignment of multilevel ebeam lithography |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529204A (ja) * | 1991-07-19 | 1993-02-05 | Fujitsu Ltd | 電子ビーム補正用マーク |
| JPH06132202A (ja) * | 1992-10-20 | 1994-05-13 | Fujitsu Ltd | 電子ビーム露光用位置合わせマーク及びその検出方法 |
| JPH06326009A (ja) * | 1993-03-15 | 1994-11-25 | Toshiba Corp | 荷電ビームを用いた変位誤差測定方法、荷電ビーム描画装置及び変位誤差測定用マークを備えた半導体装置 |
| JPH0934122A (ja) * | 1995-07-20 | 1997-02-07 | Fujitsu Ltd | 電子ビーム露光装置及び露光方法 |
| JPH09246155A (ja) * | 1996-03-08 | 1997-09-19 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2000150358A (ja) * | 1998-11-18 | 2000-05-30 | Hitachi Ltd | パターン形成方法およびそれを用いた半導体装置 |
| JP2001102278A (ja) * | 1999-09-27 | 2001-04-13 | Toshiba Corp | 荷電ビーム露光方法 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2520743C3 (de) * | 1975-05-09 | 1981-02-05 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Halbleiterscheibe mit einer Justiermarke zur Justierung in einem Gerät für Elektronenstrahl-Belichtung und Verfahren zum Herstellen |
| GB1550867A (en) | 1975-08-04 | 1979-08-22 | Hughes Aircraft Co | Positioning method and apparatus for fabricating microcircuit devices |
| DE2642634A1 (de) * | 1976-09-22 | 1978-03-23 | Siemens Ag | Verfahren zum justieren von belichtungsmasken relativ zu einer substratscheibe |
| US4109029A (en) * | 1977-01-24 | 1978-08-22 | Hughes Aircraft Company | High resolution electron beam microfabrication process for fabricating small geometry semiconductor devices |
| GB2109538A (en) | 1981-11-02 | 1983-06-02 | Philips Electronic Associated | Electron beam alignment |
| US4487653A (en) * | 1984-03-19 | 1984-12-11 | Advanced Micro Devices, Inc. | Process for forming and locating buried layers |
| US4868138A (en) * | 1988-03-23 | 1989-09-19 | Sgs-Thomson Microelectronics, Inc. | Method for forming a self-aligned source/drain contact for an MOS transistor |
| JP2754609B2 (ja) * | 1988-06-08 | 1998-05-20 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH02231708A (ja) * | 1989-03-06 | 1990-09-13 | Fujitsu Ltd | 半導体装置の位置合わせマーク検出方法及び装置 |
| US5334466A (en) * | 1991-10-24 | 1994-08-02 | Matsushita Electric Industrial Co., Ltd. | X-ray mask and process comprising convex-concave alignment mark with alignment reflection film |
| US5382498A (en) * | 1992-12-16 | 1995-01-17 | At&T Corp. | Processes for electron lithography |
| JPH06252025A (ja) | 1993-03-02 | 1994-09-09 | Fujitsu Ltd | 位置合わせマークの形成方法 |
| EP0669636A1 (en) * | 1994-02-25 | 1995-08-30 | AT&T Corp. | Manufacturing system error detection |
| US5663568A (en) * | 1995-10-20 | 1997-09-02 | Lucent Technologies Inc. | Apparatus for controlling a charged particle beam and a lithographic process in which the apparatus is used |
| US5866913A (en) * | 1995-12-19 | 1999-02-02 | International Business Machines Corporation | Proximity correction dose modulation for E-beam projection lithography |
| US5824441A (en) * | 1996-12-03 | 1998-10-20 | Lucent Technologies Inc. | Lithographic process for device fabrication utilizing back-scattered electron beam signal intensity for alignment |
| KR19980077550A (ko) | 1997-04-21 | 1998-11-16 | 김영환 | 반도체소자의 정렬키 제조방법 |
| US5852497A (en) * | 1997-08-28 | 1998-12-22 | Vlsi Technology, Inc. | Method and apparatus for detecting edges under an opaque layer |
| US5863825A (en) * | 1997-09-29 | 1999-01-26 | Lsi Logic Corporation | Alignment mark contrast enhancement |
| US5963816A (en) * | 1997-12-01 | 1999-10-05 | Advanced Micro Devices, Inc. | Method for making shallow trench marks |
| JP3169068B2 (ja) * | 1997-12-04 | 2001-05-21 | 日本電気株式会社 | 電子線露光方法及び半導体ウエハ |
| JP3241011B2 (ja) * | 1998-11-20 | 2001-12-25 | 日本電気株式会社 | 電子線露光装置及び電子線露光用マスク |
| US6232040B1 (en) * | 1999-05-06 | 2001-05-15 | Agere Systems, Inc. | Method of electron beam exposure utilizing emitter with conductive mesh grid |
| US6555183B2 (en) * | 1999-06-11 | 2003-04-29 | Applied Materials, Inc. | Plasma treatment of a titanium nitride film formed by chemical vapor deposition |
| KR100304708B1 (ko) * | 1999-07-14 | 2001-11-01 | 윤종용 | 이중층 반사방지막을 갖는 반도체소자 및 그 제조방법 |
| US6261726B1 (en) * | 1999-12-06 | 2001-07-17 | International Business Machines Corporation | Projection electron-beam lithography masks using advanced materials and membrane size |
| US6576529B1 (en) * | 1999-12-07 | 2003-06-10 | Agere Systems Inc. | Method of forming an alignment feature in or on a multilayered semiconductor structure |
-
1999
- 1999-12-07 US US09/456,224 patent/US6576529B1/en not_active Expired - Lifetime
-
2000
- 2000-11-27 GB GB0028872A patent/GB2363677B/en not_active Expired - Fee Related
- 2000-12-01 TW TW089125642A patent/TW504750B/zh not_active IP Right Cessation
- 2000-12-01 TW TW090126588A patent/TW505980B/zh not_active IP Right Cessation
- 2000-12-06 KR KR10-2000-0073674A patent/KR100437743B1/ko not_active IP Right Cessation
- 2000-12-07 JP JP2000372411A patent/JP4749537B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-10 JP JP2001111006A patent/JP5010782B2/ja not_active Expired - Fee Related
- 2001-05-29 US US09/867,202 patent/US6706609B2/en not_active Expired - Lifetime
- 2001-08-27 KR KR10-2001-0051681A patent/KR100437747B1/ko not_active IP Right Cessation
-
2003
- 2003-11-07 US US10/704,449 patent/US6977128B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529204A (ja) * | 1991-07-19 | 1993-02-05 | Fujitsu Ltd | 電子ビーム補正用マーク |
| JPH06132202A (ja) * | 1992-10-20 | 1994-05-13 | Fujitsu Ltd | 電子ビーム露光用位置合わせマーク及びその検出方法 |
| JPH06326009A (ja) * | 1993-03-15 | 1994-11-25 | Toshiba Corp | 荷電ビームを用いた変位誤差測定方法、荷電ビーム描画装置及び変位誤差測定用マークを備えた半導体装置 |
| JPH0934122A (ja) * | 1995-07-20 | 1997-02-07 | Fujitsu Ltd | 電子ビーム露光装置及び露光方法 |
| JPH09246155A (ja) * | 1996-03-08 | 1997-09-19 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2000150358A (ja) * | 1998-11-18 | 2000-05-30 | Hitachi Ltd | パターン形成方法およびそれを用いた半導体装置 |
| JP2001102278A (ja) * | 1999-09-27 | 2001-04-13 | Toshiba Corp | 荷電ビーム露光方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013222881A (ja) * | 2012-04-18 | 2013-10-28 | Fujitsu Semiconductor Ltd | 半導体装置とその製造方法 |
| US9018073B2 (en) | 2012-04-18 | 2015-04-28 | Fujitsu Semiconductor Limited | Method of manufacturing a semiconductor device including alignment mark |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100437747B1 (ko) | 2004-06-30 |
| US6706609B2 (en) | 2004-03-16 |
| JP2001358065A (ja) | 2001-12-26 |
| US20040094847A1 (en) | 2004-05-20 |
| TW504750B (en) | 2002-10-01 |
| GB2363677A (en) | 2002-01-02 |
| GB2363677B (en) | 2003-09-10 |
| GB0028872D0 (en) | 2001-01-10 |
| KR20010087436A (ko) | 2001-09-15 |
| US6977128B2 (en) | 2005-12-20 |
| JP5010782B2 (ja) | 2012-08-29 |
| US20020004283A1 (en) | 2002-01-10 |
| TW505980B (en) | 2002-10-11 |
| KR20010062156A (ko) | 2001-07-07 |
| KR100437743B1 (ko) | 2004-06-26 |
| US6576529B1 (en) | 2003-06-10 |
| JP4749537B2 (ja) | 2011-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5641715A (en) | Semiconductor IC device fabricating method | |
| US7829168B2 (en) | Methods for inspecting and optionally reworking summed photolithography patterns resulting from plurally-overlaid patterning steps during mass production of semiconductor devices | |
| US7090948B2 (en) | Reflection mask and method for fabricating the reflection mask | |
| JP2001217187A (ja) | 多層半導体構造内または多層半導体構造上にアラインメントフィーチャーを形成する方法 | |
| US20090127723A1 (en) | AIM-Compatible Targets for Use with Methods of Inspecting and Optionally Reworking Summed Photolithography Patterns Resulting from Plurally-Overlaid Patterning Steps During Mass Production of Semiconductor Devices | |
| KR20000047789A (ko) | 반도체 구조체를 제조하는 방법 | |
| US5246801A (en) | Method of repairing indentations in phase-shifting lithographic masks | |
| US7341809B2 (en) | Photomask, method for manufacturing the same, and method for measuring optical characteristics of wafer exposure system using the photomask during operation | |
| US5246799A (en) | Method of removing excess material, for repairing phase-shifting lithographic masks | |
| JPH0363207B2 (ja) | ||
| US20060108541A1 (en) | Alignment method, alignment substrate, production method for alignment substrate, exposure method, exposure system and mask producing method | |
| US20010016292A1 (en) | Electron beam mask, production method thereof, and exposure method | |
| JP3490797B2 (ja) | パターンの位置測定方法およびそれを用いた光学装置 | |
| JP2679921B2 (ja) | 位相シフトリソグラフマスクの修復方法 | |
| JP2001343735A (ja) | 開口部用フォトマスクの不透明欠陥修理方法 | |
| US20020168838A1 (en) | Method for performing lithographic process to a multi-layered photoresist layer | |
| GB2372150A (en) | Method of forming an alignment feature in or on a multi-layered semiconductor structure | |
| JPH09106945A (ja) | 粒子線のアライメント方法及びそれを用いた照射方法並びに装置 | |
| JPH03142820A (ja) | 半導体装置の製造方法 | |
| KR20010063641A (ko) | 노광 공정용 정렬마크 | |
| JPH06177027A (ja) | 電子ビーム描画方法及び半導体装置 | |
| JPH04101411A (ja) | 電子線直接描画のアライメント方法 | |
| JPH0494522A (ja) | アライメイト・マーク構造 | |
| JPH07111231A (ja) | 半導体装置およびその製造方法 | |
| JP2004158515A (ja) | 露光方法、それを用いた半導体装置の製造方法、及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100419 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100716 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100722 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101019 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101201 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110301 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110304 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110401 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110518 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |