TW503322B - Electrical circuit and method to test a circuit-component of the electrical circuit - Google Patents

Electrical circuit and method to test a circuit-component of the electrical circuit Download PDF

Info

Publication number
TW503322B
TW503322B TW090101508A TW90101508A TW503322B TW 503322 B TW503322 B TW 503322B TW 090101508 A TW090101508 A TW 090101508A TW 90101508 A TW90101508 A TW 90101508A TW 503322 B TW503322 B TW 503322B
Authority
TW
Taiwan
Prior art keywords
bus
test
circuit
tested
circuit component
Prior art date
Application number
TW090101508A
Other languages
English (en)
Inventor
Andreas Tauber
Eckehard Plattner
Aaron Nygren
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26004033&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW503322(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from DE10016127A external-priority patent/DE10016127A1/de
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW503322B publication Critical patent/TW503322B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505Test of Modular systems, e.g. Wafers, MCM's
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

503322 A7 B7 五、發明說明(1 ) 本發明涉及一種申請專利範圍第1項前言所述之元件及 第2項前言所述之方法。即, -一種電路,其具有經由匯流排而連接之各電路組件,至 少一個電路組件可被測試而與其它電路組件無關, -測試此電路之一組件所用之方法,此組件經由匯流排而 與其它電路組件相連接,此種待測試之電路組件可被測 試而與其它電路組件無關。 此種待測試之電路組件例如是積體電路之所謂巨觀件 (Macro)。在測試積體電路時該指定之巨觀件須各別(即, 與此積體電路之其它電路組件無關)被測試。 雖然在此種測試中只有此積體電路之較少之部份被測 試,但此種測試之費用通常特別高,因爲很大之電流在測 試期間可流過此積體電路以及因此而產生很大之熱量。由 於上述原因,則有時會得到一些與實際不符合之測試結 果。 本發明之目的是進一步發展申請專利範圍第1項前言所 述之元件及第2項前言所述之方法,使待測試之電路組件 能可靠地以最小費用來測試。 此目的由申請專利範圍第1項之特徵(元件)或第2項之 特徵(方法)來達成。 此種元件及方法之特徵是 -至少一個電路組件(其可被測試而與其它電路組件無關) 在測試期間不出資料至匯流排及/或發出其它資料至匯 流排以取代這些在正常操作時發送至匯流排之資料(申 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 -· n n 1 1 .1 n^dJ· n n n n Is n I I ·1 ϋ n n ϋ n n .1 n n n n I ϋ n n n n n n n ‘ 503322 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(2 ) 請專利範圍第1項之特徵), -此方法之作用是:此待測試之電路組件在測試期間不出 資料至匯流排及/或發出其它資料至匯流排以取代這些 在正常操作時發送至匯流排之資料(申請專利範圍第2 項之特徵)。 1 藉由上述特徵可使待測試之電路組件之輸出驅動器完全 不消耗能量或只消耗很少之能量。這對下述情況是很淸楚 的:該待測試之電路組件不發送資料至匯流排。但亦適用 於資料發送至匯流排之情況。(主要是)此種待測試之電路 組件在測試時由此電路組件發送至匯流排之這些資料並排 此種相關之電路組件在正常操作時發送至匯流排之資料, 因此可選取這些資料且將之發出,使該輸出驅動器之能量 消耗最少化。 若發送至匯流排之資料不改變或只改變一點點,則該輸 出驅動器又可具有一種很小之能量消耗。這是因爲在此種 情況下各匯流排導線(其可具有顯著之電路且其充電特別 是在較大之時脈頻率時需要較大之電流)不必充電或只需 很少次數之充電。匯流排導線充電次數很少或根本不需充 電所具有之良好效應是:該輸出驅動器不需或只需次數很 少之較大之電流。這樣又可使相關之電路組件在測試時較 不具有上述措施時所產生之熱量少很多。 該輸出驅動器之較小之能量消耗及與此相關之優點亦可 以下述方式達成:在測試期間在避免使用該輸出驅動器之 情況下另外使這些即將發送至匯流排之資料被輸出;此輸 -4- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) .. ------------^---------^ i ----- (請先閱讀背面之注意事項再填寫本頁) 503322 Λ7 B7 五、發明說明(j ) 出驅動器在測試期間可關閉或去(de-)驅動。 待測試之電路組件在其測試期間未發出資料(其在正常 情況時會發出)至匯流排及/或所發出之資料不同於正常情 況下所發出者,則這樣不會影響該測試結果。待測試之電 路組件應可獨立於其它電路組件而被測試,因此不需要經 由匯流排而在此電路之各組件之間進行資料交換。 上述之元件及方法可使待測試之電路組件以最少之費用 可靠地被測試。 本發明之其它有利之形式描述在申請專利範圍各附屬項 及隨後之說明書中。 本發明以下將依據圖式中之實施例來詳述。 圖式簡單說明: 第1圖 本發明之電路之第一實施例。 第2圖 本發明之電路之第二實施例。 第3圖 本發明之電路之第三實施例。 下述之電路是一種積體電路,但不限於此。此種電路因 此可爲任意之電路。 此電路之第一實施例顯示在第1圖中。 第1圖之電路由電路組件(巨觀件)SKI,SK2,---, SKn,一種連接各電路組件SKI,SK2,…,SKn所用之 匯流排BUS以及一種控制此匯流排BUS用之匯流排控制 元件BUSCONTROL所構件。 在各電路組件SKI,SK2,SKn中存在至少一個電路組 件,其可各別(即,獨立於此電路之其它組件)被測試。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -· n n n / I n ϋ 一--°4* n n I n n I K I n l l n n n n n n n n n ϋ ϋ n 503322 A7 B7 五、發明說明(4 ) 在本例子中此電路組件是一種以參考符號SK 1表示之電 路組件。 此電路組件是一種記憶模組,正確而言是DRAM-Macro,但對此並無任何限制。下述之測試之電路組件亦 可以是任意之其它電路組件。 1 爲了測試此電路組件SK 1,須設置一種測試單元TE。 此測試單元在本例子中是該待測試之電路組件SK1之組成 元件。但這亦無任何限制。此測試單元TE亦可設置在該 待測試之電路組件SK1之外部;其因此可設置在此電路內 部之任何位置,但亦可設置在此電路之外部。
此測試單元TE -使試測資料TESTIN耦合至該待測試之電路組件SK1 中, -使測試資料TE STOUT由該待測試之電路組件SK1耦合 而出, -藉由一種測試控制信號TESTC來控制該待測試之電路 組件SK1, -依據該試測資料TESTIN和TEST0UT來檢測:該待測 試之電路組件SK1是否正確地操作。 在電路組件SK1正常操作時,即,當此電路組件SK1 未被測試時, -資料經由匯流排BUS和第1圖中所示之資料接收元件 而傳送至電路組件SK1, -電路組件SK1經由許多輸出驅動器(第1圖中只顯示唯 -6- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -Φ 經濟部智慧財產局員工消費合作社印製 一 .口、e n n n n· m n n I i ϋ In n n 1^1 H___B mmmmmmm J US m n n Β__ϋ m n Hi Hi KK n n - 503322 A7 137 五、發明說明(5 ) 一之輸出驅動器T)而將資料發送至匯流排BUS。 該輸出驅動器T在本例子中是所謂三態_動器且由匯流 排控制元件BUSCONTROL(正確而言,是由 BUSCONTROL所發出之釋放信號EN)所驅動或去驅動。 若此輸出驅動器T被驅動(這在本例子中是EN=1之情 況),則使傳送至其之資料發送至匯流排BUS。若此輸出 驅動器T被去(de-)驅動(此時ΕΝ = 0),則其不發送資料至 此匯流排BUS,其處在一種高歐姆狀態中。 在測試此電路組件SK1時 , -此電路組件SK1使用該測試單元TE之試測資料 TESTIN而不是使用此種經由匯流排BUS而傳送至SK1 之資料, -通常發送至匯流排BUS之資料是用作此測試單元TE之 試測資料TESTOUT, -其它資料發送至匯流排以取代通常發送至匯流排BUS 上之資料。 在電路組件SK1測試期間發送至匯流排BUS上之資料 在本例子中產生時是與原來發送至匯流排上之資料無關; 其所具有之特點是:其不會改變或只改變一點點。 在本例子中,在電路組件SK1測試時一直表示位準”0” 之這些資料發送至匯流排BUS。 何種資料須發送至匯流排BUS,這在本例子中是由一種 連接於輸出驅動器T之前之邏輯元件所決定。 此種邏輯元件在本例子中由及(AND)元件AND所構 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) * · H ϋ ϋ ϋ n n n 一 口、> n n n · 經濟部智慧財產局員工消費合作社印製 503322 A7 Γ37 i、發明說明(6 ) 成,其在電路組件SKI正常操作時接收此種發送至匯流排 BUS上之資料DOUT且接收該測試控制信號· TESTC作爲輸入 信號’其輸出信號傳送至輸出驅動器T作爲輸入信號。 該測試控制信號在電路組件SK1正常操作時具有之値是 "1"。其結果是:此及(AND)元件之輸出信號等1於此及(AND) 元件之輸入信號D0UT。因此在電路組件SK 1正常操作時原 來發送至匯流排BUS上之資料D0UT將發送至此匯流排。 在此電路組件SK1測試時此測試控制信號具有之値是 ” 〇 "。其結果是:及(AND)元件之輸出信號具有"0 "値而與 該及元件之另一輸入信號之値無關。因此在電路組件SK1 之測試期間此値"〇 " —直發送至匯流排。 在電路組件SK1測試期間資料由SK1發送至匯流排BUS 且這些資料不改變或只稍微改變,則這樣所具有之良好效 果是:匯流排導線不須充電或只須稍微充電。這樣是有利 的,因爲 -該輸出驅動器T只消耗較少之能量, -該輸出驅動器T及電路組件SK1不會太熱。 由於此電路在測試期間較小之能量消耗以及較小之溫 度,則此待測試之電路組件SK1能以最小之費用可靠地被 測試。特別是 -可使元件(針狀物)之數目及大小保持很小,此電路在測 試時經由這些元件而被供應能量, -可較簡單地進行低溫測試。 在此電路組件SK1測試期間不是這些原來即將發送至匯 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣
I 1 I I I I 1 « — — — — — — I — 線丨·-------------------II 經濟部智慧財產局員工消費合作社印製 503322 Λ7 __B7___ 五、發明說明(7 ) 流排BUS上之資料D0UT而是其它資料發送至匯流排,這 樣對此測試結果不會有不良影響。該待測試之電路組件 SK 1可與此電路之其它組件無關而被測試,因此,"何種資 料是否已由輸出驅動器T發送至匯流排"是無關緊要的。 但"電路組件SK 1將資料發送至匯流排BUS "已證實是有 利的。若輸出驅動器T在測試期間獨立地使其輸出驅動器 去驅動(設定成高歐姆狀態),則這樣會造成問題。通常不 會有或必要時短時間同時連接至匯流排BUS上之全部組件 具有此種已轉換成高歐姆狀態之輸出驅動器;此匯流排 BUS須固定地由恰巧一個連接至其上之組件來中斷。 但此問題目前不會發生。匯流排控制元件在電路組件 SK1測試期間可不變地繼續操作且保持著對此匯流排Bus 之唯一之控制性。這樣又可使此電路之多個組件同時被測 試。 須明白的是,在輸出驅動器T測試期間不必持續地使這 些表示"0"位準之資料發送至匯流排BUS。亦可持續地使這 些表示"1 "之資料發送至匯流排BUS。此外,在電路組件 SK1測試期間這些會改變之資料(其未持續地具有一種預定 之位準)發送至匯流排BUS ;只要這些發送至匯流排之資料 變化很少,則可達成之有利之效應是與發送一種未變化之 資料至匯流排時一樣。 同樣須明白的是:該邏輯元件(其可產生這些發送至匯 流排之資料)未必是一種如上所述之及元件AND。其可有許 多其它可能性:例如可爲NAND元件,或是一種多工器, -9- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -· n n n I n ϋ I 一-0、· n ϋ I n i— n ϋ I I ϋ d n n I n ϋ n I n I n n ϋ ϋ n n n n d (. 經濟部智慧財產局員工消費合作社印製 503322 A7 B7__ 五、發明說明(8 ) 藉此可選擇性地使正常操作時所發出之資料或測試期間所 發出之資料接通至輸出驅動器T。 但亦可構成此電路,使即將測試之該電路組件在其測試 期間不發送資料至匯流排。 此種電路之一個實施例顯示在第2圖中且將_述於下。 第2圖中所示之電路廣泛地對應於第1圖中所示之電 路。第2圖中之電路就像第1圖者一樣由連接電路組件 (巨觀件)SKI,SK2,. . .SKn所用之匯流排BUS以及一種控 制(特別是仲裁)此匯流排BUS所用之匯流排控制元件 BUSC0NTR0L所構成。由現有之電路組件SKI,SK2,... SKn中此種稱爲SK1之電路組件亦可各別(即,與此電路之 其它電路組件無關)被測試。此種待測試之電路組件之測 試是由測試單元TE來達成,此測試單元TE就像第1圖之 電路中所設置之測試單元TE —樣是包含在該待測試之電 路組件SK1中。此點在第1圖及第2圖之電路之間是一致 的。 和第1圖之電路組件SK1不同之處是··第2圖之電路組 件SK1在測試SK2期間資料未發送至匯流排BUS。 這在本例子中是以下述方式達成:第2圖之電路組件 SK1中現有之輸出驅動器T之(控制)接點(藉此可使T被驅 動)不再施加此種由匯流排控制元件BUSC0NTR0L所發出之 釋放信號EN,而是施加此連接於控制接點之前之邏輯元件 之輸出信號。 此邏輯元件在本例子中是由及閘AND所構成,其接收該 -10- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -0 ί K— n··· 1· IB1 ^ ^ · n IK 11 n mmmmmm tmml I ·ϋ 1· tat n an n i— n tm§ n -^1· >1 n an 1_ tmmm mmmmmf n» ·1 ·ϋ IBB · 經濟部智慧財產局員工消費合作社印制衣 503322 A7 B7____ 五、發明說明(9 ) 釋放信號EN及第2圖之電路中現有之測試控制信號TESTC 作爲輸入信號,此及元件AND之輸出信號用來控制此輸出 驅動器T。 該測試控制信號TESTC在電路組件SK1正常操作時具有 値"1 "。其結果是:在SK 1正常操作時此信號(其用來控制 此輸出驅動器)即爲該釋放信號EN。 在SK1測試期間此測試控制信號之値是"〇”。其結果 是:在SK1測試期間此信號(其用來控制此輸出驅動器T) 持續地具有"〇 "値,於是此輸出驅動器T被去驅動而不會 使資料發送至匯流排BUS。 和第1圖之電路不同的是:第2圖之電路中此測試控制 信號TESTC不只傳送至待測試之電路組件SK1,且亦傳送 至匯流排-終止邏輯元件BTL (其在本例子中是匯流排-控制 元件BUSCONTROL之一部份)。 此種元件BTL之作用是:此匯流排BUS在測試期間(由 測試控制信號TESTC所通知而使SK1恰巧被測試時)是由 其它連接至匯流排BUS之組件所終止。在本例子中此元件 BTL在需要時使匯流排BUS終止。另一種設計方式是:此 元件BTL在SK1測試期間驅動這些連接至匯流排BUS之其 它電路組件之一之輸出驅動器且使其可終止該匯流排。 須明白的是:此邏輯元件(其可用來產生該控制信號以 控制此輸出驅動器T)未必是一種如上所述之及元件AND。 其可有很多其它可能性:例如可爲NAND元件;或一種多 工器,藉此可選擇性地使釋放信號EN或測試控制信號 -11 - 表紙張尺度適用中國國家標準(CNS)A4規格(210x297公愛) (請先閱讀背面之注意事項再填寫本頁) Φ ϋ _1 n ϋ n n n n 1 I n n n n n n n I n n K— It 503322 A7 ---------- B7____ 五、發明說明(1〇 ) TESTC接通至輸出驅動器τ之控制接點。 在SK 1測試期間資料未發送至匯流排BUS,這樣所具有 之正面效應是:此輸出驅動器T不消耗能量或只消耗非常 少之能量,因此不會發或只消耗很少之能量。 由於測試期間此電路只消耗很少之能量且此亀路之溫度 較低’則此待測試之電路組件SK 1能以最少之花費可靠地 被測試。特別是 ^ -可使元件(針狀物)之數目及大小保持很小,此電路在測 試時經由這些元件而被供應能量, -可較簡單地進行低溫測試。 這些優點在第2圖之電路中較第1圖者更明顯。 藉由第3圖所示之電路,則可結合第1圖之電路之優點 (即,在待測試之電路組件之測試期間此匯流排需要終止 時可藉由待測試之電路組件本身來達成)及第2圖之電路 之優點(即,該待測試之電路組件之輸出驅動器在其測試 期間不消耗能量或只消耗很少之能量。 第3圖之電路大部份是與第1,2圖所示之電路相同。 第3圖之電路亦由電路組件(巨觀件)SKI,SK2,. . .SKn, 一種連接各電路組件SKI,SK2,. . .SKn用之匯流排BUS 以及一種控制(特別是仲裁)匯流排BUS用之匯流排控制元 件BUSCONTROL所構成。由現有之電路組件SKI,SK2,... SKn中此種稱爲SK 1之電路組件亦可各別(即,與此電路之 其它電路組件無關)被測試。此種待測試之電路組件之測 試是由測試單元TE來達成,此測試單元TE就像第1圖之 -12- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) _ (請先閱讀背面之注意事項再填寫本頁) t 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 503322 A7 ___B7___ 五、發明說明(11 ) 電路中所設置之測試單元TE —樣是包含在該待測試之電 路組件SK1中。此點在第1,2,2圖中之電路是相一致 的。 與第1圖之電路組件SK1相同但與第2圖不同之處是: 第3圖之電路組件SK1在其測試期間在需要時(特別是當 電路組件SK1由匯流排控制元件BUSC0NTR0L決定成爲 BUS-Mas ter時)會發送資料至匯流排BUS。 但這在本例子中不是由第3圖之電路組件SK1中現有之 輸出驅動器T來達成,而是在輸出驅動器T之輸出接點和 匯流排BUS之間之一些位置處施加一種預定之電位或電位 曲線。 此種預定之電位在本例子中是接地電位。但亦可以是任 意之其它電位,亦可爲隨時間而改變之電位。 在輸出驅動器T之輸出接點和匯流排BUS之間之一些位 置處施加一種預定之電位或電位曲線。在本例子中是由關 閉元件S(其由電晶體構成)來達成。何種形式之電晶體構 成此關閉元件S是不重要的。亦可用任意其它之電路元件 來取代此電晶體,例如,可使用所謂傳輸閘 (t ransmi s s i onga t e ) 〇 此關閉元件S由邏輯元件所控制。此邏輯元件在本例子 中由NOR元件N0R及反相器I所構成,此NOR元件N0R接 收一種測試控制信號TESTC及一種由反相器I所反相之釋 放信號EN作爲輸入信號,N0R元件N0R之輸出信號用來控 制此關閉元件S。 -13- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公髮) (請先閱讀背面之注意事項再填寫本頁) ··
_丨丨丨1丨丨丨_ 丨丨丨丨丨丨— I — I — I ju^322 A7 B7 五、 發明說明( 12 該測試控制信號TESTC和釋放信號EN對應於第1,2圖 之電路中名稱相同之信號。 侍測試之電路組件S K 1之輸出驅動器T在S K 1測試期間 被去驅動。這在本例子中以下述方式達成:輸出驅動器T 之(控制)接點(藉此可使T被驅動或去驅動)就蠢第2圖之 電路一樣被施加一種連接於該控制接點之前之邏輯元件之 輸出信號。 此邏輯元件在本例子中就像第2圖一樣是由及元件AND 所構成,其接收該測試控制信號TESTC及該釋放信號ΕΝ 作爲輸入信號,其輸出信號用來控制該輸出驅動器Τ。 控制該匯流排BUS之終止所用之關閉元件S及該輸出驅 動器T是由邏輯元件AND及I /NOR所控制,其結果是成爲 下述情況: (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 TESTC ΕΝ 作用 0 0 測試操作 輸出驅動器去驅動 終止無效 0 1 測試操作 輸出驅動器去驅動 終止有效 1 0 正常操作 輸出驅動器去驅動 1 1 正常操作 輸出驅動器去驅動 第3圖之電路相對於第1圖所具有之優點是: 在此種路徑(正常操作時資料DOUT經由此路徑而發出) 中不存在其它之邏輯元件,資料輸出因此可較快速地進 -14- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------訂---------線-# 經濟部智慧財產局員工消費合作社印剩衣 503322 A7 五、發明說明() 行, -在待測試之電路組件測試期間此輸出驅動器被去驅動, 於是此電路組件在測試期間消耗很少之能量且因此產生 之熱量很少。 第3圖之電路相對於第2圖所具有之優點是:該待測試 之電路組件可自動終止匯流排,因此不需匯流排-終止邏 輯元件BTL或類似之元件,且第3圖之電路相對於第1,2 圖之電路而言並無重大之缺點。 須明白的是:此邏輯元件(其可用來產生該控制以控制 此輸出驅動器T及該關閉兀件S )未必是如上所述之元件。 其可有許多其它可能。 在電路組件SK1之測試期間此輸出驅動器T被去驅動, 這樣所具有之正面效應是:此輸出驅動器T不消耗能量或 只消耗非常少之能量,因此不會發或只消耗很少之能量。 由於測試期間此電路只消耗很少之能量且此電路之溫度 較低,則此待測試之電路組件SK1能以最少之花費可靠地 被測試。特別是 -可使元件(針狀物)之數目及大小保持很小,此電路在測 試時經由這些元件而被供應能量, -可較簡單地進行低溫測試。 測試此待測試之電路組件所採取之防護措施在正常操作 時不會影響此電路組件。特別是不會作用在此待測試之電 路組件之操作速率及其它主要之特性上。 與實際之製造細節無關而爲上述電路之共同點是:其能 -15- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) ·· 訂------I----I---I I---- 503322 A7 ______B7___五、發明說明(14 ) 以非常簡易之方式以最小之費用可靠地來測試該待測試之 電路組件。 符號之說明 S1U, .,SKn 電路組件 TE 測試單元 T 輸出驅動器 BUS 匯流排 AND 及元件 BTL 匯流排-終止邏輯元件 S 關閉元件 I 反相器 NOR NOR元件 (請先閱讀背面之注意事項再填寫本頁) Φ—— 訂---11 線丨t 經濟部智慧財產局員工消費合作社印製 -16- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 3进 1.六、申請專利範圍 第90101 508號「具有多個經由匯流排而相連接之電路組件之電 路及測試此電路組件所用之方法」專利案 (91年3月修正) 六、申請專利範圍 1· 一種具有多個經由匯流排(BUS)而相連接之電路組件 (SKl-SKn)之電路,至少一個電路組件(SK1)可獨立於其它 電路組件(SK2-SKn)而被測試,其特徵爲:至少一個電路 組件(SK1)(其可獨立於其它電路組件(SK2-SKn)而被測 試)’在測試期間不發送資料至匯流排(BUS)及/或發送其 它資料至匯流排而不發送資料(DOUT),資料(DOUT)是在 正常操作時發送至匯流排。 2·—種測試該電路組件(SK1)所用之方法,此電路組件(SK1) 經由匯流排(BUS)而與其它電路組件(SK2-SKn)相連接, 此待測試之電路組件(SK1)可獨立於其它電路組件而被測 試’其特徵爲:該待測試之電路組件(SK1)在測試期間不 發送資料至匯流排(BUS)及/或發送其它資料至匯流排而 不發送資料(DOUT),資料(DOUT)是在正常操作時發送至 匯流排。 3.如申請專利範圍第2項之方法,其中該待測試之電路組 件(SK1)之輸出驅動器(T)在該電路組件測試期間被去(de-) 驅動,即將發送至匯流排(BUS)之資料經由輸出驅動器(T) 而發送至匯流排。 4·如申請專利範圍第3項之方法,其中該輸出驅動器(T)之 去驅動是藉由一種測試該待測試之電路組件(SK1)所用之 測試單元(ΤΕ)來促成。 503322 六、申請專利範圍 5. 如申請專利範圍第3或4項之方法,其中該輸出驅動器(Τ) 之去驅動是藉由使用邏輯元件(AND)或選擇電路來達成, 藉此可使該輸出驅動器在該待測試之電路組件(SK1)正常 操作時可依據一種釋放信號(EN)而被控制,此釋放信號 由一種控制此匯流排(BUS)所用之匯流排-控制元件 (BUSCONTROL)傳送至各電路組件,藉此可使輸出驅動器 (T)在該待測試之電路組件(SK1)之測試期間依據一種測試 控制信號(TESTC)而被控制,此信號(TESTC)由進行此測 試所用之測試單元(TE)傳送至該待測試之電路組件。 6. 如申請專利範圍第5項之方法,其中此邏輯元件(AND)之 輸出信號是該釋放信號(EN)和測試控制信號(TESTC)之邏 輯運算之結果。 7.如申請專利範圍第5項之方法,其中該選擇電路是由多 工器所形成,其可選擇性;^使釋放信號(EN)或測試控制 (T)之控制接點。 方法,其中該待測試之 信號(TESTC)接通至輸出轉 8. 如申請專利範圍第2項之^^ 電路組件(SK1)之測試會告知控制該匯流排(BUS)所 用之匯流排··控制元件(BUSCONTtfbL)。 9. 如申請專利範圍第8項之方法,其中該匯流排-控制元件 (BUSCONTROL·)在該待測試之電路組件(SK1)測試期間之 作用是使此匯流排藉由其它電路組件(SK2-SKn)之一而終 止或藉由匯流排-控制元件(BUSCONTROL)本身而終止。 10. 如申請專利範圍第2項之方法,其中該待測試之電路組 件(SK1)在其測試期間發送至匯流排(BUS)之資料不會改 -2- 刈3322
    六、申請專利範圍 變或只稍微改變。 U·如申請專利範圍第10項之方法,其中即將發送至匯流排 (BUS)之資料之選取是使用一種邏輯元件(AND)或選擇電 路來達成,藉此可在該待測試之電路組件(SK1)正常操作 期間使原來即將發送至匯流排上之資料(DOUT)發送至 匯流排,且在該待測試之電路組件(SK1)測試期間使資料 發送至匯流排(BUS),這些資料由進行此測試所用之測試 單元(TE)傳送至該待测試之電路組件。 12.如申請專利範圍第11項之方法,其中此邏輯元件之輸出 信號是正常情況時發送至匯流排之資料(DOUT)及該測試 控制信號(TESTC)之爐輯運算之結果,藉此可告知該測試 單元(TE):其可對該待測試之電路組件(SK1)進行測試。 ia如申請專利範圍第11項之方法,其中此選擇電路由多工 器所形成,其選擇性地使正常情況時即將發送至匯流排 (BUS)之資料(DOUT)或使一種由測試單元(TE)傳送至待測 試之電路組件(SK1)之測試控制信號(TESTC)接通至該待 測試之電路組件之輸出驅動器(T)之輸入端,該待測試之 電路組件可藉此使即將發送至匯流排之資料發送至匯流 排。 14.如申請專利範圔第11至第13項中任一項之方法,其中 每一輸出驅動器(T)都設有一種特定之邏輯元件(AND)或 選擇電路。 15.如申請專利範圍第14項之方法,其中此邏輯元件(AND) 或選擇電路之輸出信號是所屬輸出驅動器(T)之輸入信 503322 f( Y〆 六、申請專利範圍 Drte 16·如申請專利範圍第2,3,4或第10項之方法,其中在該待 測試之電路組件(SK1)之測試期間藉由該待測試之電路組 件而使即將發送至匯流排之資料饋入至輸出驅動器(T)之 輸出端和匯流排(BUS)之間之位置處。 17·如申請專利範圍第16項之方法,其中該饋入作用是以開 關元件(S)來達成。 18·如申請專利範圍第17項之方法,其中該開關元件(S)由邏 輯元件(I,NOR)來控制。 19·如申請專利範圍第18項之方法,其中此邏輯元件(n〇R) 之輸出信號是該釋放信號(ΕΝ)和測試控制信號(TESTC)之 邏輯運算之結果。 20.如申請專利範圍第1 7項之方法,其中此開關元件s在接 通狀態時使此位置(在測試期間即將發送至匯流排(BUS) 之資料饋入此位置)可與一種具有一預定電位之點相連 接0 -4-
TW090101508A 2000-01-26 2001-01-20 Electrical circuit and method to test a circuit-component of the electrical circuit TW503322B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10003260 2000-01-26
DE10016127A DE10016127A1 (de) 2000-01-26 2000-03-31 Elektrische Schaltung und Verfahren zum Testen einer Schaltungskomponente der elektrischen Schaltung

Publications (1)

Publication Number Publication Date
TW503322B true TW503322B (en) 2002-09-21

Family

ID=26004033

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090101508A TW503322B (en) 2000-01-26 2001-01-20 Electrical circuit and method to test a circuit-component of the electrical circuit

Country Status (6)

Country Link
US (1) US6701473B2 (zh)
EP (1) EP1132750B1 (zh)
JP (1) JP3604635B2 (zh)
KR (1) KR100437556B1 (zh)
DE (1) DE50015199D1 (zh)
TW (1) TW503322B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7308439B2 (en) 2001-06-06 2007-12-11 Hyperthink Llc Methods and systems for user activated automated searching
JP2019045960A (ja) * 2017-08-30 2019-03-22 株式会社東芝 ディスク装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2713724B2 (ja) 1988-04-19 1998-02-16 株式会社日立製作所 半導体集積回路
JP2827229B2 (ja) * 1988-10-14 1998-11-25 日本電気株式会社 半導体集積回路
JPH04138388A (ja) 1990-09-29 1992-05-12 Fuji Electric Co Ltd 半導体集積回路およびその制御方法
JP2806075B2 (ja) * 1991-06-06 1998-09-30 日本電気株式会社 マイクロコンピュータ
US5136185A (en) * 1991-09-20 1992-08-04 Hewlett-Packard Company Local tristate control circuit
JPH0696599A (ja) 1992-02-26 1994-04-08 Nec Corp 半導体集積回路
ATE233920T1 (de) * 1993-08-30 2003-03-15 Infineon Technologies Ag Prozessorschaltung mit testeinrichtung
US6041427A (en) * 1997-10-27 2000-03-21 Vlsi Technology Scan testable circuit arrangement
JPH11248802A (ja) 1998-03-06 1999-09-17 Sony Corp 半導体装置
EP0992115B1 (en) * 1998-04-23 2006-09-27 Koninklijke Philips Electronics N.V. Testable ic having analog and digital circuits
US6499124B1 (en) * 1999-05-06 2002-12-24 Xilinx, Inc. Intest security circuit for boundary-scan architecture

Also Published As

Publication number Publication date
KR100437556B1 (ko) 2004-06-26
EP1132750B1 (de) 2008-06-11
US6701473B2 (en) 2004-03-02
EP1132750A3 (de) 2003-07-02
KR20010078080A (ko) 2001-08-20
US20020008538A1 (en) 2002-01-24
DE50015199D1 (de) 2008-07-24
JP3604635B2 (ja) 2004-12-22
JP2001235518A (ja) 2001-08-31
EP1132750A2 (de) 2001-09-12

Similar Documents

Publication Publication Date Title
US11768238B2 (en) Integrated circuit with reduced signaling interface
US9599668B2 (en) Addressable tap domain selection circuit, interface select and instruction circuitry
US7034565B2 (en) On-die termination circuit and method for reducing on-chip DC current, and memory system including memory device having the same
TW417357B (en) Clock forwarding circuit in semiconductor integrated circuit and clock forwarding method
US20080074161A1 (en) Flip-flop circuit
KR970019072A (ko) 플립플롭회로, 스캔패스 및 기억회로(flip-flop circuit, scan path and storage circuit)
TWI540584B (zh) 半導體記憶體元件、測試電路、及其測試操作方法
TW200945360A (en) Output driver circuit, semiconductor memory device including the output driver circuit, and method for operating the semiconductor memory device
JPH11134865A (ja) スタティックランダムアクセスメモリ回路
US5477166A (en) Programmable output device with integrated circuit
TW503322B (en) Electrical circuit and method to test a circuit-component of the electrical circuit
TW200849269A (en) Semiconductor memory device with reduced number of channels for test operation
TWI550623B (zh) 半導體記憶體元件、測試電路、及其測試操作方法
TW493178B (en) Memory module having data switcher in high speed memory device
TW295629B (en) Semiconductor memory device
TWI397919B (zh) 控制信號線傳輸資料之電路及其控制方法
TW201537899A (zh) 半導體裝置之資料輸出電路
JP2912158B2 (ja) 信号線切替回路
JP4384792B2 (ja) 入出力回路
US9240246B2 (en) Semiconductor device having fuse circuit
TW421916B (en) Programmable buffer circuit and a mask ROM device having the same
JP2012103163A (ja) 半導体装置
TW501140B (en) Fast signal selector
US20080101136A1 (en) Semiconductor memory device having write data through function
KR20010003657A (ko) 플래시 메모리 장치의 데이터 출력 구동 회로

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees