TW502446B - Trench MOSFET with structure having low gate charge - Google Patents

Trench MOSFET with structure having low gate charge Download PDF

Info

Publication number
TW502446B
TW502446B TW090121677A TW90121677A TW502446B TW 502446 B TW502446 B TW 502446B TW 090121677 A TW090121677 A TW 090121677A TW 90121677 A TW90121677 A TW 90121677A TW 502446 B TW502446 B TW 502446B
Authority
TW
Taiwan
Prior art keywords
trench
region
conductive
conductivity type
regions
Prior art date
Application number
TW090121677A
Other languages
English (en)
Inventor
Fwu-Luan Hshieh
Yan Man Tsui
Koon Chong So
Original Assignee
Gen Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gen Semiconductor Inc filed Critical Gen Semiconductor Inc
Application granted granted Critical
Publication of TW502446B publication Critical patent/TW502446B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/907—Folded bit line dram configuration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/908—Dram configuration with transistors and capacitors of pairs of cells along a straight line between adjacent bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

502446 A7 ____ B7 五、發明説明（1 ) 發明範圍 本發明是關於微電子電路’特別是關於溝槽式金氧半 場效電晶體裝置。 發明背景 使用溝槽式閘極的金氧半場效電晶體（MOSFET)裝置提 供低啓動電阻。在此溝槽式金氧半場效電晶體裝置中，槽 道是以垂直方式配置，而非如同大多數平面狀構造的水平 方式。圖1顯τκ 一傳統溝槽式閘極金氧半場效電晶體裝置2 的部分剖視圖。金氧半場效電晶體裝置包含一由導電材料6 充塡的溝槽4，其與矽區域8由一薄層絕緣材料1 〇隔離。一 本體區域1 2擴散於一磊晶層1 8中，而一源極區域14則擴散 於本體區域1 2中。由於使用此二擴散步驟，此型式的電晶 體通常稱爲具有溝槽式閘控的雙擴散式金氧半場效電晶體 ，或簡稱爲「溝槽式DMOS」。 如所配置者，溝槽4中的導電與絕緣材料6與1 0個別形 成溝槽式DMOS的閘極15與閘極氧化物層16。此外，自源極 14測量至磊晶層18的深度L構成溝槽式DMOS裝置的槽道長 度L。琉日日層1 8疋溝槽式D Μ 0 S裝置的汲極2 0之一^部分。 當一電位差施加於本體12與閘極15時，乃在鄰近於閘 極氧化物層16的本體區域12中電容式感應出電荷，導致在 溝槽式DMOS裝置的槽道21之形成。當另一電位差施加於源 極14與汲極20時，電流自源極14通過槽道21流至汲極20，而 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 、11 經濟部智慧財產局員工消費合作社印製 502446 A7 B7 五、發明説明（2 ) 溝槽式DMOS裝置據說是在接通電源的狀態。 溝槽式DMOS電晶體之例揭示於美國專利5,907,776、 5,072,266、5,541，425與5,866,93 1號中，其揭示以引用的方 式倂入本文中。 一典型的離散溝槽式MOSFET電路包含二或更多個別的 溝槽式MOSFET電晶體單元，其係平行製造。個別的溝槽式 MOSFET電晶體單元共享一共同的汲極接觸，而它們的源極 全部與金屬一起短路，且它們的閘極由多晶矽一起短路。 即使離散溝槽式MOSFET電路由較小的電晶體矩陣構成，它 的行爲如同單一的大電晶體。 溝槽式MOSFET電路的單元構造可以有各種形式。圖2A 與2B繪示通常使用在先前技藝中的二溝槽式構造。與圖1-其代表在一 MOSFET電路中之單一溝槽段的部分剖面側(或 正）視圖-成爲對比，圖2A與2B代表二溝槽式網路的部分頂（ 或平）視圖。特別地，圖2A繪示一溝槽式網路的部分剖面， 其中溝槽一起形成一系列六角形單元（膨脹視圖將單元顯示 成爲蜂巢圖案）。圖2B繪示一溝槽式網路4的部分剖面，其 中溝槽形成一系列正方形單元（膨脹視圖將單元顯示成配置 爲一柵格中的正方形式樣）。圖2 B可以認爲是由一組平行溝 槽線的交集形成。圖2A與2B的全部溝槽區（即，全部黑暗區 域）在溝槽式網路中基本上是相同的深度。 持續需要溝槽式DMOS裝置，其具有恆低的通電電阻 (ever-lower on-resistance)。減小通電電阻之最簡單的方式是 增加單元的密度。不幸，當單元的密度增加的時候’關聯 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) •裝« 訂 經濟部智慧財產局員工消費合作社印製 502446 A7 B7 五、發明説明（3 ) 於溝槽式DMOS裝置的閘極電荷增加。 因此，藉由增加單元密度而在溝槽式DMOS裝置中提供 低通電電阻的努力目前受阻於同時發生於-例如-與那些裝置 關聯的閘極電荷之不利的改變。 發明槪述 先前技藝中的以上與其他障礙藉由本發明的4槽式 M〇SFET_置和方法而解決。 依據本發明之一實施例，提供一種溝槽式MOSFET裝置 。溝槽式MOSFET裝置包括： 一第一導電型半導體基材； 一第一導電型磊晶區域，其設在配置於基材上的半導 體磊晶層之下部分內，其中第一導電型磊晶區域的主要載 體濃度低於基材； 一第二導電型區域，其設在半導體磊晶層之上部分內 > 在半導體磊晶層之上表面中的複數溝槽段，其中：1)複 數溝槽段延伸通過第二導電型區域且進入第一導電型區域 的磊晶區域，ii)每一溝槽段與一相鄰的溝槽段由半導體磊 晶層之終止區域至少部分隔離，及m)溝槽段界定在第二導 電型區域內之複數多邊形本體區域； 一第一絕緣層，其至少部分襯塡每一溝槽段； 在鄰近於第一絕緣層之溝槽段內的複數第一導電區域 ，其中每一第一導電區域由一橋接至少一終止區域的連接 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 502446 A7 B7 五、發明説明（4 ) 導電區域連接至一相鄰的第一導電區域；及 複數第一導電型源極區域，其安置於多邊形本體區域 的上部分內且鄰近於溝槽段。 本體區域較佳爲由四溝槽段界定的矩形本體區域，或 由六溝槽段界定的六角形本體區域。 在某些較佳實施例中：i)溝槽式MOSFET裝置是矽裝置 ，η)第一導電型是η型導電而第二導電型是p型導電，更佳 地，基材是Ν +基材，第一導電型的磊晶區域是Ν區域，本體 區域包括Ρ區域，且源極區域是Ν +區域，iii)第一絕緣層是 氧化物層，iv)第一導電區域與連接導電區域是多晶矽區域 及/或ν)—汲極配置於基材的表面上，而一源極配置於源極 區域的至少一部分上。 依據本發明的另一實施例，提供一種形成溝槽式 MOSFET裝置之方法。方法包括： a) 提供第一導電型半導體基材； b) 形成一半導體磊晶層於半導體基材上方，磊晶層是 第一導電型，且主要載體濃度低於基材； c) 形成一第二導電型區域於半導體磊晶層之上部分內( 例如，藉由包括將摻雜劑植入及擴散於磊晶層中的方法）， 俾使一第一導電型磊晶區域留在半導體磊晶層的下部分內 ； d) 形成複數溝槽段於半導體磊晶層之上表面中（例如， 藉由包括形成一圖案化罩幕層於磊晶層上方及蝕刻通過罩 幕層的溝槽之方法），其中：i)溝槽段延伸通過第二導電型 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 502446 Α7 Β7 五、發明説明（5 ) 區域且進入第一導電型磊晶區域，ii)每一溝槽段與一相鄰 的溝槽段由半導體磊晶層之終止區域至少部分隔離’及iii) 溝槽段界定在第二導電型區域內之複數多邊形本體區域； e) 形成一第一絕緣層於每一溝槽段內； f) 形成複數第一導電區域在鄰近於第一絕緣層之溝槽段 內； g) 形成複數連接導電區域，其中每一連接導電區域橋 接至少一終止區域，且連接第一導電區域之一至一相鄰的 第一導電區域；及 h) 形成複數第一導電型源極區域，其在多邊形本體區 域的上部分內且鄰近於溝槽段。 第一絕緣層較佳爲氧化物層，且經由乾氧化而形成。 形成源極區域的步驟較佳爲包括形成一圖案化罩幕層 ，及將摻雜劑植入與擴散至多邊形本體區域的上部分中。 第一導電區域與連接導電區域較佳爲多晶矽區域，且 較佳爲同時形成。更佳地，第一導電區域與連接導電區域 由一^方法形成，其包括Μ積一^多結晶砂層，安置一*圖案化 罩幕層於多結晶矽上方，及蝕刻多結晶矽層通過圖案化罩 幕。 本發明之一優點是提供一種溝槽式M OSFET裝置，其具 有增加的單元密度，因而具有較低的通電電阻，且使閘極 電荷的增加減至最小。 本發明之另一優點是可以相當簡單地製造此裝置。 閱讀詳細說明與隨後的申請專利範圍時，專精於此技 ^紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐）_ ' 一 (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -8 - 502446 A7 ___ . B7 五、發明説明（6 ) 藝的人可以立刻明白本發明的這些和其他實施例與優點。 圖式簡單說明 圖1是一傳統溝槽式DMOS裝置的剖視圖。 圖2A與2B個別繪示與具有六角形及正方形單元之DMOS 裝置關聯之溝槽式構造的部分頂（或平）視圖。 圖3顯示一類似於圖2所示MOSFET溝槽式網路的部分頂（ 或平）視圖，其中顯示實質與非實質電流區。 圖4A是具有類似於圖3所示溝槽式結構的溝槽式 MOSFET裝置之部分剖視圖。視圖是沿著相當於圖3的線A-A1代表的平面而得。 圖4B是具有類似於圖3所示溝槽式結構的溝槽式 .MOSFET裝置之部分剖視圖。圖4B的視圖是沿著相當於圖3 的線B-B’所代表的平面而得。 圖5是具有類似於圖3所示溝槽式結構的溝槽式MOSFET 裝置之％非活性面積對照於單元密度的圖。 圖6是依據本發明一實施例之MOSFET電路的溝槽式構 造之部分頂（或平）視圖。 圖7A是具有類似於圖6所示溝槽式結構的MOSFET裝置 之部分剖視圖。視圖是沿著相當於圖6的線A-A1斤代表的平 面而得。 圖7B是具有類似於圖6所示溝槽式結構的MOSFET裝置 之部分剖視圖。圖4B的視圖是沿著相當於圖6的線B-B’所代 表的平面而得。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） — """~~ 麵9画 (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 502446 A7 B7 五、發明説明（7 ) 圖8A至8D繪示各種溝槽式設計的部分平視圖，藉由彼 ’溝槽段與溝槽線可以用於形成一 MOSFET裝置之正方形單 元。 圖9A-9E與10A-10E繪示一種用於製造依據本發明一實 施例之溝槽式MOSFET的方法。圖9A-9E是沿著類似於圖7A 的視圖而得。圖10A-10E是沿著類似於圖7B的視圖而得。 圖11是先前技藝之溝槽式MOSFET的部分剖視圖。 主要元件對照表 2 傳統溝槽式閘極金氧半場效電晶體裝置 4 溝槽 6 導電材料 8 矽區域 1〇 絕緣材料 12 本體區域 14 源極區域 15 閘極 16 閘極氧化物層 18 嘉晶層 20 汲極 21 .槽道 50 N +基材 5 2 N嘉晶層 54 溝槽線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公餐） (請先閲讀背面之注意事項再填寫本頁) 裝^_ 經濟部智慧財產局員工消費合作社印製 -10- 502446 A7 B7 五、發明説明（8 ) 經濟部智慧財產局員工消費合作社印製 54a 活性溝槽段 54b 活性溝槽段 54c 非活性溝槽段 58 多晶矽區域 60 N +基材 62 N磊晶層 64 溝槽區段 64b 活性溝槽區段 64 s 溝槽區段、 64t 溝槽線 66 P本體區域 66 + 半導體區域 68 多晶矽 70 正方形單元 200 N +摻雜的基材 201 溝槽區段 202 嘉晶層 203 圖案化罩幕氧化物層 204 P區域 204， P區域 210 氧化物層 211b 多晶矽區域 211g 多晶矽閘極區域 212 源極區域 (請先閲讀背面之注意事項再填寫本頁) 裝^· 訂 線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -11驅 502446 A7 B7 五、發明説明（ 9 ) 213 圖案化罩幕層 215 棚P +區域 218 金屬接觸層 (請先閲讀背面之注意事項再填寫本頁) 發明詳細說明 現在將參考附圖，更完整說明本發明如下，附圖中顯 示本發明的較佳實施例。然而，本發明能夠以不同的形式 實施，且不應該視爲限於此處所揭示的實施例。 圖3顯示一溝槽圖案，其類似於圖2B者。此圖中，二組 平行溝槽線相交以形成一正方形單元70。溝槽線的黑暗區（ 標示爲54b)對應於部分溝槽-其中有實質的源極至汲極電流 是在通電的狀態（此處稱爲「活性溝槽段」），而光亮區（標 示爲54c)對應於部分溝槽線-其中無實質的源極至汲極電流 是在通電的狀態（此處稱爲「非活性溝槽段」）。這些非活性 溝槽段54c的所在位置對應於溝槽線相交的位置。 經濟部智慧財產局員工消費合作社印製 圖4A中可以更淸楚看到電流，圖4A是具有類似於圖3者 的溝槽式結構之溝槽式MOSFET裝置的剖視圖。視圖是沿著 圖3的線A-A7斤代表的平面而得。此圖顯示一 N +基材50，具 有N磊晶層52與一閘極溝槽（包括活性54b與非活性區域54c) ，以一絕緣材料襯塡，典型上是氧化物（未顯示），且以諸如 多晶矽58的導電材料充塡。自汲極至活性溝槽區域54b表面 的電流由圖4A的箭頭繪示。非活性溝槽區域54c基本上無此 電流，因此在這些區域中無箭頭。 圖4B的視圖是沿著對應於圖3的線B-B’所代表的平面而 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 502446 A7 B7 五、發明説明（ι〇) (請先閲讀背面之注意事項再填寫本頁) 得。此圖中所繪示的是P本體區域5 6 (裝置的源極未顯示）， 及一N +基材50、N嘉晶層52與溝槽中的多晶政區域58(絕緣 材料未顯示）。如同圖4A，自汲極至活性溝槽區域54a之表 面的電流由箭頭繪示。因爲剖面B-B，未包含溝槽重疊的任 何區，故剖面B-B’未包含非活性溝槽區域54c。 專精於此技藝的人可以容易地明白，當圖3的單元密度 增加（M卩，當圖3的溝槽段尺寸減小時），與一給定的封閉單 元關聯之非活性區域的百分比也增加。更特別地，如圖5所 示，當單元密度自每平方吋49百萬單元增加至每平方吋290 百萬單元的時候，非活性的溝槽之相對面積自總溝槽面積 的約10%增加至總溝槽面積的約45%。雖然非活性區未有助 於電流的流動，它確實有助於閘極電荷，特別是在閘極與 汲極之間的電荷（Qgd)。結果，當單元密度增加時，來自非 活性區的相對Qgd助益也增加。 爲了克服此問題，本發明人建議一種新穎的溝槽式結 構，其由離散的溝槽段而非由連續的溝槽網路組成。 經濟部智慧財產局員工消費合作社印製 現在轉到圖6，其顯示依據本發明一實施例之MOSFET 電路的溝槽式構造之部分頂（或平）視圖。此圖顯示十二溝槽 區段64。與上圖3-其中溝槽線54相交，以形成連續的溝槽網 路-不同，溝槽區段64實質上不相交，因此代表一系列離散 的溝槽。 此特性在圖7A與7B中看得更淸楚。圖7A是一裝置的剖 視圖，其具有類似於圖6的溝槽構造。視圖是沿著一平面而 得，該平面對應於圖6的線A-A’所代表者。此圖顯示一n +基 本紙張尺度適用中周國家標準（CNS ) A4規格（210X297公釐） 502446 A7 B7 五、發明説明（11) 材60，具有磊晶層62、P本體區域66，以及溝槽段，其以氧 化物（未顯示）襯塡，且以多晶矽68充塡。除了充塡溝槽段以 外，多晶矽68也遮蓋P本體區域66部分。自汲極至閘極溝槽 段表面的電流由圖7 A的箭頭繪示。在此圖中可以看到，全 部溝槽段是活性溝槽區段64b。雖然在無電流處留下非活性 區，但這些區關聯於P本體區域66，而非溝槽段。做一對比 ，上圖4A中的非活性區54c關聯於溝槽。此修改的優點在於 ，關聯於圖4A中的非活性區54c之閘極電荷不再存在。 圖7 B的視圖是沿著一平面而得，該平面對應於圖6的線 B - B ’所代表者。如同圖7 A，所繪示的是N +基材6 0、N嘉晶層 62、溝槽區段64、P本體區域66及多晶矽區域68。箭頭繪示 自汲極至溝槽段表面-其係活性溝槽區段64b-的電流。圖7B 的視圖實質上與圖4B的視圖無不同。 以上的本發明之實施例是針對MOSFET結構，其具有四 側由溝槽段環繞的單元（正方形單元結構）。此處所使用的「 溝槽段」是一短的溝槽，其形成一多邊形單元的側部。一 溝槽段的端部至少部分終止於靠近多邊形單元隅角的半導 體區域，而非實質上延伸越過一單元側部的長度。圖8A至 8D繪示各種溝槽設計的部分平視圖，藉由彼，溝槽區段64s( 圖8A-8C)與溝槽線64t(圖8D)可以用於形成MOSFET裝置的正 方形單元70。圖8A繪示的狀況是溝槽區段64s完全終止於一 半導體區域66 + (如圖7A所見，其典型上對應於p本體區域66 以及N磊晶區域62的一部分）。圖8B中，相鄰的溝槽區段64s 互相會合，仍然導致基本上完全終止於半導體區域66+。圖 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) ： -14 - (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 502446 A7 _ _ B7 _ 五、發明説明（12) 8C中，溝槽區段64s部分終止於半導體區域66+。 最後，圖8D繪示先前技藝的構造。半導體單元70的四 側由溝槽線64t環繞，溝槽線64t延伸越過每一單元70，以形 成其它單元的側部。在正方形單元70的隅角，每一溝槽64t 基本上未由一半導體區域所阻礙。 現在將配合圖9A-9E與圖10A-10E，說明用於製造本發 明之溝槽式MOSFET之方法，圖9A-9E是沿著類似於圖7A的 視圖而得，圖10A-10E是沿著類似於圖7B的視圖而得。如上 述，圖7B的視圖（其對應於圖10E)實質上如同先前技藝。此 結構可以又包含終止特性，其在此技藝中是習知的。 現在參考這些圖，在此特例中，一 N型摻雜的嘉晶層 202起初生長於一 N +型摻雜的基材200上。例如，嘉晶層202 可以是6.0微米厚，且具有3.4xl016公分的η型摻雜濃度，而 Ν +型摻雜的基材200可以是250微米厚，且具有5χ1019公分 的η型摻雜濃度。然後，一 Ρ型層204藉由植入與擴散而形成 於嘉晶層202中。例如，嘉晶層202能夠植入40千電子伏特的 硼，而劑量是6χ1013公分·2，接著擴散至1.8微米1150°C的深 度。所得的結構顯示於圖9A與10A。 然後，藉由例如化學蒸氣澱積而澱積一罩幕氧化物層 ，且使用溝槽罩幕（未顯示）圖案化。溝槽區段201蝕刻通過 圖案化罩幕氧化物層203中的孔，典型上是藉由反應離子飩 刻。此例中的溝槽深度是約2.0微米。離散的P區域204、 204,是由此溝槽形成步驟建立。這些P區域204中的某些區域 對應於裝置單元中的本體區域。這些P區域中的其它區域 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 麵15 一 (請先閲讀背面之注意事項再填寫本頁)
、1T •ΤΓ· 經濟部智慧財產局員工消費合作社印製 502446 A7 B7 五、發明説明（13) (請先閲讀背面之注意事項再填寫本頁) 2 0^之作用是終止溝槽段，且不構成一裝置單元的一部分（ 如以下所見，P區域204’未具有源極區域）。所得的結構顯示 於圖9B與10B。 然後，移除圖案化罩幕氧化物層203，且一氧化物層 2 10典型上藉由在950至1050°C的乾氧化而生長於它的位置。 氧化物層210最後形成閘極氧化物，用於完成的裝置。對於 氧化物層210而言，厚度典型上是在500至700埃的範圍。然 後，以多晶矽層遮蓋結構的表面，典型上是使用化學蒸氣 澱積。多晶矽典型上是N型摻雜以減小它的電阻率，大體上 是在20歐姆/sQ的位階。N型摻雜可以-例如-在化學蒸氣澱積 期間以氯化磷或藉由植入砷或磷而執行。 經濟部智慧財產局員工消費合作社印製 然後，藉由-例如-反應離子蝕刻而蝕刻多晶矽層。溝槽 段中的多晶矽層由於蝕刻均勻度的關係而略微過度蝕刻， 如此形成的多晶矽閘極區域21 lg典型上具有頂表面，其是 在磊晶層204的相鄰表面下方0.1微米至0.2微米（請見例如圖 10C)。在飩刻期間使用一罩幕，以確保多晶矽區域21 lb建立 於區域204’上方，允許多晶矽閘極區域211 g互相電接觸。典 型上，使用一罩幕以保留閘極流道區域中的多晶矽，所以 不需要額外的罩幕步驟。 然後，濕蝕刻氧化物層210至100埃的厚度，以形成一 植入氧化物。植入氧化物可避免在接續的源極區域形成形 成期間之植入穿隧效應、植入損害及重金屬污染。然後， 一^圖案化罩幕層2 1 3設在P區域2 0 4的部分上。所得的此結構 之剖視圖顯示於圖9 C與1 0 C。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -16- 502446 A7 B7 五、發明説明（14) 源極區域2 1 2典型上經由植入與擴散過程’形成於P本 體區域204的上部分內。例如，源極區域2 1 2可以植入砷， 其劑量是lxlO16公分」，且在950°C的溫度擴散至0·4微米的深 度。 然後，一 BPSG(硼磷砂土（borosphosphosilicate)玻璃）層 藉由-例如-PECVD形成於整個結構上，且具有一圖案化光阻 層（未顯示）。結構典型上藉由反應離子鈾刻而鈾刻，以移除 在每一源極區域212的至少一部分上方之BPSG與氧化物層 210。所得之此結構的剖視圖顯示於圖9D與10D。（在此實施 例中，於接觸斷開以後，硼P +區域215藉由P +植入而形成於 源極區域之間。) 然後，移除光阻層，且結構具有一金屬接觸層218(在此 例中是鋁），其接觸源極區域214且充當源極。（在此實施例 中，植入硼，以在澱積金屬以前形成P +區域215)。所得之此 結構的剖視圖顯示於圖9E與1 0E。在相同的步驟中，一分離 的金屬接觸件（未顯示）連接至閘極流道，其位於單元外部。 另一金屬接觸件（也未顯示）典型上與基材200連接，其充當 汲極。 如上述，當沿著線B-B，檢視時，本發明的結構（見圖 10E)看起來基本上與先前技藝的結構相同。然而，當沿著 線A-A’檢視時，本發明的結構（見圖9E)與先前技藝不同。圖 11代表此先前技藝的結構。圖11之先前技藝的結構含有沿 著線A-A’的單一溝槽線，其以氧化物210襯塡，且以多晶石夕 21 lg充塡。做一對比，圖9E的裝置含有很多溝槽段，其以 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -17- 502446 A7 _B7 ____ 五、發明説明（15) 氧化物2 1 0襯塡，且以多晶砍2 11 g充塡。這些溝槽段終止於 半導體區域204^其在過程期間未蝕刻。多晶矽區域2 lib建 立於區域204’上方，以與多晶矽閘極區域21 lg互相接觸。因 爲在這些區域204’中未建立閘極結構，故消除閘極電容。 雖然在此特別繪示及說明各種實施例，但可以了解， 本發明的修改與改變由以上的教誨涵蓋，且在所附的申請 專利範圍之權限內，而不會偏離本發明的精神和所欲的範 疇。例如，本發明的方法可以用於形成一結構，其中各種 半導體區域的導電性與此處所述者相反。 (請先閲讀背面之注意事項再填寫本頁) 、?τ 線‘ ΤΤ· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -18-

Claims (1)

  1. 502446 A8 B8 C8 D8 六、申請專利範圍 1.一種溝槽式金氧半場效電晶體裝置，包括： 一第一導電型半導體基材； (請先聞讀背面之注意事項再填寫本頁) —‘第一^導電型嘉晶區域，其設在配置於該基材上的半 導體磊晶層之下部分內，該第一導電型磊晶區域的主要載 體濃度低於該基材； 一第二導電型區域，其設在該半導體磊晶層之上部分 內； 在該半導體磊晶層之上表面中的複數溝槽段，該複數 溝槽段延伸通過第二導電型區域且進入第一導電型的該磊 晶區域，每一該溝槽段與一相鄰的溝槽段由該半導體磊晶 層之終止區域至少部分隔離，該溝槽段界定在該第二導電 型區域內之複數多邊形本體區域； 一第一絕緣層，其至少部分襯塡每一該溝槽段； 在鄰近於第一絕緣層之該溝槽段內的複數第一導電區 域，每一該第一導電區域由一橋接至少一該終止區域的連 接導電區域連接至一相鄰的第一導電區域；及 經濟部智慧財產局員工消費合作社印製 複數該第一導電型源極區域，其安置於該多邊形本體 區域的上部分內且鄰近於該溝槽段。 2·如申請專利範圍第1項之溝槽式金氧半場效電晶體裝 置，其中該複數本體區域是由四溝槽段界定的矩形本體區 域。 3 ·如申請專利範圍第1項之溝槽式金氧半場效電晶體裝 置，其中該複數本體區域是由六溝槽段界定的六角形本體 區域。 本紙張尺度適财關家標準（CNS ) ( 21GX 297公釐) "" -—- -19 - 502446 A8 B8 C8 D8 六、申請專利範圍 4. 如申請專利範圍第1項之溝槽式金氧半場效電晶體裝 置，其中該溝槽式金氧半場效電晶體裝置是矽裝置。 (請先閱讀背面之注意事項再填寫本頁) 5. 如申請專利範圍第1項之溝槽式金氧半場效電晶體裝 置，其中第一導電型是η型導電而第二導電型是p型導電。 6. 如申請專利範圍第1項之溝槽式金氧半場效電晶體裝 置，其中又包括一配置於基材表面上的汲極，及一配置於 源極區域的至少一部分上的源極。 7. 如申請專利範圍第1項之溝槽式金氧半場效電晶體裝 置，其中該第一絕緣層是氧化物層。 · 8. 如申請專利範圍第1項之溝槽式金氧半場效電晶體裝 置，其中該第一導電區域與該連接導電區域是多晶矽區域 〇 9. 如申請專利範圍第5項之溝槽式金氧半場效電晶體裝 置，其中該基材是Ν +基材，該第一導電型磊晶區域是Ν區域 ，該本體區域包括Ρ區域，且該源極區域是Ν +區域。 10. —種形成溝槽式金氧半場效電晶體裝置之方法，包 括： 經濟部智慧財產局員工消費合作社印製 提供第一導電型半導體基材； 形成一半導體磊晶層於該半導體基材上方，該磊晶層 是第一導電型，且主要載體濃度低於該基材； 形成一第二導電型區域於該半導體磊晶層之上部分內 ，俾使一第一導電型磊晶區域留在該半導體磊晶層的下部 分內； 形成複數溝槽段於該磊晶層之上表面中，（1)該溝槽段 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -20- 502446 A8 B8 C8 D8 六、申請專利範圍 (請先閎讀背面之注意事項再填寫本頁) 延伸通過第二導電型區域且進入該第一導電型磊晶區域， (11)每一該溝槽段與一相鄰的溝槽段由該半導體磊晶層之終 止區域至少部分隔離，及（111)該溝槽段界定在該第二導電型 區域內之複數多邊形本體區域； 形成一第一絕緣層於每一該溝槽段內； 形成複數第一導電區域在鄰近於第一絕緣層之該溝槽 段內； 形成複數連接導電區域，每一該連接導電區域橋接至 少一該終止區域，且連接該第一導電區域之一至一相鄰的 第一導電區域；及 形成複數該第一導電型源極區域，其在該多邊形本體 區域的上部分內且鄰近於該溝槽段。 11. 如申請專利範圍第10項之方法，其中該多邊形本體 區域是矩形本體區域，各由四溝槽段界定。 12. 如申請專利範圍第10項之方法，其中一該多邊形本 體區域是六角形本體區域，各由六溝槽段界定。 經濟部智慧財產局員工消費合作社印製 13. 如申請專利範圍第10項之方法，其中該金氧半場效 電晶體裝置是矽裝置。 14. 如申請專利範圍第10項之方法，其中形成該第二導 電型區域的步驟包括將一摻雜劑植入及擴散進入磊晶層中 〇 1 5 .如申請專利範圍第1 0項之方法，其中形成該溝槽段 的步驟包括形成一圖案化罩幕層於磊晶層上方，及蝕刻該 溝槽通過該罩幕層。 本&張尺度適用中國國家標準（CNS ) A4規格（210X297公釐 1 ~~ 502446 A8 B8 C8 D8 K、申請專利範圍 1 6.如申請專利範圍第1 0項之方法，其中該第一絕緣層 ’是氧化物層。 (請先閱讀背面之注意事項再填寫本頁) 17. 如申請專利範圍第16項之方法，其中氧化物層經由 乾氧化而形成。 18. 如申請專利範圍第10項之方法，其中第一導電區域 與連接導電區域是多晶矽區域。 19. 如申請專利範圍第18項之方法，其中複數第一導電 區域與複數連接導電區域同時形成。 20. 如申請專利範圍第19項之方法，其中該複數第一導 電區域與該複數連接導電區域由一方法形成，其包括澱積 一多結晶矽層，安置一圖案化罩幕層於該多結晶矽上方 及蝕刻多結晶矽層通過該圖案化罩幕。 21. 如申請專利範圍第14項之方法，其中形成源極區域 的步驟包括形成一圖案化罩幕層，及將摻雜劑植入與擴散 至多邊形本體區域的上部分中。 22. 如申請專利範圍第16項之方法，其中該第一導電型 是Ν型導電，而該第二導電型是Ρ型導電。 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -22·
TW090121677A 2000-08-31 2001-08-31 Trench MOSFET with structure having low gate charge TW502446B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/653,619 US6472708B1 (en) 2000-08-31 2000-08-31 Trench MOSFET with structure having low gate charge

Publications (1)

Publication Number Publication Date
TW502446B true TW502446B (en) 2002-09-11

Family

ID=24621628

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090121677A TW502446B (en) 2000-08-31 2001-08-31 Trench MOSFET with structure having low gate charge

Country Status (9)

Country Link
US (2) US6472708B1 (zh)
EP (1) EP1314203B1 (zh)
JP (1) JP4060706B2 (zh)
KR (1) KR100759939B1 (zh)
CN (1) CN100477255C (zh)
AU (1) AU2001285335A1 (zh)
DE (1) DE60125784T2 (zh)
TW (1) TW502446B (zh)
WO (1) WO2002019432A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059309B2 (en) 2009-08-11 2015-06-16 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
GB0122122D0 (en) * 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
US6576516B1 (en) * 2001-12-31 2003-06-10 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and diffusion from regions of oppositely doped polysilicon
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
GB0316362D0 (en) 2003-07-12 2003-08-13 Koninkl Philips Electronics Nv Insulated gate power semiconductor devices
JP2005101334A (ja) * 2003-09-25 2005-04-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
KR100582374B1 (ko) * 2004-09-08 2006-05-22 매그나칩 반도체 유한회사 고전압 트랜지스터 및 그 제조 방법
US20060113588A1 (en) * 2004-11-29 2006-06-01 Sillicon-Based Technology Corp. Self-aligned trench-type DMOS transistor structure and its manufacturing methods
DE112006000832B4 (de) 2005-04-06 2018-09-27 Fairchild Semiconductor Corporation Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
WO2006135746A2 (en) 2005-06-10 2006-12-21 Fairchild Semiconductor Corporation Charge balance field effect transistor
JP5235685B2 (ja) 2006-02-23 2013-07-10 ビシェイ−シリコニクス 短チャネルトレンチｍｏｓｆｅｔの形成法およびデバイス
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US8928077B2 (en) 2007-09-21 2015-01-06 Fairchild Semiconductor Corporation Superjunction structures for power devices
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8963241B1 (en) 2009-11-13 2015-02-24 Maxim Integrated Products, Inc. Integrated MOS power transistor with poly field plate extension for depletion assist
US8969958B1 (en) 2009-11-13 2015-03-03 Maxim Integrated Products, Inc. Integrated MOS power transistor with body extension region for poly field plate depletion assist
US8946851B1 (en) 2009-11-13 2015-02-03 Maxim Integrated Products, Inc. Integrated MOS power transistor with thin gate oxide and low gate charge
US20110115019A1 (en) * 2009-11-13 2011-05-19 Maxim Integrated Products, Inc. Cmos compatible low gate charge lateral mosfet
US20110115018A1 (en) * 2009-11-13 2011-05-19 Maxim Integrated Products, Inc. Mos power transistor
US8987818B1 (en) 2009-11-13 2015-03-24 Maxim Integrated Products, Inc. Integrated MOS power transistor with thin gate oxide and low gate charge
US8349653B2 (en) 2010-06-02 2013-01-08 Maxim Integrated Products, Inc. Use of device assembly for a generalization of three-dimensional metal interconnect technologies
US10672748B1 (en) 2010-06-02 2020-06-02 Maxim Integrated Products, Inc. Use of device assembly for a generalization of three-dimensional heterogeneous technologies integration
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
JP5840296B2 (ja) 2012-08-01 2016-01-06 三菱電機株式会社 炭化珪素半導体装置とその製造方法
JP2014056890A (ja) * 2012-09-11 2014-03-27 Toshiba Corp 半導体装置及びその製造方法
CN104322102A (zh) * 2013-03-08 2015-01-28 华为技术有限公司 业务数据无线传输方法及其装置和设备
JP6271155B2 (ja) * 2013-05-21 2018-01-31 株式会社東芝 半導体装置
TWI488309B (zh) * 2013-05-31 2015-06-11 碩頡科技股份有限公司 溝渠式閘極金氧半場效電晶體及其製造方法
CN103346167A (zh) * 2013-06-24 2013-10-09 成都瑞芯电子有限公司 可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管及其制造方法
CN111384168A (zh) * 2018-12-27 2020-07-07 无锡华润华晶微电子有限公司 沟槽mosfet和沟槽mosfet的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5410170A (en) 1993-04-14 1995-04-25 Siliconix Incorporated DMOS power transistors with reduced number of contacts using integrated body-source connections
JP3400846B2 (ja) 1994-01-20 2003-04-28 三菱電機株式会社 トレンチ構造を有する半導体装置およびその製造方法
US5597765A (en) * 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
US5616945A (en) * 1995-10-13 1997-04-01 Siliconix Incorporated Multiple gated MOSFET for use in DC-DC converter
KR100218260B1 (ko) * 1997-01-14 1999-09-01 김덕중 트랜치 게이트형 모스트랜지스터의 제조방법
US5907776A (en) * 1997-07-11 1999-05-25 Magepower Semiconductor Corp. Method of forming a semiconductor structure having reduced threshold voltage and high punch-through tolerance
US6461918B1 (en) * 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059309B2 (en) 2009-08-11 2015-06-16 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method
US9484268B2 (en) 2009-08-11 2016-11-01 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method

Also Published As

Publication number Publication date
JP2004521479A (ja) 2004-07-15
WO2002019432A3 (en) 2003-03-06
DE60125784D1 (de) 2007-02-15
WO2002019432A2 (en) 2002-03-07
US6472708B1 (en) 2002-10-29
CN100477255C (zh) 2009-04-08
KR20030029151A (ko) 2003-04-11
KR100759939B1 (ko) 2007-09-21
JP4060706B2 (ja) 2008-03-12
CN1528020A (zh) 2004-09-08
EP1314203B1 (en) 2007-01-03
DE60125784T2 (de) 2007-10-18
EP1314203A2 (en) 2003-05-28
AU2001285335A1 (en) 2002-03-13
US20030011028A1 (en) 2003-01-16
US6713352B2 (en) 2004-03-30

Similar Documents

Publication Publication Date Title
TW502446B (en) Trench MOSFET with structure having low gate charge
TW392306B (en) Improved structure and fabrication process to provide effective channel-stop in termination areas for trenched power transistors
TW479363B (en) Trench DMOS transistor having a double gate structure
TW583748B (en) The termination structure of DMOS device
US6600194B2 (en) Field-effect semiconductor devices
TW587338B (en) Stop structure of trench type DMOS device and its formation method
TWI254453B (en) Trench DMOS device with improved drain contact
EP0042084B1 (en) Semiconductor device especially a memory cell in v-mos technology
TW523816B (en) Semiconductor trench device with enhanced gate oxide integrity structure
JP4860821B2 (ja) 半導体デバイス製造方法
TW506021B (en) Trench DMOS transistor having lightly doped source structure
JPH11501458A (ja) 低減したオン抵抗と耐圧性を有する埋込層を備えたトレンチ形電界効果トランジスタ
JPH0774352A (ja) Ｍｏｓｆｅｔ及びその製造方法
US6693011B2 (en) Power MOS element and method for producing the same
US4845051A (en) Buried gate JFET
US5986304A (en) Punch-through prevention in trenched DMOS with poly-silicon layer covering trench corners
TW434902B (en) Low voltage MOSFET and process for its manufacture and circuit application
TW200531276A (en) Power mosfet and methods of making same
TWI230441B (en) Method for manufacturing semiconductor device
JPH0286136A (ja) 半導体素子およびその製造方法
US6977203B2 (en) Method of forming narrow trenches in semiconductor substrates
TW379408B (en) Self-aligned double polysilicon bipolar transistor and fabricating method thereof
US7579649B2 (en) Trench field effect transistor and method of making it
JP2988111B2 (ja) 半導体装置の製造方法
US7319059B2 (en) High density FET with self-aligned source atop the trench

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees