TW502397B - Memory cell - Google Patents
Memory cell Download PDFInfo
- Publication number
- TW502397B TW502397B TW089109323A TW89109323A TW502397B TW 502397 B TW502397 B TW 502397B TW 089109323 A TW089109323 A TW 089109323A TW 89109323 A TW89109323 A TW 89109323A TW 502397 B TW502397 B TW 502397B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- source
- insulating film
- memory cell
- capacitor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 71
- 238000003860 storage Methods 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims description 82
- 239000010410 layer Substances 0.000 claims description 52
- 239000012535 impurity Substances 0.000 claims description 45
- 239000011229 interlayer Substances 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 40
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 23
- 238000009413 insulation Methods 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 15
- 229910052757 nitrogen Inorganic materials 0.000 claims description 13
- 229910052739 hydrogen Inorganic materials 0.000 claims description 10
- 239000001257 hydrogen Substances 0.000 claims description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000007423 decrease Effects 0.000 abstract description 5
- 230000005684 electric field Effects 0.000 abstract description 4
- 230000005641 tunneling Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 235
- 210000004027 cell Anatomy 0.000 description 99
- 238000000034 method Methods 0.000 description 68
- 238000004519 manufacturing process Methods 0.000 description 52
- 230000008569 process Effects 0.000 description 44
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 23
- 108091006146 Channels Proteins 0.000 description 22
- 229910052698 phosphorus Inorganic materials 0.000 description 21
- 239000011574 phosphorus Substances 0.000 description 21
- 229920002120 photoresistant polymer Polymers 0.000 description 21
- 238000011112 process operation Methods 0.000 description 21
- 229910052814 silicon oxide Inorganic materials 0.000 description 21
- 229910052581 Si3N4 Inorganic materials 0.000 description 19
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 239000013078 crystal Substances 0.000 description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 description 15
- 238000005229 chemical vapour deposition Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 239000007789 gas Substances 0.000 description 12
- -1 nitride nitride Chemical class 0.000 description 11
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 239000004575 stone Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000005755 formation reaction Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 229910021419 crystalline silicon Inorganic materials 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000000992 sputter etching Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 238000011282 treatment Methods 0.000 description 5
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 4
- 241001674048 Phthiraptera Species 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- YZCKVEUIGOORGS-NJFSPNSNSA-N Tritium Chemical compound [3H] YZCKVEUIGOORGS-NJFSPNSNSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 239000008267 milk Substances 0.000 description 3
- 210000004080 milk Anatomy 0.000 description 3
- 235000013336 milk Nutrition 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910052722 tritium Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 241000283690 Bos taurus Species 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000032683 aging Effects 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 241000894007 species Species 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 240000004528 Catalpa ovata Species 0.000 description 1
- 235000010005 Catalpa ovata Nutrition 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 244000241257 Cucumis melo Species 0.000 description 1
- 235000015510 Cucumis melo subsp melo Nutrition 0.000 description 1
- 241000252233 Cyprinus carpio Species 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 241000238631 Hexapoda Species 0.000 description 1
- 241000446313 Lamella Species 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- FJJCIZWZNKZHII-UHFFFAOYSA-N [4,6-bis(cyanoamino)-1,3,5-triazin-2-yl]cyanamide Chemical compound N#CNC1=NC(NC#N)=NC(NC#N)=N1 FJJCIZWZNKZHII-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- WLYASUUWHLJRIL-UHFFFAOYSA-N [N].[N].[N] Chemical compound [N].[N].[N] WLYASUUWHLJRIL-UHFFFAOYSA-N 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 150000001335 aliphatic alkanes Chemical class 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 238000009933 burial Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 210000005056 cell body Anatomy 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000839 emulsion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000855 fermentation Methods 0.000 description 1
- 230000004151 fermentation Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000010977 jade Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000005065 mining Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 125000004108 n-butyl group Chemical group [H]C([H])([H])C([H])([H])C([H])([H])C([H])([H])* 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000010587 phase diagram Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 235000011888 snacks Nutrition 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61G—TRANSPORT, PERSONAL CONVEYANCES, OR ACCOMMODATION SPECIALLY ADAPTED FOR PATIENTS OR DISABLED PERSONS; OPERATING TABLES OR CHAIRS; CHAIRS FOR DENTISTRY; FUNERAL DEVICES
- A61G17/00—Coffins; Funeral wrappings; Funeral urns
- A61G17/007—Coffins; Funeral wrappings; Funeral urns characterised by the construction material used, e.g. biodegradable material; Use of several materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Animal Behavior & Ethology (AREA)
- General Health & Medical Sciences (AREA)
- Public Health (AREA)
- Veterinary Medicine (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
、發明說明（！） [：發明之詳細說明] 發明所屬之技術領域] 一本發明係關於一種dram(動態隨機存取記憶體）的記憶單 凡’尤其關於具有這樣一種結構的記憶單元，其中，與之 相連的電容器和電晶體層積在一半導體基板上。 先前技術] 、DRAM係由用於記憶大量資訊的記憶區域的記憶單元矩陣 用於對該記憶單元矩陣進行予定的輸入、輸出操作的 小國電路部構成。此外，記憶單元矩陣再由多個相當於最 由f憶單位的記憶單元排列起來構成。記憶單元基本上係 物:個電容器以及與該電容器相連接的一個乂的（金屬氧化 否“導槪）電晶體（單元電晶體）所構成。而在電容器上是 對^存有給定的電荷就與數據值’’0 π、π 1，，（或與此相反）相 τ應’以供記憶資訊的處理。 圖 5 Π e 圖。今ΐ示典型的DRAM記憶單元200A的等效電路的電路 的。雷=早兀20 0A係由電容器2(Π和單元電晶體202來構成 而发J :器201的一端上給予固定電位’例如接地電位， 外？ f:端則通過單元電晶體202與位元線203相連接。另 早几電晶體202的控制板與字元線2〇4相 圖”示出了與位元咖相連接的讀出放 =二在 電曰a體2 02的+與位凡線203和電容器2〇1相連接的一兀 取決於其為讀出資訊還是寫入資訊而或是、;徂 源(來源)或是具有將载體向外提出(沒功：二：給 以下將之表示為"源極/汲極"。 力此因此，
刈2397 五、發明說明（2) 在該記憶單元200A中，在電晶體2〇2所形 ^器如之間有漏電流流過。該漏電流會使電容器如的电 Π:的憶資訊差錯。為了補償該電荷變化， 就要對DRAM的圯fe早7〇進行更新動作。 哭2I1進/二新η動作時’讀出放大器2°5讀出已寫入到電容 二2〇1上的以。而對判定為在電容㈣ 合重新補充電荷，對判定為去4亡垂# α 百^何的％ 2〇 1中的電H、肖昤^ ,〜、未，主有電何的場合則將電容器 甲的電何4除，進行這樣的寫入動作。 [赉明所欲解決之問題] 的消耗功率增2新：者記憶單元數目的增多會使芯片 行更新動ί如：：；器的漏電流大了就必須頻繁地進 短，故為lmsec數對百傳統的DRAM，上述更新動作的周期較 儲存的資訊進行更新。msec，逛必須對所有的記憶單元中 由於在進行—左t 資訊，因此，頻繁2期間無法讀出儲存在記憶單元中的 相對於運作時間的佶新動作會使積存在記憶器中的資訊 本發明針對上述效率降低。 減小、更新動作相:ΐ，其目的在於，提供電容器漏電流 記憶單元。 間的間隔即更新暫停時間長的DRAM的 [解決問題之手段] 本發明的記憶單-曰 電極的單元電晶飓兀二備1 -對源極/汲極區域和閘極 有第1雜質濃度二’1 f於一個上述源極/汲極區域上、具 、 半導體層，設於上述第1半導體層 五、發明說明（3) LXi2雜質濃度的第2半導體層，設於上述第2半導 體# -起^ ^ 電介質層和上述第2半導 器、並把上述第2半導體層作為對向Ϊ ，極。上述第1雜質濃度設定為大約5 X，/㈣以 上、大約1 X 1 02Vcm3以下，上述第2雜曾：鳶声< 6 x 1(P/cm3。 ·^弟2 #貝展度设定為大約4 本發明的記憶單元還具備將上述電容器和上 體隔絕的層間絕緣膜，且上述第早广電曰曰 -個源極/汲極區域之間的襯墊。 #存即點與上述 炎m的記憶單元的上述第1半導體層，在上述電容哭 未被更新保持電荷的暫停期間被空乏化。 - 有一空穴的一導電體；以及形成 極t:明ΐ ΐ憶單元包含:有一對源極/汲極區域和閘極電 °兀電晶體；設置在源極/汲極區域之上並且盆ψ i 器 的一電容 本务明的§己憶單元具備··有一對源極/汲極區 緣Μ，貫通上述第i層間絕緣膜、設於一 1 、、，巴 區域上的第！導電冑，用上述第i層間絕緣膜與上原;f單= 曰:曰體隔絕的第2層間絕緣膜’貫通上述第2層間絕緣臈 成於上述第1導電體上的第2導電體，以及通過上笫/ 電體與上述第1導電體相連接的電容器。 本發明的記憶單元具備：有設於半導體基板上面的—對
89109323.ptd
502397 五、發明說明（4) 源極/汲極區域以及通過第丨絕緣膜與上述半導體基板相對 置的閘極電極的第1電晶體，通過層間絕緣膜在上述半導 體f板的厚度方向上與上述第1電晶體對置、且與上述第工 電晶體的一個上述源極/汲極區域相連接的電容器，=及 具有在上述層間絕緣膜中、處於上述第丨電晶體:上述一 個源極/汲極區域與上述電容器之間、在上述^導體基板 的厚度方向層積的一對源極/汲極區域的第2電晶體。 本發明的記憶單元的上述第丨電晶體與上曰σ 同-導電型的，其上述第!電晶體的上述間極；極電是曰曰:第】 ，緣膜來覆蓋其侧壁、並通過上述第2絕緣膜分別與上述 第1電晶體的上述閘極電極相鄰接。 中^明的記憶單元的上述第2電晶體還具有設於上述第】 黾晶體上方的閘極雷極以灣苗 μ、+、 0㈣u l 述閘極電極側壁的第2 <，、.彖膜，其上述弟2電晶體的上述一對源極 =第2絕緣膜分別與上述第2電晶體上的上述間極電= 先ί = 6二記憶單元控制方法是在上述第1電晶體導通前 先使上述弟2電晶體導通。 桎/本及記憶單元還具備上述第2電晶體的一個上述源 極/及極區域以及與上述電容器相連接的 上述第2電晶體還具有分別盥上沭一斟名^守&增U % ^ ^ ^ i >、啕刀引只上述對源極/汲極區域相鄰 =弟2、、、巴象’與上述第2絕緣膜相連接的上述半導體声 的表面上摻雜有氮氣和氫氣中的至少_種。 本發明的記憶單元的、與上述第2電晶體的上述一對源
502397 五、發明說明（5) 極/没極區域相連接的上述第2絕緣膜的表面上摻雜有氧 氣。 " 本發明的記憶單元製造方法具備如下5個工藝作業·· (a )在半導體基板上形成具有一對源極/汲極區域的電晶 體的工藝作業，（b)形成具有露出一個上述源極/汲極區域 的溝渠的層間絕緣膜的工藝作業，（c)在上述溝渠的内壁 上形成半導體氧化膜的工藝作業，（d)形成通過上述半導 體氧化膜將上述溝渠埋入的埋入體的工藝作業，以及（㊀） 形成通過上述埋入體而與上述的一個源極/汲極區域相 接的電容器的工藝作業。 本發明的記憶單元製造方法的上述工藝作 (c-1)對上述溝渠形成半導體膜的工藝作業，2)/將上 半導體膜氧化而得到卜行〔主道辦勝气 ： ^ m到上述+導體胺虱化的工藝作業，以及 ()將上述+蛉體氧化膜有選擇地除去、使上述的_個 源極/汲極區域露出、户μ、+…装、巨从〜 從上返的個 各出 在上述溝渠的内壁上殘留卜诂主道 體氧化膜的工藝作業。 土上级邊上述丰導 本發明的記憶單开制、止七、+ 有·（d_l )在上凉沾衣仏方法的上述工藝作業（d)具 • 心的一個源極/汲極區域JL蔣Μ e w w + s 體的多個半導體声并德±十 3上將構成縱型電晶 述縱型電晶體和上述 :Υ業，以及（d-2)將上 一起形成構成上述埋二 妾起來、與上述縱型電晶體 本發明的記憶單元體的工藝作業。 (d-2-l)在上述縱型電晶的6、上述工藝作業（d-2)含有： 溝渠的玉藝作業日日二、方用半導體材料填埋上述 及（d-2~2)將氮氣和氫氣中的至少一 S9109323.ptd 502397 五、發明說明（6) 本發明=:::2 i ί1接體的工藝作業。 在半導體基板上形成：有一針；如下5個工藝作業:⑷ 導髀其此如μ m取八有對源極/沒極區域並具有盥丰 v版基板相對置的閘極電極的第〗電曰雕沾ί：；f/、牛 形成具有覆蓋閘極電極侧壁 aate二工蟄作業，（b) 第1電晶體的源極/汲極= 作業，⑷在 極區域的第2電晶體，第2電 开:3 :有-對源極/汲 所述續螓暄桩鹐* + ,電日日肢的廷對源極/汲極區域與 u)形成通過上述第2雷曰Μ、έ拉子度方向上豐置，以及 一個调朽/ r ΐ 日肢連到上述第1電晶體的上述 们源極/汲極&域的電容器的工蓺作業。 本發明的記憶單元製造方法的上=述工藝作 (c-1 )在一個上述源極/汲極區域上形 述缘膜 =半導體層的工藝作業，以及（卜2)將離子注=上=妾觸
St首=持^上述第2電晶體的上述-對源極/汲極中 的通道£域的工蟄作業。 本發明的記憶單元製造方法的上述工藝作 -酋1)在第1 ?晶體的一個上述源極/沒極區域上通㈣專換: 導入之雜質氣體的CVD(化學蒸氣沈積）方法來形成上 半導體的一對源極/汲極區域及挾持於其 工藝作業。 、匕砵的 本發明的記憶單元製造方法還具有：上述第1電晶人 一對彼此相鄰設置的第}電晶體、這對上述第i電晶體3 共有另一個的上述源極/汲極區域、並且各個上述閘極 極並連配設、而上述工藝作業（c)還包含步驟（c_2) 502397 五、發明說明（7) (c-3) ; (c-2)工藝先於（c-o工藝、用填充物來填充上述 一對第1電晶體的多個上述閘極電極相互間·，在上述另一 個的源極/没極區域上的間隙的工藝作業，以及其（c — 3 )工 藝於上述工藝（c -1 )之後、將上述填充物除去的工蓺作 業。 θ [發明之實施形態] A ·適用本發明的記憶單元的形態： 在詳細闡述本發明的實施形態之前，先就本發明所適用 的‘丨思單元的形態作例子來作一說明。 圖5 1是表示一對記憶單元之結構剖面的模式圖。這梗所 示的對5己彳思單元共連於同一根位元線1 3上，位元線位於 剖面的圖面内侧，故以虛線表示。 、 半導體基板1至少在表面為p型，在該表面上要形成··與 多個§己憶單元對應設置的η型電晶體9 1 a、9 1 b，以及形 成將它們與周圍電氣隔離絕緣STi (淺溝絕緣）的單元隔離 絕緣膜2。 M0S電晶體9 1 a具有：閘極電極絕緣膜3，以及設於其上、 具有圖50中字元線204功能的閘極電極4〇la。同樣，M〇s電 晶體91b也有閘極電極絕緣膜3與閘極電極4〇lb 〇M〇S電晶 體91a有一對源極/汲極區域5、6a，而M〇s電晶體91b有一 對源極/汲極區域5、6b。也就是說，連接於同一根位元線 13的MOS電晶體91a、91b共有源極/汲極區域5。 ^ 了圖中的閘極電極401a、401b以外，在隔離絕緣膜2 上還敷设有未圖示的作為記憶單元的字元線的閘極電極
第11頁 502397 五、發明說明（8) 4 02a、40 2b。閘極電極402a、402b、401a、4〇ib 分別由絕 緣膜702a、702b、701a、701b連同側壁在内一起包裹住、。 在絕緣膜701a、701b、702a、70 2b與半導體基板括源 極/没極區域5、6a、6b及隔離絕緣膜2)之間都沒有絕緣膜 在絕緣膜7 0 2 a、7 0 1 a之間設有襯墊1 〇 a - 在絕緣膜 70 2b、701b之間設有襯墊i〇b，而在絕緣膜7〇la、7〇lb之 間設有襯墊10c。襯墊10a、10b、10c分別與源極/汲極區 域6a、6b、5相接觸。襯墊1 〇a〜i 〇c係由含磷或砷等元素 的η型雜質的多晶矽來做成，為降低其電阻， X l(P/Cm3以上濃度的磷或砷元素。 、吊L喊以5 半導體基板1，絕緣膜701a、701b、702a、7〇2b，襯墊 10a〜10c覆蓋以層間絕緣膜12，再用氮化矽膜“覆於其 上’層間絕緣膜12、氮化石夕膜上開挖有分別貫通至概^ 的溝渠，：而在溝渠以，内形成分別接觸 , =、1 0b，且以氮化矽膜1 4露出的儲存節點11 a、 @ 雖然在剖面上未示出，但有位元線1 3敷設於 /ihYi/12之中，並與襯墊1〇C相連接。儲存節點lla、 供Λ匕含磷或砷元素等Ω型雜質的多晶矽來做成，為降 =電阻，通常摻雜以丨x 1〇2Vcm3以上濃度的磷或砷元 素。 S矽膜14上設有凹型下部電極15a、15b，分別與儲 '11b相接觸。下部電極15a、151)係用多晶石夕來 :、、、使其不被空乏化’通常摻雜以4 X 1 /cm3以上濃
第12頁 五、發明說明（9) :粗』的，夕曰卜’通為了增大其表面積，採用具有不平表面 ^的夕日日矽20形成在該兩下部電極15a和15b上。 罩Ϊ : S 下部電極…、15b用電容器電介質膜16來 1 5a、# 電介質膜1 6再用單元板1 7來罩覆。下部電極 部電朽〗^态電介質膜Η、單元板17構成電容器183，而下 丄電極J5b、電容器電介質膜16、單元板”構成電容器 早π板17係由包含n型雜質的多晶矽或非結晶型矽來 18a ^有電容器^、18b的上部電板的作用。電容器 iSb用層間絕緣膜19來罩覆。 ，=m ’圖示的-對記憶單元被做成為關於與位元線 乎/ίί〆汲極區域5相連接的位置、即圖中的假想線㈧幾 工右對稱。因此，在以下的說明中為簡單起主 想線左側的結構來進行說明，㈣假想線右侧的結 用同樣的說明。還有將標號的末尾a、b略去而進行 、也就疋說，無末尾a、b符號而作的說明在同一標 现加以a、b符號的場合也同樣適用。 由於在源極/汲極區域5、6與半導體基板i間的叩結、 2者在電容器電介質膜16等處的漏電流，作為資訊而積存 ，電容器18中的電荷會逐漸地放光。目此，為要持續保持 在DRAM中的記憶而必須及時向電容器丨8注入 新操作。 电灯逍仃文 命例如將半導體基板i的電位設定為—1V，而在暫停時閘極 %極401的電位設定為〇v。在電容器18上積存空穴的狀態 下，電容器18的下部電極15的電位為2V、而位元線13的電
力'、發明說明（10) 值為1V。但是，产+ 流向半導f 器18中積存的空穴會作為漏電流而 1,從而電L器二從!=板1流向電容 ^ ^ ί j ^# m ^«^4°1 ? ^ ^ ^ 訊结Ψ 4 c 升’進行所謂使積存在電容器1 8中的資 ^：1 0 5 電源電位2V升/^而^ ^的狀恶下將控制電極4(Π的電位從 2v七 ^ 设定為4V，將位元線13的電位設定為 此° ^狀態下將電子從電容器18拉向半導體基幻，由 卩電極15的電位就變為電源電位”。換 說， 冤各斋18上積存了空穴。 隹 作^ t下的實施形態中示出了無須頻繁地進行這種更新操 構。此抑制在半導體基板1和電容器1 8之間的漏電流的結 •屯谷，1 8與源極/汲極區域6間的高阻抗化·· Μ ^本即中所述的實施形態，其幾何配置與圖5 1所示的結 目同，但所不的樣態可得到所希望的能控制電容器丨8與 原極/汲極區域6之間的阻力的效果。 思路 圖1是表示本發明記憶單元200B的等效電路的電路圖。 ^圖50所不的記憶單元2〇〇A相比較，電容器2〇1與電晶體 之間電阻Rl、R2、R3(以下這些電阻的阻值也標為R1、 、R3)為串聯連接的，這一點有所不同。與圖5i相比
891的323.Ptd 第14頁 五、發明說明（11) 較’則電阻R 1、R 2、I? q八如圭一 下部電極處的電阻。同0;=在襯塾10、儲存節點11、 N6分別為電容器電介；：16;接點N1、N2、N3，、N5、 / 电貝膜16舆下部電極15的連接處所，相 二與汲極區域6的連接處所，閘極電極4〇Γ、位元 =二；::Γ與襯塾10的連接處所、下部電極二 存即點的連接處所相對應的連接點。 0V在二杇極電極401的電位（連接點Ν3的電位）設定為 六哭掩的電位（連接點“的電位）設定為Vdd/2。電 合:每電壓（連接.N1對接地電位的電壓）為Vdd、 因漏電流I (以下其大小也表示為丨）流過，故 N5、N6 的電位分別為 Vdd_I(R1+R2 + R3)，他⑽ + ^2, Vdd- IR3 〇 可，，作為電晶體91(單元電晶體2〇2)的漏電流的主要 因素是因為有由其空乏化中的邡^汕““”一^^^^^ )過桎所形成的電流、以及因通過界面能級或半導體基板 中的能級而形成的隧道電流（TAT:Tap Assisted
Tunneling)所產生的漏電流。特別是在電場強度大的閘極 電極端部區域，由後一隧道電流所產生的漏電流是最主要 的。因此，減小連接點N2、N3間的電位差就能減小漏電流 卜 但是，為了避免下部電極1 5的空乏化就不希望降低其雜 質濃度。因此，就難以降低電阻R3的值。因此，在本節中 就提出使電阻R2、R1中至少其任何一方增大的記憶單元。 (b - 2 )青施形態1
第15頁 502397 五、發明說明（12) 一 - -- 本實施形態中採用一邊將下部電極15的電阻值”降低、 一邊將襯墊1 0的電阻值R丨提高的方法來抑制圖i中的連接 點N 2的電位降低。 圖2是襯墊1〇所具有的雜質濃度與12〇艺時更新暫停時間 間關係的模擬關係曲線圖。為了避免空乏化下部電極丨5的 雜質濃度設定在4x HP/cW以上，例如為8χ 1(p/cm3。同 樣，儲存節點11的磷濃度設定在例如4x 1(P/cm3。 士一方面’襯墊10的雜質濃度降低，在約5 X i〇n/cm3以下 時，記憶單元的讀出操作或更新操作時電位的傳送不迅 ，，更新暫停時間卻變短。另一方面，若將襯墊〗〇的雜質 ，度提高，則因電阻R1變小故暫停時期的漏電流增大，提 高到1 X 1 (P/cm3以上時，則更新暫停時間顯著降低。因 此，襯墊ίο的雜質濃度希望設定在5>< 1(F〜1 x 1〇2Vcffl3左 右。其中最好在1 X 1 〇18〜5 X 1 0!9/cm3的範圍，更新暫停時 間义得隶長。特別希望的是在暫停時襯墊1 〇的空乏化化會 使漏電流降低。例如將襯墊丨〇的磷濃度設定在1 X 1 〇1Vcm3 通過這樣提尚電阻R 1的阻值就能把R 1 + R 2 + R 3的值提高到 比傳統的值更岗。而且，由於襯墊1 〇至少有一部分空乏 化’挾持襯墊1 〇鄰接的閘極電極4 ο 1、4 〇 2間的寄生電容量 b 就減小’還有所謂使這些作為字元線起作用的信號的延遲 縮短的效果。 相反’也可將儲存節點所具有的磷濃度減小、例如設定 在8 X 1(P〜1 X 102〇/cm3，來提高電阻R2的阻值。希望的是
502397 五、發明說明（13) '~' 在t f合也有儲存節點11的一部分空乏化會使電阻R2的阻 f提高、而使漏電流降低。而在此場合下位元線1 3與儲存 =點11間的寄生電容量就減小，也有所謂使位元線13處的 七號的L遲;短的效果。當然，也可以同時將電阻Κ 2K1 兩個電阻值都提高。 一此外’例如在特開平9-298278號公報上，就圖η而言， ί ^ 了將電容器18的下部電極15與儲存節點11的内部做成 一，、將儲存節點11接近層間絕緣膜1 2側在數十㈣左右厚 度範圍内的雜質濃度降牴的結構。還示出了該低雜質濃戶 結晶型矽不4過襯墊1〇而直接與源極/汲極6相接觸白: 結構。 & 4 ^垂最好疋在儲存節點1 1中不設有雜質濃度的差別， 雜J濃ί::形態那？、在下部電極15和儲存節點11間設有 所進行白。這是因為：即使用在下部電極15形成後 下、熱處理（後面將說明）來使雜質濃度從 声存節點11擴散，由於通常儲存節點11的長 又:，故給電阻R2、R1阻值的影響很小。 業Γ庠二ί表示本實施形態的記憶單元製造方法的工藝作 導體美板1°面，圖JL。例如’準備好以矽為主要成分的Ρ型半 化玲^在其主表面上形成單元隔離絕緣膜2、例如氧 A 4 ,、，從外部圍住電氣隔離的活性區域。缺後，半導Μ 基板1的主表面內艰士、1』 …、俊，牛¥體 道式雜質> /成井式雜質層、通道割切雜質層、通 。但在圖上略去了這些雜質的標示。 耆，在全面地對閘極電極絕緣膜3形成的50〜⑽⑽厚
89109323.ptd 第17頁 502397 五、發明說明（14) 度的膜後，再把膜厚為200nm的閘極電極材料堆疊上去， 隨後再把膜厚為1 00nm的絕緣膜220堆疊上去。這也膜是用 CVD裝置堆疊的。作為閘極電極的材料可採用例如摻雜磷 的多晶石夕、摻雜磷的非結晶型矽、WSix/摻雜磷的多晶石夕 的雙層結構（X =2〜3)、WSix/摻雜磷的非結晶型矽的㈤雙層 結構中的任何一種。此外，可採用金屬、例如銅或鎢。^ 要摻雜磷可在CVD裝置的反應室内將SiIf4氣體與pHs氣體一、、' 起流過即可。 1 然後’在絕緣膜2 20上塗敷光阻劑，經過轉印工蓺作 進行圖案。絕緣膜220具有防止在轉印工藝曝光時^光量 現象而使光阻劑變弱的作用。將圖案的光阻劑加上掩膜 用反應性離子蝕刻方法將閘極電極材料和絕緣膜22〇圖、 案，將作為字元線功能作用的閑極電極4〇23、4〇1& 。 401b、402b在垂於半導體基板！的厚度方向按此順序配 置。在反應性離子餘刻時，採用過度姓刻 220上的光阻劑除去。 水犯、巴、，彖艇
其次，將閘極電極401、402作為罩幕自動調整地注入 如磷離子而形成源極/汲極區域5、6，得到如圖 U 構。這些形成只要將n型雜質導入到p型半導體 = 足夠了 =可採用其他方法、例如等離子摻雜方法或中二 離子束方法:絕緣膜具有抑制在反應性㈣中電極材料二 損傷、注入離子時閘極電極4〇1、4〇2的損傷的作 广、
接著，例如在氮氣周圍環境中，施行9〇〇它下 RTA(快速熱退火）’使注入到半導體基板！中的雜質電H
1SI 89109323.ptd 第18頁 502397 五、發明說明（15) ""—^一^ 化。此時將閘極電極4 〇 1、4 0 2的側壁及頂面作氮化處理。 再在乾燥的氧氣周圍環境中、施行1 0 0 〇 °C下2 0秒鐘的 RTA。由此，主要是使半導體基板1的表面氧化。此時，閘 ，包極4 〇 1、4 0 2的側壁的表面已經氮化了，故幾乎不再被 氧化。 在用以上的處理所得之結構的整個面上，堆疊例如是氮 化矽膜作為絕緣膜，施行反應性離子蝕刻，除去該氮化^夕 胲與半導體基板1的表面上所形成的氧化膜。由此如圖4所 :’分別對於控制板402a、401a、401b、402b形成絕緣膜 、701b、702b，還在這些閘極電極與半導體基 間^成絕緣膜8。在上述例令，絕緣膜7〇1、7〇2的材 取為虱化矽，而絕緣膜8的材料取為氧化矽。 理^ Γ ί膜g701、702與半導體基板1之間要加人絕緣膜8的 兩者的界面處的能級 的性能就降低，就合產生；：/:電晶體91的耐熱載體 面能級密度低的材；—氧：。將與石夕的界 為人們所希望的，其理由將在後明e，·，、701、702是不 ”的界面的能級密度低的材料後：二用 絕緣膜8較設於半導體基板夕斤f成的 膜701、70 2。 丹用風化矽來形成絕緣 …、後’將例如氧化矽膜沈積在 劑，將光阻劑圖宰成罩步/ J _ 表面上，再塗敷光阻 d 口木成罩覆在早兀隔離絕緣
502397 五、發明說明（16) 取將圖案的光阻劑用作罩幕的濕型银刻方法，僅僅除去在 源極/汲極區域5、6上的氧化膜，而使源極/汲極區域5、6 的表面露出。由此，如圖5所示，從活性區域來看，就能 將氧化矽膜1 2d留置於比702a、70 2b更外側。而在進行這 種處理時、為了不損傷絕緣膜7〇1、702就不希望將氧化石夕 來用作絕緣膜701、702。 接著用CVD裝置來堆疊摻雜磷的非結晶型矽。摻磷的濃 度如已說明的那樣。而後在氧化矽膜丨2d和絕緣膜7〇1、
7 0 2中進行將閘極電極4 〇 1、4 〇 2上部已堆疊部分作為阻擋 層的CMP(化學機械拋光）處理，形成襯墊1〇a、1〇b、1〇c ^ 由此得到如圖5所示的結構。襯墊1〇a、1〇b、1〇c的高度 (厚度）至少要在15〇nm以上。 又 ^後，例如在CVD裝置的反應室中抽氣至真空度為1 χ 右、、進行55〇〜6〇()°C左右的熱處理，則襯墊10技 古 ^以半‘體基板1為種晶固相生長，其結晶性提 冋。此日守以存在於絕緣膜701、702中的多個钍日ό 結晶和從半導妒其1从从θ ^ Υ的夕個、、、口日日核長成ό 点τ ^ t 基結晶核長成的結晶碰撞，一旦形 邊界後即形成摻雜多晶- 的摻雜矽。 成子…粒狀邊界、幾近於一個完好晶骨 為要使外結晶型矽結晶化
5 50〜7〇〇它溫度下埶處理 卜可採取在氮氣氣氛1 制CVD的條件，不再 、小日寸。此外，也可以通ϋ 延生成的方法來一次性地形上夕％通過遥擇取向 多晶矽、得到襯墊
502397 五、發明說明（17) 10a 、 l〇b 、 l〇c 〇 r::所由於襯墊10a、10b、10c的雜質濃度設定 Ιί 在半導體基板1與襯墊10a、1〇b、l〇c的界面間 的接觸電阻增大。為梯卜卜姑g 一 馮使此接觸電阻減小，可對例如圖4所 =的t構自動調整地將鱗推入到半導體基μ的表面上即 可〇 :後在圖5所不的結構上堆疊例如氧化矽膜! 2 e ’隨後’ 採用例如鎢和氮化鈦的雙層結構來構成位元線13，再堆疊 =化矽膜12f和氮化矽膜14。氧化矽膜丨以、丨。、丨“ 層間絕緣膜1 2。 乂 a ί著、在氮化石夕膜1 4上塗敷了光阻劑後，經過轉印工藝 ::來進行圖案。通過將圖案後的光阻劑用作罩幕而進行 =應性離子银刻’在氧化秒膜14和層間絕緣膜12上形成 /木 由於氧化矽膜的層間絕緣膜1 2與矽襯墊1 〇間的蝕 刻選擇比很大，故在襯墊丨〇上蝕刻就停止了。 將用作罩幕的光阻劑除去後，用CVD裝置將溝渠g用摻雜 結晶型矽來埋入。然後，用CMp處理、將氮化矽膜〗4作 二阻抬層而使摻雜非結晶型矽的上表面平坦化而形成儲存 郎點11。由此就能得到如圖6所示的結構。 此外，為了減小襯墊1 0與儲存節點丨1間的接觸電阻，也 可通過溝渠9、將例如磷對襯墊1 〇的上表面進行離子注 入0 匕另外，氧化矽膜12d、12e、12f也可用TE0S(原矽瓊四乙 月曰）或BFTE0S(硼一磷原矽酸四乙脂）來形成，也可含有氟 502397 五、發明說明（18) 或氮或氫。 在下面的圖6所示的結構上將例如採用te〇s所形成的絕 緣膜堆豐後、形成圖案的光阻劑，以此 ”子敍刻少將儲存節點11上的絕緣膜Μ除去， 上堆疊粗糙的多以。接著’通過進行以 ;乍= 撞層的CMP處理’只在凹部殘留下摻雜多晶石夕、形二為阻 粗韆的多晶石夕20的下部電極15。由此就能得到如圖 的結構°通，附加粗輪的多晶㈣’可使下部電極15的表 :積明顯增大，而可使電容器18的電容量增大到大約2又 \X3 ° 粗糙的多晶矽的形成例如可如 保持5 5 0〜570 C溫度、0」^ 室内，對下部電極15的表面 0 νϋ'置的反應 在下部電極15的表面上形成體。在這個作業中 反應室的壓力減小至丨χ丨二^後，將S1扎排出、將 的溫度、施行30分鐘〜\ \日士托Λ右。保持550〜570 °C左右 極15的表面上形成有粗y的07^的2〇熱。處/1’則在下部電 與下部電極1 5同樣被摻雜。a 粗k的多晶矽20也 _ 接著用I虫刻方法除本妒级 16 ^ 如氮化矽膜、氮氧化石夕膜、5為電介質的材料，可採用 TiN/Ta2 05 /TiN結構的-声^化矽膜、A12〇3膜、或 然後，堆疊摻Τ(β，)。 S夕日日矽或摻雜了磷的非結晶型矽
89109323.ptd 第22頁 )U2397 五、 發明說明（19)
而形成單元極，就能得到如圖5 1所示的結構。 此外，為了使襯墊10a、10b、l〇c及儲存節點u及下部 =極15中的雜質電氣活性化，在上述工藝作業中隨時施行 KTA等的熱處理。特別是因為下部電極丨5中的雜質未充分 =性化會引起空乏化而會導致不能充分確保電容^器丨8的7電 容量的問題，故必須進行用於活性化的熱處理。1" 二3 )實施形態2 本實施形態中對雜質濃度不作控制而控制幾何形狀以降 低儲存節點11的電阻R2的阻值，以此來抑制減小圖i連接 在N2的電位。 圖9為表示本實施形態記憶單元結構的剖面圖。在圖51 的f構中，在其儲存節點1;1處形成有空洞22，在這一特點 j是有所不同的。在用摻磷的非結晶型矽將溝渠9填埋 ，，可，過調節CVD裝置的反應室中的SiH4氣體的流量、 酿度氣體的分壓、澱積時間等來形成空洞2 2。空洞2 2的 2成機理是由於在CVD裝置中進行澱積非結晶型矽的作業 中，在用非結晶型矽將溝渠9的内側埋入前、就用非結晶 型矽將構渠9的開口部分澱積了的緣故。 匕後k咼π又於溝渠9中的非結晶型石夕的結晶性的處理可 採用在實施形態1中所示的方法。 处在儲存節點11中，由於存在有不流過電流的空洞2 2， ，增大儲存節點！ ！的電阻R2的阻值。由 日:漏^所引起的電壓降增大，由於在(η)二4曰 玉由而此付到更新暫停時間長的DRAM記憶單元。 、
89109323.ptd 第23頁 502397 五、發明說明（20) 形態 3 、本實施形態中對雜質濃度不作控制而控制幾 = 1。。的電阻R1的阻值’以此來抑制減小圖丨連接點心 圖10為表示本實施形態記憶單元結構的剖面圖。 的、，、。構中，在其襯墊1 Oa、1 Ob上形成有空洞22， 三 點上是有所不同的。在用摻磷的非 廷 、 、ma之間、絕緣膜70。、7二：來埋入絕緣膜 ，條件來形成空洞23。也可在：二形 空洞23的形成機理與空洞22的形成機理相同。 =1〇a、10b中’由於存在有不流過電流的空洞23， 故=增大襯墊10的電阻R1的阻值，由此與實施形態2 可得到更新暫停時間長的DRAM記憶單元。
CbzA)實施形彡 =形態中也是控制其幾何形狀來降低襯墊1〇的電阻 R1的阻值、以此來抑制減小圖i連接點N1的電位的。 圖11為表示本實施形態記憶單元結構的剖面圖。與圖51 的結構相比較5 JL合右儲在銘甲μ Ί Ί , s - λ, ^ Γ八3有邊存即點11、較之離半導體基板ι 更退的結構部分是同樣的，但襯墊10&、10b、10c的結構 卻不同。 更具體地說，絕緣膜701、702及半導體基板〗用層間絕 緣膜112及其上的絕緣膜114來罩覆，在絕緣膜7〇ia、7〇2a 之間貫通設置了襯墊10a，在絕緣膜7〇lb、7〇礼之間貫通 設置了襯墊i〇b，而在絕緣膜701c、7〇2c之間貫通設置了
in k m 89109323.ptd 第24頁 502397 五、發明說明（21) 襯墊10c。在該結構上罩覆有層間絕緣膜212及其上的絕 膜214，分別與襯墊10a、10b接觸的儲存節點11&、丨卟分 別貝通没置了層間絕緣膜21 2及絕緣膜2丨4.層間絕緣膜 112、212以及絕緣膜114、214可分別由氧化矽、氮化矽 形成。 也就是說，通過使襯墊10a、丨〇b的高度要比絕緣膜 701、70j的高度為高、從而其所具有的電阻以的阻值就增 大’與貫施形態3同樣可得到更新暫停時間長的DRAM記憶 2H 一 單。 圖1 2和圖1 3為表示圖11所示結構的製造方法的工藝作業 順序的剖面圖。在通過實施形態1中所示的工藝作業得到 了圖4所不的結構後，全面地形成例如採用TE〇s的氧化矽 膜’再在其上堆疊氮化矽膜。然後再形成圖案的光阻劑， 以此作為罩幕來施行活性離子蝕刻，以在絕緣膜7〇丨a、 702a間、絕緣膜7〇lb、702b間、絕緣膜701a、7〇lb間開挖 溝渠’將層間絕緣膜11 2和絕緣膜1 1 4殘留下來，使源極/ 沒極區域5、6露出。隨後再將這些溝渠用摻磷的非結晶矽 來填充、進行以絕緣膜11 4作為阻擋層的CMP處理來形成襯 墊l〇a、l〇b、l〇c(圖12)。此外，在本實施形態中襯墊c為 在剖面圖上未出現的，但也可如實施形態1〜3那樣呈剖面 上出現的樣態。 然後，與實施形態1同樣，形成層間絕緣膜2 1 2、絕緣膜 214、儲存節點丨丨、位元線13。再在堆疊了用例如TE〇s所 形成的絕緣膜31 2後形成圖案的光阻劑，進行以此作為罩
I 89109323.ptd 第25頁 502397 五、發明說明（22) 幕的，性離子蚀刻’至少將儲存節點u 去，在儲存節點U上形成凹部。此後，將以=2除 上去’再在其表面上堆疊粗糙多晶矽2〇，通過：::矽堆疊 膜312為阻擒層的⑽處理，僅在凹部殘留㈣絕緣 形成帶有粗糙多晶矽20的下部電極15。由此;夕日:：’二 1 3所示的結構。隨後，進行與 ”尤此付到如圖 就能得到圖11所示的結構。、、’心&的工藝作業， /成在外侧。圖丨4為表示圖丨丨所示的結構中粗糙 :也二：部電極15的外側形成一樣態的剖面圖。這種姓曰曰 構’可使其下部電極15的表面積更 = 增大電容器18的電容量。 而此更顯者 ::3表示可得到圖14所示結#的工_ : 侍到圖6所不的結構並堆疊了例如採用TE〇s所 / g座Γ1膜後，形成圖案的光阻劑，進行以此為罩幕的 二性離子蝕刻，至少將儲存節點11上的絕緣膜312除 去、，在储存節點上形成凹部。此後，再堆疊摻雜多晶矽， 通過進行以絕緣膜31 2為阻擋層的CMP處理，僅在凹部殘留 摻雜多晶矽’就能得到下部電極1 5 (圖1 5 )。 然後’用飿刻方法來將絕緣膜31 2全面地除去以得到圖 1 6所示的結構，此後再通過施行以實施形態1所示的粗糙 化處理’就能如圖Η所示那樣在下部電極1 5的内面及外面 上得到粗糙化多晶矽。 這木^也在下部電極1 5的外側面形成粗糙化的多晶石夕的情
第26頁 89109323.ptd 502397
五、發明說明（23) - --η 況當然也適用於實施形態1乃至於實施形能3！、ώ 心0 ’匕遇適用於 在下述C節中所說明的實施形態。 、
(b - 6 )其他的變挺 I 在上述實施形態中示出了為使襯墊1 〇和儲存節點n的帝卜 阻增加的樣態。但是’通過有意識地去將襯墊〗〇與源極/ ~
汲極區域6之間、襯墊10與儲存節點u之間、儲存節/點與 下部電極1 5之間的接觸電阻設定得高些，也能得到#上~述 施形態的妓果。 I C ·在電容器1 8與源極/汲極區別6之間插入新的電晶p . 在本節中所述的實施形態表示的是設有電晶體來代替概 墊10a、10b、以在暫停時通過將其阻斷而抑制漏電流二樣 · 態。 (c-1 )實施形熊5 圖1 8是表示本發明實施形態5中的記憶單元的、成對組 成結構的剖面圖。與圖5 1所示的結構相比較，其結構為將 襯墊10a、10b分別替換成縱型MIS電晶體92a、92b。..... 圖19是放大表示在圖18中的MIS電晶體92a近傍區域3的 剖面圖。MIS電晶體92a具有在絕緣膜7〇la、7〇2a間從接近 半導體基板1側起的η型源極/汲極區域2 6、p型通道區域 25、η型源極/汲極區域24的疊層結構。而儲存節點丨la與 源極/汲極區域24接觸，源極/汲極區域ga與η型源極/汲極 區域2 6接觸。 絶緣膜7 0 1 a也具有作為電晶體9 2 a的閘極電極絕緣膜的 功用’電晶體9 2 a係由施加於閘極電極4 〇 1 a上的電位來作
89109323.ptd
第27頁 502397 五、發明說明（24) 開/關控制的 圖2 0為表示上述結構的i個記憶單元2〇〇c的等效 電路圖〇電晶體2〇2、301和電裳哭？〇1八贫丨！士火*人 电谷态ZUi为別相當於圖19的 電晶體9 1 a、9 2 a和電容哭；[8 a。th々k 、击4立 π包令口。i δ a。此外，連接點n j、N 2、 N3、、N4分別相當於源極/汲極區域6&、閉極電極、源 極/及極區域5。其中，儲存節點丨丨a和襯墊c的電阻忽略不 言十° ^
電源電位設為例如2V。在資訊寫入由電晶體91a和電容 118 a所構成的記憶單元的場合，分別設定為：例如電晶體 la的源極/汲極區域6&的電位為”、位元線13的電位為 2V 1極電極401a的電位為^。在該條件下電晶體_的 通道區域28與電晶體92a的通道區域25分別沿閘極電極絕 緣膜3和絕緣膜701a形成反轉層。由此，電流從下部電極 15a、通過儲存節點Ua、電晶體g2a流向半導體基板工，因 此，下部電極15a的電位變為2V，而向電容器18a寫入資
嘴另方面，在$己憶單元暫停的場合，分別設定為·例如半 ¥體基板1的電位仍維持為-lv、閘極電極4〇la的電位（圖 〇的連接點N3的電位）為”、位元線13的電位（圖 點N4的電位“1V(=Vdd/2)。在該場合下部電極15“= 圖20的連接點…的電位）為”（=Vdd)。圖2〇的連接點μ 的電位在電晶體31〇(圖19的電晶體92a)的飽和電壓設 V 時為Vdd- Λν。 . 如岫所述，電晶體9丨a有可能流過有因其空乏化層中的
502397 五、發明說明（25) H作業—而形成&的電流、以及因Μ所引起旳漏電流。但 間插右^ ί 2 =的結構，由於在電晶體9 1 a與電容器1 8a之 5!所—“日日組& ’故藉由雙方都隔斷而使漏電流要比圖 ΚΙ的結，要小。因此，更新暫停時間加長，消二 導體妒置可知到。己诚中所記憶之資訊的使用效率提高的半 此外，在上述動作i各# 亓始从 ^ 力作中希望不使對應於閘極電極402a的字 體91a之要辛的例如0 V，以使作為構成電晶 十/早兀不因以通過絕緣膜702a的控制電 單iL Μ —〜^ ㈢^動作。另外，若在不選擇該記憶 早兀> 的子兀線的J:^日 -(KR〜-η _ _對閘極電極4〇la、4〇2a施加負電位 流。 圖21為 的剖面圖 結構後、 罩幕29。 2 9將硼元 型通道區 域25更接 離的一側 電晶體 1 Ob、1〇c 大致一定 0. IV的話，可望更進一步減小電晶體92a的漏電 表不可彳:到本實施形態記憶單元結構的製造方法 。在按貫施形態1所示的工藝作業得到圖5所承的 構成襯墊10a、10b分別在較通道 近半導體基板1的一側有源極/汲極區域26、在 有源極/汲極區域2 4的電晶體9 2 a、g 2乜。 92的源極/汲極區域24、26，在形成襯墊“a、 的：蟄作業中仍然照樣堆疊摻雜以例如磷的濃虞 、為lx liP/cm3非結晶型矽。或者也可在圖“ m:!卜經過轉印工藝作業、將之圖案形成 罩幕29僅使襯墊1〇3、1〇b露出。然後，通過覃幕 素或BFZ的離子30注入到襯墊1〇a、丨⑽中，形成p 域2 5 °由此，構成鯉執】n Q、1 Λ t a… ，處 89109323.ptd 第29頁 五、發明說明（26) 中，再注入磷離子，使源極/汲極區域24的雜 到比源極/汲極區域26的雜質濃度更高。 、又 ^ 然後，除去罩幕29，藉由實施形態1所示的工蓺作章就 能得到實施形態5的記憶單元結構。 ☆邗茶就 ，是表示可得到本實施形態的記憶單元結構 l〇c的非、、、口日日型矽的工藝作業中，將 的氣體排成例如PH3、B9H 、pu沾皮 m h 赵/瓜動 碟的順序換雜，順次形：電曰3 =、二雜質按填“朋、 氣體對SiH4的流量比來決定切^物“度由各捧雜 按照該第2製造方法，T #没Η Λ + 接觸的襯㈣a、二b 也可用縱型電晶體來铁获i 相接觸的襯墊1〇c 成縱型電曰η:也可如此例那樣對位元線13形 體。無須將光阻劑作圖案，具有可使工藝作業 造憶單元結構的第3製 圖5所示的結構後，：積由氧， 化石夕膜14，將圖案的光阻；H;12。在其上再殿積氮 刻。在襯墊…、10b的上;! = υ…離子钱 間絕緣膜12，形成溝竿9 k擇也除去乳化石夕膜14和層 i〇a、10b的上面終止了、 ^9b。活性離子蝕刻大致在襯墊 ’也可用過深刻能來將氮化矽膜1 4
第30頁 观397
上的光阻劑罩幕完全去除掉。 接著’通過溝渠9將硼或BF2的離子30注入到襯墊10a、 1 0b^中去，形成p型的通道區域25。由此就能與本實施形態 的第1製造方法同樣地形成電晶體9 2。與第i製造方法一 樣’源極/汲極區域24、26在形成襯墊i〇a、1 〇b、10c的工 藝作業中仍然照樣堆疊摻雜以例如磷的濃度大致一定、為 1/ l〇2Vcm3的非結晶型矽。或者也可在圖23中，再注入磷 離子’使源極/沒極區域26的雜質濃度提高到比源極/汲極 區域26的雜質濃度更高。
然後，藉由貫施形態1所示的工藝作業就能得到實施形態 5的記憶單元結構。 圖24〜27是表示可得到本實施形態的記憶單元結構的第 4製造方法的剖面圖。在藉由實施形態1所示的工藝作業得 到圖4所示的結構後，全面地形成例如用TE〇s的氧化矽 膜’在其上形成圖案的光阻劑，施行以之為罩幕的濕型蝕 刻’在絕緣膜701a、702a間、絕緣膜701b、702b間開挖溝 渠而將氧化矽膜1 2d殘留下來，使源極/汲極區域5、6露 出。 接著，採用CVD裝置，將與Si H4 —起流過的氣體排成例如 、B2H6、PH3的順序，對雜質按磷、硼、磷的順序摻雜，彳· 順次形成電晶體92的源極/汲極區域26、通道區域25、源 極/沒極區域24。此時，在絕緣膜701a、701b間為殘留在 其間之氧化矽膜1 2d的、在氧化矽膜33的上方含硼的非結 晶型矽層125(圖24)。
89109323.ptd 第31頁 502397 五、發明說明（28) 雜質的濃度係由多雜質氣體對S i H4之流量比來決定。例 如，在源極/汲極區域26中磷的溫度設定為i χ 、 在通道區域2 5中顧的溫度設定為5 X 1 018 / c m3，在源極/汲 極區域24中碌的濃度設定為2xl〇i9/cm3。電晶體92的電壓 限界值取決於絕緣膜701的厚度和通道區域25的膜厚以及" 硼的濃度。 、 然後，以絕緣膜701、702的上部為阻擋層進行CMp處 理，將氧化矽膜1 2d和源極/汲極區域24平坦化。此時，也 把非結晶型矽層125去除掉。再將矽氧化膜33去 可 到圖25所示的結構。 ” ” τ 而後，再次在CVD裝置中以5x 102Vcm3濃度的磷來堆疊 夕54(圖26)。在此工藝作業中用摻雜的非 差口日日型矽來填充絕緣膜7〇la、7〇lb間的間隙。 的上部為阻播層來進撕處 吏夕乳化臈1 2d、源極/汲極區域24平坦化。 緣膜7〇la、701b 間、絕緣膜7〇la、7〇2& 間、絕 =、··、 7 0 2 b間分別形成襯塾丨〇 ''' 、 92b，得到如圖27所二』t ^曰體92a、縱型電晶 得到如圖18所示的結構構。此後，肖實施形態1同樣可 此外’在上述的工蓺作辈中， 的通道區域25或源極又極區域24 4 6f二二型i電晶體92 係採用了使用Sih4的例子來作了說明，膜時 烷、三矽烷三氯矽燒 -也了使用一矽 氮、二删化氮、三箄Ln使用珅化氣， 化風4末作為砷、硼雜質，以代替 $、發明說明（29) 磷。 另外’也可如實施形態4所示的那樣，在下部電極丨5的 内侧和外側形成粗糙化多晶石夕2 〇。 此外，在本實施例的形態中縱型電晶體92為11}1)結構， 也可換成具有埋入通道的縱型電晶體。 圖28〜29的任一圖都是將與圖26的電晶體92的附近地區 玫大表不的剖面圖。圖28表示將電晶體9 2a換成具有LDD結 構的電晶體192a的結構，而圖29表示將之換成具有埋入通 道之縱型電晶體292a的結構。 在圖^中構成電晶體丨92a從其靠近源極/汲極區域“側 I项-人$積n+型源極/ >及極區域3 4、n-型源極/汲極區域 35、p型通道區域36、rr型源極/汲極區域37、n+型源極/ >及極區域3 8的結構。 一在介於儲存節點11 a和源極/汲極區域6a之間的縱型電晶 f上產生有熱載體時，電子注入絕緣膜7〇la、？〇2a，分別 处其中形成凹陷區和在它們與縱型電晶體的界面處的界面 這—現象會使縱型電晶體的界限值和泄放電流、漏 士飢無、生變化。特別是，由於熱載體惡化，漏電流一增 、就會產生更新暫停時間變短的問題。 ml而2於如圖28所示’採用了具有⑽結構的電晶體 日;門故能抑制熱載體的發生，由此，有利於延\=停 效率。中制 >肖耗功率’提高記憶在記憶器中的資訊的使用
89109323.ptd 第33頁 502397 五、發明說明（30) 在圖巧中構成電晶體292a以其靠近源極/汲極區域“侧 起順次豐積n+型源極/汲極區域3 9、rr型通道區域4 〇、n-型 I源極/汲極區域41的結構。與電晶體92a相比較，電晶體 2 92a的界限電壓可減小，故以寫入/讀出可高速度進行這 一點來說报有利。 此^外電晶體192a、292a的製造方法中，基本上採用第 1至第3種製造方》，只要控制住雜質的種類和設定的濃度 即可另外，以上是以電晶體91、92、192、292為η通道 型的情況來作說明的，它們也可以是口通道型的。 i—c - 2 )實施 :實”5中所採用的縱型電晶體92換成了傳統的襯 墊 在本貫施形態中仍然採用傳統的襯墊10，示出在Α 上設有縱型電晶體的樣態。 /、 本發明實施形態6的記憶單元的、成對組成 】 1所示的結構圖樣，設有半導體基板 1、早凡隔離絕緣膜2、M0S電晶體91、閘極電極4〇1、 声門1〇b、1 〇c。而與圖51所示的儲存節點11、 廣H艇12、氮化發膜14相對應，分別設有下部儲 Ϊ ^ f m 112 ^ ^ ^ π 4 fa1 ^ 2 2 2 線13相連接。通相虛線表不的貫通孔與後述的位元 憎而且Λ氮化石夕膜114上’與圖18所示的閘極電極401、 、巴緣層701、702、儲存節點11、層間絕緣膜12、縱
W 89109323.ptd 第34頁 502397 發明說明（31) 型電晶體9 2、氮化矽膜1 4相對應，分別設有閘極電極 403、404、絕緣膜703、704、上部儲存節點211、層間絕 緣膜212、縱型電晶體93、氮化矽膜214。此外，在S氮化矽 膜214上，與圖18所示2〇結構同樣形成電容器18。但是， 在本實施形態中，在層間絕緣膜212上位元線13並非與半 導體基板1平行敷設，通過虛線所示的貫通孔位元線丨3與 襯墊10c相連接。且在絕緣膜7〇3、7〇4的下面不設如圖8所 示的閘極電極絕緣膜3和絕緣膜8。這是因為它們並不直接 與構成，電晶體93以外的電晶體的半導體相接觸的緣故。 圖31是表示上述結構的！種記憶單元2〇〇])的等效電路的 電路圖。電晶體2〇2、310和電容器201、字元線2〇4、第2 字元線401分別與圖30的電晶體91a、93a、電容器、閘 極電極401a、閘極電極403a相當。且連接點Ν1、^2 'μ、甲 N4分別與下部電極15a、源極/汲極區域以、閘極電極 401a、源極/汲極區域5相當。而電阻“相當於下部儲存節 點111 a與上部儲存節點2 11 a的電阻的合成電阻，襯墊1 〇。 的電阻忽略不言十。若忽略電阻RS的話，則電晶體31〇的閘 極連接的對象就不是字元線204、而是第2字元線41〇 了， 在這一點上就與圖20所示的記憶單元2〇〇c有所不同。 圖32為用來說明記憶單元2〇〇D的各種動作的電路圖。位 兀線203 —方面與讀出放大器2〇5相連接，另一方面又通過 位元線選擇開關φγ與輸出線2〇6相連接。另外，逆通過^ 充1開關ΦΡ與預充電線207相連接。預充電線2〇7的^立、 通常為：在電源電位設為Vdd時，設定為vdd/2。
89109323.ptd 第35頁 502397 五、發明說明（32) 預ξ i s 是上位λ線選擇開關φυ為斷開的狀態τ通過 =充電開關ΦΡ接通來進行的，位元線2〇3的電 V d d / 2。此電位葬雷你元綠9 n q Μ α σ疋為 圈33 A # Λ 充電容器208來保持。 圖33為表不續出操作的時間作業曲線圖。 電位（即連接點Ν 3的電位）、第2字元崦41 η沾予、: 、 Μ〇ιη ή6 , 子70線41〇的電位（即電晶 ^ ' )、位元線20 3的電位（即連接點以的電位）、 連接點N1的電位分別用WL、SWL、D、G來表示。 假設在時刻tl 〇以前電位〇由電容器2〇1來保持為(實 線）。而在時刻tl〇時電晶體2〇2、31〇可接近，電位仉、 SWL 分別設定為 Vdd + Vthl、Vddmh2。這裡 vdd + ythi、
Vdd + Vth2分別為電晶體202、31 〇的界限電壓值。電位乳、 SWL也可分別超過Vdd + VtM、Vdd + Vthu〇。例如，使兩者 的共用電位為Vdd + Vthl+Vth2的話，則可省去升壓電路。 由於在時刻tlO時半導體2 02、31〇是接通的，由與合成 電阻有關的時間常數來在電容器2〇 !的容量Cs與浮充電容 器208^的容量Cd之間進行電荷分配，而在時刻U1時達到平 衡狀態。而後電位D、G相等，都為Vdd/2 + Vs。這裡Vs =( Vdd/2)Cs/(Cs + Cd)。讀出放大器2〇5將至此從位元線2〇3所 給予的預充電電位Vdd/2與電位D作比較。而因D>Vdd/2， 故讀出放大器的輸出電位為Vdd。在時刻tu後的時刻七]^ 曰守項出放大裔開關φ S接通，位元線2 〇 3的電位D —旦上升 到電位Vdd時，讀出放大器開關即斷開。 隨後’位元線選擇開關φγ接通，向輸出線2〇6施加電位 Vdd ’然後位元線選擇開關φ γ斷開。此後，在時刻t〗3時
502397 五、發明說明（33) 可，半導體202、310斷開，電位WL、SWL都為零，在其後 白令％刻tl4 %預充電開關φρ接通。在電位ρ達到了 Vdd/2 後，預充電開關ΦΡ斷開。 在時刻tlO以前時電位G若為〇的話（虛線），在時刻丨“時 位D G相等且為Vdd/2 —Vs，f賣出放大器的輸出電位為 二圖34為表示寫入操作的時間作業曲線圖。纟時刻120以 則，假定電位G可藉由電容器2〇1來保持在電位Vdd(實 線）。而在時刻t2〇時可使電晶體2〇2、31〇接通，將電位 WL、士SWL分別設定在Vdd + nhl、Vdd + Vth2。由此，在時刻 t21 %電位d、G相等且為Vdd/2，讀出放大器的輸出電位 其後，在時刻t22時讀出放大器開關φδ接通，隨即'、、 ，行讀出操作。由此，雖與字元線2〇4相連接但並非寫入 知1的對象的其他記憶單元的資訊要避免因寫入操作而 破壞。也就是說，非被選擇的記憶單元的位元線上加上 與該記憶單元資訊相應的電位。 主接著，以進行將電容器2 〇 1的電位G變為零的寫入操作的 情況來作為示例，則在時刻12 3時位元線選擇開關①Y接 通、以輸入輸出線20 6向位元線203提供零電位。此時由 電晶體20 2、310也接通，故電容器2〇1的電位D因與合成電 阻RS有關的時間常數而變為零（時刻t24)。此後，位元線、 選擇開關ΦΥ接通。然後，與讀出操作同樣，在時刻t2f昉 可使電晶體20 2、310接通，電位Wl、SWL也都為零，在時可 刻t26時預充電開關φρ接通，電位達到Vdd/2後預充電^ m 89109323.ptd 第37頁 502397
關Φ p斷開。 更新操作與項出操作是同一的，連接於 _ 全部記憶單元資訊同時一起被更新。 711 ^ 2 0 4上的 通過將電位SWL相對於電位fL的相位差η m丨儿友r U超前轡於_ 些，就能使由於與電阻RS有關的時間常數所欠 D、G的變化退後減輕一些。圖35和36是分 &的電位
和寫入時的記憶單元20 0D的操作的時間作業曲線=二出日1 在讀出操作中，假設在時刻tll0以前電位G藉由^雷 201而保持電位Vdd(實線：在時刻tll0以前電位6為突栌: 操作用虚線表示）。而在時刻tll0時可使電晶體3ι〇ν τ甬' 將電位SWL設定在Vdd + Vth2以上。然後，在時刻“丨^^ ’ tl 10 + r 0)時可使電晶體2〇2接通，將電位仏設定在— Vdd + Vthl以上。由此，電位d、G向Vdd/2轉移。 隨後，繼續進行圖33所示的操作，可使電晶體31〇、2〇2 依次接通，使電位SWL、WL分別在時刻111 3、12丨3時全部 為零’其後在時刻ΐ 1 4時使預充電開關φ p接通，在電位〇 達到Vdd/2後，預充電開關φρ斷開。
對寫入動作也是同樣’在時刻11 2 0以前電位g藉由電容 态2 0 1而保持電位V d d，說明在將它改寫為零的場合取為零 (實線：在時刻11 2 0以前電位G為零，而在電位改寫成電位 V d d時的操作用虛線表示）。而在時刻11 2 〇時可使電晶體 31 0接近’將電位SWL設定在Vdd + Vt h2以上。然後，在時刻 t220(=tl20+r0)時可使電晶體202接通，將電位WL設定 在Vdd + Vthl以上。由此，電位D、G向Vdd/2轉移。
89109323.ptd 第38頁 502397 五、發明說明（35) ，，，繼續進行圖34所示的動作，可使電晶體31〇、2〇2 =次接通，使電位SWL、WL分別在時刻U25、t225時全部 ^零，其後在時刻t26時使預充電開關抑接通，在電位〇 達到Vdd/2後，預充電開關φρ斷開。 在以上的讀出操作（包括更新操作）、寫入操作中，由於 =體在電晶體202接近之前就先接通了，故與電阻rs H : Ϊ間常數變小’電位D、G的轉移速度變大。就能夠 2^ 出操作、寫人操作。另外，在該記憶單元 2 不被選擇時將電位SWL、WL設定在非”而是在_〇 8〜 電位上話，希望能使電晶體310(圖30的電晶體 93 )在#停時的漏電流更進一步減小。 士外’肖實施形態5不同’縱型電晶體93也可以是 ίΐ70 Λ晶體的電晶體91不同的導電型.的，在此場合若將 補二二略不計的話’就成為與電位SWL和電位WL大致相 補的關係轉移。 举Γ序7二ΐ表示得到圖30所示結構的製造方法的工藝作 Λ 圖37所示的結構能用在實施形態1中所 二的圖=的工藝作業來得到。但是，儲存節點iia、 改為m緣膜12、石夕氮化膜14、溝渠9e、⑽則要分別 二點llla、lllb、層間絕緣膜112、氮化石夕 位元線13的工蓺作二叮、又/層間'&緣膜112中敷設 ii ?M (1 Q並+ a乍業疋可以省去的，但通達襯墊1 0 c的貫 t 要在與形成溝渠l〇9a、l〇9b時的同一工蓺作 牙孔，而在與下部儲存節點ma、mb形成時的^ 一 ^藝
502397 五、發明說明（36) 以導電體來填充。貫通孔109c不出現在圖3?所示的 d面上，故用虛線來表示。 “，著，在堆豐了作為閘極電極材料的TiN/ff/TiN的三層 月ϋ，再在其上堆疊反射防止膜，再在上面塗敷光阻劑。 八 冬作為罩幕而施行活性離子蝕刻來 極電極4G3、4G4。然後，堆疊氮切膜，再用活性 離子蝕刻方法來形成罩覆閘極電極4〇3 Γ石夕後吉用例如採用咖白測方法所形成的氧 上5 填滿絕緣膜70 3、704間的間隙。在其 t,敷光阻劑，通過將其圖案作為罩幕並施行蝕刻、使絕 :彖Ϊ:、J°i的上部露出，就能在相對絕緣膜7°38的比絕 =ma更外側的區域、相對絕緣賴3b的比絕緣膜7〇4b 更外側的區域上殘留氧化石夕膜21 2 d。 隨後，堆疊摻雜了磷的非結晶型矽，直至把絕緣膜 7〇3a、704a所挾持的區域、絕緣膜几扑所挾持的區域全 埋入為止。並以氧化矽膜212d和絕緣膜7〇3、 阻擔層進行CMP處理，在絕緣膜7〇3a、7〇4a的挾持的°卩區作為 域、絕緣膜7〇3b、704b所挾持的區域上分別殘留有非1曰 矽70a、70b。由此得到圖38所示的結構。 σ曰曰 再堆疊例如採用TEOS的CVD方法所形成的氮化矽膜，盥 氧化矽膜212d相靠形成層間絕緣膜212。而在再堆晶^ ，膜214後，塗敷光阻劑，將其圖案作為罩幕而施二二性 離子蝕刻。由此形成分別使非結晶型矽7〇&、7 渠20 9a、20 9b、以及與貫通孔i〇9c連通的貫通孔/
502397
而後通過將硼離子4 7注入ξ,丨韭έ士 a w a丄 加、s、、，广 /王入幻非結晶型石夕中得到縱型電晶 月丑9 3的p型通這區域2 5。非έ士曰剂功7 n + ’ . 更垃卞屯憎碰* L 非、、、口日日型石夕7〇在比P型通道區域25 留^ 版土反t的一侧作為n型源極/汲極區域26而殘 留：=在更遂的一側作為η型源極/汲極區域24而殘 :::來、。由此得到圖39所示的結構。當然，根據需要， 也可通過注入石粦或坤離+央媳古 甲離子采獒问η型源極/汲極區域24、26 的雜質濃度。此外，友書彳S 3 9 π 〇 ,, 在貝通孔209c中也可形成縱型電晶 接著，用CVD方法堆疊摻雜了填的非結晶型石夕，將溝渠 γ ^ A2〇9b、2〇9C埋入。而通過施行以氮化矽膜214為阻 私層的CMP處理’除去比氮切膜214更上方的非結晶型 =、、形成上部儲存節點211a、2Ub、在溝渠2〇9c處也形成 墊10c導通的導電體。由此得到圖4〇所示的結構。然 $，通過在實施形態！中所說明的工藝作業來形成電容器 18和層間絕緣膜19，在層間絕緣膜19内敷設位元線13。 此外，電晶體93也可與實施形態5中所示的電晶體92 _ 樣換成具有LDD結構、埋入通道的縱型電晶體。 圖41和42都是表示將與圖30的區域τ相應處所放大的剖 面圖。圖41表示將電晶體93&換成具有LDD結構的電晶體 193a的結構，而圖42則表示將電晶體93a換成具有埋入π通 道的縱型電晶體293a的結構。 在圖41中’電晶體1 9 3 a係由從靠近氮化石夕膜2 1 4的一侧 順次疊積n+型源極/汲極區域34、n-型源極/汲極區域35、p 型通道區域36、rr型源極/汲極區域37、n+型源極/汲極區 502397 五、發明說明（38) 域38而構成的。由於通過^ ^ ^ ^ ^ ，，與電晶㈣“目比1_;^====體 抑，消耗功率、提高記憶在記憶器：、 順，峨極/汲極區域39、n_型源極/ :=4-0側 nr=/二==而構成的。由於電晶體293a與電晶 月庄9 d a相比杈其界限電壓小，故在耷 的這-點上是有利的。寫“可更高速進行 另外，對電晶體l93a、293a的製造方法基本上能採 1至第3種製造方法’只要能控制住雜質的種 設定即可。 ，、做反的 ic-3)實施形熊7 在圖1 4所示的結構中，能把襯墊丨〇 a、i 〇 b換成縱型電晶 體。在，實施形態中提供了進行這種置換的技術、以及介 決在用氮化矽膜形成絕緣膜7〇1、7〇2場合將之作為閘極電 極絕緣膜工作的縱型電晶體中的問題的技術。後一技術也 能適用於實施形態5、6中。 在貫施形態1中已經作了闡述，希望採用氮化矽膜來作 絕緣膜7 0 1、7 0 2。圖4 3為表示在圖1 4所示結構中的與源極 /沒極區域6的附近處相對應部分的結構的剖面圖，它示出 了用氧化石夕來形成絕緣膜7〇la、7〇2a的情形。由於不設絕 緣膜8、而用氧化矽膜形成絕緣膜7〇la、7〇2a，故它與半 導體基板1 (包括源極/汲極區域6&)間的能級密度就低。
第42頁 502397 五、發明說明（39) ' --—-- 但j二在層間絕緣膜112中用異向性蝕刻來形成溝渠9a ^由；與層間絕緣膜112之間的選擇比接近於丨，故有可 緣膜ma、藝的一部分。若發生、了這 與閑極電極401a、402a短路的問題（在二中·^出 '見、〇 a與閘極電極4 0 1 a、4 0 2 a短路的情況）。 2 4為表示在圖1 4所示的結構中的、與源極/汲極區域 a的附近處相對應部分的結構的剖面圖，它示出了用氧化 :t 象膜？〇la的情形。在此場合，若如圖44那樣不 彖臈8的話，絕緣膜Mia提高與源極/汲極區域6&之 ，、與襯塾l〇a之間的能級密度，存在著示意地示出的陷 i几 b 5 〇 此、及氆度一咼，則在僅如在實施形態1中又述的那 2電晶體91a的耐熱載體性能就降低，而且在將襯墊i〇a換 成縱型電晶體的場合因通過能級密度的隧道電流增大、以 及因縱向電晶體的界限電壓值變動而引起漏電流增大，故 Ϊ f有更新暫停時間縮短的問題。同時也成為加快老化時 更新刼作的惡化的原因。 因此，在本實施形態中示出了即使用氮化矽膜來作為絕 f版701、702時也不會引起老化時的更新操作惡化、且設 有電晶體來替代襯墊丨0a、：I 0b的記憶單元及其製造方法。 圖45〜49是表示本實施形態記憶單元的製造方法的工藝 =業順序的剖面圖。首先，藉由在實施形態丨中所示的工π 氨作業得到圖4所示的結構。由於是用氮化矽膜來形成絕
502397 五、發明說明（40) 、、彖膜7 0 1、7 0 2的’故不會引起如圖4 3所示那樣的絕緣膜 7+0 1、7 0 2的損傷。然後，全面地例如採用TE〇s形成氧化石夕 膜，再在其上堆疊氮化矽膜。其上形成圖案的光阻劑，以 此作為罩幕而施行活性離子蝕刻，分別在絕緣膜70 1 a、 =2/間、絕緣膜7〇lb、7〇2b間、絕緣膜7〇ic、間開控 /渠9a、9b、9c ’將層間絕緣膜j丨2和絕緣膜114殘留下 3 :=原極/、没極區域5、6露出。由此得到圖45所示的結 泪q I :妗？渠9C表示為不在圖45所示剖面20位置上，溝 渠9c用虛線來表示。 /再 接著，沿溝準q。 Q u 行新仆3。b、9c的内壁一旦堆疊了矽膜後即施 是非結1型石夕：ί: m，58。一旦形成了的石夕膜可以 溝渠9a、9b、9C的G4上罩雄覆产J故幾乎不^ ^ 所示的結構。 土上隹豐的矽膜氮化氧化而得到圖46 ^NO/〇2^^b .N20^^b t 石夕膜58。此時的氧：佟：：形成氧化矽膜來替代氮化氧化 中的任一種皆4氧化條件為濕式氧化、乾式氧化、熱氧化 然後用異向性蝕刻來去除 化矽膜58、直至源托/、、a /、霉木9a、9b、9c底部的氮化氧 JVD方法堆疊高濃度的含石^:5非,士6露出為止。而後，用 9a、9b、9c。此時同 / 晶型矽59，填充溝渠 成n+型源極/汲極區域⑽二pSl，H4氣體和PH3氣體的流量，形 n型通道區域63，形成縱型 5〇2397 五、發明說明（41) =晶體95。氮化氧化石夕膜58與絕緣膜川、7〇2 y晶體95的閘極電極絕緣膜的一部 乍:縱 ::換雜非結晶型侧上表面平坦化，得=:1 二 (以：子6:注入到換雜非結晶型奶9中去 散，由於用礼藝作業中的熱處理來作熱擴 與摻雜的非結晶型 界面能級密度降低不飽和鍵)終結掉’故對 種=梓ΐ = = ΐ55。。。下的熱處理，以半導體基板1為 氫燒結來扣e 1 ΐ子進仃使用氫氣的燒結（氫燒結）。通過 附近的@ = Μ ί化石夕膜58與推雜的非結晶型石夕59的界面 =的㈣子的空鍵終結掉，㈣界面能級密度降低更為 214##/Λ=1同樣’形成層間絕緣膜212、絕緣膜 二么！到圖48所示的結構。而後，與實施 所示的記憶單元：構'18和層間絕緣膜19 ’就能得到圖49 非姓曰：：：：業中當然要進行RTA等的熱處理，以使 ;;二氣活性化，*進行這些熱處理時，也 ?用圖45〜49中所示工藝作業的任一種。 可在得到了圖47所示的結構後再注入磷離子，以使儲
89109323.ptd 第45頁
厶I 發明說明（42) 存節點11和位元線丨3的 了圖48所示的結構後再阻降低、。此外’也可在得到 部電極的接觸電阻降低’。^離子，以使儲存節點11和下 化Ust :不進風氣熔結或氮離子61植入，·者略麥^ 化虱化版5 8的形成而推 & 戎嘗略去虱 類似的效果。也就是1 丁氧氣熔結或植入氮離子，以獲得 形成氮化氧化纟進行氫氣熔結植人氮離子61和 話，就會有降/氏ΐ曰》 、θ π丨+低冤日日體95的界面能級的效果。 以上所說明的記彳咅置；α β 的系統LS1，能得到消耗功结/籌能適用細ΑΜ以及褒有咖 件。 月“于到肩耗功率小’使用效率高的半導體器 [發明之效果] 層j ::的；憶,單上，第2雜質濃度可阻止第2半導體 ί;、由於第1半導體層的電阻增大可使在第”導體層 厩! ϋ加大，故能減小閘極電極與源極/汲極區域間的電 二攸，1可無•貝於作為第2半導體層電極的功能、降低 白、：兀電晶體的閘極電極端電場有誤的ΤΑΤ電流來 « 流：“，可使更新暫停時間加長、功耗 牛 亚可‘致工作效率的較高。 ::用本發明的記憶單&，由於儲存節點具有貫通層間絕 二^態主，Λ即使以第2雜質濃度高的第2半導體層擴散 女貝，弟1半ν脰層的電阻值增大阻止上述的效果，也能 抑制上述情況。
502397 _ --I"— 五、發明說明（43) _ 採=$ ^明的記憶單元，能夠低 身的電荷漏液，斗、土政你# 0 + a曰乐Α千導體層自 入虹郜筮1丄 或者降低该早兀電晶體鄰接而成斟外蕾揚 合：鄰第1半導體層所形成的寄生電容量。Μ设置坊 * i:明的記憶單元，由於空洞使導電體的電阻值加 大、使'電體上的電壓降增大，故減小了閘，阻！ /:二區關域:;的電壓。&而使與單元電晶體的閘極\與極端 Γί，電流減小，抑制來自電容器的漏電ΓΪ 率的提高。 午且j 工作效 採用本發明的記憶單元，由於能夠把 鬱 膜的第1導雷w > ' $ 1層間絕緣 Μ的弟1 ¥電肢的厚度（咼度）設定得較高而因之直干 阻值，故可減小閘極電極與源極/汲極區域間：二 而可，於作為電容器之電極的第2半導體層 ：：= 低與單元電晶體的閘極電極端電場有關的以丁攻匕牛 來自電容器的漏電流。由此，可使更新暫声 f ’抑制 耗下降，並可導致動作效率的提高。 T 日0長’功 —採用本發明的記憶單元，由於有第2電晶體介 元電晶體的第1電晶體的源極/汲極區域與&哭 一 在第1電晶體斷開時第2電晶體也斷開，二谷為之間’故 流。 1攸而能抑制漏電 採用本發明的記憶單元，由於第j電曰 ^ 導電型式相同而公用閘極電極，故在作曰曰'^和-第2電晶體的 1電晶體斷開時第2電晶體也斷開，产二單70電晶體的第 採用本發明的記憶單元，由於對:Α ^抑制漏電流。 了料早元電晶體的第1 89109323.ptd 第47頁 502397 五、發明說明（44) 電晶體與其他第2電晶體進行押 〜 度來抑制漏電流。 遲仃控制，從而能提高控制自由 採用本發明的記憶單元， 处 晶體間有在的電阻成分所引起的：^第2士電晶體與第！電 電晶體而在將第1電晶體導通° :ϋ妒延時間用導通第2 讀出、寫入操作。 就開始，故能迅逮進行 採用本發明的記憶單元，由於、 ^ 至少一藉，；' 夕‘入氮氣和氫翕丄 種故在苐2絶緣膜和半導體声 虱中的 半導體原子的空鍵被終結掉了，处θ 、"面附近的 採用本發明的記憶單元，能夠降界面曰能級密度。 緣膜之間的界面能級而抑制漏電流：在第2電曰曰體輿第2绝 採用本發明的記憶單元的 膜介於溝渠與埋入體之間， ㈤，由於有半導體氧 漏電流。 之門故此抑制界面能級密度、= 採用本發明的記憶單元的製造方法，处 極/汲極區域露出而—邊形成將溝渠^罩^使-個源' 氧化膜。 罩復的半導體 曰明的記憶單元的製造方法，由 曰曰：：其他的縱型電晶體，#而能提 元電 漏電流。 曰田度來抑制 产採用本發明的記憶單元的製造方法，由於小、 乳和氫氣中的至少一種，故在半導體氧化 了氮 之間界面附近的半導體原子的空鍵被終社牛導體材料 界面能級密度。 ° f ’就能降低 第48頁 89109323.ptd 502397 五、發明說明（45) 採用本發明的記憶單元的製造方法，能夠製造出申請專 利範圍中所述的記憶單元。 [元件編號之說明] I :半導體基板 3 :閘極絕緣膜 5、6 a、6 b :源極/沒極區域 9a、9b :溝渠 10a〜10c :概墊 II a、11 b :儲存節點 1 2、11 2、2 1 2 :層間絕緣膜 1 5a、1 5b :下部電極 16 :電容器電介質膜 17 ··單元板 18a 、 18b :電容器 2 2、2 3 :空洞 2 4、2 6 ·· η型源極/沒極區域 25、36 :ρ型通道區域 3 0 :硼離子 3 3 :阻劑 « 34、38、39、41、62、64 : η+型源極/汲極區域 3 5、3 7 : rr型源極/没極區域 40、63 :rr型通道區域 58 :氮化矽氧化膜 5 9 :摻雜構的非結晶型石夕
隱1_ 89109323.ptd 第49頁 502397 五、發明說明（46) 9 1 a、9 1 b :電晶體 92a 、 92b 、 93a 、 93b 、 95a 、 95b 、 192a 、 292a :縱型電晶 體 401a、401b、40 3a、40 3b :閘極電極 701a、701b、70 3a、70 3b :絕緣膜 馨 «
89109323.ptd 第50頁 502397 圖式簡單說明 圖1是表示本發明基本思路的電路圖。 圖2是表示本發明實施形態1的模擬結果的曲線圖。 圖3是表示本發明實施形態1的記憶單元的製造方法工藝 ： 順序的剖面圖。 ~ 圖4是表示本發明實施形態1的記憶單元的製造方法工藝 順序的剖面圖。 圖5是表示本發明實施形態1的記憶單元的製造方法工藝 順序的剖面圖。 圖6是表示本發明實施形態1的記憶單元的製造方法工藝 順序的剖面圖。 _ 圖7是表示本發明實施形態1的記憶單元的製造方法工藝 順序的剖面圖。 圖8是表示本發明實施形態1的記憶單元的製造方法工藝 順序的剖面圖。 圖9是表示本發明實施形態2的記憶單元結構的剖面圖。 圖1 0是表示本發明實施形態3的記憶單元結構的剖面 圖。 圖11是表示本發明實施形態4的記憶單元結構的剖面 圖。 圖1 2是表示本發明實施形態4的記憶單元的製造方法工 藝順序剖面圖。 圖1 3是表示本發明實施形態4的記憶單元的製造方法工 藝順序剖面圖。 圖1 4是表示本發明實施形態4的記憶單元的改型的剖面
89109323.ptd 第51頁 502397 圖式簡單說明 圖。 圖1 5是表示本發明實施形態4的記憶單元的改型的製造 方法工藝順序剖面圖。 圖1 6是表示本發明實施形態4的記憶單元的改型的製造 方法工藝順序剖面圖。 圖1 7是表示本發明實施形態4的記憶單元的改型的製造 方法工藝順序剖面圖 圖1 8是表示本發明實施形態5的記憶單元的結構的剖面 圖。 圖1 9是表示本發明實施形態5的記憶單元的結構的剖面 圖。 圖2 0是表示本發明實施形態5的記憶單元等效電路的電 路圖。 圖2 1是表示本發明實施形態5的記憶單元的第1製造方法 的剖面圖。 圖2 2是表示本發明實施形態5的記憶單元的第2製造方法 的剖面圖。 圖2 3是表示本發明實施形態5的記憶單元的第3製造方法 的剖面圖。 圖24是表示本發明實施形態5的記憶單元的第4製造方法 的剖面圖。 圖2 5是表示本發明實施形態5的記憶單元的第4製造方法 的剖面圖。 圖2 6是表示本發明實施形態5的記憶單元的第4製造方法
89109323.ptd 第52頁 502397 圖式簡單說明 的剖面圖。 圖2 7是表示本發明實施形態5的記憶單元的第4製造方法 的剖面圖。 圖2 8是表示本發明實施形態5的記憶單元的改型的剖面 圖。 圖2 9是表示本發明實施形態5的記憶單元的改型的剖面 圖。 圖3 0是表示本發明實施形態6的記憶單元的結構的剖面 圖。 圖3 1是表示本發明實施形態6的記憶單元的等效電路的 電路圖。 圖3 2是說明本發明實施形態6的記憶單元的動作的電路 圖。 圖3 3 (a)〜（d)是表示本發明實施形態6的記憶單元的動 作的時間作業曲線圖。 圖3 4 (a)〜（d)是表示本發明實施形態6的記憶單元的動 作的時間作業曲線圖。 圖3 5 (a)〜（d)是表示本發明實施形態6的記憶單元的動 作的時間作業曲線圖。 圖3 6 (a)〜（d )是表示本發明實施形態6的記憶單元的動 作的時間作業曲線圖。 圖3 7是表示本發明實施形態6的記憶單元的製造方法工 藝順序的剖面圖。 圖3 8是表示本發明實施形態6的記憶單元的製造方法工
89109323.ptd 第53頁 502397 圖式簡單說明 藝順序的剖面圖。 圖3 9是表示本發明實施形態6的記憶單元的製造方法工 藝順序的剖面圖。 圖4 0是表示本發明實施形態6的記憶單元的製造方法工 藝順序的剖面圖。 圖4 1是表示本發明實施形態6的記憶單元的改型的剖面 圖。 圖4 2是表示本發明實施形態6的記憶單元的改型的剖面 圖。 籲 圖43是表示本發明實施形態7的背景的剖面圖。 圖44是表示本發明實施形態7的背景的剖面圖。 圖45是表示本發明實施形態7的記憶單元的製造方法工 藝順序的剖面圖。 圖4 6是表示本發明實施形態7的記憶單元的製造方法工 藝順序的剖面圖。 圖4 7是表示本發明實施形態7的記憶單元的製造方法工 藝順序的剖面圖。 圖48是表示本發明實施形態7的記憶單元的製造方法工 藝順序的剖面圖。 圖4 9是表示本發明實施形態7的記憶單元的製造方法工 藝順序的剖面圖。 圖5 0是表示現有技術的等效電路圖。 圖5 1是示例表示適用本發明的記憶單元的形態的剖面 圖0
89109323.ptd 第54頁
Claims (1)
- 502397 六、申請專利範圍 1 · 一種記憶單元，具備·· 有一對源極/汲極區域和閘極電極的單元電晶體； 設於一對上述源極/汲極區域上、且丑， 5x l〇i7/Cm3 以上大約lx 1〇2D/cffl3 /的 ^ h 半導體層； 卜的弟一雜質濃度的第1 設於第1半導體層上、且有在 雜質濃度的第2半導體層/;、 、力“ 10 /cm3以上的第2 設於上述第2半導體層上的電介質層； 與上述電介質層和上述第2丰導雕 容器、並把上述第2半導體声作為=二^目連並一起構成電 2·如申請專利範圍第電=電極。 述電容器和上述單元電晶體〜’ 〃中逛具備將上 1半導體層具有貫通於上、Λ ^的層間絕緣膜，其上述第 介於上述儲存節點與上述L曰個Β ^中的儲存節點以及 墊。 個源極7汲極區域之間的襯 3.如申請專利範圍第丨或？項之 半導體層在上述電容器保持電;^疋，其中上述第1 乏化。 、。被更新的暫停期間被空 4 · 一種記憶單元，具備· 有：：源極/汲極區域和閉極電極的… 形成於上述單元電晶體 電日日肢， 貫通上述第1層間絕緣膜、設於二：絕緣膜； 上的第1導電體； 、又； 上述源極/汲極區域 用上述第i層間絕緣臈 述早7°電晶體隔絕的第2層間 502397 六、申請專利範圍 絕緣膜； 2導貫電通體上^層間絕緣膜、形腾述第1導電體上的第 通過上述第2導電體與上述第！導電體 5· —種記憶單元，具備： 丧自谷為。 —有。又方、半導體基板上面的一對源極/及極區域以及通過 二1絕緣膜與上述半導體基板相對置的閘極電極的第i電晶 第Γ電過曰層膜在上述半導體基板的厚度方向上與上述 昂1 1曰曰體對置、且與上述第工電晶體 極區域相連接的電容m 上述源極//及 上述層間絕緣膜中、處於上述第〗 ，上述電容器之間具有在上以 6=!;::對源極/卿域峰^ 體與=第2電1== 述閘極電極是由12 2 “ 31的，上述第1電晶體的上 絕緣膜，戶斤^2電?：：來覆蓋其側壁、並通過上述第2 電晶體的…”心;广相鄰接對源極/沒極區域與上述第1 體=項之記憶單元’其中上述第2電晶 述閘極電極側壁的 f的f極電極以及覆蓋上 源極/汲極區域通 、筮、/ +述第2電晶體的上述一對 的上述閘極電極相鄰接' 邑緣膜分別與上述第2電晶體 89109323.ptd 第56頁 502397[#明專利範圍第5項之記憶單元，其中還具備用於 、 述第2電晶體的一個上述源極/汲極區域與上述電容器 連接的半導體層，同時上述第2電晶體還具有與上述一對 源極/汲極區域相鄰接的第2絕緣膜，與上述第2絕緣膜相 連的上述半導體層的表面上摻雜有氮氣和氫氣中的至少一 種。 9 ·如申請專利範圍第6或8項之記憶單元，其中與上述第 2電晶體的上述一對源極/汲極區域相連的上述第2絕緣膜 的表面上摻雜有氧。89109323.ptd 第57頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11161077A JP2000349258A (ja) | 1999-06-08 | 1999-06-08 | メモリセル並びにその制御方法及び製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW502397B true TW502397B (en) | 2002-09-11 |
Family
ID=15728199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089109323A TW502397B (en) | 1999-06-08 | 2000-05-16 | Memory cell |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6316799B1 (zh) |
| JP (1) | JP2000349258A (zh) |
| KR (1) | KR100361793B1 (zh) |
| TW (1) | TW502397B (zh) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6611017B2 (en) | 2000-03-27 | 2003-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device provided with capacitor having cavity-provided electrode |
| US6548341B2 (en) * | 2000-08-09 | 2003-04-15 | Infineon Technologies, Ag | Process for producing a first electrode and a second electrode, electronic component and electronic memory element |
| JP2002198500A (ja) * | 2000-12-27 | 2002-07-12 | Mitsubishi Electric Corp | 半導体集積回路装置およびその製造方法 |
| JP2002203913A (ja) * | 2000-12-28 | 2002-07-19 | Hitachi Ltd | 半導体記憶装置の製造方法および半導体記憶装置 |
| JP2003152104A (ja) * | 2001-11-14 | 2003-05-23 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR100446293B1 (ko) * | 2002-01-07 | 2004-09-01 | 삼성전자주식회사 | 저항체를 포함하는 반도체 소자 제조 방법 |
| US6855565B2 (en) | 2002-06-25 | 2005-02-15 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric film and manufacturing method thereof |
| KR20040043378A (ko) * | 2002-11-18 | 2004-05-24 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100866125B1 (ko) * | 2002-12-09 | 2008-10-31 | 주식회사 하이닉스반도체 | 스위치드 스토리지 노드 콘택 구조를 이용한 디램 |
| KR100876878B1 (ko) * | 2002-12-14 | 2008-12-31 | 주식회사 하이닉스반도체 | 새로운 디램 셀 구조 |
| US7019351B2 (en) * | 2003-03-12 | 2006-03-28 | Micron Technology, Inc. | Transistor devices, and methods of forming transistor devices and circuit devices |
| US7186336B2 (en) * | 2003-11-26 | 2007-03-06 | Waters Investments Limited | Flow sensing apparatus |
| KR100599051B1 (ko) * | 2004-01-12 | 2006-07-12 | 삼성전자주식회사 | 향상된 캐패시턴스를 갖는 캐패시터 및 그 제조 방법 |
| US7446372B2 (en) * | 2005-09-01 | 2008-11-04 | Micron Technology, Inc. | DRAM tunneling access transistor |
| WO2009122555A1 (ja) * | 2008-03-31 | 2009-10-08 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法、イオンビームの調整方法及びイオン注入装置 |
| JP5671418B2 (ja) * | 2010-08-06 | 2015-02-18 | 株式会社半導体エネルギー研究所 | 半導体装置の駆動方法 |
| KR20140017272A (ko) * | 2012-07-31 | 2014-02-11 | 에스케이하이닉스 주식회사 | 반도체 소자 및 이의 제조 방법 |
| US9123890B2 (en) * | 2013-02-14 | 2015-09-01 | Sandisk 3D Llc | Resistance-switching memory cell with multiple raised structures in a bottom electrode |
| US9437813B2 (en) | 2013-02-14 | 2016-09-06 | Sandisk Technologies Llc | Method for forming resistance-switching memory cell with multiple electrodes using nano-particle hard mask |
| US9230966B2 (en) * | 2014-04-09 | 2016-01-05 | Nanya Technology Corp. | Capacitor and method of manufacturing the same |
| US11450740B2 (en) * | 2018-08-10 | 2022-09-20 | Micron Technology, Inc. | Integrated memory comprising gated regions between charge-storage devices and access devices |
| CN111435155B (zh) * | 2018-12-25 | 2022-03-01 | 北京兆易创新科技股份有限公司 | 一种电容检测单元、电荷泵电路及非易失存储器 |
| CN113206093B (zh) * | 2021-04-29 | 2022-10-21 | 复旦大学 | 动态随机存取存储器及其制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0775247B2 (ja) * | 1990-05-28 | 1995-08-09 | 株式会社東芝 | 半導体記憶装置 |
| JPH04242973A (ja) * | 1991-01-07 | 1992-08-31 | Toshiba Corp | 半導体装置およびその製造方法 |
| US5208172A (en) * | 1992-03-02 | 1993-05-04 | Motorola, Inc. | Method for forming a raised vertical transistor |
| KR0128826B1 (ko) * | 1993-12-31 | 1998-04-08 | 김주용 | 디램셀 제조방법 |
| JP2795313B2 (ja) | 1996-05-08 | 1998-09-10 | 日本電気株式会社 | 容量素子及びその製造方法 |
| TW377495B (en) * | 1996-10-04 | 1999-12-21 | Hitachi Ltd | Method of manufacturing semiconductor memory cells and the same apparatus |
-
1999
- 1999-06-08 JP JP11161077A patent/JP2000349258A/ja active Pending
- 1999-11-09 US US09/436,764 patent/US6316799B1/en not_active Expired - Fee Related
-
2000
- 2000-02-18 KR KR1020000007734A patent/KR100361793B1/ko not_active IP Right Cessation
- 2000-05-16 TW TW089109323A patent/TW502397B/zh not_active IP Right Cessation
-
2001
- 2001-09-20 US US09/956,074 patent/US20020014649A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20020014649A1 (en) | 2002-02-07 |
| US6316799B1 (en) | 2001-11-13 |
| JP2000349258A (ja) | 2000-12-15 |
| KR100361793B1 (ko) | 2002-11-22 |
| KR20010006649A (ko) | 2001-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW502397B (en) | Memory cell | |
| US5627092A (en) | Deep trench dram process on SOI for low leakage DRAM cell | |
| US20070045697A1 (en) | Body-contacted semiconductor structures and methods of fabricating such body-contacted semiconductor structures | |
| US20030143801A1 (en) | Method of reducing oxygen vacancies and DRAM processing method | |
| TWI254417B (en) | Single transistor dram cell with reduced current leakage and method of manufacture | |
| TW201203515A (en) | Thin-BOX metal backgate extremely thin SOI device | |
| TW200917497A (en) | Nonvolatile semiconductor device and method of manufacturing the same | |
| TW201025571A (en) | OC dram cell with increased sense margin | |
| JPH0777236B2 (ja) | 分離併合型トレンチの構造を有するｄｒａｍセルの製造方法 | |
| TW533596B (en) | Semiconductor device and its manufacturing method | |
| TW200403814A (en) | A method of forming ferroelectric memory cell | |
| TW556345B (en) | Transistor-arrangement, method for operating a transistor-arrangement as a data storage element and method for producing a transistor-arrangement | |
| JPH02312270A (ja) | Ｄｒａｍセル及びその製造方法 | |
| US6380045B1 (en) | Method of forming asymmetric wells for DRAM cells | |
| Lin et al. | Performances of a capacitorless 1T-DRAM using polycrystalline silicon thin-film transistors with trenched body | |
| TW399332B (en) | The structure of flash memory cell and the manufacturing method thereof | |
| US5534457A (en) | Method of forming a stacked capacitor with an "I" shaped storage node | |
| JPH02310959A (ja) | 半導体装置及びその製造方法 | |
| JPH0369185B2 (zh) | ||
| JP2008263006A (ja) | 半導体装置及びその製造方法 | |
| JPH0556663B2 (zh) | ||
| KR20000045274A (ko) | 캐패시터 제조 방법 | |
| JPS63197370A (ja) | 半導体装置とその製造方法 | |
| JPH022672A (ja) | 半導体メモリセルとその製造方法 | |
| TW548838B (en) | DRAM cell having a capacitor structure fabricated partially in a cavity and method for operating same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |