TW501242B - Semiconductor package and flip chip bonding method of semiconductor package - Google Patents

Semiconductor package and flip chip bonding method of semiconductor package Download PDF

Info

Publication number
TW501242B
TW501242B TW089118982A TW89118982A TW501242B TW 501242 B TW501242 B TW 501242B TW 089118982 A TW089118982 A TW 089118982A TW 89118982 A TW89118982 A TW 89118982A TW 501242 B TW501242 B TW 501242B
Authority
TW
Taiwan
Prior art keywords
bonding
substrate
wafer
bumps
semiconductor wafer
Prior art date
Application number
TW089118982A
Other languages
English (en)
Inventor
Ryouichi Kajiwara
Masahiro Koizumi
Toshiaki Morita
Kazuya Takahashi
Asao Nishimura
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to TW089118982A priority Critical patent/TW501242B/zh
Application granted granted Critical
Publication of TW501242B publication Critical patent/TW501242B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Description

501242 A7 B7 五、發明説明(1 ) 技術領域 (請先閲讀背面之注意事項再填寫本頁) 本發明係關於將具有LSI晶片等的半導體晶片搭載於 有機材料的載基板的構造的半導體封裝。 背景技術 習知以覆晶方式將半導體晶片連接於基板的方式,使 用銲錫凸塊(Solder bump)的方式已知爲C4技術。其係在 晶片側的A1電極銲墊(Pad)上透過阻障金屬(Barrier metal) 形成銲錫凸塊,在基板側的連接端子施以銲錫濡濕性良好 的鍍Au,以無助銲劑(Flux)在非氧化性環境中回銲( Reflow )銲錫而接合的方法。基板爲陶瓷的情形是氣密密 封而使用,基板爲有機基板的情形,在晶片與樹脂之間塡 充調整熱膨脹率的樹脂與矽的化合物以提升銲錫接合部的 可靠度而使用。 經濟部智慧財產局員工消費合作社印製 另一方面,不使用銲錫的Au凸塊/ Αιι銲墊的覆晶 (Flip chip)接合在以往以來,已知有熱壓接法或超音波倂 用熱壓接法。習知以來所進行的熱壓接的條件爲加熱溫度 3 50°C、負荷150〜250g/凸塊,凸塊數未滿50個的等級的 晶片被接合著。又,於超音波倂用熱壓接法中,以加熱溫 度200°C、負荷300g,6凸塊左右的晶片被接合著。在任 何一種的情形,載基板爲陶瓷製。在熱壓接法中,藉提升 加熱溫度雖可使負荷降低,即使如此,也需要1 50g/凸塊 。又,在超音波倂用熱壓接法中,雖然使加熱溫度降低至 200°C,但是負荷高至300g/凸塊。此係爲了在大氣中確實 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 501242 A7 B7 五、發明説明(2) (請先閲讀背面之注意事項再填寫本頁) 接合Au/Au,而做種種檢討所發現的條件,在此以下的溫 度或負荷條件中因接合變得不安定,故無法適用於實際的 產品組裝。在上述的兩壓接法中,Au凸塊的壓接形狀成 爲代表尺寸爲厚度15〜25//m、直徑150//m以上的大大 壓潰形狀的接合部。 又,習知的其它的Au凸塊/ Au銲墊連接法,已知爲 在兩者之間利用導電性樹脂爲黏著劑進行加熱壓接的連接 方法。在此方法中,藉由在晶片與基板間塡充樹脂固定, 成爲可以獲得指定的長期可靠度的構造。 最近的LSI晶片由於超微細配線技術的開發,使高積 集化進行,晶片的多針腳(Pin)化或伴隨晶片收縮的窄銲 墊間距化急速進展。在將這些晶片構裝於封裝的情形,以 習知的周邊銲墊的接合技術會產生兩個問題。即因在TAB 或銲線等中,可以接合的銲墊間距(Pitch)的界限爲40// m 等級,以及無法以最短路徑連接由晶片的端子到封裝的外 部端子爲止的配線,故配線阻抗增加,於信號傳送產生延 遲,降低處理速度的兩個問題。 經濟部智慧財產局員工消費合作社印製 對應此的方法爲:將晶片的電極端子在晶片全面配置 爲區域狀而構裝的方法。在習知的大型計算機等的領域已 經被採用的銲錫凸塊接合法(C4 )雖然可以解決上述兩 個問題’但是’在適用於半導體封裝的情形’由於婷錫溫 度的點產生問題。即在大型計算機中,晶片的銲錫材料由 於進行之後的階層錫焊的必要性,使用高熔點銲錫(熔點 爲300°C的95Pb-5Sn銲錫)。一般錫焊溫·度比銲錫的熔點 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇><297公釐) -5- 501242 A7 B7_____ 五、發明説明(3) (請先閲讀背面之注意事項再填寫本頁) 約高50°C左右爲適合,故基板材料在並不是陶瓷而是有 機材料的情形,由於基板的熱劣化,故無法使用此高熔點 銲錫。假如使用在200°C〜240°C的範圍具有固相溫度的 銲錫,在將半導體封裝搭載於配線基板的共晶錫銲製程中 ,封裝內部的銲錫接合部部份地再熔解,產生發生斷線不 良的問題。即在半導體封裝的內部連接中,必須實現以 250°C以下的低的連接溫度,具有250°C以上的耐熱性的 連接部。 經濟部智慧財產局員工消費合作社印製 適合此要求的接合法有使用Au凸塊的覆晶接合法。 此接合法係將高熔點接合性優異的Au作成凸塊狀,倂用 加熱或超音波,以固相壓接的方法,故以低的接合溫度可 以獲得有耐熱性的接合部。但是,習知的Au凸塊接合法 每一個凸塊的接合負荷需要300g,實際上如考慮1〇〇至 2000凸塊左右的晶片,施加於晶片的負荷成爲30〜600kg ,加壓工具的一端接觸等使晶片的缺陷或破裂產生成爲大 問題。可以施加於晶片的最大負荷經驗上被認爲係20〜 80kg的左右,故若不能以每一凸塊的接合負荷爲20〜80g 的條件進行可靠度高的接合的話,實際的適用有困難。以 習知的熱壓接法如提升接合溫度,雖然可以低負荷條件做 可靠度高的接合,但是因基板爲有機材料,由熱損傷的觀 點,加熱溫度即使爲有耐熱性的聚亞醯胺(ρ ο 1 y i m i d e )也 無法提升至250°C、在環氧樹脂系也無法提升至200°C以 上。在以低的加熱溫度與比較低的負荷進行有可靠度的接 合的超音波倂用熱壓加法中,爲了獲得有可靠度的接合部 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ' 501242 A7 B7 五、發明説明(4) (請先閲讀背面之注意事項再填寫本頁) ’需要高的超音波能量,由於超音波振動,有損傷晶片的 問題。又,因加熱壓接與超音波壓接的任何一種,接合後 的凸塊壓接形狀都成爲顯著壓潰的形狀,故藉由晶片收縮 使銲墊間距窄間距化至200 // m左右的話,由於凸塊變形 造成與鄰接銲墊的短路成爲問題。同時,因凸塊間的空隙 爲高度20// m左右,鄰接間隔成爲50// m,在塡充樹脂的 情形,容易產生空隙,塡膠(underfill )的塡充變得困難 ’也有封裝的可靠度降低的問題。 相對於此,使用Au凸塊與導電性樹脂的方法,連接 條件由於是以低的加熱溫度·低的接合負荷壓接的方法, 故可減小凸塊的變形而連接。又因是在連接製程中,.在晶 片與基板間預先塡充樹脂後進行壓接的方法,不會有空隙 等的產生,可以組裝良好的封裝。但是,導電性樹脂的情 形,由於吸收溼氣的體積膨脹,導電性粒子的接觸狀態變 差,有電阻隨著時間而增加的可靠度上的問題。 經濟部智慧財產局員工消費合作社印製 另一方面最近的降低封裝成本策略,在晶圓階段組裝 成封裝的方式的晶片規模封裝被提出。雖然一般採用對配 線基板的封裝的構裝透過銲錫球凸塊而接合的構造,惟在 無藉由塡膠的樹脂補強以確保該銲錫接合部的可靠度於封 裝的搭載構裝成本或確保修護性上很重要。因此,爲了防 止由於Si晶片的熱膨賬率與配線基板的熱膨脹率的差所 產生的熱變形集中於銲錫接合部,在銲錫部以外需要使熱 變形緩和的構造。因此,在B G A封裝中,一般採用使用 有機載基板的構造。但是,若在晶圓狀態下與載基板接合 本紙張尺度刺巾關家標準(CNS ) A4規格(21GX 297公釐) ~ 501242 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明(5) 的話,由於載基板的熱膨脹與Si晶圓的熱膨脹的差,在 晶圓周邊的接合部產生與晶圓尺寸成比例的大的變形。產 生的變形的大小與接合溫度成比例,反比例於凸塊高。在 透過習知的銲錫的接合中,在晶圓周邊的接合部產生與晶 圓尺寸成比例的大的變形。產生的變形的大小與接合溫度 成比例,反比例於凸塊高。在透過習知的銲錫的接合中, 由對配線基板的構裝的耐錫銲性的觀點,封裝組裝的錫銲 溫度必然變高,因此由變形變大以及銲錫強度變弱的理由 ,在接合後,將工件冷卻至室溫時,有在晶圓周邊的銲錫 接合部產生大的變形而破損的問題。另一方面,在使用 Au凸塊的接合構造中,吸收分子的脫離與由於界面擴散 的接合性改善的點,習知技術的可能接合的加熱溫度在 70°C以上,又,在200°C以下的低溫中,Au凸塊的大幅塑 性變形爲接合不可欠缺的要素之故,要將壓接後的形狀提 升爲縱橫比(高度/直徑的比)在1 / 5以上有其困難。 特別是在接合溫度爲130°C以下,縱橫比顯著低至1/ 10 以下。如利用第1 9圖所示構造模型槪算接合溫度假定爲 7〇°C的情形的接合體的熱變形,晶圓尺寸在8英吋的情形 ,由Si的熱膨脹率a = 3x 10_6/ K與載帶基板的熱膨脹 率a = 15x 1(Τ6/ K的差,在晶圓周邊的凸塊接合部可以 確認0.060mm的偏差產生。此偏差以凸塊的變形與基板 的變形以及Si晶圓的變形吸收。因此,此時的Si晶圓與 載基板間的變形的分擔係由各構件的應力平衡槪算。各構 件的楊氏係數爲Si : 190Gpa、Au凸塊:88Gpa、聚亞醯胺 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 501242 A7 _______ B7 ___ 五、發明説明(6) (請先閱讀背面之注意事項再填寫本頁) 基板:9 G p a,剖面比率由構件的厚度與A u凸塊的空間體 積比率決定之故,設凸塊高爲Η、Au凸塊的上下的剪斷 方向的偏差爲△,凸塊的拉伸方向的主變形(ε )以2次 元模型,ε = ( ( Η2+Δ 2) W2-H) /Η表示,凸塊高與主變 形的關係成爲第2 0圖所示的曲線。另一方面,Au凸塊 的延伸爲依存於材質者,在以電鍍或球銲形成的情形,爲 3〜6%,在主變形超過此値的條件下,Au凸塊破壞。即在 接合溫度70°C的情形,即使具有充分的接合強度的凸塊 ,凸塊高度也需要50// m以上,在接合溫度200°C的情形 ,凸塊高度需要80 // m以上。假如,在晶片或基板與Au 凸塊的接合強度弱的情形,需要更高的凸塊高度。因此, Au凸塊高度在接合後的熱收縮Au凸塊不破壞的最小的高 度,即在接合溫度70°C的情形,凸塊高度爲50 // m的情 形,壓接直徑成爲500 // m以上,接合溫度200°C的情形 ,凸塊高度爲80 // m的情形,壓接直徑成爲400 // m以上 。因此,如考慮壓接直徑的偏差或形狀的偏差,要使凸塊 間距窄間距化爲500 // m以下有其困難。 經濟部智慧財產局員工消費合作社印製 發明的揭示 本發明的目的在於提供:收容超多針腳或高速動作的 LSI晶片等的半導體晶片,可以最大限度擷取該晶片性能 ,而且,內部連接部的耐熱性與可靠度高的半導體封裝。 又,提供具備實現該半導體封裝所必要的低溫製程與量產 性與良好良率的晶片/基板間的覆晶接合方法以及裝置。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ' -9- 501242 A7 _ B7 五、發明説明(7) (請先閲讀背面之注意事項再填寫本頁) 本發明的其它目的在於提供:在以晶圓等級構裝的情 形,於接合晶圓與有機載基板後的冷卻過程中,不會引起 由於熱變形的接合部損傷的問題的構裝構造,而且,可以 使凸塊間距變小的構裝構造,提供在晶圓階段的低成本的 封裝構裝方法。 於依據本發明的半導體封裝的構造中,作成有機載基 板與半導體晶片在50 // m以上分離的狀態,基板與晶片 以被配置爲區域狀的Au凸塊爲中間材,金屬地被強固接 合,在兩者之間隙塡充樹脂的構造。又,於依據本發明的 接合方法中,覆晶接合面的材料構成爲Au/ Au,規定該 接合表面的潔淨度,水分含有量在水蒸汽分壓:l〇〇Pa以 下的乾燥環境中,加熱壓接或施加摩擦或弱超音波振動以 加熱壓接。藉由此接合方法,可以製造依據上述本發明的 半導體封裝。 以下,就成爲本發明的基本的本發明者的檢討結果等 ,若干具體地敘述的。 一般,Au係強度14〜25kg/mm2的左右,又,並非 經濟部智慧財產局員工消費合作社印製 加工硬化的材料之故,疲勞壽命與銲錫材料相比,長1位 數以上,如可以Au凸塊做覆晶接合,封裝的溫度循環可 靠度提升。但是,如不顯著壓潰Αιι凸塊,無法獲得具有 充分結合強度的有可靠度的接合部之故,存在由於接合負 荷或超音波振動的晶片的損傷的問題,或晶片與基板間之 間隙變得過窄之故,無法充分進行樹脂的塡充的問題。因 此,在使用有機基板的半導體封裝中,Au凸塊的適用很 本紙張尺度適财關家縣(CNS ) A4規格(21GX297公釐) 一 " -10- 501242 A7 B7 五、發明説明(8) (請先閲讀背面之注意事項再填寫本頁) 難。另一方面’於Au或Ag等的貴金屬的接合中,在超 高真空中’如潔淨化表面,在常溫而且低負荷的條件,可 以使凸塊的變形抑制得小而壓接。但是,於適用於半導體 封裝的量產線上’在真空中潔淨化後,對位晶片與基板的 處理機構與該製程的生產節拍(tact )有問題,在量產性 與生產成本的點,於實際產品的適用上有其困難。成爲問 題的理由爲:在真空中挾持晶片或基板的手段困難,或以 可以在真空排氣的材料構成對位機構部的情形的裝置成本 高、在真空中’如高速驅動,可動部容易引起摩耗或凝結 ’裝置壽命變短等。假如,在常壓下的條件,有可以獲得 與真空中同等的接合性的接合方法,可以解決上述問題, 可以容易進行晶片與基板的處理,可以使各機構部的驅動 高速動作。 經濟部智慧財產局員工消費合作社印製 我們依據此種想法,於表面潔淨狀態與接合狀態中, 進行種種的檢討。第1 2圖係顯示接合環境爲大氣中以及 氮氣中的情形,於Au蒸鍍膜在100°C的加熱溫度超音波 接合Au球時的接合結果。接合負荷爲50g。橫軸爲超音 波輸出,縱軸爲接合強度成爲1 6g以上的比例。Au膜表 面的處理在各環境的情形,皆係描繪未處理的情形與離子 照射進行潔淨化的情形的接合結果。可以獲得銲線成功率 :100%的超音波輸出,在表面潔淨化於氮氣中接合的情 形,可以超音波輸出OmW,即只是負荷而能夠接合,在 氮氣中,即使不潔淨化,以1.4mW到達100%。另一方面 ,在大氣中的情形,即使潔淨化,可以獲得銲線成功率: 本紙張尺度適用中國國家標準(CNS〉A4規格(210X297公釐) _ 11 _ 501242 A7 B7 五、發明説明(9) 100%爲15mW,在不潔淨化的情形,需要151mW。即在氮 氣中於沒有潔淨化的面接合比潔淨化而在大氣中接合,其 接合性還好。第1 3圖係顯示以俄歇(Anger)分析調查 表面的污染狀態的結果。在未處理的試料中,很淸楚有機 物污染或S污染很顯著,表面的Au濃度也低至33原子% 。另一方面,施以表面潔淨化處理的試料即使曝露於氮氣 或大氣,污染左右與未處理相比爲低,表面的Au濃度也 維持在55〜61 %原子的高水準。如此,於Αιι彼此的接合 中,不只以表面的污染左右決定接合性,環境氣體的影響 大。 因此,接著爲了調查環境氣體的哪種東西使接合性變 差,進行大氣的氣體分析,檢討氮氣以外的含有氣體的對 接合性的影響。第1 4圖係顯示大氣(空氣)的氣體組成 。對接合性造成影響的氣體被認爲係氧氣以及水分。因此 ,製作包含這些氣體的環境氣體,在其中進行接合,比較 接合性。第1 5圖係顯示於Ar氣體包含氧氣或水分的氣 體與空氣以及氮氣環境氣體中接合時的接合結果。斜線部 份爲可以獲得銲線成功率·’ 100%的超音波輸出區域。氧 氣完全對接合性沒有給予影響,了解到係水分不好。第 1 6係顯示環境氣體中的水分含有量與可以獲得銲線成功 率100 %的最小超音波輸出的關係。在兩者之間明白確認 相關關係,在水分含有量〇·〇3〜0.1 vol%附近,接合性急 速變差。即環境氣體中的水分含有量如在〇.〇3〜0.1 vol% 以下,藉由進行表面潔淨化處理,以接合溫度100°C、接 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 衣·
、1T 經濟部智慧財產局員工消費合作社印製 -12- 501242 A7 B7 五、發明説明(1C) 口負何50g的低溫·低負荷條件,可以將Au球與Au銲 墊壓接爲接合強度1 6g以上。由這些的結果,在Au的接 合中,明白接合環境氣體中的水分的管理非常重要。又, 水分管理如果充分,如將Au接合表面潔淨化處理爲All 《辰度成爲2 0原子%以上,可以獲得充分的接合強度。 如應用此結果,藉由在管理表面潔淨化處理與水分的 環境氣體中組合接合方法,將形成Au凸塊的晶片於有機 基板上的Αιι銲墊或Au凸塊,以負荷$ 50g/凸塊、接合溫 度:1 00〜2 00°C的條件,可以抑制凸塊的變形,能夠高強 度接合。換言的,藉由適用控制表面潔淨化與環境氣體的 Au凸塊/ Αιι銲墊的接合方法,能夠實現可以收容超多針 腳或高速動作的LSI晶片,最大限度擷取該晶片的性能, 而且,接合部的長期可靠度高的封裝。而且,可以量產性 好,而且良好的良率組裝該半導體封裝。 將藉由此方法組裝半導體封裝,進行可靠度試驗的結 果顯示於第1 7圖、第1 8圖。第1 7圖係顯示種種改變 Au凸塊高度的封裝的溫度循環試驗結果。晶片尺寸爲 5 m m〜1 0 m m四方。在凸塊高度與破壞壽命之間明顯有相關 ,超過實用上必要的1000次爲凸塊高度約50 // m以上。 又,第1 8圖係顯示調查重複銲錫回銲的情形的凸塊接合 強度與破壞產生率的關係的結果。凸塊強度在20g中,雖 然少但是可以見到破壞的發生。因此,由封裝的可靠度的 點,期望凸塊高:50// m以上,凸塊強度:30g以上。 接著,考慮晶圓等級的載基板的接合。如適用依據本 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 衣· 訂 經濟部智慧財產局員工消費合作社印製 501242 A7 ____B7____ 五、發明説明(11) (請先閲讀背面之注意事項再填寫本頁) 發明的接合方法,於接合溫度70°C〜100°C下,可以第 1 2圖所示的小的壓壞率接合。Si晶圓與載基板間的變 形於第1 9圖的模型條件中,約60 // m,具有第2 0圖所 示的凸塊高與主變形的關係。如使接合溫度爲70°C、凸 塊局度爲50//m,主變形成爲約3%,產生13〜20 kg/ mm2的應力。假如,Au凸塊的接合界面強度比此値 還弱,因在界面破壞,故有必要使接合強度充分高。在習 知上,如不使凸塊壓潰率在50%以上,無法獲得充分的接 合強度,故爲了使凸塊高在50 // m,凸塊直徑成爲420 // m,500 // m間距以下的實現有其困難,藉由採用潔淨化 表面,於乾環境中進行銲線的方式,以壓潰率22%、縱橫 比0 · 5 2可以接合。因此,可以壓接直徑1 〇〇 // m實現凸塊 高50// m。即200 // m間距的銲線成爲可能。又相反地, 使凸塊直徑在200 // m,使凸塊高爲1〇〇 // m,可以使變形 降低爲0.3%,凸塊內的產生應力爲2.6kg/ mm2,被抑制 在彈性範圍的變形,故完全沒有接合部的破壞之虞。 經濟部智慧財產局員工消費合作社印製 依據上述的檢討,乃完成之後詳述的Au表面的潔淨 化以及照料到接合環境的水分量的接合方法的本發明。而 且,藉由依據本發明的接合方法,可以獲得如下的新的各 半導體封裝。 1 )半導體晶片的電極端子與有機基板的內部連接端 子透過直徑300//m以下、高度50//m以上,而且高度/ 直徑的比在1 / 5以上的Au凸塊被接合的半導體封裝。 2 )半導體晶片的複數個電極端子與在有機基板中, 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X297公釐)~ — -14 - 501242 A7 B7 五、發明説明(θ (請先閲讀背面之注意事項再填寫本頁) 與這些電極端子相同尺寸被排列的複數個內部連接端子透 過Au凸塊被連接,而且,有機基板的複數個外部連接端 子係以液相溫度1 90 // m以上的銲錫凸塊所構成的半導體 封裝。 3)半導體晶片與有機基板的複數個內部連接端子透 過間距400 // m以下的Αιι凸塊被覆晶接合,於有機基板 中,外部連接端子的區域與內部連接端子的區域藉由縫隙 被分割,外部連接端子與內部連接端子以通過縫隙的配線 被接線的半導體封裝。 4 )半導體晶片與在有機基板中,被配置爲區域狀的 複數個內部連接端子透過Au凸塊以面朝下方式被接合, 內部連接端子的區域與外部連接端子的區域在投影面上重 疊的半導體封裝。 5 )具有電極端子,以1 mm以下之間隙被配置的複數 個半導體晶片與有機基板的複數個內部連接端子透過Au 凸塊被連接,有機基板的外部連接端子以液相溫度1 90°C 以上的銲錫凸塊構成的半導體封裝。 經濟部智慧財產局員工消費合作社印製 又,於上述各半導體封裝中,在半導體晶片與有機基 板之間,最好塡充樹脂。 實施發明用的較佳形態 以下,利用圖面詳細說明本發明的實施例。 第1圖係顯示依據本發明的半導體封裝的剖面構造。 圖中,在半導體晶片1 (以下,記爲晶片1 )的A1或Au 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) -15- 501242 經濟部智慧財產局員工消費合作社印製 A7 B7 _五、發明説明(θ 電極靜墊2,A u凸塊7藉由球歸線被形成。有機載基板 係由:有機絕緣板3、以及被設置於有機絕緣板3的一方 的表面的內部連接端子4、以及被設置在一方的表面的裏 面的外部連接端子5、以及覆蓋外部連接端子5的周圍的 絕緣板表面的鍍保護層(Resist) 6構成。內部連接端子4 以及外部連接端子5係藉由貼合Cu電鍍或Cu箔進行鈾 刻的方法而形成,各連接端子間藉由設置於有機絕緣板3 的通孔與配線被導通接線。在各連接端子中’於底層施以 N i或P d電鍍後,在最表面施以鍍A u。封裝的組裝係在 載基板的內部連接端子4藉由球銲線形成Au凸塊8,與 晶片1的A u凸塊6對位,使A U彼此相接的搭載,使其 的環境真空排氣爲IPa以下,加熱爲150〜250°C進行加 壓接合。負荷爲30〜80g/凸塊,凸塊不過度壓潰地進行變 形量控制而接合。 第2圖係顯示藉由球銲線所形成的初期的Au凸塊形 狀。晶片側的球凸塊形狀(A )係使壓接直徑Dc成爲110 土 1 0 // m、毛細管工具的前端面接觸的肩部的高度He成爲 25± 5 // m、凸塊中央的突起部份的直徑Dh成爲50 // m、 該部份的高度Hh成爲50土 10 // m地選擇放電或銲線條件 與毛細管工具形狀。接合強度可以獲得剪斷強度在80g以 上。另一方面,基板側的球凸塊形狀(B )係以比晶片側 還使球的變形小,肩部的高度Hk成爲高至40± 1 0 // m的 左右的條件接合。在此情形的球銲線中,爲了提升接合性 ’在銲線的前,濺鍍基板的接合端子表面。接合強度可以 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) -16 - 501242 A7 B7 _ 五、發明説明(塒 (請先閲讀背面之注意事項再填寫本頁) 獲得在50g以上。壓接此兩者的凸塊後的形狀爲以凸塊中 央的突起部份,成爲凸塊彼此金屬地接合的狀懸地以變形 量控制以控制凸塊的壓潰量而接合。在被接合的凸塊柱中 ,中間變爲最細的部份被形成在凸塊彼此的接合部份’在 強度的點也是該接合界面成爲最低。壓接後的晶片/基板 間的高度Η可以獲得70± 1 0 // m的左右’壓接後置於大 氣中,於基板形成堤(d a m ) 1 9 ’流入流動性高的樹脂9 使的硬化,最後在外部連接端子形成銲錫凸塊1 〇完成封 裝。 經濟部智慧財產局員工消費合作社印製 如依據本實施例,具有如下的效果。1 )以覆晶接合 方式連接晶片的A1電極銲墊與有機載基板的內部連接端 子間之故,即使爲多針腳的LSI晶片’將銲墊配置爲區域 狀可以緩和銲墊間距而接合,可以構裝於半導體封裝。2 )爲以最短距離電氣地導通晶片與有機載基板間的構造, 故可以構成傳送速度快的封裝,可以實現充分擷取高速處 理的LSI晶片的性能的封裝。3 )晶片與基板間分開50 // m以上而被接合,故產生於A u凸塊柱的變形變小。4 ) 係以Au凸塊柱的中央部吸收由於晶片與基板間的熱膨脹 差所導致的變形的構造,故在最弱的A1銲墊/ Au凸塊接 合界面不會施加高應力。5 ) Au與銲錫相比,高強度、疲 勞壽命長,封裝內接合部的溫度循環壽命長。6 )在印刷 電路基板搭載封裝的情形,外部連接端子被形成在具有與 電路基板相同的熱膨脹係數的有機載基板上,故在接合兩 者的銲錫凸塊不會產生大的熱變形。7 )藉由3 )〜6 ), I紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 501242 A7 _______B7 __ 五、發明説明(1今 (請先閲讀背面之注意事項再填寫本頁) 封裝的內部以及外部接合部的溫度循環可靠度顯著變高。 又,藉由新的接合組裝製程的採用,以小的接合負荷條件 ,可以進行高強度的接合,故接合製程的晶片損傷的危險 性減少,可以實現良率高的構裝製程。即不損傷性能地可 高速地將超多針腳的LSI晶片以高的良率構裝於可靠度高 的半導體封裝。 進而,如依據本發明,以面朝下方式連接在晶片投影 區域內完成,故可以使複數個晶片接近構裝。因此,於多 晶片封裝中,可以大幅小型化封裝尺寸。又,封裝內的接 合部的耐熱性與習知的Au銲線方式的封裝相同,故與習 知相同地,可以銲錫回銲製程進行對電路基板的構裝。 經濟部智慧財產局員工消費合作社印製 第3圖係顯示依據本發明的其它的實施例的半導體封 裝的剖面構造。圖中,有機載基板係使用:以與設置開口 部的聚亞醯胺膠帶13被圖案化,使相同的Cu銲墊(land )的表裏兩面分別爲內部以及外部連接端子的內部·外兼 用連接端子14所構成的膠帶基板。連接端子的兩面爲: 底層被施以鍍Ni,最表面被施以鍍Au。在開口部側的內 部連接端子形成Au凸塊16,被與被形成在LSI晶片1 1 的A1或Au電極1 2的上的Au凸塊15接合。Au凸塊的 接合方法如下述。首先,將基板側的A u凸塊表面藉由A r 濺鍍而潔淨化,不暴露於大氣地將基板傳入水蒸汽分壓 lOOPa以下的乾燥的環境的接合室。形成Au凸塊的晶片 在真空室加熱,使吸附水分脫離而傳入接合室。在接合室 使兩者的Au凸塊對位,將晶片以面朝下方式搭載於基板 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X297公釐) 501242 A7 B7 五、發明説明( 上,由晶片側以接合工具加熱加壓,施加5〜1 0 // m的數 次的摩擦或超音波振動而接合。此時,藉由變形量控制, 防止Au凸塊的過大的壓潰,確保晶片/基板間的空隙在 5 0 // m以上。於晶片/基板間之間隙塡充樹脂1 7使的硬 化後,在基板的外部連接端子形成無鉛的液相溫度1 90°C 〜23 0°C的銲錫凸塊18。在本封裝中,晶片與膠帶基板的 尺寸被設計爲相同。 如依據本實施例,藉由與第1圖的實施例相同的理由 ,具有在不損及特性下,可以將超高速處理的LSI晶片構 裝於小型的封裝。同時,可以使搭載於電路基板的情形的 封裝的內外接合部的長期可靠度提高的效果。又,也具有 大幅小型化多晶片封裝的情形的封裝尺寸的效果。 進而,如依據本實施例,晶片與膠帶基板的尺寸相同 ,成爲接合地方在投影面上全部被收容在晶片面的內部的 構造。因此,可以將具有Au凸塊的複數個半導體積體電 路裝置(例如LSI )被形成在一片Si晶圓上者搭載構裝 於複數個封裝份的圖案被形成的膠帶基板,藉由在銲錫凸 塊形成後的最終製程切斷分離,能夠總括組裝複數個晶片 尺寸封裝,能夠大幅降低生產成本。又詳細的製法與第1 圖的實施例相同。 又本實施例係合適於200針腳以下的情形。 第4圖係顯示依據本發明的其它的半導體封裝的剖面 構造。又,第5圖係顯示被使用於第4圖的有機載基板的 平面圖。有機載基板係以聚亞醯胺膠帶23以及被黏著於 本紙張尺度適用中國國家標準(CNS ) A4規格(2Κ)Χ297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -19- 501242 A7 B7 五、發明説明( (請先閱讀背面之注意事項再填寫本頁) 該膠帶,被蝕刻的Cu箔圖案所構成的膠帶基板。於聚亞 醯胺膠帶上在外部連接端子部以及內部連接端子區域2 4 與外部連接端子區域2 5的邊界設置開口部。後者的開口 部的縫隙29爲內部連接區域的膠帶的變形不傳達於外部 連接區域的左右的大小。C u箔圖案係由內部·外部連接 端子2 6、27與通過縫隙29的配線部28構成。膠帶基 板的被鍍Au的內部連接端子26與被形成在晶片2 1的電 極端子2 2的Au凸塊30被金屬地接合。接合方法爲: 首先,將膠帶基板的內部連接端子表面以Ar離子電鍍潔 淨化,在水蒸汽分壓l〇〇Pa以下的乾燥環境中定位搭載晶 片,使全體的溫度加熱至200°C,由晶片側施加壓力與超 音波振動進行壓接。在外部連接端子區域的晶片搭載側以 黏著劑3 2貼合具有與構裝封裝的電路基板同等的熱膨脹 係數的補強板3 1。在晶片與基板間流入流動性高的樹脂 3 3固定。在注入樹脂時,不使由縫隙部2 9洩漏樹脂地 使用下擋板材料,縫隙部也以樹脂固定。因此,通過縫隙 的配線被以樹脂覆蓋保護。 經濟部智慧財產局員工消費合作社印製 如依據本實施例,可以使電極端子數超過1 50針腳的 超多針腳的LSI晶片以高熔點、疲勞壽命長、耐環境性高 的構件確實覆晶接合於膠帶基板的端子,故可以將超多針 腳·超高速處理的LSI晶片組裝於成本便宜而且在電路基 板構裝狀態的可靠度高的塑膠封裝。又,在將依據本實施 例的封裝搭載於電路基板時,由於晶片與在基板間的熱膨 脹差的熱變形在縫隙部被遮斷,外部連接端子區域的熱膨 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇χ297公釐) -20- 501242 A7 _ B7 五、發明説明(1$ (請先閱讀背面之注意事項再填寫本頁) 脹係數幾乎與電路基板的熱膨脹係數相同。因此,不會在 銲錫凸塊連接部產生大的熱應力,銲錫凸塊連接部的溫度 循環壽命變得很長。 經濟部智慧財產局員工消費合作社印製 第6圖係顯示使本發明適用於複數個晶片以1 m m以 下之間隙被接近配置的多晶片封裝的實施例的封裝剖面構 造。圖中,在模組基板4 3的各面形成內部連接端子44 與外部連接端子45以及配線圖案。在內部連接端子對底 層實施厚的鍍Ni 4 7,在其上製作形成鍍Au 4 8的Au •凸塊。在晶片4 1的A1電極銲墊42,藉由打線接合(Wire bonding)法形成有Au柱狀凸塊46。Au凸塊彼此的接合係 箱由灑鑛潔淨化基板側的Au凸塊表面,不暴露於大氣地 傳入塡充氣密乾燥的環境氣體的接合室,晶片側的AlI凸 塊在真空中加熱處理,去除吸附的水分或有機物,使兩者 對位而相面對,施加加熱與加壓與摩擦振動而接合。於模 組基板接合複數個晶片,在晶片/基板間塡充樹脂4 9。 在模組基板的裏面形成與主基板連接用的液相溫度19(TC 以上的銲錫凸塊50。也可以代替銲錫凸塊代的以導線端 子,將導線端子錫銲於主基板的構造。 如依據本實施例,因模組基板與晶片的連接爲強度高 的Au凸塊彼此的金屬接合,故內部連接部的溫度循環可 靠度高,而且,因有耐熱性的接合部,故具有不存在對主 基板的錫銲的加熱溫度的限制的效果。又,使對模組基板 的晶片的搭載間隔可以接近至晶片彼此相接的狀態爲止而 構裝,也具有可以最小限度使模組的尺寸變小的效果。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ' 一 -21 - 501242 Α7 Β7 五、發明説明(1令 第7圖係顯示依據本發明的接合方法的接合順序。以 球銲線法形成的Au凸塊具有:凸塊材質的Au純度高而 柔’在覆晶接合的前的製程中可以形成凸塊,故凸塊表面 的潔淨度高的特徵。因此,可以省略兩者的表面潔淨化處 理’於大氣壓下,在載基板上對位晶片搭載,在該狀態下 使周圍的環境真空排氣爲l〇〇Pa以下而加熱,使吸附於凸 塊表面的水分或有機物脫離進行加壓接合。此時,與加壓 一起,進行複數次振幅:數〜十數// m的摩擦或施以超音 波振動的話,可容易謀求接合強度的提升。晶片的定位係 在大氣中設置基板與晶片於接合裝置而進行,定位後以加 壓工具對晶片施以每一凸塊數g以下左右的負荷。如此, 防止加壓時的晶片與基板間的位置偏差的發生,儘可能使 曝露於真空環境的接合面積大,可以促進吸附物的脫離。 接合後,將附晶片的基板取出於大氣中,使液狀樹脂滲透 於晶片/基板間,在使氣泡脫氣後,藉由加熱使樹脂硬化 。之後,於載基板裏面的被鍍Au的外部連接端子塗佈銲 料,搭載銲錫球,藉由加熱,回銲銲錫以形成銲錫凸塊。 在使複數個封裝組裝於一片基板的情形,最後的製程爲進 行將封裝個別切開的切斷加工,完成組裝製程。 第8圖係顯示實現第7圖的接合方法用的接合裝置的 一構成例。圖中,真空排氣用的上處理室(chamber) 54 與下處理室51透過0型環6 1而氣密。在上處理室5 4 的中央部,對晶片6 8加壓用的加壓工具兼真空凸緣5 5 透過蛇腹氣密地被一體化。被固定於支持臂5 3的汽缸 本紙張尺度適用中國國家標準(CNS ) Μ規格U敵騰羡) (請先閱讀背面之注意事項再填寫本頁) 衣· 訂 經濟部智慧財產局員工消費合作社印製 501242 A7 B7 五、發明説明(2() (請先閲讀背面之注意事項再填寫本頁) 6 2被配置在凸緣的上部,該活塞7 5被安裝於凸緣,控 制凸緣的上下動作。上處理室與凸緣的動作獨立,可以上 下動’藉由被安裝於支持臂的驅動機構6 3而控制。上處 理室與凸緣的相對移動距離設計爲2 0 mm以上,以凸緣 在半導體晶片68施加低的負荷的狀態下,將上處理室往 上提起’可以將確認位置照相機插入處理室內而構成。在 A u凸塊6 9與A u銲墊7 1接觸的狀態下,供給設定半導 體晶片6 8以及載基板7 0的加熱工作台5 7在內部具備 加熱益60 ’進而’具備使工作台左右只有微量驅動用的 工作台驅動機構5 9。而且,加熱工作台被以具有支撐移 動與接合負何的任務的軸承5 8所支撐。真空排氣的空間 的大小設計爲可以收谷晶片與基板的最小的大小,使 l(T2t〇ir以下爲止的真空排氣時間成爲20秒以下而選擇真 空排氣泵6 4 °在使處理室回復爲大氣壓的洩漏氣體係使 用N2氣體6 6。 經濟部智慧財產局員工消費合作社印製 如依據本實施例,使接合機構配置於真空處理室的外 ,作成可以只使接合試料周邊真空排氣的構造,故在大氣 壓下對位後,至獲得接合所必要的真空環境爲止的所需要 時間被大幅縮短,可以在1分鐘以內的時間進行基板與曰日曰 片的對位真空排氣―加壓接合—大氣洩漏的1次的接合 製程’於量產品的生產上可以適用依據本發明的接合方法 。又,在加壓接合過程中,由基板側施加數V m左右的摩 擦之故,以低的負荷可以提升接合強度,也具有可Μ 低晶片損傷的可能性的效果。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)~~'' ----— -23- 501242 A7 B7 五、發明説明(21) (請先閲讀背面之注意事項再填寫本頁) 第9圖係顯示依據本發明的接合方法的其它的接合順 序。藉由電鍍形成的Au銲墊或Au凸塊如形成厚至數// m 以上’在成本的觀點變得太貴之故,有必要以1 # m以下 的厚度製作。另一方面,鍍Au薄的情形,銲墊的Au變 形成爲非常小之故,表面的污染等級對接合大有影響。因 此,在圖的順序中,藉由濺鍍淸除潔淨化基板側的Au銲 墊表面,晶片側的Au凸塊表面在真空中加熱,只進行去 除吸附水分的處理。進行兩處理後,在不接觸大氣的狀態 下,導入水蒸汽分壓在lOOPa以下的乾燥空氣,或以N2 或Ar爲主體的氣體環境中,氣體壓在5X103〜2X105Pa以 上的氣密的處理室,基板載置於加熱工作台,晶片以真空 吸附夾持在加壓工具,使兩者對位加壓,施加超音波振動 或摩擦以壓接接合。基板以複數個封裝份的圖案構成的情 形,依序供給晶片進行接合。接合後取出於大氣,在晶片 /基板間塡充樹脂使的硬化,於基板側的外部連接端子形 成銲錫凸塊後,進行切斷加工,完成組裝。 經濟部智慧財產局員工消費合作社印製 第1 0圖係顯示實現第9圖的接合方法用的接合裝置 的一構成例。裝置的基本構成係由:潔淨化處理基板的銲 墊表面的前處理室8 1、真空加熱處理半導體晶片,供給 於後述的接合室的晶片供給室8 3、對位基板與晶片,加 壓·加熱進行摩擦或超音波銲線的接合室8 2、由接合室 取出含晶片的基板的基板搬出室8 6、對各各的氣密的前 處理室、接合室、晶片供給室以及基板搬出室供給乾燥氣 體的乾燥氣體供給機構8 5、將各室真空排氣的真空排氣 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -24- 501242 A7 _ B7 五、發明説明(勾 (請先閲讀背面之注意事項再填寫本頁) 系統6 4與對前處理室供給基板的基板供給機構8 7所形 成。各室間被以閘閥88、89、90連結,成爲進行基板或 晶片的移送的構造。乾燥氣體只要是空氣、氮氣、氬氣等 水蒸汽分壓在1 〇〇Pa以下者,不管氧化性或非氧化性,任 何其中一種都可以。 經濟部智慧財產局員工消費合作社印製 第1 1圖係顯示第1 0圖的前處理室與接合室的裝置 構成的一實施例。圖中,在前處理室100設置以Ar離子 濺鍍載基板1 29的機構。陰極電極1 07藉由裝置與絕緣構 件1 08被電氣絕緣地配置,與接地同電位的陽極電極1 06 被配置於上部。將基板設定於陰極電極上,使處理室內真 空排氣後,導入A r氣體,在各電極間由高頻電源1 〇 9施 加重疊直流成分的高頻電壓,在電極間使產生輝光放電。 此時,Ar氣體被電離而離子化,藉由直流電壓分而被加 速於基板方向,物理蝕刻基板表面,進行潔淨化。潔淨化 後,導入氮氣氣體,使與相鄰的接合室U6成爲相同氣體 壓。在接合室設置··由基板搬運機構127、照相機125與 其的驅動系統126與XY可動工作台124與控制裝置123 所形成的對位機構、由加壓機構11 8與支持臂1 2 1與超音 波振動機構11 9與接合工具1 2 0與控制裝置1 22形成的 接合機構、未圖示出的搬運晶片1 3 1至接合工具爲止的晶 片供給機構。.接合室在裝置稼動時,一度真空排氣,將氮 氣氣體導入至大氣壓附近爲止,維持常壓的乾燥環境。基 板1 3 0被搭載於加熱機構被內藏的加熱工作台1 2 8上。晶 片1 3 1藉由真空吸附被夾持於接合工具。照相機被插入晶 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) -25 - 501242 A7 B7 五、發明説明(2$ (請先閱讀背面之注意事項再填寫本頁) 片與基板之間,一邊確認晶片的Au凸塊與基板的Au靜 墊的位置,一邊以XY可動工作台進行對位’移動照相機 後,以加壓機構將晶片向下移動,加上壓力與超音波進行 接合。 如依據本實施例,即使基板側的內部連接端子的Au 銲墊被有機污染或以由底層來的擴散的氧化性金屬所污染 ,以Ar離子物理鈾刻表面,進行潔淨化之故,與晶片側 的Au凸塊的接合性被大幅改善,可以獲得可靠度高的高 強度的接合部。又,使接合室的環境成爲水分含有量少的 乾燥的常壓的氮氣氣體環境之故,不損及接合係’而且能 以真空吸附方式夾持晶片,驅動系統的可動部不會引起凝 結地可以長壽命使用之故,能夠實現有量產性的製程’可 以達成可靠度高的晶片與載基板的接合。藉由此,晶片上 的電極銲墊即使爲被配置爲區域狀的超多針腳的超高速 LSI晶片,透過Au凸塊直接而且高強度地可以接合晶片 與有機載基板,不損及晶片的性能地可以實現高信賴、低 成本的半導體封裝。 經濟部智慧財產局員工消費合作社印製 如以上詳細說明般地,如依據本發明,可以緻密收容 超多針腳或高速動作的LSI晶片,可以最大限度擷取該晶 片的性能。又,利用低成本的有機載基板,能夠提供連接 部可靠度高的半導體封裝。進而,可以提供能夠以量產性 高的製程生產該半導體封裝的Au凸塊/ Au銲墊或Au凸 塊/ Au凸塊的覆晶接合方法以及實現該方法用的接合裝 置。 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X :297公釐) -26- 501242 A7 B7 五、發明説明(2今 圖面的簡單說明 施例。 第i圖係依據本發明的半導贈封裝的剖面構造的—實 第2圖係顯示Au凸塊形狀圖。 第3圖係依據本發明的半導鳙封裝的剖面構造的其它 的實施例。 第4圖係依據本發明的半導_封裝的剖面構造的其它 的實施例。 第5圖係使用於第4圖的半_ ^巧壯約右她却甘^ ^聪对裝的有機載基板的 平面圖。 第6圖係依據本發明的多晶片半導體封裝的剖面構造 的一實施例。 第7圖係威不依據本發明的晶片與載基板的接合方法 的一接合順序例。 第8圖係貫現第7圖的接合方法用的裝置構成的一實 施例 第9圖係依據本發明的晶片與載基板的接合方法的其 (請先閲讀背面之注意事項再填寫本頁) •靡衣· 訂 經濟部智慧財產局員工消費合作社印製 它的接合順序例。 第10圖係實現第9圖的接合方法用的裝置構成的一 實施例。 第11圖係第10圖的前處理室與接合室的裝置構成的 一實施例。 第1 2圖係顯示氮氣以及大氣的接合環境對接合結果 的影響的實驗結果。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -27- 501242 A7 B7 五、發明説明(2导 第1 3圖係顯示接合表面的污染狀態的俄歇分析結果 〇 (請先閲讀背面之注意事項再填寫本頁) 第14圖係大氣環境氣體的氣體組成。 第1 5圖係顯示各種接合環境氣體對接合結果的影響 的實驗結果。 第1 6圖係顯不接合環境氣體中的水分含有量對接合 結果的影響的實驗結果。 第1 7圖係依據本發明的半導體封裝的溫度循環實驗 結果。 第1 8圖係依據本發明的半導體封裝的銲錫回銲重複 試驗結果。 第19圖係半導體封裝的模型。 第20圖係凸塊高度與變形的關係。 第21圖係壓潰率與接合強度的關係。 主要元件對照表 1 半導體晶片 經濟部智慧財產局員工消費合作社印製 2 Au電極銲墊 3 有機絕緣板 4 內部連接端子 5 外部連接端子 17 樹脂 18 銲錫凸塊 24 內部連接端子區域 本紙張尺度適用中國國家標準(CNS ) A4規格(2川><297公釐) 501242 A7 B7 五、發明説明(2与 25 外部連接端子區域 2 8 配線部 29 縫隙 43 模組基板 57 加熱工作台 6 2 汽缸 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -29-

Claims (1)

  1. ^42 A8 B8 C8 D8 、申請專利範圍1 1. 一種半導體封裝,其特徵爲: 具備:具有電極端子的半導體晶片;以及 具有被與前述電極端子連接的內部連接端子的有機基 扳;以及 被塡充於前述半導體晶片與前述有機基板之間的樹脂 , 前述電極端子與前述內部連接端子透過直徑300 // m 以下、高度50//m以上,而且高度/直徑的比在1/5以 上的Air凸塊被接合。 2. 如申請專利範圍第1項記載的半導體封裝,其中具 有每一凸塊的拉伸破壞強度在30g以上的接合強度。 3. —種半導體封裝,其特徵爲具備: 具有複數個電極端子的半導體晶片;以及 具有與前述電極端子相同尺寸地被排列,透過Au凸 塊被與前述電極端子連接的複數個內部連接端子,以及以 液相溫度1 90°C以上的銲錫所構成的複數個外部連接端子 的有機基板;以及 被塡充於前述半導體晶片與前述有機基板之間的樹脂 〇 4. 一種半導體封裝,其特徵爲具備: 半導體晶片;以及 具有複數個外部連接端子以及透過間距400μιη以下 的Au凸塊,被與前述半導體晶片覆晶接合的複數個內部 連接端子,前述外部連接端子的區域與前述內部連接端子 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 、tr 經濟部智慧財產局員工消費合作社印製 -30- 501242 A8 B8 C8 D8 六、申請專利範圍 2 (請先閲讀背面之注意事項再填寫本頁) 的區域藉由縫隙被分割,前述外部連接端子與前述內部連 接端子被以通過前述縫隙的配線所接線的有機基板;以及 被塡充在前述半導體晶片與前述有機基板之間,覆蓋 前述配線的樹脂。 5. —種半導體封裝,其特徵爲具備: 半導體晶片;以及 具有被配置爲區域狀,透過Au凸塊以面朝下方式被 接合於前述半導體晶片的複數個內部連接端子,以及被配 置爲區域狀的複數個外部連接端子,前述內部連接端子的 區域與前述外部連接端子的區域在投影面上重疊的有機基 板;以及 被塡充在前述半導體晶片與前述有機基板之間的樹脂 〇 6. 如申請專利範圍第5項記載的半導體封裝,其中一 對的前述內部連接端子與前述外部連接端子被形成在一個 的C u銲墊的裏面與表面。 7. —種半導體封裝,其特徵爲具備: 經濟部智慧財產局員工消費合作社印製 具有電極端子,以1mm以下之間隙被配置的複數個 半導體晶片;以及 具有與前述電極端子透過Au凸塊被連接的複數個內 部連接端子、以及以液相溫度190°C以上的銲錫凸塊所構 成的複數個外部連接端子的有機基板;以及 被塡充在前述半導體晶片與前述有機基板之間的樹脂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -31 - 501242 A8 B8 C8 D8 六、申請專利範圍 3 B. 一^種有機基板與半導體晶片的覆晶接合方法,其特 徵爲: (請先閱讀背面之注意事項再填寫本頁) 在半導體晶片的電極端子形成Au凸塊,在有機載基 板或膠帶基板的內部連接端子的表面形成鍍Au層,將基 板側接合部與晶片側接合部的Au接合表面潔淨化處理爲 Au濃度成爲20原子%以上,不使該表面暴露於大氣地, 在水蒸汽分壓爲l〇〇Pa以下的乾燥環境中加熱·加壓進行 壓接。 9 ·如申請專利範圍第8項記載的有機基板與半導體晶 片的覆晶接合方法,其中基板側接合部的潔淨化處理係藉 由Ar離子的灑鑛’接合環境係水黑汽分壓:l〇〇Pa以下 ,以氣體壓力爲5X103〜2X105Pa的空氣或氮氣或Ar爲主 體的氣體,在加熱·加壓時,施加摩擦或超音波振動以進 行壓接。 10·—種有機基板與半導體晶片的覆晶接合方法,其 特徵爲: 經濟部智慧財產局員工消費合作社印製 在半導體晶片的電極端子與有機載基板或膠帶基板的 內部連接端子藉由Au球銲線法形成Au凸塊,在大氣壓 下,使基板側接合部與晶片側接合部的Au凸塊對位,將 在該狀態形成氣密空間或對位的基板與晶片移送於氣密室 ,使接合環境成爲lOOPa以下爲止進行真空排氣,加壓加 熱,或在加壓加熱時倂用摩擦或超音波振動以進行壓接。 11.一種覆晶接合裝置,其特徵爲: 具備:潔淨化基板的Au銲墊表面的氣密的前處理室 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -32- 經濟部智慧財產局員工消費合作社印製 501242 A8 B8 C8 D8 六、申請專利範圍 4 ;以及維持乾燥的環境,施加摩擦或超音波,加熱壓接基 板的Au銲墊與半導體晶片的Au凸塊的氣密的接合室; 以及對接合室供給含Au凸塊的半導體晶片的氣密的晶片 供給室;以及將被接合的半導體晶片以及基板取出於大氣 中的氣密的搬出室,前述前處理室與接合室以及接合室與 晶片供給室以及接合室與搬出室被以閘閥連接。 1 2 · —種覆晶接合裝置,其特徵爲: 以:施加加壓與加熱的接合機構部;以及對接合機構 部供給基板與半導體晶片的供給機構部;以及半導體晶片 以及基板被設定的氣密容器;以及真空排氣機夠部所構成 ,氣密容器被分割爲上容器與下容器,上容器係由:被與 加壓機構部連接的零件以及透過0型環被密接於下容器 的零件所形成,而且,兩零件以相對可以移動的蛇腹氣密 地結合。 13.—種半導體封裝的製造方法,其特徵爲: 具有Au凸塊的半導體積體電路裝置被複數形成的半 導體晶圓;以及 將Au凸塊或Au銲墊被形成的複數封裝份的有機基 板在對有機基板的Au凸塊或Au銲墊施以表面潔淨化處 理後,一邊施加摩擦或超音波振動一邊加熱壓接進行接合 接著,將樹脂流入半導體晶圓與有機基板之間,使的 硬化, 之後,在有機基板的外部連接端子形成銲錫凸塊, 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
    -33- 501242 A8 B8 C8 D8 六、申請專利範圍 5在銲錫凸塊形成後,藉由切斷加工,組裝複數個晶片 尺寸封裝。 (請先閱讀背面之注意事項再填寫本頁) 、1T 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -34-
TW089118982A 2000-09-15 2000-09-15 Semiconductor package and flip chip bonding method of semiconductor package TW501242B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW089118982A TW501242B (en) 2000-09-15 2000-09-15 Semiconductor package and flip chip bonding method of semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW089118982A TW501242B (en) 2000-09-15 2000-09-15 Semiconductor package and flip chip bonding method of semiconductor package

Publications (1)

Publication Number Publication Date
TW501242B true TW501242B (en) 2002-09-01

Family

ID=21661165

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089118982A TW501242B (en) 2000-09-15 2000-09-15 Semiconductor package and flip chip bonding method of semiconductor package

Country Status (1)

Country Link
TW (1) TW501242B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7960272B2 (en) 2002-10-24 2011-06-14 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
TWI406376B (zh) * 2010-06-15 2013-08-21 Powertech Technology Inc 晶片封裝構造
TWI801873B (zh) * 2020-06-15 2023-05-11 日商新川股份有限公司 半導體裝置的製造裝置及製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7960272B2 (en) 2002-10-24 2011-06-14 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
US8334588B2 (en) 2002-10-24 2012-12-18 Megica Corporation Circuit component with conductive layer structure
TWI406376B (zh) * 2010-06-15 2013-08-21 Powertech Technology Inc 晶片封裝構造
TWI801873B (zh) * 2020-06-15 2023-05-11 日商新川股份有限公司 半導體裝置的製造裝置及製造方法

Similar Documents

Publication Publication Date Title
US20030001286A1 (en) Semiconductor package and flip chip bonding method therein
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
TW502353B (en) Flip chip assembly structure for semiconductor device and its assembling method
US8710651B2 (en) Semiconductor device and method for manufacturing the same
TW322611B (zh)
US7692291B2 (en) Circuit board having a heating means and a hermetically sealed multi-chip package
US7413925B2 (en) Method for fabricating semiconductor package
CN100437995C (zh) 半导体装置及其制造方法
KR100743272B1 (ko) 전극 기밀 밀봉을 이용한 고신뢰성 반도체 장치
US20020030261A1 (en) Multi-flip-chip semiconductor assembly
KR100686315B1 (ko) 전자 회로 장치의 제조 방법
TWI518808B (zh) 半導體裝置及半導體裝置之製造方法
WO2000019514A1 (fr) Boitier de semiconducteur et procede correspondant de soudage de puce
US7750466B2 (en) Microelectronic assembly having second level interconnects including solder joints reinforced with crack arrester elements and method of forming same
JP2009110995A (ja) 3次元実装方法及び装置
JP2001313314A (ja) バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
CN114038843A (zh) 芯片封装、芯片结构及其制造方法
JP5906022B2 (ja) マクロピンハイブリッド相互接続アレイ及びその製造方法
JP2010177604A (ja) 半導体製造方法及び製造装置
TW501242B (en) Semiconductor package and flip chip bonding method of semiconductor package
JPH0266953A (ja) 半導体素子の実装構造およびその製造方法
JP2000138255A (ja) 半導体装置の製造方法と製造装置
JP2002368159A (ja) 半導体装置およびその製造方法
KR20010010560A (ko) 칩 사이즈 패키지의 솔더 접합 구조 및 방법
JPH10125734A (ja) 半導体ユニットおよびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees