TW497100B - Integrated memory with memory-cells with magnetoresistive memory-effect - Google Patents

Integrated memory with memory-cells with magnetoresistive memory-effect Download PDF

Info

Publication number
TW497100B
TW497100B TW090104863A TW90104863A TW497100B TW 497100 B TW497100 B TW 497100B TW 090104863 A TW090104863 A TW 090104863A TW 90104863 A TW90104863 A TW 90104863A TW 497100 B TW497100 B TW 497100B
Authority
TW
Taiwan
Prior art keywords
operational amplifier
memory
amplifier
memory cell
switch
Prior art date
Application number
TW090104863A
Other languages
English (en)
Inventor
Till Dr Schlosser
Roland Dr Thewes
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW497100B publication Critical patent/TW497100B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Amplifiers (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

經濟部智慧財產局員工消費合作社印製 497100 A7 B7 _ 五、發明說明(1 ) 本發明係關於一種積體記憶體,其記憶胞具有磁阻式 儲存效應;矩陣形式之記憶胞陣列具有行線和列線,各 憶胞分別連接在一條行線和一條列線之間,其中行線分 別與讀出放大器相連以讀出相對應之記憶胞之資料信號 ,此讀出放大器具有一種回授式運算放大器,其上可測 得一種讀出信號,該運算放大器之第一控制輸入端是與 行線相連接。 具有磁阻式儲存效應之記憶胞在其狀態中通常具有可 改變之鐵磁層以儲存資料信號。此種儲存效應通常稱爲 所謂GMR(巨阻)效應或TMR(穿隧式磁阻)效應。 在DE 1 97 40 942.3中描述一種記憶胞配置及其在磁 性RAM(所謂MRAM)之應用。此種記憶胞配置具有互相平行 之列線和行線還大各行線分別與讀出放大器相連以讀出 記憶胞之一之資料信號,藉此可使各行線上之電位調整 至一種電源電位(參考電位)。須測定此行線上之可偵測 之電流以進行讀出。 此讀出放大器具有一種回授式運算放大器,其上可測 得一種輸出信號。此運算放大器之非反相之輸入端是與 一種參考電位相連。各行線之一是與反相之輸入端相連 。若此參考電位例如等於積體記憶體之接地電位,則此 運算放大器可確保:接地電位可施加至行線上。此讀出 放大器因此稱爲所謂π虛擬接地(Vi rtual ground)"讀出 放大器。此運算放大器之輸出信號是所選取之記憶胞之 電阻之一種測量。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
^/100 A7 B7 i、發明說明(2) (請先閱讀背面之注音?事項再填寫本頁) 在此種配置之MRAM記憶體中不存在二極體或電晶體, 此記憶體依據位址使各記憶胞可與行線相連以讀出資料 信號。由於此一原因,則重要是:所有行線在讀出過程 中都處於相同之電位,以防止記憶胞陣列中之寄生電 流。 包含在上述之讀出放大器中之運算放大器電路通常具 有所謂偏移(offset)電壓,其通常是與技術有關,即, 輸入電晶體之導通電壓及閘極-源極-電壓並非恰巧相等 。各行線之電位因此並非恰巧調整至該已存在之參考電 位。數毫伏(mV)之偏移電壓可在較大之記憶胞陣列中造 成寄生電流。此種寄生電流可較一種待讀出之資料信號 或測量信號還大。這樣會產生失真,使資料信號不可被 偵測。 本發明之目的是提供一種本文開頭所述形式之積體記 憶體,其中可對一種待讀出之資料信號進行一種較可靠 之偵測。 經濟部智慧財產局員工消費合作社印製 此目的是藉由一種記憶胞具有磁阻式儲存效應之此種 積體記憶體來達成,矩陣形式之記憶胞陣列具有行線和 列線,各憶胞分別連接在一條行線和一條列線之間’其 中行線分別與讀出放大器相連以讀出相對應之記憶胞之 資料信號,此讀出放大器具有一種回授式運算放大器, 其上可測得一種讀出信號,該運算放大器之第一控制輸 入端是與行線相連接,且在運算放大器之第二控制輸入 端及電源電位用之接點之間連接一種電容器。 -4- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 叫100 Α7 Β7 i、發明說明(3) 利用本發明之積體記憶體,則在記憶胞陣列中在讀出 放大器中所含有之運算放大器存在一種偏移電壓時可防 止該寄生電流。此積體記憶體含有一種電路配置以補償 一種已存在之偏移電壓。利用此種電路配置,則可在電 容器中儲存此運算放大器之已存在之偏移電壓,其中此 電容器連接在運算放大器之第二控制輸入端和此記憶體 之電源電位(例如,接地電位)用之接點之間。此運算放 大器之偏移-電壓之作用是由電容器上數値相同之電壓來 消除。此運算放大器之第一控制輸入端上之各行線之電 位因此調整至電源電位或參考電位。因此不會產生寄生 電流(其會使所讀出之測量信號失真)。 電容器上之電位例如可在每一讀出週期中校準。爲了 讀出記憶胞之資料信號,則所有不可選取之列線都位於 電源電位上。在所選取之列線上施加一種電位與此不同 之信號。這樣可使電流路徑由所選取之列線連接至全部 之行線。由各讀出放大器上之輸出信號’讀出放大器之 電性及電源電位以及行線電阻,則在列線與各行線之相 交點上所存在之記憶胞之電阻,則在讀出放大器之輸出 信號由其它電路組件所暫時儲存,計算或以其它一般之 形式再處理之後,則又可對此偏移電壓進行校準。但亦 可在每一計算過程之後不暫時儲存之偏移電壓,而是只 在較大數目之計算過程之後才進行此種校準。 其它有利之形式描述在申請專利範圍範圍各附屬項中。 在本發明之貫施形式中’在運算放大益之控制輸入 本紙張尺度適用帽@家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) ------丨丨訂·--丨——丨I - 經濟部智慧財產局員工消費合作社印製 ^71〇〇 經濟部智慧財產局員工消費合作社印製 A7 B7 i、發明說明(4) 及電源電位用之接點之間連接第一開關’在運算放大器 之回授路徑中連接第二開關,運算放大器之輸出經由第 三開關而與第二控制輸入端相連。此偏移電壓校準用之 校準相位介於二個計算過程之間。在校準相位時第二開 關斷開,使運算放大器之反耦合中斷。第一開關和第三 開關閉合。因此形成一種已閉合之調整回路’其使電容 器充電至運算放大器之偏移電壓。在隨後之計算過程中 第一開關和第三開關又斷開,第二開關又閉合,一種可 讀出之資料信號傳送至讀出放大器。 在本發明之其它形式中,回授式運算放大器是以反相 之放大器構成。即,各別之行線連接至反相之控制輸入 端。因此,在運算放大器之輸出端和第二控制輸入端之 間連接一種反相電路。電容器中可儲存之偏移電壓因此 可達成一種正確之極性。 在運算放大器之回授路徑中例如連接一個電阻。此種 回授式運算放大器因此用作電流-電壓-放大器。另一方 式是在回授路徑中連接另一個電容器。此種回授式運算 放大器因此用作積體電流-電壓放大器。在讀出此資料信 號時因此可有效地抑制雜訊。 爲了在一種校準相位時使另一電容器放電,則在運算 放大器之回授路徑中連接一種第四開關使與另一電容器 並聯。在校準相位期間此開關閉合,此第四開關在其中 一種計算過程中斷開。 本發明以下將依據圖式來詳述。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -1 --------訂---------· 497100 A7 B7 五、發明說明() 圖式簡單說明: 第1圖本發明具有磁阻式記憶胞之實施形式。 (請先閱讀背面之注意事項再填寫本頁) 第2圖一種讀出放大器之實施形式。 第3圖另一種形式之讀出放大器。 第1圖是本發明記憶體之實施例,其記億胞MC具有磁阻 式儲存效應。所有習知之GMR-/TMR-元件都適合用作記憶 胞,只要其歐姆較行線(或位元線BL)及列線(或字元線 WL)者還大即可。各記憶胞MC(其配置在矩陣形式之記憶 胞陣列1中)分別連接在一條位元線BL和一條字元線WL之 間。爲了讀出各記憶胞MC之資料信號,則相對應之位元 線須與讀出放大器2相連。其餘之位元線BL同樣連接至另 一讀出放大器或如第1圖所示是與一種參考電位GND用之 接點相連。此讀出放大器2具有一種回授式運算放大器3 ,其上可測得該讀出信號OUT。 經濟部智慧財產局員工消費合作社印製 爲了讀出本發明配置中所儲存之資訊,須對相關之字元 線WL進行控制。此字元線WL處於一種電位Vwk處。所有其 它之字元線WL都處於參考電位GND處。爲了讀出此資料信 號,則相關之位元線BL須與運算放大器3之反相輸入端3 1 相連。在運算放大器3之未反相之輸入端32和參考電位 GND用之接點之間連接該電容器5。 第2圖顯示第1圖之讀出放大器2之實施形式。在運算 放大器3之反相之輸入端3 1和參考電位GND用之接點之間 連接一個開關11。另一開關1 2連接在運算放大器3之回授 路徑中。運算放大器3之輸出端33經由開關1 3而與運算 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 497100 A7 ___B7___ 五、發明說明(6 ) 放大器3之非反相輸入端32相連。此外,在運算放大器3 之輸出端3 3和非反相輸入端3 2之間連接一種反相電路6。 運算放大器3具有一個回授電阻4,其連接在回授路徑中。 爲了補償此運算放大器3之偏移電壓,則在校準相位中 在二個評估過程之間在電容器5中儲存該偏移電壓。此開 關1 2因此斷開且運算放大器3之反耦合被中斷。開關11 和1 3閉合。經由反相電路6而形成一種閉合之調整回路, 其使電容器5充電至運算放大器3之輸入端上之偏移電 壓。 爲了讀出記憶胞MC之一之資料信號,則須使開關11及 13又斷開,開關12則閉合。難讀出過程之後可進行一種 重新之校準,但亦可在較大次數之讀出過程之後進行一 種重新校準。第2圖之電路配置之優點是:此偏移電壓之 補償是以自我校準方式進行。 第3圖顯示此種讀出放大器2之另一實施形式,其在運 算放大器之回授路徑中設置另一電容器7以取代電阻4。 在回授路徑中另外連接一個與電容器7並芙之開關1 4。由 於電容器7設置在回授路徑中,則在讀出此資料信號時在 較小之信號強度時亦可廣泛地抑制雜訊。在校準相位時 ,此開關1 4閉合而使電容器7放電。在讀出過程中此開關 1 4斷開。 符號之說明 1 ......記憶胞陣列 2 ......讀出放大器 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
497100 A7 B7 五、發明說明(7 ) 3 ......運算放大器 4 ......回授電阻 5,7....電容器 6......反相電路 11,12,13,14.....開關 MC.....記憶胞 BL.....位元線 WL.....字元線 (請先閱讀背面之注意事項再填寫本頁) .H ϋ ϋ II ϋ n 一-ϋ i^i ϋ ϋ .^1 I » 經濟部智慧財產局員工消費合作社印製 -9- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. ^/100
    A'申請專利範圍 1 ·〜種積體記憶體,其包括: -各記憶胞(MC),其具有磁阻式儲存效應, -矩陣形式之記憶胞陣列(1 ),其具有行線(BL )和列線 (WL), '•各記憶胞(MC )分別連接在一條行線(BL )和一條列線 (WL)之間, •各行線(BL )分別與一個讀出放大器(2 )相連以讀出相 對應之記憶胞(MC )之資料信號, -該讀出放大器(2 )具有一種回授式運算放大器(3 ), 其上可測得一種讀出信號(OUT ), -運算放大器(3 )之弟一^控制輸入端(3 1 )是與一條彳了線 (BL)相連,其特徵爲:在運算放大器(3)之之第二控 制輸入端(32 )及電源電位(GND )用之接點之間連接一 個電容器(5 )。 2 ·如申請專利範圍第丨項之積體記憶體,其中 •在第一控制輸入端(3 1 )和電源電位(GND )用之接點 之間連接第一開關(1 1 ), -在運算放大器(3 )之回授路徑中連接第二開關(1 2 ), ••該運算放大器(3)之輸出端(33)經由第三開關(13) 而與第二控制輸入端(32)相連。 3 .如申請專利範圍第2項之積體記憶體,其中 -此回授式運算放大器(3)是以反相放大器構成, -在運算放大器(3)之輸出端(33)和第二控制輸入端 (3 2 )之間連接一個反相用之電路(6 )。 -10 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公董) (請先閱讀背面之注意事項再填寫本頁) - ---I I--訂--I------綠· 經濟部智慧財產局員工消費合作社印剩衣 497100 A8 B8 C8 D8 六、申請專利範圍 4 .如申請專利範圍第1至3項中任一項之積體記憶體,其 中在運算放大器(3 )之回授路徑中連接一個電阻(4 )。 5 .如申請專利範圍第1至3項中任一項之積體記憶體,其 中在運算放大器(3)之回授路徑中連接另一個電容器 (7” 6 .如申請專利範圍第5項之積體記憶體,其中在運算放大 器(3 )之回授路徑中連接第四開關(1 4 )使與電容器(7 )並 聯。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印剩衣 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW090104863A 2000-03-03 2001-03-02 Integrated memory with memory-cells with magnetoresistive memory-effect TW497100B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10010457A DE10010457A1 (de) 2000-03-03 2000-03-03 Integrierter Speicher mit Speicherzellen mit magnetoresistivem Speichereffekt

Publications (1)

Publication Number Publication Date
TW497100B true TW497100B (en) 2002-08-01

Family

ID=7633420

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090104863A TW497100B (en) 2000-03-03 2001-03-02 Integrated memory with memory-cells with magnetoresistive memory-effect

Country Status (7)

Country Link
US (1) US6462979B2 (zh)
EP (1) EP1132917B1 (zh)
JP (1) JP3749134B2 (zh)
KR (1) KR100443117B1 (zh)
CN (1) CN1146913C (zh)
DE (1) DE10010457A1 (zh)
TW (1) TW497100B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19914489C1 (de) * 1999-03-30 2000-06-08 Siemens Ag Vorrichtung zur Bewertung der Zellenwiderstände in einem magnetoresistiven Speicher
US6410955B1 (en) * 2001-04-19 2002-06-25 Micron Technology, Inc. Comb-shaped capacitor for use in integrated circuits
US6611448B2 (en) * 2001-07-30 2003-08-26 Intel Corporation Ferroelectric memory and method for reading the same
US6504750B1 (en) 2001-08-27 2003-01-07 Micron Technology, Inc. Resistive memory element sensing using averaging
US6839269B2 (en) * 2001-12-28 2005-01-04 Kabushiki Kaisha Toshiba Magnetic random access memory
US7042067B2 (en) * 2002-03-19 2006-05-09 Finisar Corporation Transmission line with integrated connection pads for circuit elements
US6809981B2 (en) * 2002-04-10 2004-10-26 Micron Technology, Inc. Wordline driven method for sensing data in a resistive memory array
WO2003090357A1 (en) * 2002-04-19 2003-10-30 Integrated Magnetoelectronics Corporation Interfaces between semiconductor circuitry and transpinnor-based circuitry
KR100448853B1 (ko) * 2002-05-20 2004-09-18 주식회사 하이닉스반도체 마그네틱 램
GB2390201A (en) * 2002-06-27 2003-12-31 Seiko Epson Corp Charge integrating sense amplifier
US6678197B1 (en) * 2002-10-18 2004-01-13 Hewlett-Packard Development Company, L.P. Systems and methods for reducing the effect of noise while reading data from memory
TWI330845B (en) * 2002-12-18 2010-09-21 Nxp Bv Method and device for protection of an mram device against tampering
US6992919B2 (en) 2002-12-20 2006-01-31 Integrated Magnetoelectronics Corporation All-metal three-dimensional circuits and memories
US6868025B2 (en) * 2003-03-10 2005-03-15 Sharp Laboratories Of America, Inc. Temperature compensated RRAM circuit
US6879505B2 (en) 2003-03-31 2005-04-12 Matrix Semiconductor, Inc. Word line arrangement having multi-layer word line segments for three-dimensional memory array
US6822903B2 (en) * 2003-03-31 2004-11-23 Matrix Semiconductor, Inc. Apparatus and method for disturb-free programming of passive element memory cells
US7233024B2 (en) * 2003-03-31 2007-06-19 Sandisk 3D Llc Three-dimensional memory device incorporating segmented bit line memory array
US7005852B2 (en) 2003-04-04 2006-02-28 Integrated Magnetoelectronics Corporation Displays with all-metal electronics
US6816403B1 (en) * 2003-05-14 2004-11-09 International Business Machines Corporation Capacitively coupled sensing apparatus and method for cross point magnetic random access memory devices
US7142471B2 (en) * 2005-03-31 2006-11-28 Sandisk 3D Llc Method and apparatus for incorporating block redundancy in a memory array
US7054219B1 (en) 2005-03-31 2006-05-30 Matrix Semiconductor, Inc. Transistor layout configuration for tight-pitched memory array lines
US7272052B2 (en) * 2005-03-31 2007-09-18 Sandisk 3D Llc Decoding circuit for non-binary groups of memory line drivers
US7359279B2 (en) * 2005-03-31 2008-04-15 Sandisk 3D Llc Integrated circuit memory array configuration including decoding compatibility with partial implementation of multiple memory layers
JP4315133B2 (ja) * 2005-07-01 2009-08-19 セイコーエプソン株式会社 固体撮像装置
WO2007124129A2 (en) * 2006-04-20 2007-11-01 Nve Corporataion Enclosure tamper detection and protection
US8294577B2 (en) 2007-03-09 2012-10-23 Nve Corporation Stressed magnetoresistive tamper detection devices
US7911830B2 (en) 2007-05-17 2011-03-22 Integrated Magnetoelectronics Scalable nonvolatile memory
US8094223B1 (en) * 2007-05-30 2012-01-10 On Semiconductor Trading Ltd. Bus driving in an image sensor
JP5284225B2 (ja) * 2009-09-01 2013-09-11 株式会社東芝 不揮発性半導体記憶装置とその読み出し方法
CN102959636B (zh) * 2011-06-27 2014-12-31 松下电器产业株式会社 非易失性半导体存储装置及其读出方法
US9257970B1 (en) 2014-12-19 2016-02-09 Honeywell International Inc. Magnetic latch
US9741923B2 (en) 2015-09-25 2017-08-22 Integrated Magnetoelectronics Corporation SpinRAM
TWI647890B (zh) * 2017-05-23 2019-01-11 緯創資通股份有限公司 電源供應裝置、電源轉接裝置及其方法
US10388361B1 (en) * 2018-03-13 2019-08-20 Micron Technology, Inc. Differential amplifier schemes for sensing memory cells

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4439693A (en) * 1981-10-30 1984-03-27 Hughes Aircraft Co. Sample and hold circuit with improved offset compensation
DE3343404A1 (de) 1983-11-30 1985-06-05 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur schnellen ermittlung der betragsmaessig groessten differenz von drei binaer dargestellten zahlenwerten
US4565971A (en) * 1985-01-28 1986-01-21 Motorola, Inc. Parasitic insensitive auto-zeroed operational amplifier
DE3710871A1 (de) * 1987-04-01 1988-10-20 Standard Elektrik Lorenz Ag Schaltung zur formung einer messsignalspannung in ein rechtecksignal
US4829476A (en) * 1987-07-28 1989-05-09 Honeywell Inc. Differential magnetoresistive memory sensing
FR2665010B1 (fr) * 1990-07-20 1992-09-18 Thomson Csf Dispositif magnetique de lecture a reseau matriciel de tetes de lecture.
TW411471B (en) * 1997-09-17 2000-11-11 Siemens Ag Memory-cell device
DE19744095A1 (de) * 1997-10-06 1999-04-15 Siemens Ag Speicherzellenanordnung

Also Published As

Publication number Publication date
DE10010457A1 (de) 2001-09-20
EP1132917A3 (de) 2002-03-27
US6462979B2 (en) 2002-10-08
EP1132917B1 (de) 2011-11-23
CN1312564A (zh) 2001-09-12
US20010026469A1 (en) 2001-10-04
KR20010102838A (ko) 2001-11-16
JP2001297580A (ja) 2001-10-26
CN1146913C (zh) 2004-04-21
KR100443117B1 (ko) 2004-08-04
EP1132917A2 (de) 2001-09-12
JP3749134B2 (ja) 2006-02-22

Similar Documents

Publication Publication Date Title
TW497100B (en) Integrated memory with memory-cells with magnetoresistive memory-effect
TW518593B (en) Reference signal generation for magnetic random access memory devices
US6917534B2 (en) Offset compensated sensing for magnetic random access memory
TW466485B (en) Device to evaluate the cell-resistances in a magneto-resistive memory
TW567491B (en) Semiconductor memory device
TW516040B (en) Method and apparatus for reading memory cells of a resistive cross point array
TW302520B (zh)
JP3812498B2 (ja) トンネル磁気抵抗素子を利用した半導体記憶装置
TW531747B (en) Method and arrangement to non-destroyed reading-out of memory-cells of a MRAM-memory
TW462050B (en) Write-/read-architecture for MRAM
TW466484B (en) Device to evaluate the cell-resistances in a magnetic-resistive memory
JP4361067B2 (ja) Mramメモリセル
US10403357B2 (en) Resistive non-volatile memory and a method for sensing a memory cell in a resistive non-volatile memory
US9779795B1 (en) Magnetic random access memory (MRAM) and method of operation
US9767875B2 (en) Capacitive sensing and reference voltage scheme for random access memory
US20170213584A1 (en) Sense amplifier
JP3926743B2 (ja) 磁気抵抗メモリーおよびその読み出し方法
JP2010086638A (ja) 抵抗変化型メモリデバイス、および、その動作方法
JP2007513446A (ja) 磁気抵抗メモリデバイスの書き込みの間の活性フィールド補償を実行するためのデバイス及び方法
TWI785733B (zh) 記憶體元件
JP2003085966A (ja) 磁気メモリ装置の読み出し回路
KR101076371B1 (ko) 데이터 저장 장치 및 판독 동작 수행 방법
JP4269668B2 (ja) Mram及びその読み出し方法
US7002838B2 (en) Semiconductor storage device
JP2012003827A (ja) 半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees