TW495897B - Method and apparatus for testing signal paths between an integrated circuit wafer and a wafer tester - Google Patents

Method and apparatus for testing signal paths between an integrated circuit wafer and a wafer tester Download PDF

Info

Publication number
TW495897B
TW495897B TW090108657A TW90108657A TW495897B TW 495897 B TW495897 B TW 495897B TW 090108657 A TW090108657 A TW 090108657A TW 90108657 A TW90108657 A TW 90108657A TW 495897 B TW495897 B TW 495897B
Authority
TW
Taiwan
Prior art keywords
test
wafer
signal
tester
patent application
Prior art date
Application number
TW090108657A
Other languages
English (en)
Inventor
Ralph G Whitten
Benjamin N Eldridge
Original Assignee
Formfactor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/548,885 external-priority patent/US6724209B1/en
Application filed by Formfactor Inc filed Critical Formfactor Inc
Application granted granted Critical
Publication of TW495897B publication Critical patent/TW495897B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/3167Testing of combined analog and digital circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Description

495897 A7 B7 經濟部智慈財產局資工消費合作社印^ 五、發明説明(1 ) 技術領域 一般言之,本發明與晶圓級的積體電路測試器有關, 特別是與確認經由一結構將I C測試器連接到被測I C晶 圓之訊號路徑的方法有關。 發明背景 很多積體電路測試器是在I C仍爲半導體晶圓上之晶 模時對I C進行測試。典型的晶圓測試器包括一底盤,稱 爲”測試頭”,其內包含印刷電路板,板上爲測試晶圓的 電路。測試電路通常組織成一組,類似”通道”,每一個 通道中包括用來產生輸入晶圓上某測試點的測試信號,以 及監視該測試點所產生之任何晶圓輸出信號所需的所有電 .路。每一個通道通常具有一個雙向的輸入/輸出_( I /〇 )埠,經由它與晶圓測試點連通,雖然某些通道是使用兩 個單向埠。 互連結構位於測試頭與晶圓之間,提供通道之I /〇 埠與晶圓上測試點間的訊號路徑\互連結構使測試頭I / 〇埠與晶圓測試點接觸的方式很多。例如,測試頭位於互 連結構的上方,通道的I /〇埠經由一組從測試頭向下延 伸的彈簧接腳連接器通到互連結構上表面·的接觸墊。依次 ,互連結構經由一組小探針通到I C晶模上的測試點。探 針可附接在互連結構的下表面,當晶圓移動到互連結構下 方的位置時,即可接觸到晶圓上表面上的接觸墊。或者’ 探針可以是成形在晶圓本身表面上的簧接點’以簧接點的 張尺度適用中國國家標準(CNS ) A4規格(2丨0'乂 297公釐) ' -4 - (請先閲讀背面之注意事項再填寫本頁) 訂 495897 A7 B7 經濟部智慧財產局Μ工消費合作社印^ 五、發明説明(2 ) 尖端連通互連結構下表面上的接觸墊。 由於測試頭較大,測試器通道之I / 0埠分布的水平 面積,遠寬於它們必須連通之較小I C晶模上的測試點。 因此,互連結構無論如何實施/它都必須提供大量在水平 及垂直方向延伸的訊號路徑,以便將通道的I /〇埠連接 到晶圓上的測試點。因此,互連結構通常是一較複雜的結 構,包括一個以上互連的信號路由層。通過互連結構的訊 號路徑中也包括一些組件,例如小的電阻器與電容器。 在測試晶圓之前,吾人先要確認互連結構可以提供測 試頭與晶圓間所需的訊號路徑。可能由於彈簧接腳或探針 與它們所要接觸的接觸點未對齊,接腳、探針、接墊斷裂 、缺少或被污染,互連結構內部各層中之接觸結構間未對 齊,互連結構內或測試頭內之導體間發生開路或短路等毛 病,或者,通過互連結搆之訊號路徑中的各個組件有瑕疵 或遺失等問題而導致連接失敗。在很多應用中/吾人要確 認每一個測試頭I / 0埠與晶圓上對應之測試點間之訊號 路徑的電阻在可接受的極限內。‘設計用來提供訊號路徑的 接觸器總成通常有某特定的電阻,但由於接觸墊或探針尖 端或彈簧接腳的腐蝕或污染,會使此電阻偏離所要的値, 致使測試結杲失真。 在製造互連結構期間,通常要測試其內訊號路徑的短 路、連續性及電阻,使用習用的電阻及連續性測試設備經 由小探針接觸訊號路徑的相對端。不過,當互連結構在積 體電路測試器中使用時,探針總成內的訊號路徑也可能於 (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐) -5- 495897 kl B7 經濟部智慈財產局員工消費合作社印製 五、發明説明(3 ) 使用期間稍後故障,周期性地將探針總成從測試器上取下 並以人工方式測試訊號路徑的連續性及電阻,不但困難且 十分不便。訊號路徑開路或短路的故障通常可以被偵測到 ,或至少可被懷疑,因爲它們通常會導.致I C測試失敗的 特性樣式。不過,當訊號路徑的電阻偏移到可接受的範圍 以外,晶圓測試的失敗可能不會呈現出明確的樣式,當測 試失敗時,如杲失敗的來源是互連結構,晶模可能會被不 當地剔退。 因此.,吾人需要一種方便的方法以便能快速地測試通 過互連結構之訊號路徑的短路、連續性及電阻,且不需要 將其從工作環境中移出。 發明槪述 典型上,互連結構在積體電路測試器的輸入/輸出( I /〇)埠與被測試之I C晶圓的測試點間提供多條訊號 路徑。按照本發明的一態樣,互連結構將I C測試器之I /〇埠連接到晶圓之測試點的能>,首先使用互連結構將 這些I / 0埠連接到其上有相似配置之測試點的參考晶圓 加以確認。 參考晶圓上包括將一群測試點鏈結在一起的導體,參 考晶圓的尺寸與形狀與被測晶圓相同。當測試器在其中一 個I / 0埠上產生測試信號時,信號行進通過互連系統到 達參考晶圓上的測試點。接著,晶圓內的導體將測試信號 傳送到其它的測試點。接著’測試信號從參考點通過互連 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁 •-------^
C 丁 、一 vl° I# -6 - 495897 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(4 ) 結構回到I C測試器的另一個I /〇埠。因此,經由規劃 測試器從I· / 0埠傳送一測試信號給參考晶圓,並尋找它 經由其它I / 〇埠返回時的信號,即可測試從任何測試器 I / 〇埠到參考晶圓上測試點之訊號路徑的連續性。 經由在被訊號路徑及參考晶圓鏈結之I /〇埠間傳送 已知電流的信號,並量測兩I /〇埠間的電壓降,即可量 測通過互連結構之訊號路徑的電阻。或者,測試器可以將 一已知的電壓跨接於兩被鏈結的1/ 0埠,並量測通過於 其間的電流。接著,這兩種情況都可從測試信號的電壓及 電流計算兩埠間系統訊號路徑的電阻。當重複此程序量測 I / 0璋間各種組合之電阻時,即可從這些結杲計算出每 一個測試器I /〇埠與被其連接之晶圓測試點間的路徑電 阻。· 經由移開參考晶圓,規劃一個測試器通道對所選擇的 訊號路徑施加測試信號,並規劃其它的測試器通道尋找其 它訊號路徑上是否出現該信號,藉以測試所選訊號路徑與 通過互連結構之任何其它訊號路#間是否短路+。\ 因此,本發明的目的是提供一種裝置,用以確認互連 結構有能力提供I C,測試器之埠與被測晶圓之測試點間連 續的訊號路徑。 本發明的另一目的是提供一種裝置,用以量測通過互 連結構鏈結I C測試器之埠與被測晶圓之測試點間訊號路 徑的電阻。 本說明書的結論部分特別指出及凸顯本發明主題的主 (請先閱讀背面之注意事項再填寫本頁) 衣 Ί ‘ 訂 丨 I - - i 1 1- -I -» I -111 n I -In— n- li 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 495897 經濟部智慧財產局Μ工消費合作社印製 _ B7 _五、發明説明(5 ) 張。不過,經由閱讀說明書的其餘部分並配合附圖,熟悉 此方面技術之人士即可徹底瞭解本發明的構造及操作方法 ,以及本發明進一步的優點與目的,圖中相同的參考符號 代表相同的元件。 圖式簡單說明 圖1是積體電路(I C )測試器之測試頭的部分正視 簡圖,使周按照本發明的測試器通道,經由習用的互連結 構連通被測晶圓;. \圖2是典型晶圓之部分的平面簡圖; 圖3是圖1之測試頭所使周之習知技術測試器通道的 簡單方塊圖,經由圖1的互連結構連通I C晶圓的接墊; 圖4'是按照本發明之互連結構之下表面的部分平面簡 圖; 圖5是按照本發明之參考晶圓的平面簡圖; 圖6是構成按照本發明之一對測試器通道的簡單方塊 圖; ‘ 圖7說明量測路徑電阻時,信號被路由通過一組路徑 ;以及 , 圖8是按照本發明之參考晶圓另一實施例的槪圖; 主要元件對照表 10 測試頭 1 4 互連結構 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐) 495897 Μ Β7 五、發明説明(6 ) 經濟部智惡財產局員工消費合作社印製 1 2 被測晶圓 2 〇 晶粒 2 1 測試點 1 6 彈簧銷連接器 1 8 探針 2 2 測試器通道 2 4 驅動器 2 8 比較器 2 6 可規劃的控制電路 9 輸入/輸出瑋 3 〇 參數測試電路 3 2 繼電器' 3 6 ’探針 4 2 電阻器 3 8 參考晶圓 4 1 測試點 4 8 導體 5 〇 訊號路徑 5 2 彈簧接腳接墊 5 4 測試點 5 5 導體. 5 6 測試點 5 8 彈簧接腳接墊 6 〇 測試點 (請先閲讀背面之注意事項再填寫本頁) ,0 本纸張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐) -9 - A7 B7 五、發明説明(7) 6 8 參考晶圓 7 1 7 0 7 2 7 4 7 6 7 8 測試點v 通電晶體 測試點 驅動器 振盪器 驅動器 經濟部智慧財產局員工消贫合作社印製 曼詳細說明 .本發明與量測通過任何一種在晶圓級積體電路(.I c )測試器之輸入/輸出(I /〇)瑋與被測I C晶圓測醫式 點間傳送信號之互連結構之測試訊號路徑之阻抗的方法與 裝置有關.。由於要徹底瞭解本發明的本質先要瞭解丨c _ 試器的架構,因此以下簡單描述典型I c測試器架彳霉自勺面 點。 積體電路測試器 ' 圖1是I c測試器之測試頭1 0經ώm 〜㈡€甩的互連結構 1 4連通被測晶圓1 2的部分正視簡^ ; 圖2是部分晶圓 1 2的簡單平面圖,圖3是代表可安裝 还圖1之涧試Hi 1 0內之測試器電路的簡單方塊圖。^ 七、 見兩參閱圖丄一 3 , 測試頭1 0容納一組電路板,所實施的_ d μ B ^ 〇 Q笔路用以執行晶圓 1 2上日日模2 0形式之I C的數位及_ &、 _ ^測試。在 每一個晶模2 0包括數個測試點2 本例中 ’提供信號輸入 (請先閲讀背面之注意事項再填寫本頁) .裝--- 、17 本纸張尺度適用中國國家標準(CNS ) A4規格(2】0X297公釐) 495897 經濟部智慧財產局員工消費合作社印製
A7 _ B7五.、發明説明(8 ) 輸出(I /〇)以連通晶模上所實施的電路。爲簡化圖2 ,圖示說明的每一個晶模2 0僅只有4個測試點2 1 ,但 典型上,I C晶模有極大量的測試點。測試頭χ 〇的I / 〇璋9連通互連結構1 4上衣面上的接塾,例如,經由一 組彈簧銷連接器1 6 ° 互連結構1 4經由一組探針1 8連通晶圓1 2上的測 試點2 1 ,並提供測試點2 1與探針1 8間的訊號路徑。 測試點2 1例如可以是晶圓12.表面上的導電接墊,在此 情況,探針1 8附接於互連結構1 4的下表面且具有一尖 端,用以接觸晶圓1 2表面上做爲測試點2 1的接墊。或 者’探針1 8可做爲簧接點’附接於晶圓1 2本身的表面 上,在此情況,探針尖端本身變成”測試點”,被互連結 構1 4下表面上的接墊接觸。 測試頭1 0內容納數片電路板實施一·組測試器通道: 2 2 ,用以連通晶圓1 2的測試點2 1 。每一個通道2 2 包括一個3態驅動器2 4,用以傳送數位測試信號給對應 的測試點2 1 ,以及一個比較器1 8 ,用以接收在該接觸 墊所產生的I C輸出信號。在數位測試期間,每一個通道 2 2內的可規劃控制、電路2 6供應信號(TRISTATE及 D RIV E )給驅動器2 4,以設定傳送給測試點2 1之測試 信號的狀態(高、低或3態(mstate ))。控制電路2 6 也供應一參考電壓(R E F )給比較器2 8的輸入。比較 器2 8產生一輸出信號(S T A T E )供應給測試控制器 2 6 ,以報知I C輸出之信號的電壓是高於或低於R E F (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -11 - 495897 A7 ____ B7 _ 五、發明説明(9 ) 信號/藉以指示I C所輸出信號的邏輯狀態。 每一個通道2 2也包括一參數測試電路3 0用以執行 (請先閱讀背面之注意事項再填寫本頁) 1 C測試點的類比測試,例如漏電測試。一對由控制資料 (Μ 0 D E )控制的繼電器3 2在數位測試期間將驅動器 2 4及比較器2 8連接到通道的I /〇埠9 ,或在參數測 試期間將參數測試電路3 0連接到I / 0埠9。在某些測 試架構中,可能數個通道共甩一個參數測試電路。 測試互連的設備 由於彈簧接腳1 6分布的水平面積遠大於探針1 8, 因此,互連結構1 4必須提供水平及垂直方向延伸的訊號 路徑,以互連彈簧接腳1 6與探針1 8。互連結構1 4也 會在這些訊號路徑中加入一些組件,如分立的電阻器或電 容器。因此,互連結構1 4較爲複雜,具有一個以上的互 連層及組件。在測試晶圓1 2之前,吾人希望能很快速地 確認互連結構1 4能提供測試頭之I /〇埠9與晶圓1 2 上所要連通之測試點2 1間適當竃‘阻的訊號路徑。 經濟部智惡財產局員工消費合作社印災 按照本發明,爲測試通過互連結構1 4的訊號路徑, 吾人首先提供一尺寸與形狀與被測晶圓相似的參考晶圓, 參考晶圓表面上所提供之測試點的樣式模仿晶圓1 2表面 上測試點的樣式。因此,當參考晶圓置於互連結構1 4下 方時,假設探針已正確地對齊,每一個探針1 8將接觸到 參考晶圓上對應的測試點。在某些情況,如下文中的討論 ,參考晶圓的表面上也包括額外的測試點_ ( ''參考點〃) 本紙張尺度適用中國國家標準(CNS ) Α4規格{ 2】0Χ297公釐) -12 - 495897 A7 B7 經濟部智慧財產局S工涓費合作社印製 五、發明説明(10) 。參考晶圓內所實施的導體將參考晶圓的測試點及所提供 的任何參考點相互.鏈結在一起。當有需要時,互連結構 1 4也可加以修改,以增加額外的探針1 8與訊號路徑, 以將參考晶圓上的每一個參考點鏈結到測試頭1 0內備用 的測試器通道。 爲測試第一測試器通道與參考晶圓表面上測試點間之 訊號路徑的連續性,規劃第一測試器通道在它的I /〇埠 送出一測試信號,例如一個方波信號。接著,該測試信號 經由互連結構1 4中的路徑行進到測試點。參考晶圓內的 導體接著將測試信號向前傳遞到晶圓上其它測試點或參考 點其中之一。接著,測試信號經由互連結構1 4行進回到 第二測試器通道的I / 0埠,該通道被規劃成偵測該信號 是否在它的I / 0埠出現。因此,吾人可以經由決定第二 測試器通道是否偵測到返回的信號以決定互連結構1 4是 否在第一測試器通道與它對應的測試點間提供一條訊號路 徑。如以下的詳細討論,測試器內的參數測試電路也可用 來量測測試器與參考晶圓間各訊號潞徑的電阻。 圖4是互連結構1 4部分下表面的簡單平面圖,包括 周以接觸參考晶圓上測試點的探針1 8 (以小圓圈表示) 。按照本發明,互連結構1 4經過修改,也包括一組探針 3 6 (在圖4中以小方塊表示),用以接觸參考晶圓上額 外的參考點。一組訊號路徑(T P、I / ◦及B )通過互 連結構1 4將探針1 8與3 6鍵結到互連結構1 4上表面 上的接觸墊(彈簧接腳墊)3 9 ,被測試器通道經由彈簧 (請先閲讀背面之注意事項再填寫本頁) ,0 裝 丁__- 、-口 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) -13 - 495897 A7 B7 五.、發明説明(n ) 接腳存取。每一個測試器通道與每一個探針1 8間之訊號 路徑的電阻,在圖4中以電阻器4 2表示。每一條I /〇 路徑在一個測試器通道1 /〇埠與連通晶圓上正常測試點 之對應的探針1 8間傳送一個信號。因此,一個測試器通 道連通一條I /〇線只連通被測晶圓上的一個測試點。每 一條附加的路徑(T P )將備用的測試器通道鐽結到其中 一個探針3 6,用以連通參考晶圓上的參考點互連結構 1 4也提供·一、、匯流排路徑〃 (.b U S ),將一個測試器 通道鏈結到數個探針1 8 ,因此,測試器通道可以經由一 條匯流排路徑同時連通晶圓上的數個測試點。在圖4中有 兩條此款B U S路徑。 圖5是參考晶圓3 8的簡單平面圖,包括一組被圖4 之探針Γ 8接觸的測試點4 1 ,測試點4 1的配置模仿被 測晶圓1 2 (圖2 )之表面上測試點2 1的分布。參考晶 圓3 8也包括一組額外的參考點4 6 ,供圖4的探針3 6 連通。在參考晶圓3 8內實施一組導體4 8 ,用以鏈結參 考及測試點。訊號路徑(ί /〇T P及B U S )通過互 連結構1 4到達互連結構1 4之表面上的接觸墊3 9 ,在 圖5中以點線顯示。雖然每一條導體4 8可以鏈結大量的 測試點4 1到一指定的參考點4 6 ,但導體4 8也可安排 成將共用B U .S路徑連通的測試點4 1鏈結到各個參%點 連續性測試 本紙張尺度適用中國國家標準(CNS ) Α4规格(210 X 297公楚) (請先閲讀背面之注意事項再填寫本頁) •裝--- 訂 經濟部智慧財產局Μ工消費合作社印製 -14 - 495897 A7 _______ B7 五、發明説明(12) 現請參閱圖1及5 ,吾人希望測試鏈結某特定彈簧接 腳接墊(接墊5 2 )與某特定晶圓測試點4 1 (測試點 5 4 )間之特定I /〇訊號路徑5 〇的連續性。須注意, 其中一個導體4 8 (導體5 5 )鍵結測試點5 4與其中一 個參考點4 6 (參考點5 6 ),且參考點5 6還鏈結到另 一個彈簧接腳接墊5 8。爲測試鏈結到彈簧接腳接墊5 2 之測試器通道與測試點5 4間之路徑的連續性,吾人規劃 I C測試器三態所有鏈結到導體4 8的驅動器2 4,除了 鏈結到彈簧接腳接墊5 2的特定驅動器2 4。該驅動器被 規劃產生一方波測試信號,它在高與低邏輯位準間切換。 如杲接墊5 2.與接墊5 4間的路徑連續,則測試信號將出 現在接墊5 4。導體5 5將傳送測試信號給參考點5 6 , fe者將該測試信號向前傳送到與彈簧接腳接墊5 8連通的 備用測試器通道。該備用測試器通道被規劃成尋找按照預 期方式在高與低邏輯間切換的進入方波測試信號。由於使 用多測試器通道可i以同時連通數個參考點4 6,因此,測 試器可以同時按此方法測試數個孰號路徑。不過,如果訊 號路徑連接到同一個參考點4 6 ,就必須順序地測試。 當測試器與參考點4 6間的T P訊號路徑有瑕疵時, 連續性測試就會發生錯誤,甩以指示測試器與測試點4 1 間的I /〇訊號路徑有瑕疵。不過,此種連續性失敗的來 源非常明顯,因爲T P訊號路徑的瑕疵將導致所有與同一 條有瑕疵之T P訊號路徑鏈結的I /〇及B U S訊號路徑 都出現瑕疵。 本纸張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝--- 蠢—— 經濟部智慧財產局g(工消費合作社印焚 -15- 495897 A7 ______ B7 五、發明説明(13 )
當有一條以上的B U S路徑時,較佳的做法是提供單 獨分開的導體4 8及參考點4 6給經由B U S路徑連通的 每一個測試點4 1 ,以使所有的B U S路徑都能相互間隔 開。此允許以測試I /〇路徑之連續性相同的方法同時測 試B U S路徑的連續性。不過,當有很多b u S路徑時, 提供單獨分開的導體4 8及參考點4 6給經由B U S路徑 連通的每一個測試點4 1並不切實際。當此情況,被單獨 之B U S路徑所連通的測試點4. 1可以鏈結到相同的導體 4 8 °不過’當吾人要如此做時,吾人必須規劃測試器通 道’將除了要測試連續性之某特定B U S路徑所連通之導 體4 8以外的所有導體4 8都接地,以便將B U S路徑相 互隔離。吾人規劃測試器通道連通所要測試的特定B U S 路徑’將測試信號置於該B U S路徑,並規劃備用的測試 器通道經由參考點4 6連通未被接地的導體4 8以尋找返 回的測試信號。由於其它的導體4 8都被接地,因此,除 了通過被測試連續性的路徑外,測試信號無法找到.一條路 徑到達未被接地的導體。.因此,奮使用此方法測試B u S {請先閲讀背面之注意事項再填寫本頁〕 0, 裝
'IT 經濟部智慧財產局員工消費合作社印製 行 進 地 時 同 J1L· 7TV 而 地 序 順 須 必 3J f 它 時 性 續 連 的 徑 路 試 測 抗 阻 訊之內 條徑 4 1 路 1 每成構 之構結 4 括連 -^^包互 構阻於 結電插 連徑括 互路包 過該能 通。可 試 } 也 測 4 ,。 來圖過器 用""不阻 可 2 ’電 也 4 阻的 圓阻電中 晶電有徑 考的固路 參徑的號 路體訊 號導之 本纸張尺度適用中國國家榇準(CNS ) A4規格(2】〇χ 297公釐) _ 16 - 495897 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(14) 圖6說明一組與圖3之習知技術測試器通道2 2相同 的3個測試器通追2 2 A — 2 2 C。互連結構1 4經由路 徑5 Ο B及5 0 C將通道2 2 B及2 2 C與測試點5 4及 6〇fef結’以及經由路徑5 Ο A將通道2 2 A與參考點 5 6鏈結。參考晶圓3 8內的導體5 5將所有3個接墊 5 4、5.6及6 0相互連接在一起。 爲量測路徑5 Ο B的電阻R b,通道2 2 a中的繼電器 3 2 A被設定成將驅動器2 4 A.連接到I /〇埠9 A,且 輸入到通道2 2 A之驅.動器2 4 A的D R I V E信號被設 定成驅動它的輸出爲低,以有效地將I /〇埠9 A的輸出 接地。通道2. 2 B的繼電器3 2 B被設定成將通道的參數 測試電路3 Ο B連接到I / .0璋9 B。接著,參數測試電 路3 0 B·在埠9 B產生一已知電壓的D C信號,並量測通 過埠9 B的電流。或者,參數測試電路3 0 B可以送出一 已知大小的電流通過埠9 B,並量測埠9 B上所得到的電 壓。在此兩種情況中,當驅動器2 4 A的輸出被 D R I V E信號拉下時,假設它‘到接地的電阻可忽略不計 ,信號電壓除以信號電流實質上等於埠9 B與接地間的總 訊號路徑電阻R A + R B。當不忽略驅動器2 4 A到接地的 電阻且它爲已知時,可將其從計算所得的路徑電阻R A + R b中減去。另者,在量測期間,繼電器3 2 A也可提供端 點9 A的直接接地,藉以旁通驅動器2 4 A的電阻。當路 徑5 0 B中包括一內嵌的電阻器R b時,它遠大於回程路徑 5〇A的固有電阻R .a,所計算的路徑電阻R a + R B就非 (請先閱讀背面之注意事項再填寫本頁) -----
、1T —Λ 本纸張尺度適用中國國家標準(CNS ) Α4規格(2:!0Χ29*7公釐) -17 - 495897 五、發明説明(π) 吊接近電阻器R B的電阻,即可取它的値。 另一方面’當路徑5 〇 A的電阻R A無法忽略時,吾人 、 額外的程序以決定電阻器R b的大小。假設如圖7 所示 α人使用3次上述的電阻量測程序以量測信號路徑 2 〇 Α與5 〇 c的總電阻R丄,路徑5 .〇 β與5 〇 c的總 電阻R 2 ,.以及路徑5 0 Α與5 0 Β的總電阻R 3。吾人 現在有3個方程式與3個未知數(R a、R B及R c : R A T R C =: R 1 Rb + Rc = j^2 Ra + Rb=:^3 解R A、R b及r c得到:Ra= ( + R1- R2+, R3)/2 R B,(〜R 1 + R 2 + R 3 ) / 2
R + R1+R2 — R3) / 2 (請先閲讀背面之注意事項再填寫本頁} —0 裝---- 經濟部智慧財產局員工涓費合作社印製 因此,只要參考晶圓3 8將所有的測試或參考點鍵浐 成至少3個一組,吾人可以使用上述的程序並計算,即口 決定鏈結測試器通道之ί / 〇埠枭參考晶圓上測試或哀L 點之每一條路徑的電阻。 。 須注意,如果參考晶圓3 8內的導髀4 2將锌 , _ _ 1 时母〜個測 s式點4 1連接到其它的測試點4 1 ,爲測試互連結禱之^ 號路徑的連續性及電阻,並不需要在參考晶圓.3 8上_赴 參考點3 6 。在此情況,一個測試點4 1可做爲$ = 〃 •/、J碑其 它測試點之訊號路徑之路徑連續性或電阻時的參考g占。 如果沒有其它的B U S路徑鏈結到同一導體4 8上 本纸張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) '1T. -18 - 495897 A7 B7 經濟部智慧財產局員工消t合作社印製 五、發明説明(16) 測試器通道與連接到導體4 8之任何測試點4 1間之 B U S路徑的阻抗即可按上述方法測試。 具有主動電路的參考晶圓 圖8說明參考晶圓6 8另一實施例的部分槪圖,它也 具有測試點4 1,配置的方式與.要被互連結構連通之 D U T上之測試點的配置相似。測試點4 1在參考晶圓 6 8內被導體4 8鏈結。爹考晶圓6 8包括經由一低阻抗 路徑連接到外部接地電位的測試點7 1 ,以及一組通電晶 體7 〇 ,每一個都連接於其中一條導體4 8與接地(經由 測試點7 1 )之間。備用測試器通道經由互連結構連通的 另一個測試點7 2連接到一組驅動器7 4每一個的輸入, 驅動器7_ 4用以控制通電晶體7 〇的閘極。 晶圓6 8也包括一振盪器7 6,供應一測試信號( T E S T )做爲一組三態驅動器7 8的輸入,它的輸出連 接到導體4 8。一反相器8 0將測試點7 2耦合到驅動器 7 8的三態控制輸入。當備用通1道在測試點7 2宣告一控 制信號時,驅動器7 4將電晶體7 0導通,且驅動器7 8 被三態。當備用通道去宣告測試點7 2的控制信號時,驅 動器7 4將電晶體7 0關斷’並三態驅動器7 8將振盪器 7 6輸出的T E S T信號緩衝到導體4 8。 爲測試通過互連結構將測試點4 1鏈結到I C測試器 通道之訊號路徑的連續性’備用測試器通道致使驅動器 7 4關斷通電晶體7 0 ,以使其無法將導體4 8接地。備 本紙張尺度適用中國國家標準(CNS ) A4規格(2】〇X29*7公釐) (請先閲讀背面之注意事項再填寫本頁)
-19 - 495897 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五.、發明説明(17 ) 用測試器通道也導通驅動器7 8,因此,它們將振盪的 丁 E s T信號緩衝到導體4 .8 。T E S 丁信號經由測試點 4 1及互·連結構的訊號路徑回到測試器通道。每一個測試 器通道被規劃成監視它自己的Γ / 〇埠以決定是否接收到 T E S T信號,藉以確認通過互連結構之訊號路徑的連續 性。 爲量測通過互連結構之各訊號路徑的電阻’備用測試 器通道三態驅動器7 8 ,並發信給驅動器7 4以導通通電 晶體7 0 .,因此,它們使導體4 8接地。接著,測試器通 道中的參數測試單元可以直接量測每一個通道之輸出埠與 接地間的總路徑電阻。當有需要時,可以從每一次的電阻 量測中減去每一個通電晶體7 0的估計電阻以及從點7 1 到接地的電阻,以提供通過互連結構之每一條訊號路徑的 估計電阻。 當只測試通過互連結構之訊號路徑的連續性且不量測 路徑電阻時,可以省去參考晶圓3 8中的驅動器7 4與通 電晶體7 0。晶圓3 8中的測試‘點7 2與反相器8 0也可 取消,因爲驅動器7 8不需要是三態驅動器。 當只需要量測訊號路徑的電阻且不需要測試連續性時 ’導體4 8可以永久接地。在此情況,晶·圓3 8中的測試 點7 2、驅里力器7 4與7 8、振盪器7 6及反相器8〇都 可省略。 短路測試 本紙張尺度適用中國國家榡準(CNS ) A4規格(210x297公釐) (請先閲讀背面之注意事項再填寫本頁) 1"- -- 1 - 1----1 —1— - j I 1--- 裝· 訂 -20 - 495897 A7 B7 五、發明説明(18) 移開參考晶圓,使所有訊號路徑都開路,規劃一 _ 1x1 器通道施加一測試信號給所選擇的訊號路徑,並規劃其它 測試器通道尋找該信號是否在任何其它訊號路徑出現,即 可偵測通過互連結構Γ 4之任何所選訊號路徑與任何其它 訊號路徑間的短路。 因此.,前文已描述用於測試通過任何一款鏈結積體電 路測試器之埠與被測I C晶圓測試點之互連結構之訊號路 徑之連續性與電阻的系統。雖然前述的說明書中是以本發 明的較佳實施例描述,.但熟悉此方面技術之人士應瞭解, 較佳實施例可做很多的修改,不會偏離本發明最廣義的態 樣。因此,所.附申請專利範圍意欲包括所有在本發明之真 正範圍與精神內的修改。 (請先閲讀背面之注意事項再填寫本頁) •裝--- 訂--- i# 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) -21 -

Claims (1)

  1. 495897 Α8 Β8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 一―一一 I 附件一:第90 1 08657號專利申請案 β 中文申請專利範圍修正本〜——— 民國91年5月修正 1 · 一種測試用於連接積體電路(I C )測試器之埠 與配置在被測I C晶圓上第一測試點之互連結構內訊號路 徑的方法,該方法的步驟包括: 提供一參考晶圓’其上具有複數個第二測試點,其配 置與配置在該I C晶圓上之第一測試點的配置相同,且具 有一導體,相互連接該第二測試點; 使用該互連結構連接每一個該第二測試點與其中_個 單獨的該埠;以及 規劃該I C測試器,從其中一個該埠經由琴 β ρχ包運知構 內的該訊號路徑及該導體傳送一測試信號給另〜胃。 2 .如申請專利範圍第1項的方法,進〜 ^ 步的步驟包 括 規劃該I C測試器以決定該測試信號是否抵達_ g _ 個該璋。 3 ·如申請專利範圍第1項的方法,其中 的大小在振盪。 4 ·如申請專利範圍第3項的方法,進〜+ & & _ ^ ^ 步的步驟包 括 規劃該I C測試器以決定該測試信號之大/丨、曰 」疋否在δ亥 另一個該ί阜振盪。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) ----
    (請先閱讀背面之注意事項再填寫本頁) 裝_ 、1Τ 495897 A8 B8 C8 D8 六、申請專利範圍 5 ·如申請專利範圍第1項的方法,進一步的步驟包 括量測該測試信號在該其中一個該埠的電壓。 6 ·如申請專利範圍第5項的方法,進一步的步驟包 括計算該測試信號之該電壓與該測試信號之電流的比。 7 ·如申請專利範圍第1項的方法,進一步的步驟包 括量測該測試信號在該其中一個該埠的電流。 8 ·如申請專利範圍第5項的方法,進一步的步驟包 括計算該測試信號之電壓與該測試信號之該電流的比。 9 ·如申請專利範圍第1項的方法,進一步的步驟包 括: 將該其它的該埠接地; 量測該測試信號的大小;以及 根據所量測之該測試信號的大小計算路徑電阻。 1 0 .如申請專利範圍第1項的方法,其中該I C晶 圓及該參考晶圓的尺寸及形狀均相似。 1 1 . 一種量測連接積體電路(I C )測試器之埠與 配置在被測I C晶圓上至少3個第一測試點之互連結構內 訊號路徑之電阻的方法,該方法的步驟包括: 提供一參考晶圓,其上至少具有3個第二測試點,其 配置與配置在該I C晶圓上之該至少3個第一測試點的配 置實質上相似,且具有一導體,將該至少3個第二測試點 相互連接在一起; 使用該互連結構連接該至少3個第二測試點每一個與 其中一個單獨的該埠;以及 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ^-------— (請先閱讀背面之注意事項再填寫本頁) 、1Τ -線 經濟部智慧財產局員工消費合作社印製 -2- 495897 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 ___ D8 _六、申請專利範圍 在該至少3個埠之至少3個唯一的對間傳送測試信號 0 1 2 ·如申請專利範圍第1 1項的方法,進一步的步 驟包括: 量測該測試信號每一個的大小;以及 年艮據所量測之該測試信號的大小計算該訊號路徑的電 阻。 1 3 ·如申§靑專利範圍第1 2項的方法,進一步的步 驟包括當在該至少3個埠之該至少3個唯一的對間傳送該 測試信號時,將每一個該對的一個埠接地。 1 4 · 一種測試用於連接積體電路(I c )測試器之 库與配置在被測I C晶圓上第一測試點之互連結構內訊號 路徑的方法,該方法的步驟包括: 提供一參考晶圓,其上具有複數個第二測試點,其配 置與配置在該I C晶圓上之該第一測試點的配置相同,且 具有參考點以及相互連接該第二測試點與參考點的導體; 使用該互連結構將每一個該第二測試點及該參考點與 其中一個單獨的該埠連接;以及 規劃該I C測試器,從連接於該第二測試點的其中一 個該埠經由該互連結構內的該訊號路徑及該導p傳送—測 試信號給連接於該參考點的另一個該J:阜。 1 5 .如申請專利範圍第1 4項的方法,進一步的步 驟包括 · 規劃δ亥Ϊ C測試益以決疋該測試信號是否抵達咳另一^ 本ϋ尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐^ ~: --- -3- (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 ▼線 495897 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 個該埠。 1 6 ·如甲請專利範圍第1 4項的方法,其中該測試 號在高與低邏輯位準間切換。 1 7 .如申請專利範圍第1 6項的方法,進一步的步 驟包括 規劃該I C測試器以決定該測試信號是否在該另一個 該ί阜在高與低邏輯位準間切換。 1 8 ·如申請專利範圍第1 4項的方法,進一步的步 驟包括量測該測試信號在該其中一個該埠的電壓。 1 9 ·如申請專利範圍第ί 8項的方法,進一步的步 驟包括計算該測試信號之該電壓與該測試信號之電流的比 〇 2 0 .如申請專利範圍第ί 4項的方法,進一步的步 驟包括量測該測試信號的電流。 2 1 ·如申請專利範圍第2 0項的方法,進一步的步 驟包括計算該測試信號之電壓與所量測之該測試信號之電 流的比。 2 2 ·如申請專利範圍第1 4項的方法,進一步的步 驟包括: 將該其它的該埠接地; . 量測該測試信號的大小;以及 根據所量測之該測試信號的大小計算路徑電阻。 2 3 · —種測試用於連接積體電路(1 c )‘測試器之 埠與配置在被測I C晶圓上第一測試點之互連結構內訊號 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) 裝 訂 線 礞 (請先閲讀背面之注意事項再填寫本頁) -4 - 495897 A8 B8 C8 D8 申請專利範圍 路徑的方法,該方法的步驟包括: 提供一參考晶圓·,其上具有複數個第二 置與配置在該I C晶圓上之該第一測試點的 具有在該第二測試點上產生測試信號的裝置; 測試點,其配 配置相同,且 經濟部智慧財產局員工消費合作社印製 使用該互連結構連接每一個該第 單獨的該埠;以及 規劃該I C測試器監視該埠,以 抵達該埠。 2 4 ·如申請專利範圍第2 3項 信號的大小在振盪。 2 5 ·如申請專利範圍第2 4項 驟包括規劃該I C測試器以決定該測 該另一個該埠振盪。 2 6 · —種量測連接積體電路( 配置在被測I C晶圓上第一測試點之 之電阻的方法,該方法的步驟包括: 提供一參考晶圓,其上具有複數 置與配置在該I C晶圓上之該第一測 及使該測試點接地的裝置; 二測試點與其中一個 決定該測試信號是否 白勺方法,其中該測試 的方法,進一步的步 試信號的大小是否在 I C )測試器之埠與 互連結構內訊號路徑 個第二測試點,其配 試點的配置相同,以 使用該互連結構連接每一個該第二測試點與其中一個 單獨的該埠;以及 規劃該I C測試器以量測該埠與接地之第二測試點間 訊號路徑的電阻。 _ 2 7 . 種量測連接積體電路(I C )測試器之埠與 本紙張尺度適用中國國家襟準(CNS )八4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝· -訂 >線_ -5- 495897 A8 B8 C8 ________ D8 六、申請專利範圍 酉己置在被測I C晶圓上第一測試點之互連結構內訊號路徑 之電阻的裝置,該裝置包括: 與i亥被測I C晶圓大小及形狀相似的參考晶圓,其上 具有*複數個第二測試點,其配置與配置在該I C晶圓上之 該第一測試點的配置相同。 2 8 ·如申請專利範圍第2 7項的裝置,其中該參考 晶圓還包括連接一群該測試點的導體。 2 9 ·如申請專利範圍第2 7項的裝置,其中該參考 晶圓還包括反應供應給該參考晶圓之輸入的信號,選擇性 地將該測試點接地的電路裝置。 3 0 ·如申請專利範圍第2 7項的裝置,其中該參考 晶圓還包括在該測試點產生測試信號的電路裝置。 3 1 ·如申請專利範圍第2 7項的裝置,其中該測試 信號具有一振盪的大小。 3 2 ·如申請專利範圍第3 0項的裝置,其中該參考 晶圓還包括將該測試點交替地接地以及反應供應給該參考 晶圓之輸入的控制信號,在該測試點上產生測試信號的電. 路裝置。 3 3 .如申請專利範圍第3 2項的裝置,其中該測試 信號具有一振盪的大小。 . 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝· 、1T 經濟部智慧財產局員工消費合作社印製 -6 -
TW090108657A 2000-04-13 2001-04-11 Method and apparatus for testing signal paths between an integrated circuit wafer and a wafer tester TW495897B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/548,885 US6724209B1 (en) 2000-04-13 2000-04-13 Method for testing signal paths between an integrated circuit wafer and a wafer tester
US09/568,460 US6476630B1 (en) 2000-04-13 2000-05-09 Method for testing signal paths between an integrated circuit wafer and a wafer tester

Publications (1)

Publication Number Publication Date
TW495897B true TW495897B (en) 2002-07-21

Family

ID=27068958

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090108657A TW495897B (en) 2000-04-13 2001-04-11 Method and apparatus for testing signal paths between an integrated circuit wafer and a wafer tester

Country Status (8)

Country Link
US (1) US6476630B1 (zh)
EP (1) EP1275010A2 (zh)
JP (1) JP2003531481A (zh)
KR (1) KR100752448B1 (zh)
CN (1) CN1186643C (zh)
AU (1) AU2001249578A1 (zh)
TW (1) TW495897B (zh)
WO (1) WO2001079863A2 (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914613A (en) 1996-08-08 1999-06-22 Cascade Microtech, Inc. Membrane probing system with local contact scrub
US6256882B1 (en) 1998-07-14 2001-07-10 Cascade Microtech, Inc. Membrane probing system
US6724209B1 (en) * 2000-04-13 2004-04-20 Ralph G. Whitten Method for testing signal paths between an integrated circuit wafer and a wafer tester
DE10056882C2 (de) * 2000-11-16 2003-06-05 Infineon Technologies Ag Verfahren zum Kalibrieren eines Testsystems für Halbleiterbauelemente und Testsubstrat
DE20114544U1 (de) 2000-12-04 2002-02-21 Cascade Microtech Inc Wafersonde
DE10114291C1 (de) * 2001-03-23 2002-09-05 Infineon Technologies Ag Verfahren zum Überprüfen von lösbaren Kontakten an einer Mehrzahl von integrierten Halbleiterbausteinen auf einem Wafer
US6982954B2 (en) * 2001-05-03 2006-01-03 International Business Machines Corporation Communications bus with redundant signal paths and method for compensating for signal path errors in a communications bus
WO2003052435A1 (en) 2001-08-21 2003-06-26 Cascade Microtech, Inc. Membrane probing system
US6779170B1 (en) * 2002-12-11 2004-08-17 Nvidia Corporation Method and apparatus for performing logic emulation
US7057404B2 (en) 2003-05-23 2006-06-06 Sharp Laboratories Of America, Inc. Shielded probe for testing a device under test
US7183787B2 (en) * 2003-11-26 2007-02-27 Lsi Logic Corporation Contact resistance device for improved process control
DE202004021093U1 (de) 2003-12-24 2006-09-28 Cascade Microtech, Inc., Beaverton Aktiver Halbleiterscheibenmessfühler
US7595629B2 (en) * 2004-07-09 2009-09-29 Formfactor, Inc. Method and apparatus for calibrating and/or deskewing communications channels
US7420381B2 (en) 2004-09-13 2008-09-02 Cascade Microtech, Inc. Double sided probing structures
US7656172B2 (en) 2005-01-31 2010-02-02 Cascade Microtech, Inc. System for testing semiconductors
US7535247B2 (en) 2005-01-31 2009-05-19 Cascade Microtech, Inc. Interface for testing semiconductors
US7594149B2 (en) * 2005-02-22 2009-09-22 Integrated Device Technology, Inc. In-situ monitor of process and device parameters in integrated circuits
US7583087B2 (en) * 2005-02-22 2009-09-01 Integrated Device Technology, Inc. In-situ monitor of process and device parameters in integrated circuits
US7474114B2 (en) * 2005-09-08 2009-01-06 Sitronic Corporation System and method for characterizing silicon wafers
US7403028B2 (en) 2006-06-12 2008-07-22 Cascade Microtech, Inc. Test structure and probe for differential signals
US7764072B2 (en) 2006-06-12 2010-07-27 Cascade Microtech, Inc. Differential signal probing system
US7723999B2 (en) 2006-06-12 2010-05-25 Cascade Microtech, Inc. Calibration structures for differential signal probing
US7876114B2 (en) 2007-08-08 2011-01-25 Cascade Microtech, Inc. Differential waveguide probe
CN101393243B (zh) * 2007-09-18 2011-02-16 京元电子股份有限公司 具有自我检测功能的测试系统与方法
US8073996B2 (en) * 2008-01-09 2011-12-06 Synopsys, Inc. Programmable modular circuit for testing and controlling a system-on-a-chip integrated circuit, and applications thereof
US7924035B2 (en) * 2008-07-15 2011-04-12 Formfactor, Inc. Probe card assembly for electronic device testing with DC test resource sharing
US7888957B2 (en) 2008-10-06 2011-02-15 Cascade Microtech, Inc. Probing apparatus with impedance optimized interface
US8410806B2 (en) 2008-11-21 2013-04-02 Cascade Microtech, Inc. Replaceable coupon for a probing apparatus
CN101770967A (zh) * 2009-01-03 2010-07-07 上海芯豪微电子有限公司 一种共用基底集成电路测试方法、装置和系统
JP5202401B2 (ja) * 2009-03-16 2013-06-05 株式会社アドバンテスト 試験装置およびキャリブレーション方法
DE202012002391U1 (de) * 2012-03-08 2013-06-10 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Vorrichtung zur Messung elektronischer Bauteile
CN107340466B (zh) * 2016-04-28 2019-11-01 中芯国际集成电路制造(上海)有限公司 模拟信号检测系统和模拟信号检测方法
US10295588B2 (en) * 2016-12-22 2019-05-21 Xcelsis Corporation Wafer testing without direct probing
KR20190125311A (ko) * 2017-03-07 2019-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ic, 드라이버 ic, 표시 시스템, 및 전자 기기
CN107192940A (zh) * 2017-04-27 2017-09-22 中国石油天然气股份有限公司 一种检测电路板工作状态的装置
DE102018217406B4 (de) * 2018-06-18 2020-07-23 ATEip GmbH Verfahren und Vorrichtung zum elektrischen Prüfen einer elektrischen Baugruppe
WO2020048381A1 (en) * 2018-09-03 2020-03-12 Changxin Memory Technologies, Inc. Chip test device and method
CN110907796B (zh) * 2018-09-14 2022-02-08 长鑫存储技术有限公司 集成电路量测结果图像化分析方法及系统
CN110954804B (zh) * 2019-12-19 2021-11-02 上海御渡半导体科技有限公司 一种批量精确诊断cBit阵列故障的装置和方法
CN113687219A (zh) * 2021-09-15 2021-11-23 上海华岭集成电路技术股份有限公司 测试板的在线检测方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6278842A (ja) * 1985-10-01 1987-04-11 Oki Electric Ind Co Ltd プロ−ブカ−ドの検査方法
US5225771A (en) * 1988-05-16 1993-07-06 Dri Technology Corp. Making and testing an integrated circuit using high density probe points
US5103557A (en) * 1988-05-16 1992-04-14 Leedy Glenn J Making and testing an integrated circuit using high density probe points
JPH01318245A (ja) * 1988-06-20 1989-12-22 Nec Corp プローブカード検査用治具
US5086271A (en) 1990-01-12 1992-02-04 Reliability Incorporated Driver system and distributed transmission line network for driving devices under test
US5559444A (en) * 1991-06-04 1996-09-24 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
US5262716A (en) 1992-04-21 1993-11-16 Hewlett-Packard Company Tester calibration procedure which includes fixturing
US5442282A (en) * 1992-07-02 1995-08-15 Lsi Logic Corporation Testing and exercising individual, unsingulated dies on a wafer
US5648661A (en) * 1992-07-02 1997-07-15 Lsi Logic Corporation Integrated circuit wafer comprising unsingulated dies, and decoder arrangement for individually testing the dies
US5414351A (en) 1993-10-22 1995-05-09 United Microelectronics Corporation Method and apparatus for testing the reliability of semiconductor terminals
US6577148B1 (en) * 1994-08-31 2003-06-10 Motorola, Inc. Apparatus, method, and wafer used for testing integrated circuits formed on a product wafer
US5600257A (en) * 1995-08-09 1997-02-04 International Business Machines Corporation Semiconductor wafer test and burn-in
US5736850A (en) 1995-09-11 1998-04-07 Teradyne, Inc. Configurable probe card for automatic test equipment
US5726920A (en) * 1995-09-29 1998-03-10 Advanced Micro Devices, Inc. Watchdog system having data differentiating means for use in monitoring of semiconductor wafer testing line
US5838161A (en) 1996-05-01 1998-11-17 Micron Technology, Inc. Semiconductor interconnect having test structures for evaluating electrical characteristics of the interconnect
US5828226A (en) 1996-11-06 1998-10-27 Cerprobe Corporation Probe card assembly for high density integrated circuits
JPH11101849A (ja) 1997-09-29 1999-04-13 Ando Electric Co Ltd 機能チェックボード
US6163759A (en) 1997-11-21 2000-12-19 Advantest Corporation Method for calibrating variable delay circuit and a variable delay circuit using the same
US6192496B1 (en) 1997-11-26 2001-02-20 Agilent Technologies, Inc. System for verifying signal timing accuracy on a digital testing device
US6181144B1 (en) 1998-02-25 2001-01-30 Micron Technology, Inc. Semiconductor probe card having resistance measuring circuitry and method fabrication
US6064948A (en) 1998-03-02 2000-05-16 Tanisys Technology, Inc. Tester systems
JP3616247B2 (ja) 1998-04-03 2005-02-02 株式会社アドバンテスト Ic試験装置におけるスキュー調整方法及びこれに用いる疑似デバイス
DE19817763C2 (de) 1998-04-21 2001-02-15 Texas Instruments Deutschland Verfahren zum Kalibrieren einer Meßvorrichtung
DE19922907B4 (de) 1998-05-19 2006-08-10 Advantest Corp. Kalibrierverfahren zum Kalibrieren einer Ausgabezeit eines Prüfsignals, Kalibrierverfahren zum Kalibrieren einer Zeitverschiebung und Halbleiterprüfeinrichtung

Also Published As

Publication number Publication date
CN1436307A (zh) 2003-08-13
AU2001249578A1 (en) 2001-10-30
WO2001079863A3 (en) 2002-05-16
KR20030001420A (ko) 2003-01-06
CN1186643C (zh) 2005-01-26
WO2001079863A2 (en) 2001-10-25
EP1275010A2 (en) 2003-01-15
KR100752448B1 (ko) 2007-08-27
JP2003531481A (ja) 2003-10-21
US6476630B1 (en) 2002-11-05

Similar Documents

Publication Publication Date Title
TW495897B (en) Method and apparatus for testing signal paths between an integrated circuit wafer and a wafer tester
US7486095B2 (en) System for measuring signal path resistance for an integrated circuit tester interconnect structure
JP4138041B2 (ja) 改良型mdaテスタで使用するためのハイブリッドスキャナ
US6104198A (en) Testing the integrity of an electrical connection to a device using an onboard controllable signal source
US7307427B2 (en) Method and apparatus for engineering a testability interposer for testing sockets and connectors on printed circuit boards
US6717415B2 (en) Circuit and method for determining the location of defect in a circuit
JP2013527426A (ja) ウェハレベル接触器
JP2010223960A (ja) 集積回路の並行検査の方法、装置及びシステム
KR101147677B1 (ko) 시험 시스템 및 시험용 기판 유닛
KR100512218B1 (ko) 검사 장치
US7053637B2 (en) Method for testing signal paths between an integrated circuit wafer and a wafer tester
CN108693459A (zh) 用于各种电路板的双点vi曲线扫描比对故障诊断方法
JP2008107216A (ja) 測定方法、スイッチ装置、および、該スイッチ装置を備える測定システム
TW401513B (en) Circuit-test fixture that includes shorted-together probes
JP3730340B2 (ja) 半導体試験装置
JP2007147363A (ja) 部品実装確認機能を備えた電子装置及び部品実装確認方法
EP1208568B1 (en) A memory module test system with reduced driver output impedance
JP2012083262A (ja) 試験装置および試験方法
JP2004095802A (ja) 半導体試験装置
JP2000121703A (ja) 半導体モジュールの電気的特性試験方法及びその装置
JP2624129B2 (ja) 多ピン半導体集積回路の検査装置
JPH1096758A (ja) 自己診断機能を有する電子回路基板
JP4493776B2 (ja) 集積回路装置用のテスト装置
JPH06130108A (ja) プリント基板の試験方法
JPH0660143U (ja) 半導体試験装置のテストヘッド

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees