TW490668B - Memory-cells arrangement and its operation method - Google Patents
Memory-cells arrangement and its operation method Download PDFInfo
- Publication number
- TW490668B TW490668B TW089118045A TW89118045A TW490668B TW 490668 B TW490668 B TW 490668B TW 089118045 A TW089118045 A TW 089118045A TW 89118045 A TW89118045 A TW 89118045A TW 490668 B TW490668 B TW 490668B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory cell
- line
- magnetoresistive
- ferromagnetic layer
- cell configuration
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
- Thin Magnetic Films (AREA)
Description
經濟部智慧財產局員工消費合作社印製 490668 A7 B7 五、發明說明(,) 就永久性寫入/讀出記憶體而言,已逐漸增加對記憶 胞配置之硏究,其中磁阻元件可用來儲存資訊。 磁阻元件在學術界中已知是一種層結構,其具有至少 二個鐵磁層及一個配置於其間之非磁性層。依據此植層 結構而區分爲GMR元件、TMR元件及CMR元件(請參 閱 S. Mengel, Te c h η ο I o g i e a n a I y s e M a g n e t i t s u m u s , Band 2, XMR-Techologien, Herausgeber, V DI Technologizentrum Physikalische Technologien, Auust 1 997 )。 GMR元件之槪念是用在層結構中,其具有至少二個鐵 磁層及一個配置於其間之非磁性導電層且顯示一種所謂 G MR (巨磁阻)效應。在巨磁阻(G MR)效應下此種GMR 元件之電阻是與"此二個鐵磁層中之磁化是否互相平行 或反向平行地對準"有關。此種 GMR效應較所謂 AMR(anisotropic magnetoresistance)效應還大。AMR 效 應之原因是:已磁化之導體在平行於-及垂直於磁化方向 中之電阻是不同的。AMR效應是與一種體積效應有關, 其發生在鐵磁性單一層中。 TMR元件之槪念在學術界中應用於"隧道式磁阻〃層 結構中,其具有至少二個鐵磁層及一·個配置於其間之非 磁性之隔離層。此隔離層須很薄’使其可在此二個鐵磁 層之間造成一種隧道電流。這些層結構同樣顯示一種磁 阻效應,其是由一種流經配置在此二個鐵磁層之間的非 磁性之隔離層之自旋(sPin)極化隧道電流所造成。在此種 情況下此種TMR元件之電阻亦與"此二個鐵磁層中之磁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) — — — — — — — — — — - I 1111111 « — — — — — —I — I (請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 490668 A7 ^ _ B7 五、發明說明(>) 化是否平行或反向平行地對準"有關。此種電阻之相對 .變化率在室溫時是6至40%。 在 D.D. Tang et al,IEDM 95,page 997 至 999 中、J.M· Daughton, Thin Solid Films, Bd.216 (1992), page 162 to 168 中、Z· Wang et. al, Journal of Magnetism and Magnetic materials, Bd. 1 5 5 ( 1 996),page 161 to 163 中均已建議使 用GMR元件作爲記憶胞配置中之記憶元件。這些記憶元 件經由讀出線而連接成列(row)。字元線垂直於各列而延 伸,這些字元線相對於讀出線及記億元件而被隔開,施 加於字元線上之信號藉由流經字元線中之電流而產生一 種磁場,其在足夠大之強度時可影響其下方之記憶元件 之磁化。使用各x/y-線以便寫入資訊,這些x/y-線在即 將寫入之記憶胞處相交。記憶胞被施加一種信號,此種 信號在相交點造成一種磁性轉換時所需之足夠大之磁 場。因此在此二個鐵磁層中之一中之磁化方向被反向。 此二個鐵磁層中另一層之磁化方向則保持不變。此種磁 化方向保持不變是由相鄰之反(anti)鐵磁層(其保持著磁 化方向)所造成,或由下述事實所造成:此鐵磁層之切 換臨限(threshold)藉由其它材料或其它尺寸(例如,層厚 度)而可較另一個鐵磁層還大。爲了讀出資訊,則字元 線須施加脈波式之信號,藉由此種信號,則相關之記憶 胞可在該二個磁化狀態之間來回地切換。測量此種流經 位元線之電流,由此電流可測得相對應之記憶元件之電 阻値。 -4- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) (請先閱讀背面之注意事項再填寫本頁) 訂· •線· 經濟部智慧財產局員工消費合作社印製 490668 A7 r- —_______ B7 五、發明說明(+ ) 由US 5 1 7 3 873中已知一種磁阻式記憶胞配置,其設 有各電晶體以便選取這些即將讀出之記憶胞。 由US 5 640 3 43中已知一種記憶胞配置,其中使用一 些連接成列之TMR元件作爲記憶胞,記憶胞中之二極體 用來讀出各別記憶胞之資訊。 本發明之目的是提供一種具有磁阻元件之記億胞配 置,其在較高之封裝密度及較小之製程上之費用時可使 所儲存之資訊可靠地讀出。 此外,本發明亦涉及此種記憶胞配置之操作方法。 上述目的是由申請專利範圍第1項之記憶胞配置及第 10項之操作方法來達成。本發明其它形式敘述在申請專 利範圍各附屬項中。 此種記憶胞配置所具有之每一記憶胞都含有二個磁阻 元件。較佳是使用TMR元件或GMR元件作爲磁阻元件, 這是因爲它們在室溫時在磁性轉換中顯示一種足夠大之 電阻改變且同時能以一般之磁場來作磁性變換。 此種記憶胞配置一方面能以多位準(丨evel)邏輯來儲存 資料,即,在記憶胞中各磁阻元件之電阻値可具有4個 不同之狀態,其對應於4種不同之邏輯値。因此可使記 憶體密度及封裝密度提高。 另一方面是這些磁阻元件可在記憶胞中被磁化,使它 們總是具有不同之電阻値。在此種情況下每一記憶胞可 具有二種不同之狀態,其對應於二種邏輯値。此種記億 胞配置之形式以較低之電路費用即可被讀出,使此種記 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) in----^-----I---^ (請先閱讀背面之注意事項再填寫本頁) 490668 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(4 ) 憶胞配置可以較小之空間需求來製成且在讀出時有較高 之可靠性。 爲了讀出此種記憶胞配置,則此記憶胞之磁阻元件須 分別在一種電壓位準和信號線之間切換,其此中電歷位 準之數値對此二種磁阻元件而言是相等的,但具有不同 之極性。該信號線就此二種磁阻元件而言是相同的。在 此信號線上須計算:此線上之壓降是否大於〇或小於〇。 因此一種簡單之橋式電路即是以讀出該資訊。 此種記億胞之磁阻元件相鄰地配置時是有利的。以此 種方式,則各磁阻元件之技術有關之特性上之不均勻性 (其特別是在沈積、微影製程、蝕刻,等等中與系統製 程之不均勻性有關)不會對此評估信號有影響。此外, 外部之接線(其鼓此橋式電路是需要的)是對稱的。 此種記憶胞配置可藉由切換式或非切換式之讀出來評 估。在非切換式讀出(其較切換式讀出還快速且更容易 實現)時可理解的是··在讀出過程中導電軌網目(raster) 中之電流是欠(under)臨界(critical)的,即,未達到這些 記憶元件磁化轉換時所需之切換臨限(threshold)値。記憶 胞之狀態保持不變,因此在讀出之後不需使記憶體原有 之資訊耗時地又讀入。 在此種記憶胞配置中,不同之邏輯狀態(其對應於0 和1 )是以讀出信號之不同之符號來辨認。不同符號之信 號在電路技術上可簡易地辨認。此記憶胞配置因此可以 較高之評估可靠來讀出。 -6- % (請先閱讀背面之注意事項再填寫本頁)
ϋ ϋ l·— ϋ ·1 I tr---------線— « 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 490668
經濟部智慧財產局員工消費合作社印製 五、發明說明(r ) 就大面積之記憶胞配置而言,則有利之方式是設置第 一線和第二線。各第一線和各第二線分別互相平行而延 伸。第一線與第二線相交0各磁阻元件分別配置在一條 第一線和一條第二線之間。記憶胞之一之各磁|!11冗件分 別與二條不同之第一線及相同之第二線相連接。爲了讀 出此記憶胞中所儲存之資訊,則該二條第一線須施加電 壓位準,這些電壓位準之數値相同但極性相反,其餘之 第一線是與參考電位(特別是接地)相連接。在第二線 (其是與所選取之記憶胞之磁阻元件相連接)上評估此 信號。第二線上所產生之電壓信號依據所儲存之資訊而 具有不同之極性。此信號之大小是與磁阻元件之磁阻 値,施加於第一線上之電壓位準以及現有之第一線之數 目有關。此信號之位準値隨著第一線數目之增加而下降。 爲了補償第一線之數目對信號位準之影響,則有利之 方式是使第二線與一種電流隨耦器相連接。電流隨耦器 具有一種回授式運算放大器,其反向輸入端是與各別之 第二線相連接。非反相輸入端是與接地電位相連接。因 此第二線上之電位調整至零。一種信號存在於運算放大 器之輸出端,由此輸出端可讀出此記憶胞配置之輸出信 號之極性。 這些磁阻元件較佳是分別具有至少一個第一鐵磁層元 件,一個非磁性層元件及一個第二鐵磁層元件,其中此 非磁性層元件配置在此二個鐵磁層元件之間。每一記憶 胞中在磁阻元件之一中第一鐵磁層元件和第二鐵磁層元 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---It ---^------I--^ I -----I---------------- (請先閱讀背面之注意事項再填寫本頁) 490668 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(f) 件中之磁化方向是互相平行而對準的,而在另一磁阻元 件中第一鐵磁層元件和第二鐵磁層元件中之磁化方向則 互相反向平行而對準。 本發明之範圍包括:第一鐵磁層元件_和第二鐵磁層元 件含有這些材料Fe、Ni、Co、Cr、Mn、Bi、Gd及/或 Dy中至少一種且這些元件在垂直於層面之方向中所具有 之厚度分別是在2 n m至2 0 n m之間。 本發明之範圍包括:非磁性層元件含有AI2〇3 ' NiO、 Hf02、Ti02、NbO、Si02、Cu、Au、Ag 及 / 或 A1 且垂直 於層面之方向中所具有之厚度是在Inm和5nm之間。 本發明之實施例以下將依據圖式詳述。圖式簡單說明: 第1圖一種記憶胞配置之圖解,其記憶胞分別具有二 個磁阻元件。 第2圖本發明記億胞配置之接線圖,讀出過程依據此 圖來描述。 第3圓一種即將讀出之記憶胞之等效電路。 第4圖另一種接線圖以用來讀取此記憶胞配置。 第5圖一種資訊寫入時作爲說明用之接線圖。 此種記憶胞配置包含一些條形之互相平行而延伸之第 一線Lli,i=l…οι。此外,此種記憶胞配置包含一些第二 線Llj,j = l…η。第二線Llj同樣是條形的且互相平行而 延伸。第一線Lli和第二線Llj相交(第1圖)。 在第一線Lli和第二線Llj之間的相交點分別配置一個 磁阻元件MRij且連接在相關各線之間。每一個磁阻元件 (請先閱讀背面之注意事項再填寫本頁) .¾ 訂: -丨線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 490668 A7 ________ B7 五、發明說明(7 ) MRij都包含第一鐵磁層元件FM 1,非磁性層元件NM和 第二鐵磁層元件FM2。第一鐵磁層元件FM1含有CoFe 且厚度是2nm至l〇nm之間。此種層元件之磁化可藉由其 下方之反鐵磁層(例如,由FeMn成InMn所構成)在♦ 種指定之方向中所決定。非磁性層NM ‘ # Al2〇3且厚度 在0.5nm至3nm之間。第二鐵磁層元件FM2含有NiFe 且層厚度是在2至8 n m之間。在本實施例中第一鐵磁層 元件FM 1由於基材料成份使所具有之磁場強度較第二鐵 磁層元件FM2中者還大。 與不同之第一線Lli、Lli+Ι相連接之每二個相鄰之磁 阻元件MRij、MRi+lj形成一個記億胞Sii+lj。這些記億 胞Sii+lj在第1圖中是以虛線表示。記憶胞Sii+lj之此 二個磁阻元件M R i j、M R i + 1 j是與相同之第二線L 11 j相連 相同記憶胞Sii+lj之磁阻元件MRij、MRi+lj中之鐵磁 層元件FM卜FM2之磁化方向須對準,使磁阻元件MRij、 MRi+lj中之一中第一鐵磁層元件FM1和第二鐵磁層元件 FM2中之磁化方向是互相平行地對準且在另一個中是互 相反向平行地對準。此外,第一鐵磁層元件FM1中之磁 化方向是統一對準於一個方向中(在第1圖中平行於此 線Lllj )。相同記憶胞Sii+lj之磁阻元件MRij ' MRi+lj 因此具有不同之電阻値。具有二個邏輯値之數位資訊藉 由不同電阻値之配置而儲存在記憶胞Si i+lj中,即,磁 阻元件MRij之電阻値較小而磁阻元件MRi+lj之電阻値 -9- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 490668 A7 _ B7 五、發明說明(f) 較大或反之。 第一和第二鐵磁層元件(FM 1或FM2 )中之磁化方向 可全部平行於第一線Lli或全部平行於第二線Llj,如第 1圖所示。 此種記憶胞配置是一種電阻矩陣。第2圖顯示此種電 阻矩陣之接線圖,其中磁阻元件M R ij可由其電阻R ij來 辨認。 爲了讀出此種電阻値是Rij和Ri+lj之記憶胞Sii+lj, 則相關之第一線LI i、LI i+1須施加一種與零電壓不同之 電壓位準。因此第一線Lli被施加-U/2而第一線Lli+1 被施加+U/2。其餘之第一線1^以\#1,丨+1)是與接地電 位(V = 0)相連接。在第二線Lllj (其是與記憶胞Sii+lj之 電阻Rij和Ri+lj相連接)上計算一種輸出信號。電壓源 之中央接點(其提供電壓-U/2和ϋ/2 )同樣位於接地電位。 第二線Lllj上所測得之信號之位準値Uj能以下述方式 來估計:電阻Rij,x# 1,i+Ι (其一方面經由第一線Llx, 而與接地電位相連接且另一方面是與第二線 Lllj相連接)共同形成一種半橋式電路(其由電阻Rij 和Ri + l,j所構成)之橫向電阻Rj。 電阻Rj適合 R〇/(m-2)^ Rj^ (R〇 + AR)/(m-2) 其中R〇是這些磁阻元件M R ij可具有之二個電阻値之 較小者而Ro + Δ R是較大者。Rj之較小値存在於所有電 阻都具有電阻値R〇時。Rj之上限則存在於所有電阻之値 -1 0 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注咅?事項再填寫本頁) ---- 經濟部智慧財產局員工消費合作社印製 ·11111111 I I I I I I ϋ I I n ϋ — — — — — — — — — — — — 490668 A7 ----B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(?) 者是Ro + Δ R時。第二線Lllj上之信號之位準Uj之値Ujo 滿足 —_^/R〇 .U AR/R0 2 -l) + m ” 扣 2 AR/Rn 此信號之位準Uj可依據所儲存之邏輯資訊而具有値 + Uj 〇 或-Uj 〇 〇 υ·· 卜/- 爲了讀出資訊,則在第二線LI Ij上決定"此位準是否 大於〇或小於〇 〃即已足夠。此種評估較佳是藉由一種雙 穩態(bistable)電路(例如,Schmitt觸發器或一種放大率 較高之差動放大器)來進行。此値Uj 〇之大小是與第一 線Lli之數目m成反比。信號大小隨著第一線Lli之數目 增大而減小。 爲了可靠地評估此信號Uj而與第一線Lli之數目無 關,則各條第二線須分別與一種經由電阻Rkj而回授之 運算放大器〇Pj之反相輸入端相連接(第4圖)。此運算 放大器〇Pj之非反相輸入端是與接地電位相連接。在此 種連接成電流隨耦器之運算放大器〇Pj之輸出端測得一 種信號Uj1,其信號大小UjV是與第一線LIm之數目無 關。此値Ujo’適合 Rk: U ΔΛ/Λ UJ: 此信號Uj’可又具有此値+Ujo’或-Ujo’,這是依據何種 -11- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 4 · 線- 490668 經濟部智慧財產局員工消費合作社印製 A7 ------B7___ 五、發明說明(”) 邏輯資訊是儲存在記憶胞Sii+lj中而定。 W -1-^// 爲了寫入資訊,則第一線Lli須施加正電流+丨W且第一 線LIi + Ι須施加負電流-Iw (第5圖)。這些電流値是相同 的。只要第一線Lli、Lli+l經由開關S而互相連接,則 這些電流可由一種共同之電流源流出。所屬之第二線L llj 被施加一種電流IB。電流1B和lw作用在第一線L丨i、Lli+1 和第二線Lllj之間的相交點,且有電阻Rij,Ri+l,J之各 磁阻元件MRij、MRi+lj分別配置在此種相交點處,一種 足夠大之磁場可使第二鐵磁層元件FM2中之磁化方向改 變。第一鐵磁層元件FM 1中之磁化方向由於其是硬磁性 的(藉由其材料之選擇而達成)而保持不變(第5圖)。 爲了寫入資訊,須選取電流Iw和Ib之値,使其在電阻 Rij,Ri+l,j處所造成之磁場超過第二鐵磁層元件FM2之 切換臨限値。藉由電流lw之方向來決定所欲寫入之資 訊。第二線LHj作爲信號線之用。 符號說明 LI i…第一線 Llj…第二線 MRij…磁阻元件 FM1…第一鐵磁層元件 FM2…第一鐵磁層元件 Sii+lj…記憶胞 -12- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------^--------- (請先閱讀背面之注咅?事項再填寫本頁) 490668 . A7 _B7 五、發明說明(·/ ) NM…非磁性層 Rij、Rxj…電阻 OPj…運算放大器 S…開關 -----------1 · 11--1--訂---------線 — ϋΓ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- 490668、申請專利範圍 第89 1 1 8045號「記憶胞配置及其操作方法」專利案 (91年3月修正) 六申請專利範圍 1. 一種記憶胞配置,其包含許多記憶胞,其特徵是:每一 記憶胞具有二個磁阻元件,每一記億胞中這些磁阻元件 須被磁化,使它們具有不同之電阻値,這些記憶胞之一 之各磁阻元件經由一條信號線而串聯且這樣所形成之總 電阻之二個末端處於相同大小但相反極性之電壓處。 2. 如申請專利範圍第1項之記憶胞配置,其中該磁阻元件 是TMR元件或GMR元件。 3. 如申請專利範圍第1或第2項之記憶胞配置,其中記憶 胞之各磁阻元件相鄰地配置在一個平面中。 4. 如申請專利範圍第1或2項之記憶胞配置,其中 一設置第一線和第二線,各第一線和各第二線分別互相 平行而延伸且第一線和第二線相交, 一各磁阻元件分別配置在一條第一線和一條第二線之 間, 一各記憶胞之一之磁阻元件分別與一些不同之第一線及 一條相同之第二線相連接。 5.如申請專利範圍第4項之記憶胞配置,其.中 一各磁阻元件分別具有至少一個第一鐵磁層元件’一個 非磁性層元件及一個第二鐵磁層元件,其中此非磁性 層元件配置在此二個鐵磁層元件之間, 一每一記憶胞中在磁阻元件之一中第一鐵磁層元件和第 %, 19490668 六、申請專利範圍 二鐵磁層元件中之磁化方向是互相平行的,在另一磁 阻元件中第一鐵磁層元件和第二鐵磁層元件中之磁化 方向是互相成反向平行的。 6.如申請專利範圍第5項之記憶胞配置,其中 一第一鐵磁層元件和第二鐵磁層元件分別含有這些元素 Fe、Ni、Co、Cr、Mn、Bi、Gd 及 / 或 Dy 中至少一種 且垂直於層平面之厚度分別是在2 nm和2 Onm之間, 一非磁性層元件含有Al2〇3、Ni〇、Hf〇2、Ti〇2、Nb〇、 Si〇2、Cu、Au、Ag及/或A1且垂直於層平面之厚度是 在1 n m和5 n m之間。 7. 如申請專利範圍第4項之記憶胞配置,其中各條第二線 分別與一種電流隨耦器相連接。 8. —種記憶胞配置之操作方法,此記憶胞配置是申請專利 範圍第1至7項中任一項所述者,此操作方法之特徵是: 一各記憶胞中之一之各磁阻元件須分別被磁化,使它們 具有不同之電阻, 一爲了讀出記憶胞中之資訊,此記憶胞之各磁阻元件 須分別在一種電壓位準和一種信號線之間切換,其中 此電壓位準在數値上對此二個磁阻元件而言是相等的 但具有不同之極性,而此信號線對此二個磁阻元件而 言是相同的, 一須在此信號線上評估:此信號線上之壓降是否大於0 或小於0, 一爲了改變記憶胞中所儲存之資訊,須改變此記憶胞 之此二個磁阻元件之電阻値。 -2-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19942447A DE19942447C2 (de) | 1999-09-06 | 1999-09-06 | Speicherzellenanordnung und Verfahren zu deren Betrieb |
Publications (1)
Publication Number | Publication Date |
---|---|
TW490668B true TW490668B (en) | 2002-06-11 |
Family
ID=7920947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089118045A TW490668B (en) | 1999-09-06 | 2000-09-04 | Memory-cells arrangement and its operation method |
Country Status (7)
Country | Link |
---|---|
US (1) | US6574138B2 (zh) |
JP (1) | JP3739705B2 (zh) |
KR (1) | KR100439653B1 (zh) |
CN (1) | CN1196132C (zh) |
DE (1) | DE19942447C2 (zh) |
TW (1) | TW490668B (zh) |
WO (1) | WO2001018816A1 (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6385079B1 (en) * | 2001-08-31 | 2002-05-07 | Hewlett-Packard Company | Methods and structure for maximizing signal to noise ratio in resistive array |
JP4775926B2 (ja) * | 2001-09-28 | 2011-09-21 | キヤノン株式会社 | 磁気メモリ装置の読み出し回路 |
DE10149737A1 (de) | 2001-10-09 | 2003-04-24 | Infineon Technologies Ag | Halbleiterspeicher mit sich kreuzenden Wort- und Bitleitungen, an denen magnetoresistive Speicherzellen angeordnet sind |
US20040026682A1 (en) * | 2002-06-17 | 2004-02-12 | Hai Jiang | Nano-dot memory and fabricating same |
JP4365591B2 (ja) * | 2003-01-17 | 2009-11-18 | Tdk株式会社 | 磁気メモリデバイスおよび書込電流駆動回路、並びに書込電流駆動方法 |
US7009278B2 (en) * | 2003-11-24 | 2006-03-07 | Sharp Laboratories Of America, Inc. | 3d rram |
CN1898749B (zh) * | 2003-12-26 | 2012-01-18 | 松下电器产业株式会社 | 具有可变电阻的存储器件、存储电路及半导体集成电路 |
US7257025B2 (en) * | 2004-12-09 | 2007-08-14 | Saifun Semiconductors Ltd | Method for reading non-volatile memory cells |
US8139391B2 (en) * | 2009-04-03 | 2012-03-20 | Sandisk 3D Llc | Multi-bit resistance-switching memory cell |
US7978498B2 (en) * | 2009-04-03 | 2011-07-12 | Sandisk 3D, Llc | Programming non-volatile storage element using current from other element |
US8270199B2 (en) | 2009-04-03 | 2012-09-18 | Sandisk 3D Llc | Cross point non-volatile memory cell |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4426491A (en) * | 1980-06-23 | 1984-01-17 | Union Carbide Corporation | Curable physical mixtures and composites therefrom |
US5173873A (en) | 1990-06-28 | 1992-12-22 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | High speed magneto-resistive random access memory |
US5949707A (en) * | 1996-09-06 | 1999-09-07 | Nonvolatile Electronics, Incorporated | Giant magnetoresistive effect memory cell |
JP3767930B2 (ja) * | 1995-11-13 | 2006-04-19 | 沖電気工業株式会社 | 情報の記録・再生方法および情報記憶装置 |
US5640343A (en) | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
DE19744095A1 (de) * | 1997-10-06 | 1999-04-15 | Siemens Ag | Speicherzellenanordnung |
US6104633A (en) * | 1998-02-10 | 2000-08-15 | International Business Machines Corporation | Intentional asymmetry imposed during fabrication and/or access of magnetic tunnel junction devices |
JP3773031B2 (ja) * | 1999-01-13 | 2006-05-10 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | Mram用の読出/書込構造 |
-
1999
- 1999-09-06 DE DE19942447A patent/DE19942447C2/de not_active Expired - Fee Related
-
2000
- 2000-09-04 KR KR10-2002-7002920A patent/KR100439653B1/ko active IP Right Grant
- 2000-09-04 WO PCT/DE2000/003017 patent/WO2001018816A1/de active IP Right Grant
- 2000-09-04 CN CNB008124922A patent/CN1196132C/zh not_active Expired - Fee Related
- 2000-09-04 TW TW089118045A patent/TW490668B/zh active
- 2000-09-04 JP JP2001522544A patent/JP3739705B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-06 US US10/094,865 patent/US6574138B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR20030009295A (ko) | 2003-01-29 |
US20020154537A1 (en) | 2002-10-24 |
US6574138B2 (en) | 2003-06-03 |
CN1372687A (zh) | 2002-10-02 |
JP3739705B2 (ja) | 2006-01-25 |
DE19942447C2 (de) | 2003-06-05 |
CN1196132C (zh) | 2005-04-06 |
JP2003532964A (ja) | 2003-11-05 |
KR100439653B1 (ko) | 2004-07-12 |
DE19942447A1 (de) | 2001-03-15 |
WO2001018816A1 (de) | 2001-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113167842B (zh) | 压控层间交换耦合磁阻存储器设备及其操作方法 | |
JP4187925B2 (ja) | メモリセル装置 | |
US7289356B2 (en) | Fast magnetic memory devices utilizing spin transfer and magnetic elements used therein | |
US7245523B2 (en) | Bistable magnetic device using soft magnetic intermediary material | |
TW457483B (en) | Magnetic memory unit having four states and operating method thereof | |
US6404674B1 (en) | Cladded read-write conductor for a pinned-on-the-fly soft reference layer | |
JP4896341B2 (ja) | 磁気ランダムアクセスメモリ及びその作動方法 | |
US6473336B2 (en) | Magnetic memory device | |
CN100466093C (zh) | 具有双隧道结的磁电阻存储器件 | |
CN102224546B (zh) | 具有补偿元件的stram | |
US6850433B2 (en) | Magnetic memory device and method | |
JP6495980B2 (ja) | 磁気メモリ | |
TW490668B (en) | Memory-cells arrangement and its operation method | |
US20060039183A1 (en) | Multi-sensing level MRAM structures | |
KR20010085371A (ko) | 자기 저항성 소자 및 메모리 셀 장치내에 메모리 소자로서상기 소자의 사용 | |
US7577018B2 (en) | Readout circuit of magnetic memory | |
US6980466B2 (en) | Soft-reference four conductor magnetic memory storage device | |
US11049538B2 (en) | Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof | |
US6795281B2 (en) | Magneto-resistive device including soft synthetic ferrimagnet reference layer | |
JP2007242118A (ja) | 磁気メモリの読み出し回路 | |
JP4775926B2 (ja) | 磁気メモリ装置の読み出し回路 | |
Smith | Commercial applications of spintronics technology | |
CN114730829A (zh) | 压控层间交换耦合磁阻存储器设备及其操作方法 | |
Bae et al. | Magnetoelectronic devices using/spl alpha/-Fe/sub 2/O/sub 3/bottom GMR spin-valves | |
CN116801706A (zh) | 抗磁场干扰的自旋轨道磁性随机存储器及信息存储方法 |