CN1372687A - 存储单元装置及其运行方法 - Google Patents

存储单元装置及其运行方法 Download PDF

Info

Publication number
CN1372687A
CN1372687A CN00812492A CN00812492A CN1372687A CN 1372687 A CN1372687 A CN 1372687A CN 00812492 A CN00812492 A CN 00812492A CN 00812492 A CN00812492 A CN 00812492A CN 1372687 A CN1372687 A CN 1372687A
Authority
CN
China
Prior art keywords
lead
ferromagnetic layer
storage unit
magnetoresistive
magnetoresistive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00812492A
Other languages
English (en)
Other versions
CN1196132C (zh
Inventor
S·施瓦尔兹
S·米塔纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1372687A publication Critical patent/CN1372687A/zh
Application granted granted Critical
Publication of CN1196132C publication Critical patent/CN1196132C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Abstract

存储单元装置是由各自包括两个磁阻元件的存储单元组成的。在每个存储单元上的磁阻元件是在这种情况下磁化的,使它们有不同的阻抗值,在存储单元上的数据存储可以用阻抗半桥电路决定,如何评价在出口出现的在其中是否在上述出口获得的信号大于或小于零。

Description

存储单元装置及其运行方法
关于非易失的写入/读取存储器愈来愈多地对存储单元装置进行研究,在其中将磁阻元件使用作为信息存储。
在专业领域中将磁阻元件,也被称为磁阻元件,理解为一种结构,这至少有两个铁磁层和安排在其中间的非磁性层。根据层结构的结构在GMR-元件,TMR-元件和CMR-元件之间是有区别的(见S.Mengel,磁性的技术分析,卷2,XMR-技术,出版社VDI技术中心物理技术1997年8月)。
将概念GMR-元件使用在层结构上,这至少有两个铁磁层和安排在其中间的非磁性的,导电层和显示所谓的GMR(巨大的磁阻)-效应。将以下事实理解为GMR-效应,GMR-元件的阻抗是与GMR-效应有关的,无论在两个铁磁层上的磁化是相互平行或不相互平行的。GMR-效应比所谓的AMR(各向异性的磁阻)-效应大。将以下事实理解为AMR-效应,在磁化导体上平行于和垂直于磁化方向的阻抗是不同的。在AMR-效应时涉及到在铁磁的单层上出现的体积效应。
在专业领域将概念TMR-元件使用在“隧道磁阻”-层结构上,这至少有两个铁磁层和一个安排在其中间的绝缘的,非磁性层。其中绝缘层是这样的薄,使它在两个铁磁层之间导致隧道电流。这种层结构同样显示了磁阻效应,这通过一个旋转偏振的隧道电流通过安排在两个铁磁层之间的绝缘的,非磁性层起作用。在这种情况下TMR-元件的阻抗也是与它有关的,无论在两个铁磁层上的磁化是相互平行或不相互平行的。其中相对的阻抗变化大约为在室温时的百分之6至40。
已经建议了,(例如见D.D.Tang等,IEDM95,997至999页,J.M.Daughton,薄的固体膜,卷216(1992),162至168页,Z.Wang等,磁性学和磁性材料,卷155(1996),161至163页)将GMR-元件作为存储元件使用在存储单元装置上。将存储元件由读取导线串联在一起。与其横向的是字导线,这不仅相对于读取导线而且相对于存储元件是绝缘的。在字导线上的信号通过在每个字导线上流过的电流产生一个磁场,这当足够强的时候影响位于其下面的存储元件。为了将信息写入使用x/y导线,这在准备写入的存储单元上是交叉的。将它们加上信号负荷,信号在交叉点上对于磁性变换产生足够的磁场。在其中将两个铁磁层中的一个的磁化方向反向。相反在两个铁磁层中另外上的磁化方向保持不变。在后面叙述的铁磁层上的磁化方向保持不变是通过相邻的非铁磁层完成的,这个将磁化方向保持不变,或从而将铁磁层的电路阈值通过另外的材料或另外的尺寸,例如另外的层厚,与首先叙述的铁磁层相比较放大了。为了读取信息将字导线加上脉冲信号负荷,通过这个将两个磁化状态之间的有关存储单元来回地接通。将电流通过字导线进行测量,从中将相应存储单元的阻抗值求出。
在US 5 173 873中已知一种磁阻存储单元装置,在其中为了选定准备读取的存储单元安排了晶体管。
在US 5 640 343中已知一种存储单元装置,在其中使用串联的TMR-元件作为具有二极管的存储单元。将二极管用于读取多个存储单元的信息。
以下问题以本发明为基础,规定具有磁阻元件的一种存储单元装置,这个在高包装密度和低处理技术费用时使安全地读取被存储的信息成为可能。
此外应该规定这种存储单元装置的运行方法。
这些任务是通过按照权利要求1的存储单元装置以及按照权利要求10的运行方法解决的。本发明的其他结构来源于从属权利要求。
存储单元装置有存储单元,在其中每个存储单元包括两个磁阻元件。有益的是使用TMR-元件或GMR-元件作为磁阻元件,因为这些在室温时在磁化改变时显示出足够大的阻抗变化和同时用可代替的磁场是可以改变磁化的。
这种存储单元装置一方面使多层逻辑意义上的数据存储成为可能,也就是说在一个存储单元中关于磁阻元件阻抗值的四个不同状态是可能的,将这个可以从属于四个不同的逻辑值。因此可以达到提高存储密度和因此包装密度的目的。
可以有选择地在每个存储单元中将磁阻元件这样磁化,使它们始终有不同的阻抗值。在这种情况下每个存储单元有可能是两种不同状态。存储单元装置的这种结构用降低的电路费用是可以读取的,这样存储单元装置可以用降低的位置需求制造和当读取时使比较高的安全性成为可能。
为了读取这个存储单元装置有益地将存储单元的磁阻元件各自在一个电压电平和一个信号导线之间接通,此时两个磁阻元件的电压电平的大小是一样的,然而有不同的极性。两个磁阻元件的信号导线是一样的。在信号导线上进行评价,是否在那里释放的电压大于或小于零。因此为了读取信息一个简单的桥电路就足够了。
其中有益的是将存储单元的磁阻元件相邻并列地安排。用这种方法将磁阻元件工艺决定的性能不均匀性,特别是由沉积、平版印刷、腐蚀等引起的系统处理不均匀性,对于评价信号没有影响。此外桥电路要求的外部电路是对称的。
存储单元装置不仅可以通过接通的而且也可以通过不接通的读取进行评价。将比接通读取快和容易实现的不接通的读取理解为以下事实,当读取过程时在印刷电路板网格上的电流是低临界的,也就是说没有达到存储单元变换磁性的接通阈值。存储单元的状态保持不变,这样就不要求读取之后花费时间地重新读入原始存储信息。
在这种存储单元装置中将属于0和1的不同逻辑状态经过读取信号的不同符号进行识别。具有不同符号的信号在电路技术上是容易区别的。因此存储单元装置是用高的评价安全性读取的。
涉及到大面积存储单元装置有益的是安排第一种和第二种导线。其中第一种导线是相互平行的和第二种导线是相互平行的。第一种导线和第二种导线是交叉的。磁阻元件各自在第一种导线和第二种导线之间是接通的。其中一个存储单元的磁阻元件是各自与两个不同的第一种导线和同样的第二种导线连接的。为了读取存储在存储单元中的信息将两个第一种导线加上同样大小然而不同极性的电压电平负荷,一般是将第一种导线与参考电势连接,特别是接地。在与被选定的存储单元的磁阻元件连接的第二个导线上对信号进行评价。在第二个导线上生成的电压电平依赖于被存储的信息有不同的极性。信号高度是与磁阻的磁阻值,与加在第一种导线上的电压电平以及与存在的第一种导线的数目有关的。随着第一种导线数目的增加信号的电平高度降低。
为了补偿第一种导线数目对信号电平高度的影响,有益的是将第二种导线与电流跟踪器连接。电流跟踪器有一个反馈的运算放大器,其反向的入口是与各个第二个导线连接的。非反向的入口是与地电势连接的。因此在第二个导线上将电势调节为零。在运算放大器的出口加上一个信号,从中可以读出存储单元装置输出信号的极性。
有益的是磁阻元件各自至少有第一个铁磁层元件,一个非磁性层元件和第二个铁磁层元件,在其中将非磁性层元件安排在第一个铁磁层元件和第二个铁磁层元件之间。对于每个存储单元在磁阻元件中在第一个铁磁层元件和第二个铁磁层元件上的磁化方向是相互平行的,而在其他的磁阻元件中在第一个铁磁层元件和第二个铁磁层元件上的磁化方向是相互反向平行的。
在本发明范围内第一个铁磁层元件和第二个铁磁层元件至少包括材料铁,镍,钴,铬,锰,铋,钆和/或镝和它们垂直于层平面各自的厚度为2和20nm之间。
在本发明范围内非磁性材料包括Al2O3,NiO,HfO2,TiO2,NbO,SiO2,Cu,Au,Ag和/或Al和垂直于层平面的厚度为1nm和5nm之间。
下面借助于附图详细叙述本发明的实施例。
附图1表示了各自具有两个磁阻元件的存储单元的存储单元装置视图。
附图2表示了本发明存储单元装置的电路简图,借助于这个叙述读取过程。
附图3表示了准备读取的存储单元的等效电路图。
附图4表示了用于读取存储单元装置的另外的电路。
附图5表示了一个电路简图,借助于这个叙述信息写入。
存储单元装置包括了带状的,相互平行的第一种导线LIi,i=1…m。此外存储单元装置包括第二种导线LIIj,j=1…n和是相互平行的。第一种导线LIi和第二种导线LIIj是相互交叉的(见附图1)。
在第一种导线LIi和第二种导线LIIj之间的交叉点上各自安排了一个磁阻元件MRij和在有关导线之间是接通的。每个磁阻元件MRij包括第一个铁磁层元件FM1和一个非磁性层元件NM和第二个铁磁层元件FM2。第一个铁磁层元件FM1包括了CoFe和厚度为2至10nm。将这种层元件的磁化可以通过在其下面例如由FeMn或InMn构成的非铁磁层在确定的方向上决定的。非磁性层元件NM包括Al2O3和厚度从0,5至3nm。第二个铁磁层元件FM2包括NiFe和层厚度从2至8nm。在这个实施例中由于它们的材料成分第一个铁磁层元件FM1比第二个铁磁层元件FM2有比较大的磁性硬度。
每两个相邻的与不同的第一种导线LIi,LIi+1连接的磁阻元件MRij,MRi+1,j构成一个存储单元Sii+1j。在附图1中将存储单元Sii+1j用虚线表示。存储单元Sii+1j的两个磁阻元件MRij,MRi+1j此时是与同样的第二个导线LIIj连接的。
在磁阻元件MRij,MRi+1j的一个和同样的存储单元Sii+1j上的铁磁层元件FM1,FM2的磁化是这样构成的,将在磁阻元件MRij,MRi+1j中的一个在第一个铁磁层元件FM1和第二个铁磁层元件FM2上的磁化方向构成为相互平行的和在其他上的是相互反向平行的。此外将第一个铁磁层元件FM1上的磁化构成为统一在一个方向上(在附图1上平行于导线LIIj)。因此磁阻元件MRij,MRi+1j有一个与同样的存储单元Sii+1j不同的阻抗值。将具有两个逻辑值的数字信息通过不同阻抗值装置存储在存储单元Sii+1j中,也就是说从而磁阻元件MRi+1j有比较大的阻抗或磁阻元件MRij有比较大的和磁阻元件MRi+1j有比较小的阻抗。
在第一个和第二个铁磁层元件(FM1或FM2)上的磁化方向可以完全与第一种导线LIi平行或与第二种导线LIIj平行,如附图1表示的。
存储单元装置表示了一个阻抗矩阵。在附图2上表示了这个阻抗矩阵的简图,在其中磁阻元件MRij是用其阻抗Rij标志的。
为了读取具有阻抗Rij和Rij+1的存储单元Sii+1j将所属的第一种导线LIi,LIi+1加上与零不同的电压电平负荷。其中将第一个导线加上+U/2负荷。将其余的具有x≠i,i+1的第一种导线LIx与接地电势(电势0)连接。在第二个导线LIIj上,这是与存储单元Sii+1j的阻抗Rij,Ri+1j连接的,将输出信号进行评价。电压源提供-U/2和+U/2的中间的触点同样位于接地电势上。
在第二个导线LIIj上分支的信号的电平高度Uj可以如下面进行评估:将具有x≠i,i+1的阻抗Rxj,这个一方面经过具有x≠i,i+1的第一种导线LIx与接地电势和另外一方面与第二个导线LIIj相连接,共同构成为半桥的横向阻抗Rj,半桥是由Rij和Ri+1,j构成的。
对于阻抗Rj为
            R0/(m-2)≤Rj≤(R0+ΔR)/(m-2)
其中R0是两个阻抗中比较小的和R0+ΔR是两个阻抗中比较大的阻抗,这些是磁阻元件MRij可以采用的。Rj的下面的值适合于这种情况,所有阻抗采用值R0,上面的界限适合于这种情况,所有阻抗采用R0+ΔR。在第二个导线上的信号电平Uj的数值Uj0 U 2 ΔR / R 0 ΔR / R 0 ( m - 1 ) + m ≤ U j 0 ≤ U 2 ΔR / R 0 ΔR / R 0 + m
信号电平Uj根据被存储的逻辑信息可以采用数值+Uj0或-Uj0
Figure A0081249200092
为了读取信息在第二个导线LIIj上确定,是否电平大于或小于零,就足够了。有益的是评价是通过一个双稳态电路,例如斯密特-触发器或具有高放大的差分放大器进行的。数值Uj0的高度是与第一种导线LIi的数目m成反比的。随着第一种导线LIi的数目m的增加信号高度下降。
为了不依赖于第一种导线LIi的数目安全地评价信号Uj将第二种导线LIIj各自与经过阻抗Rkj反馈的运算放大器OPj转换的入口进行连接(见附图4)。将运算放大器OPj的不变换的入口接地。在连接为电流跟踪器的运算放大器OPj的出口上分出一个信号Uj’,其信号高度Uj0是与第一种导线LIm无关的。其数值Uj0’为 U j 0 ′ = Rk j R 0 U 2 ΔR / R 0 ΔR / R 0 + 1
信号Uj’又可以采用数值+Uj0’或-Uj0’,根据哪个逻辑信息是存储在存储单元Sii+1j中。
为了写入信息将具有正电流+IW的第一个导线LIi和具有负电流-IW的第一个导线LIi+1加负荷(见附图5)。电流按照数值是相同的的。这些电流可以从一个共同的电流源中流出,一旦将第一种导线LIi,LIi+1经过一个开关S相互连接时。将所属的第二个导线LIIj加上电流IB负荷。在第一种导线LIi,LIi+1和第二种导线LIIj之间交叉点上的电流IB和IW的作用是,在交叉点上安排了具有阻抗Rij,Ri+1j的磁阻元件MRij,MRi+1j,产生足够大的磁场,以便在第二个铁磁层元件FM2上将磁化接通。在由于其材料选择是磁性比较硬的第一个铁磁层元件FM1上的磁化此时保持不变(见附图5)。为了写入将电流IW和IB这样选择,在阻抗Rij,Ri+1,j的地方得到的磁场超过第二个铁磁层元件FM2的接通阈值。通过电流IW的方向将写入的信息确定。第二种导线LIIj的作用是作为信号导线。
将第一种导线LIi可以各自使用作为字导线,将第二种导线LIIj各自使用作为位导线。有选择地也可能,将第一种导线LII使用作为位导线和将第二种导线LIIj使用作为位导线。

Claims (8)

1.存储单元装置,
具有存储单元,其中每个存储单元有两个磁阻元件,在其上在每个存储单元上的磁阻元件是这样磁化的,它们有不同的阻抗值,在其上将一个存储单元的磁阻元件经过一个信号导线串联在一起和将这样构成的总阻抗的两个端部加上同样大小但是极性相反的电压。
2.按照权利要求1的存储单元装置,
在其上磁阻元件是TMR-元件或GMR-元件。
3.按照权利要求1或2的存储单元装置,
在其上将一个存储单元的磁阻元件并排相邻地安排在一个平面上。
4.按照上述权利要求1至3之一的存储单元装置,
-在其上安排了各自相互平行的第一种导线和第二种导线,并且第一种导线和第二种导线是交叉的,
-在其上将磁阻元件各自在第一种导线中的一个和第二种导线中的一个之间接通,
-在其上一个存储单元中的磁阻元件各自与不同的第一种导线和同样的第二个导线连接。
5.按照权利要求1至4之一的存储单元装置,
-在其上磁阻元件各自至少有第一个铁磁层元件,一个非铁磁层元件和第二个铁磁层元件,其中将非铁磁层元件安排在第一个铁磁层元件和第二个铁磁层元件之间,
-在其上将每个在磁阻元件上的存储单元安排成在第一个铁磁层元件和第二个铁磁层元件上的磁化是相互平行的,并且在另外的磁阻元件上在第一个铁磁层元件和第二个铁磁层元件上的磁化是相互反向平行的。
6.按照权利要求5的存储单元装置,
-在其上第一个铁磁层元件和第二个铁磁层元件各自至少包括有元素铁、镍、钴、铬、锰、铋、钆和/或镝中的一种和垂直于层平面各自的厚度在2nm和20nm之间,
-在其上非磁性层材料包括Al2O3,NiO,HfO2,TiO2,NbO,SiO2,Cu,Au,Ag和/或Al和垂直于层平面的厚度为1nm和5nm之间。
7.按照权利要求1至6之一的存储单元装置,
在其上第二种导线各自与一个电流跟踪器连接。
8.按照权利要求1至7之一的存储单元装置的运行方法,
-在其上将在一个存储单元上的磁阻元件这样磁化,使它们有不同的阻抗,
-在其上为了读出存储单元的信息将存储单元的磁阻元件各自在一个电压电平和一个信号导线之间接通,其中电压电平的数值大小对于两个磁阻元件是相同的,然而有不同的极性和信号导线对于两个磁阻元件是相同的,
-在其上在信号导线上进行评价,是否在那里释放的电流大于或小于零,
-在其上为了改变存储在存储单元上的信息将存储单元的两个磁阻元件的阻抗改变。
CNB008124922A 1999-09-06 2000-09-04 存储单元装置及其运行方法 Expired - Fee Related CN1196132C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19942447.0 1999-09-06
DE19942447A DE19942447C2 (de) 1999-09-06 1999-09-06 Speicherzellenanordnung und Verfahren zu deren Betrieb

Publications (2)

Publication Number Publication Date
CN1372687A true CN1372687A (zh) 2002-10-02
CN1196132C CN1196132C (zh) 2005-04-06

Family

ID=7920947

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008124922A Expired - Fee Related CN1196132C (zh) 1999-09-06 2000-09-04 存储单元装置及其运行方法

Country Status (7)

Country Link
US (1) US6574138B2 (zh)
JP (1) JP3739705B2 (zh)
KR (1) KR100439653B1 (zh)
CN (1) CN1196132C (zh)
DE (1) DE19942447C2 (zh)
TW (1) TW490668B (zh)
WO (1) WO2001018816A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102439665A (zh) * 2009-04-03 2012-05-02 桑迪士克3D有限责任公司 包括伪电阻、电阻切换元件及二极管的多位电阻切换存储器单元的写入

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6385079B1 (en) * 2001-08-31 2002-05-07 Hewlett-Packard Company Methods and structure for maximizing signal to noise ratio in resistive array
JP4775926B2 (ja) * 2001-09-28 2011-09-21 キヤノン株式会社 磁気メモリ装置の読み出し回路
DE10149737A1 (de) 2001-10-09 2003-04-24 Infineon Technologies Ag Halbleiterspeicher mit sich kreuzenden Wort- und Bitleitungen, an denen magnetoresistive Speicherzellen angeordnet sind
US20040026682A1 (en) * 2002-06-17 2004-02-12 Hai Jiang Nano-dot memory and fabricating same
JP4365591B2 (ja) * 2003-01-17 2009-11-18 Tdk株式会社 磁気メモリデバイスおよび書込電流駆動回路、並びに書込電流駆動方法
US7009278B2 (en) * 2003-11-24 2006-03-07 Sharp Laboratories Of America, Inc. 3d rram
JP4499740B2 (ja) * 2003-12-26 2010-07-07 パナソニック株式会社 記憶素子、メモリ回路、半導体集積回路
US7257025B2 (en) * 2004-12-09 2007-08-14 Saifun Semiconductors Ltd Method for reading non-volatile memory cells
US8270199B2 (en) * 2009-04-03 2012-09-18 Sandisk 3D Llc Cross point non-volatile memory cell
US7978498B2 (en) * 2009-04-03 2011-07-12 Sandisk 3D, Llc Programming non-volatile storage element using current from other element

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4426491A (en) * 1980-06-23 1984-01-17 Union Carbide Corporation Curable physical mixtures and composites therefrom
US5173873A (en) 1990-06-28 1992-12-22 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration High speed magneto-resistive random access memory
US5949707A (en) * 1996-09-06 1999-09-07 Nonvolatile Electronics, Incorporated Giant magnetoresistive effect memory cell
JP3767930B2 (ja) * 1995-11-13 2006-04-19 沖電気工業株式会社 情報の記録・再生方法および情報記憶装置
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
DE19744095A1 (de) * 1997-10-06 1999-04-15 Siemens Ag Speicherzellenanordnung
US6104633A (en) * 1998-02-10 2000-08-15 International Business Machines Corporation Intentional asymmetry imposed during fabrication and/or access of magnetic tunnel junction devices
CN1145168C (zh) * 1999-01-13 2004-04-07 因芬尼昂技术股份公司 磁阻随机存取存储器的写/读结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102439665A (zh) * 2009-04-03 2012-05-02 桑迪士克3D有限责任公司 包括伪电阻、电阻切换元件及二极管的多位电阻切换存储器单元的写入

Also Published As

Publication number Publication date
JP2003532964A (ja) 2003-11-05
US20020154537A1 (en) 2002-10-24
US6574138B2 (en) 2003-06-03
TW490668B (en) 2002-06-11
JP3739705B2 (ja) 2006-01-25
DE19942447A1 (de) 2001-03-15
CN1196132C (zh) 2005-04-06
WO2001018816A1 (de) 2001-03-15
KR100439653B1 (ko) 2004-07-12
DE19942447C2 (de) 2003-06-05
KR20030009295A (ko) 2003-01-29

Similar Documents

Publication Publication Date Title
KR102611084B1 (ko) 전압 제어 층간 교환 결합 자기저항 메모리 디바이스 및 그의 동작 방법
CN1191586C (zh) 存储单元装置及其作为磁性ram与联合存储器的应用
EP1593126B1 (en) Mram architecture for low power consumption and high selectivity
CN1058801C (zh) 电流偏置磁性自旋阀式传感元件
JP2000132961A (ja) 磁気薄膜メモリ、磁気薄膜メモリの読出し方法、及び磁気薄膜メモリの書込み方法
WO1998057188A1 (en) Sensor comprising a wheatstone bridge
CN1196132C (zh) 存储单元装置及其运行方法
KR20090071404A (ko) 자기 메모리 및 자기 메모리의 기입 방법
JP2008519460A (ja) 電流印加磁気抵抗素子
JP2007305629A (ja) スピン注入型磁化反転素子
CN1516187A (zh) 电阻交叉点阵列中多比特存储单元的读操作
DE60023835T2 (de) Magnetwiderstandssensor oder speicherelement mit vermindertem magnetischen schaltfeld
CN1886800A (zh) 具有磁场传感器的mram芯片的非均匀屏蔽
JP4766835B2 (ja) 静磁気結合を利用した磁性ランダムアクセスメモリセル
CN1886799A (zh) 防止对磁阻存储器元件错误编程的方法和器件
US8519495B2 (en) Single line MRAM
KR100446888B1 (ko) 자기저항효과막 및 그를 이용한 메모리
CN1218246A (zh) 磁阻效应型磁头
JP2005174969A5 (zh)
EP1690263B1 (en) Data retention indicator for magnetic memories
JP2003060261A (ja) 磁気抵抗効果膜、それを備えたメモリ素子及びそれを用いたメモリ
JP2003197872A (ja) 磁気抵抗効果膜を用いたメモリ
Dagotto et al. Brief Introduction to Giant Magnetoresistance (GMR)
RU2320033C1 (ru) Элемент памяти на планарном эффекте холла
KR100933355B1 (ko) 수직자기이방성 스핀밸브 자기저항소자를 이용한 메모리소자 및 mram

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER NAME: INFENNIAN TECHNOLOGIES AG

CP01 Change in the name or title of a patent holder

Address after: Munich, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20130705

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160114

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050406

Termination date: 20190904