TW483155B - Capacitor for analog circuit, and manufacturing method thereof - Google Patents

Capacitor for analog circuit, and manufacturing method thereof Download PDF

Info

Publication number
TW483155B
TW483155B TW089126912A TW89126912A TW483155B TW 483155 B TW483155 B TW 483155B TW 089126912 A TW089126912 A TW 089126912A TW 89126912 A TW89126912 A TW 89126912A TW 483155 B TW483155 B TW 483155B
Authority
TW
Taiwan
Prior art keywords
film
oxide film
dielectric
oxide
electrode
Prior art date
Application number
TW089126912A
Other languages
English (en)
Inventor
Keizo Hosoda
Yusuke Muraki
Atsushi Sato
Harunori Ushikawa
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Application granted granted Critical
Publication of TW483155B publication Critical patent/TW483155B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Description

郜 3155 五、發明說明（1) 技術範圍 本發明關於一可應用於一半導體積體電路之電容器，及 種製造該電谷器之方法。特別地，如本發明之電容器係 一具有大容量及高電壓電阻之電容器，這樣可適用於一類 比電路。 技術背景 ▲ 一種習知用於一半導體裝置之電容器係一用於DRAM(動 態隨機存取記憶體）之電容器。 最近應用於DRAM之設計規則已發展到次微米階段，所需 之操作電壓已減少到約1 · ；1伏特。換言之，DrAm已需要較 大型整合及較低的操作電壓。為克服技術上的困難，已提 出各種的結構及製造方法。 例如 審查曰本專利申請 如所揭露之技術， 製造一下電極（儲 •然後，晶圓在氧 化時，去除氧化组 及結晶化之後，製 器之製造。 本專利申請案，另 法，一電容係根據 製成之下電極。下 化，及接著氧化鈕 ，而當再結晶化氧 KOKAI公告序號H9- 1 2 1 035 <木 案，揭露一種用於製造電容器之方法。 電谷器係根據下面之步驟製造。首先 存電極），及將氧化鈕沉積在下電極上< 氣環境下鍛練，這樣，當氧化鈕再結晶 中的氧氣空位。在實行氧化鈕數次沉積 成上電極（共用電極），如此完成電容 ΚΟΚΑ I公告序號η 1〇 —74898之未審查日 外揭露一種製造電容器之方法。如該方 下面步驟製造。首先製造一由多晶石夕所 ，極表面係受到快速熱氮化及快速熱氧 沉積在表面上。晶圓在氧氣環境下鍛練
第5頁 五、發明說明（2) :匕鈕時，以去除氧氣空&。一種由氮化鈦或類似 成之反擴散薄膜係製成於表面上。最後，製成一番衣 如此完成電容器之製造。 上單極， 揭露於KOKAI公告序號们卜1 3575 6之未審查日 凊案之另一方法，其教授後續製造電容器之步驟。1 造一由攙雜多晶矽所製之下電極。然後，氮化 使氧化鈕沉積於氮化之下電極上。晶圓係於氧環下= 練，及完成濕氧化及乾氧化以結晶氧化组。一種 或類似物質所製成一反擴散薄膜係製成於表面上。、， 5成於一上電和5，這樣’完成電容器之製造。如此方法： 氮化膜工作像一遮蔽薄《，用於濕及乾氧化步驟期間之氣 化’這樣’避免下電極被氧化。 U間之虱 ^ TDRAM ’像這樣的電容器係有利於類比電路，諸如 ;:=(，無具線 特或更高範圍操作電壓之電路。上述J造到:伏 不適合製造具有大電容及相當高電遂電阻之電：：技：， 如^適合用於DRAM之氧化膜厚度之最大容許電壓僅^ 伏特。這是由一隧道電流所產生， 一 · 流將會產生較大影響。較厚的^彳卜:^加較兩電壓時該電 α 厚的氧化鈕薄膜僅只提升容許電 屋達約3伙特。廷是由保留在氧 t ；r,：：：?：!："" — ^ 越厚，空位越谷易出現。所以 、文w 的组薄膜而言，它很難形成氧化需要厚 155 五、發明說明（3) 由於上述之說明，利用電介質薄膜，且1 2電壓電阻之一電容器，②製造此電容器之方法: 發明說明 本發明已由於上述說明而得到結論，本發 ^ 提供具有一大電容及相當高電壓電 的係 製造該電容之方法。 电今器，及一用於 本：明之另-目的係提供一適用於類比電路 裔，及一用於製造該電容器之方法。 吨電令 本發明之又一目的係提供一使用電介質 電路3. 3伏特或更高電壓之大電容、、、·寺類比 造該電容器之方法。 《電…及-用於製 驟：種用於製造類比電路之電容器之方法，其包括以下步 製造一半導體層（15)為一第一電極； 製造一電介質薄膜（23)於該半導體声Γ ) 經該電介質薄膜（23)，氧化該半導^層（15); 導及電介質薄膜⑵)之間形成二層氧化膜仔：半 電極(25)於電介質薄膜(23)上’以便面對該 圖式簡單說明 圖=係-表示如本發明實施例之—電容器結構之横截面 圖2A謂係』於說明如圖i所示該電容器製程之圖型； 第7頁 155^ 修正 ffl年：Μ如复正丨案號89126912 |4) 圖3 A及3 B係用於說明如圖1所示該電容器製程之圖型 圖4A及4B係用於說明如圖1所示該電容器製程之圖型 圖5 A及5 B係用於說明如圖1所示該電容器製程之圖型 圖6係一表示製造氧化金屬薄膜之裝置之結構圖型； 圖7係一表示溼氧化裝置之結構圖型； 圖8係一表示施加於在乾氧化之下所製成之該電容之一 電壓及漏電流密度之間之關係圖； 圖9係一表示施加於在溼氧化之下所製成之該電容之一 電壓及漏電流密度之間之關係圖型； 圖1 0係一表示一電介質薄膜厚度及漏電流密度之間之關 係圖型；及 圖1 1係一表示一氧化薄膜有效厚度及漏電流密度之間之 關係圖型。 實施本發明之最佳模式 一電容及一種用於製造如本發明之一實施例之方法，現 在將說明於相關之圖1到1 2。 圖1係一表示如本發明實施例電容器結構之橫截面圖。 如圖1所示，該電容器包括一半導體基材1 1 、一製成於 半導體基材1 1上之第一中間層薄膜1 3、一製成於第一中間 薄膜13上之下電極15、一製成於下電極15上之氧化膜17、 一製成於氧化膜17上之氮化膜19、製成於氮化膜19上之另 一層氧化膜21、一製成於氧化膜21上之電介質薄膜23、一 製成於該電介質薄膜2 3上之上電極2 5、一第二中間層薄膜 27、及分別連接於下電極15及上電極25之引導電極29及 3 1 °
O:\68\68342.ptc 第8頁 修正 案號 89126912 修正ί、 •士發明1娜J(5) 該半導體基材1 1例如係由一複數擴散區域製成於上之一 單晶矽所製成。 第一中間層薄膜13例如係一諸如BPSG (硼-磷矽酸鹽玻 璃）之絕緣層，中間層薄膜1 3將該半導體基材1 1與形成其 上之電路結構隔離，及平整半導體基材11之表面。 下電極1 5係製成於第一中間層薄膜1 3上，及由攙雜多晶 矽（D-Si )所製成，而其p-或η-型雜質係例如攙雜了磷在裡 面〇 氧化膜1 7係透過電介質薄膜2 3及氮化膜1 9經溼氧化製成 於下電極15之表面上。 氮化膜1 9係一具有0 . 5到2. 0納米之氮化矽薄膜，其係例 如以RTN (快速熱氮化法）在諸如氮及氨之氮化物環境下， 經氮化下電極1 5所製成。氮化膜1 9將下電極1 5與上電極2 5 隔離，以避免經下電極1 5及上電極2 5之間直接接觸所導致 的化學反應，及限制雜質擴散進入下電極1 5。 氧化膜2 1，係經溼氧化法，透過電介質薄膜2 3施加於氮 化物薄膜1 9之表面所形成。 設定氧化膜17及21之厚度，使得氧化膜17、21之厚度， 及一高電壓電阻與具有上述厚度之該氮化膜19相同之一虛 擬氧化膜厚度之和為2納米或更厚。 電介質2 3係一具有，例如，約1 5到6 0納米（更佳，3 0到 50納米）厚度之氧化鈕（Ta2 05 )，它的厚度是比氧化膜及氮 化膜較高之電介質薄膜。這樣的電介質薄膜2 3係有助於產 生一具有大電容之電容器。
O:\68\68342.ptc 第9頁 483155 修正 曰 案號89126912 V车 > 曰 發明•充⑹ ...... ......... 上電極2 5係由 五 、 厚度約7 0到1 2 0納米之氮化鈦（T i N )所製 成 上電極25形成一具有下電極15之對立電極對。 第二中間層薄膜2 7係由一層氧化矽薄膜所製成，及 整個電容器。 引導電極29及31係分別連接於下電極15及上電極25，而 它們作用為將該下電極15及上電極25之延伸件引導到該 一中間層薄膜2 7表面。 現在將敘述用於製造這樣結構電容器之步驟。 實行大氣壓力熱CVD(化學氣體沉積）或類似方法，以沉 ，BPSG(硼-磷矽酸鹽玻璃）在所需電路元件（擴散元件等 ^已形成其上之半導體基材丨丨上，使製成如 第一中間層薄膜1 3。 在製成第一中間層薄膜13之後，實行低壓CVD或類似方 > ，以沉積其中攙雜諸如磷（P)之雜質之攙雜多晶矽 於第一中間層薄膜13上。這樣所製成之多晶矽薄膜 係製模以形成如圖2 B所示之下電極丨5。 氮化下電極1 5之表面，以便製成如圖3 A所示呈有約i 5 =5納米（更佳地’約2納米）厚度之一層氮化石夕薄 ΐτ式快速熱氮化裝*，施加氣化法於下 ，严形成氮化石夕薄膜41。例如，於氮化製 ΐ ^ ί Β 120 Τ〇ΓΓ)降低壓力下，以2, 00() seem ，地，約氏溫度），且保持條件達4。到二:度(更 地，約6 0分鐘）。 刀超、文住
483155
厣1 一如圖6所示之氧化金屬膜製成裝置61，- :乳a r^溥、3係如圖3B所示製成於該氮化矽膜41形成於 上之晶圓上。 氧化金屬膜製成裝置 沉積裝置64及67、熱處 它們所有均可聚集在— 61包括如圖6所示之匣室62及63、 理裝置65及66，及一運送間68，及 起。 —具有閘門G7及G8之e室62及63，其能夠握持匡刊，而 母一匣子能握持一串半導體晶圓。 曰二積裝置64及67二者形成非結晶氧化金屬膜，諸如非結 :曰二化鉅薄膜。沉積装置64及67以熱CVD技術製成薄膜， ΐ利用液態烷氧化金屬起泡後之一供給氣體，諸如五乙氧 ς，（Ta'OC2H5)5)及—氧氣，諸如〇2之一混合氣體，以完成 溥、之形成。此雙成形結構有助於改進產出。 熱處理裝,65及66曝露非結晶氧化金屬層到活性氧原 —，以修正氧化金屬層。熱處理裝置選擇性地或同時地實 行修正製程及結晶化製程。於修正製程期間，熱處理裝置 65及66，露晶圓之表面，其係放置於一具有一内建加熱器 、舌化氧原子之級上，使修正晶圓表面上之氧化金屬膜。 於結晶化製程期間，結晶化所修正之氧化金屬膜。臭氧 〇3)引入熱處理裝置及66或產生於其中，使適合修正製 程作為活性氧原子。 乂 運送間68經過閘門以到06，連絡匣室62及63、沉積裝置 64及67、及熱處理裝置65及66。運送間68係裝置一可撓多 接a煮件6 9，其旋轉、伸展及收縮以運送該晶圓。
第11頁 五、發明說明（8) 這樣所結構之匣室6 2另β q IX π拉壯 體引入系統，使插置氣ί63諸=二置64及67係安裝氣 ^ i ^ έ ^ ^ ^ ^犹體，堵如h引進到它們裡面，及安 工系、、先使之真空。那些系統可單獨控制。 現在將欽述利用上述毚/ g替制 -層氧化钽之製程。 孟屬I成裝置61，用於製成 狀一，而每一晶圓表示如圖所示 1£于〇 載入E室62。接著在閘門G7關蘭之德， 匠室62充料氣體，且使£室62真空。關閉後 臂件69透過開啟之閘門^從匣 放入已真空之運送間68。 取日日0W亚將匕 然後，晶圓W經間ΗΓβ # λ β古& 在曰圓w哉入” 載已真空之沉積裝置67。 日日口载入’儿積裝置6 7之後，液能烷4卟a s 丁以〇(^5)5經氦氣之起泡作:f =化金屬 .-]〇 3%〇；r)^ ^ ^ ^ 26 ,) 39 ^(0. 2 如此制亥製程溫度係250到450攝氏溫度。 化纽薄膜4;。於半導體基材11上，使製成氧 U有機材料使用於此鞋中 必需攙雜有機雜暂。爲备几力—I私中乳化鈕溥膜43 在薄膜妒点制。及乳化鉅溥膜43需保持非結晶。 W，並透過開啟衣程，f，臂件69由沉積裝置67選取晶圓 66。晶《係受：：正:f裝進已抽取真空之熱處理裝置 43 〇 又到修正製程，使修正非結晶氧化鈕薄膜 在L正衣&中’當臭氧5丨人熱處理裝置66時，紫外線係 五、發明說明（9) 幸昌射到晶圓W上。泰g此 性氧原子。那…卜線激發，使產生-大量活 之有機雜質。：者，；：：”晶圓表面上氧化组薄膜43 能量所切開。最後，‘：： =似元素之鍵合係經紫外線 佳用於修正製程之停2化组薄膜43所去除。較 納米之波長 外線例如具有185納米及254 製程、-声t你丨Λ%力、力133巴到80千巴（1到6〇〇 T〇rr); ^溫；化二士曰到7〇0攝氏溫度範圍，其係低於700攝 度’里ί力強庚巨、晶溫度。如果製程溫度低於320攝氏溫 ;1 又不足夠。或者如果製程溫度超過700攝氏 度，，化鈕薄膜43之結晶將干擾修正。 攝氏 、登敗，薄膜43修正製程之後，臂件69由熱處理裝置6 6 選，晶圓，，及將它放入該第二£室63中之㈣上。 上^製程已完成所有g件c中之晶㈣之後，由 弟一 E室63卸下。 ，著，在氧化鈕薄膜43形成完成之後，溼氧化經利用一 土氧化裝置71如圖7所示來完成。 如圖7所》示之溼氧化裝置71，包括一反應管72，其具有 u括〆内官72a及一同心配置之屋頂外管72b之雙管結構。 滢氧=裝置71安裝一加熱器73在反應管72周圍。 μ 一歧官74係密封連接於反應管72於外管72b之底部。歧 管^係由不銹鋼所製成，及具有一開口於它的底部。 在複數氣體供給管8 0係配置於歧管7 4之圓周方向。一燃 燒為8 1係連接於如圖7所示之氣體供給管8 〇之一。燃燒器 81、、、二&氣體及〇2氣體之間的燃燒反應（觸媒作用）產生蒸
^155
入氣：供給：82係連接於與燃燒器81連接之氣體供 ^ e80。一插入氣體供給管82係安袭一閥件vb4，及供给 氣體，經過閥件VB4及插入氣體供給管 8 2以便稀釋所產生之蒸汽。 广 1管74之底部開口係以—蓋件75㈣覆蓋著…孰隔離 :76暨立於握持一晶圓船77於其上之蓋子75上。 裔（未表示出）提升蓋件75。 ° 3:74具有一排放端78，其連接一排放管路7 一閥件VB3，引導到一真空泵浦νρ。 便远 當-第-步驟經溼氧化裝置71_進行氧化作用，一 2，其上之晶圓W如圖3Β之狀態，載入反應管72 s曰口苗 件75關閉歧管74之開口。 I λ * 接著，加熱反應管72之内部’以每分鐘1〇〇攝 加熱速率，使溫度例如上升達85〇攝氏溫度。’皿又、 士當反應管72内部之溫度達到85()攝氏溫度之處n =，控制反應管内部72之壓力，使得在大氣壓力之皿又 係例如約5毫米水柱到10毫米水柱。在此條件之〃 見仃，原製程，以便保持晶圓W之溫度為常數。 接著，&氣體及A氣體係引入燃燒器81將它們姆焯， :給所產生之蒸汽到反應管72，1由經過開啟件 供給之化氣體稀釋該蒸汽^ 4件VB4所 :蒸汽氧化，換言之’渔氧化優於其它氧化技術 虱化，因為該溼氧化之目標非常深入。在此例子，不僅氮
483155 五、發明說明（11) ΐ:; ΐΐί i ί化石夕原子係經過氧化組薄膜43氧化，且 2下電極15之表面及氮化矽薄膜“之表面一 之，為下雷搞〜1 鼠化石夕薄膜41(換言 η係面上)之間’及另一薄的氧化石夕薄膜 7係$成於虱化梦缚膜41及氧化紐薄膜43之間。再者 化矽，膜41係完全或部份改變為氧氮化膜。 虱 於氧化製程期間，減少由氧氣短缺 及再結晶化氧化组薄膜43。 等致之乳轨工位’ 完成氧化製程，使得在下電極15及氧化鈕薄膜 ，膜有效^度:相等或大於2納米。換言之，完成該1製氧 二二Ϊ : Ϊ Ο之厚1 I及一高電壓電阻與氮化石夕 膜41相同之虛擬乳化膜厚度之和，為2納米缺 而，如果氧化膜之厚度相當地大，因為氧化 …、 質常數，，容器之容量將小於所期待之值。氧;匕：之：二 厚度係約2到4納米（較佳地，約2到3納米 ' 夕 „或更少（較佳地，其1/1〇或更少十))。*為乳化组膜 當完=氧化製程’停輯氣體及〇2氣體之供給 81，打開閥件VB4以氮氣壓縮反應管使達 ；、二 7=反細達一預定，接著，晶圓二力反應〜 運送所卸下之晶圓w，例如，一濺射袭置 τ 49於如_所*之每—晶圓上。所沉/::;二膜 可約100納米。 得勝49厚度 接著，ΠΝ薄膜49、氧化组薄膜43、氧化石夕薄膜47、氮 五、發明說明（12) 化矽薄膜41及氧化 示之結構。厚膜45係依序製模，使製成如圖5A所
Si〇2係沉積於晶圓w之完全表面上 層薄膜27。技这 表戚該第二中間 μ ψ r'97 Λ者，接觸孔係形成於如圖5B所示之第-中間 層J專膜27。最後1成引導電極 1所示結構用於類比電路之半導體電容器。使-成具有如圖 之ΪίΪ=2；Λ為由具有高電介質常數之氧化纽所製成 :;用之電容，係大於具有相同元件尺寸之ί 般電容器所利用之電容。 〗 < 頰比電路之 =’目為於下電極15及電介質薄膜2 效厚度，係設定等於哎大細丰^丨m 1 乳化膜w有 m , ^ ^ ^ ^ ^ .、次大於2、、、内未，利用相當高的電壓電 ’使漏電電流避免流動。 範例 現在將敘述本發明之一範例。 膜Γ/制容器之高電壓特性圖，其中氮化石夕薄 厚度’及氧化纽薄膜43以30納米之 成於氮化矽薄膜41上’及它們係於製程期間，在沒 有水份之氧氣環境下’受到乾氧化處理。 如圖8所示，當約+ 5V或_5V之電壓係施加於上電極“， 而參考電壓係設定一電壓於下電極15時，在下電極15及上 電極25之間之電流（漏電流）密度急速增加。 換言之’當等於或大於+ 5V或_5V之電壓，施加於下電極 5及上電極25之間時’將產生擊穿’使電容器破壞。也就 483155 五、發明說明（13) — 是，電容器不適合用於類比電路，係因它的高電壓電阻太 圖9係一表不一電容器高電壓特性圖，該電容器具有1 納米之氮化膜19及30納米之電介質薄膜23，其中它們於j 程期間，經溼氧化方法所製成。 '衣 如圖9所示，即使-6V到 + 6V範圍之電壓施加於上 =而參考電壓係設定於下電極15時，電流密度將/ 戶斤以’擊穿不會產生。再者，漏電流密度係非常 敢Λ漏人電流密度：lx10—7安/平方公分）。換言之，兮 :谷盗適合用於類比電路’係'因它具有相當高的電壓電- 之：漏電流、電介質薄膜23厚度及氧化膜有效厚声 係：J於此研究’準備分類於兩組之六個不；J 今益。第一組包括第一到第三 —+ Π電 - 30納米厚度之Ta2〇5薄膜 容具有 下，以不同條件應用於每—電在J氧化方法之 四到第六電容器，S“lJS6，每：：”第二組包括第 績睹。贷 母 具有一 40納米厚唐之Tqfi 4膜。第二組之電容器也 T厗度之Ta2〇5 於應用在第-組之條件所製成乳化方法之下’以那些相同 當漏電流密度達到i x丨0_8 容器S1到S6之每一個中，电=十方么刀時，在那六個電 之間，找出一電壓Vc。只驗性地於下電極15及上電極25 圖表示所實驗之結果。 1〇很明顯指出電驗不是根^ ^之相同條件下，由圖 疋根據Τ\〇5薄膜之厚度（3〇納米或 第17頁 483155
五、發明說明（14) 40納米）。換言之，電介質薄膜23之厚度不會嚴重影響高 電壓特性或漏電流特性。 /胃@ 然後，在S1到S6之每一電容器中得到氧化膜τ〇…之有效 厚度。氧化膜Toeff之有效厚度’已基於上電極μ及下電極 15之間之電容，及電介質薄膜23之厚度來計算。換言之， 氧化膜T〇eff之有效厚度，相當於氧化膜17、21之厚^，及 基於氮化膜19之厚度（具有相同高電壓電阻之氧化矽薄膜 之厚度）之一虛擬厚度之轉換厚度之和。 §漏電流密度為1 X 1 0_8安/平方公分時，圖i丨表示氧化 膜有效厚度及電壓Vc之間之關係。當氧化膜（氧化矽薄膜） eff之有效厚度相專或大於2納米，而不論電介質薄膜23 =厚度時，由圖11很明顯地看出，電壓Vc將超過5伏特。 =而^氧化石夕薄膜之厚度小於2納米日夺，電壓Vc僅約 〇這疋對於類比電路不適合之特性。 如圖10及11 路之電容器， 氧化矽薄膜。 ’慮及電介質薄膜23之厚度，一用於類比電 需要一具有至少2納米或更多之有效厚度之 上述範例另揭露製成 成一且有？ 〜一〜電；丨貝及溼氧化之步驟，j; 用於類比電路更厚之有Λ厚度之氧化μ，使提供-適 器。、 且具有相當咼電壓電阻之大電容之電容 不同於上、，十、 例如，、上、^ ^各種修正或實施例，係可應用於本發明 合。更精確2一晶圓處理及批量處理之 遘，早一晶圓處理可應用以形成氮化膜及 483155 五、發明說明（15) 化製程’而批量處理可應用於形成電介質薄膜。或者，單 一晶圓及批量處理可應用於全程處理。 、，上述之實施例中，溼氧化裝置71將實行結晶化製程及 座氧化製程二者用於氧化鈕薄膜。替代溼氧化裝置7〗，氧 化金屬膜製成裝置6 1，僅以單一晶圓處理，完成氧化鈕薄 膜形成之製程，及溼氧化裝置71可以批量處理，實行溼氧 化，程、修正及結晶化製程用於氧化鈕薄膜。 氧化膜1 7較佳完全製成於氮化膜1 9及下電極1 5之間，以 便改良上電極25及下電極15之間之高電壓特性。一例子， 其間部份製成之一氧化膜可為應用。也有可能之一例子， 例如，其間氮化膜丨9具有足夠高的電壓特性。在此例子， :電極15之表面可經過氮化膜19薄弱區域（諸如裂縫或較 2域）使之氧化。即使氮化膜19具有像這樣高電壓電阻 :弱=區域，部份製成之氧化膜17將補償那些區域。最 後，它以減少之漏電流表示所希望之高電壓電阻。 介ΐϊί施例應用渔氧化技術用於氧化。本發明可應用直 下=術二？此所希望之結果可兹利用。例⑹，可應用 度用於雷—虱化一氮（Ν2〇)之環境，約500到800攝氏溫 氧化長遠件之熱處理，I中電介質薄膜已製成；及 或類似環境 '然而，在上述之條件下製迕兄 將比經由歷氧化製造之4容合成電容器， 2電壓特性…，渥氧化係最適 希望性能之電容器之方式。 、1k表不所 483155 五、發明說明（16) 替代如圖1所示之電容器結構，例如，上電極25可為一 =Ϊ你^、鎢、或類似金屬所製成之一金屬電極。不過， 上雷搞^樣!!材料被使用，電容器必須於電介質薄膜23及 上電極25之間安裝一遮蔽金屬。 替代氧化鈕，電介質薄膜23可應用BST(氧化鋇、氧化 勰、氧化鈦合金），或類似物質。 替代用於製成氮化矽薄膜41之快速熱氮化法（RTN)，可 應用下面之步驟。例如，熱或電漿c〇可完成以 石夕於如_所示之結構上，使形成氮化 可 ?Λ熱氮化之組合。-般來講，在形成具有較高密度之 问口口貝虱化膜時，熱氮化法係優於CVD。因此，埶氮化 係適合用於一電容具有較高電壓特性及需要較小漏電流 例子。 替代批量處理，氮化膜可經單一晶圓處理所製成。 下面之步，也可應用以形成如圖1所示電容器之結構。 例如，Si〇2薄膜係可經迅速熱氧化法（RT〇)或經CVD沉積法 製成於下電極15之表面。然後，實行RTN或CVD以形成一芦 氮，膜（或-氧化氮薄膜），及接著可形成Si〇2薄膜及電介 質薄膜。然而，’此法比上面所指示之實施例需要較多之步 所以’製造效率不好。再者，一合成電容器比應用溼 氧化之例子’表出較大漏電流及稍差的高電壓特性。因 此，上述實施例之方法係較佳的一個。
第20頁 483155 圖式簡單說明
第21頁

Claims (1)

  1. 483155 六、申請專利範圍 下步 種用於製造一類比電路之一電容器之方 法，包括以 上； ’使得在該半 層氧化膜；及 上，以便面對
    製造一半導體層（15)成為一第一電極； 製造一電介質薄膜（23)於該半導體層（15) 經該電介質薄膜（23)氧化該半導體層（15) 導體層（15)及該電介質薄膜（23)之間形成一 製成一第二電極（25)於該電介質薄膜（23) 該第一電極（1 5)。 ，其中 包括製成一攙雜雜質之 2 ·如申請專利範圍第1項之方法 製成該第一電極（15)之該步驟， 矽層之步驟； 製成該氧化膜之該步驟， 件，透過該電介質薄膜（23) 得在該半導體層（15)及該電 石夕薄膜之步驟。 包括在氧化環境下加熱一元 ，以氧化該半導體層（1 5 )，使 介負層（23)之間形成一層氧化 3·如申請專利範圍第1項之方法，進一步包括製成一層 氮化膜（19)於該半導體層（15)之一表面上之步驟，其係在 製成該第一電極（15)之該步驟及製成該電介質薄膜（23)之 該步驟之間完成，其中 衣ie δ亥氧化膜之該步驟係在該氮化膜（1 9 )及該電介質薄 膜（23)之間形成一層氧化膜。 、 4·如申請專利範圍第3項之方法，其中製成該氧化膜之 該步驟，包括透過該電介質薄膜（23)及該氮化膜（19)，氧 化該半導體層（1 5 )，使得在該氮化膜（1 9 )及該半導體層
    第22頁 483155 六、申請專利範圍 〜 (15) =間形成一第一氧化膜（17)之步驟，及包括透過該電 介質薄膜（23)，氧化該氮化膜（19)之一表面，使得在該氮 化膜（19)及該電介質薄臈（23)之間形成一第二氧化膜（21) 之步驟。 5 ·如申请專利範圍第3項之方法，其中製成該氧化膜之 該步驟，包括氧化該氮化膜（19)以修正該氮化膜（19)，使 至少部份成為一層氧氮化膜或一層氧化膜之步驟。 6如申印專利範圍第3項之方法，其中製成該氮化膜 19之該v驟’包括在氮化環境下迅速地加熱該半導體層 (15)之表面，使氮化該半導體層（15)之表面之步驟。 ί申請專利範圍第1項之方法，其中製成該氧化膜之 :二驟’包括在具有高氧化性質之環境下，加熱該元件， 使氧化該半導體層（丨5 )之步驟。 牛Ϊ申？：利範圍第1項之方法，其中製成該氧化膜之 §亥步驟，包括溼氧化法之氧化步驟。 二：申：軌圍f1項之方法，其中製成該氧化膜之 電i質薄：⑵;加時，供給氧氣到該 該步驟，包括製成一層以；其中製成該氧化膜之 米之步驟。 氧化膜之有效厚度等於或大於2納 11 ·如申請專利筋圍筮彳 膜(23)之該㈣，包括，其中製成該電介質薄 一層氧化组薄膜之步驟有―15到60納米範圍厚度之 483155
    六、申請專利範圍 12. —種用於一類比電路之電容器，包括： 一第一電極，其由一半導體層（15)所製成； 一第一氧化膜（17)，其製成於該第一電極上； 一層氮化膜（19)，其製成於該第一氧化膜（丨7)上； 一第二氧化膜（21)，其製成於該氮化膜（19)上； 一電介質薄膜（23)，其製成於該第二氧化膜（21)上；及 一第二電極（25)，其製成於該電介質薄膜（23)上，以 面對該第一電極（15)。 1 吏
    13·如申请專利範圍第12項之電容器，其中 該第一電極（1 5 )係由石夕所製成， 該第一及第二氧化膜（17、21)係由氧化矽所製成， 該氮化膜（1 9 )係由氮化矽所製成。 14·如申請專利範圍第12項之電容器，其中該 (1 9 )係部份氧化。 ·匕膜 15·如申請專利範圍第12項之 第二氧化膜（Π、21)之厚度，及電介Ά5亥第，及該 (象電介質強度相同之一虛擬= ; = =膜 係專於或大於2納米。 、 又之和， 16. 如申請專利範圍第15項之電容器，1
    第二巩化膜（17、21)之厚度，及電介質強产^知及該 (19)電介質強度相同之該虛擬氧化膜之 虱化膜 介質薄膜（23 )厚度的一半或更少。 又之和’係該1 17. 如申請專利範圍第！項之方法， (23)，包括一具有15到6〇納 電"質薄膜 厗度之虱化鈕薄膜。
    第24頁
TW089126912A 1999-12-17 2000-12-15 Capacitor for analog circuit, and manufacturing method thereof TW483155B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35870199A JP2001177057A (ja) 1999-12-17 1999-12-17 アナログ回路用キャパシタ及びその製造方法

Publications (1)

Publication Number Publication Date
TW483155B true TW483155B (en) 2002-04-11

Family

ID=18460674

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089126912A TW483155B (en) 1999-12-17 2000-12-15 Capacitor for analog circuit, and manufacturing method thereof

Country Status (6)

Country Link
US (1) US6551896B2 (zh)
EP (1) EP1169740A1 (zh)
JP (1) JP2001177057A (zh)
KR (1) KR100564133B1 (zh)
TW (1) TW483155B (zh)
WO (1) WO2001045177A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750113B2 (en) * 2001-01-17 2004-06-15 International Business Machines Corporation Metal-insulator-metal capacitor in copper
US6717193B2 (en) 2001-10-09 2004-04-06 Koninklijke Philips Electronics N.V. Metal-insulator-metal (MIM) capacitor structure and methods of fabricating same
JPWO2003052829A1 (ja) * 2001-12-14 2005-04-28 株式会社日立製作所 半導体装置及びその製造方法
JP2004152796A (ja) 2002-10-28 2004-05-27 Toshiba Corp 半導体装置及びその製造方法
JP3842745B2 (ja) * 2003-02-28 2006-11-08 株式会社東芝 半導体装置およびその製造方法
JP2005093605A (ja) * 2003-09-16 2005-04-07 Toshiba Corp 半導体装置およびその製造方法
KR100605506B1 (ko) * 2004-02-09 2006-07-28 삼성전자주식회사 엠아이엠 아날로그 캐패시터 및 그 제조방법
US7468323B2 (en) * 2004-02-27 2008-12-23 Micron Technology, Inc. Method of forming high aspect ratio structures
JP4679270B2 (ja) * 2005-06-30 2011-04-27 株式会社東芝 半導体装置およびその製造方法
TWI489444B (zh) * 2012-07-17 2015-06-21 Etron Technology Inc 應用於嵌入式顯示埠的動態隨機存取記憶體
JP6988688B2 (ja) 2018-05-21 2022-01-05 株式会社デンソー 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745968A (en) * 1980-08-29 1982-03-16 Ibm Capacitor with double dielectric unit
KR100308885B1 (ko) * 1994-03-22 2001-12-15 박종섭 캐패시터절연막형성방법
US5478765A (en) 1994-05-04 1995-12-26 Regents Of The University Of Texas System Method of making an ultra thin dielectric for electronic devices
JPH10321801A (ja) * 1997-05-19 1998-12-04 Toshiba Corp 半導体装置及び半導体装置の製造方法
GB2326279B (en) * 1997-06-11 2002-07-31 Hyundai Electronics Ind Method of forming a capacitor of a semiconductor device
KR100247935B1 (ko) * 1997-10-22 2000-03-15 윤종용 오산화 이탄탈륨 유전체막을 갖는 커패시터 형성방법
US6201276B1 (en) * 1998-07-14 2001-03-13 Micron Technology, Inc. Method of fabricating semiconductor devices utilizing in situ passivation of dielectric thin films
US6323098B1 (en) * 1998-09-11 2001-11-27 Mitsubishi Denki Kabushiki Kaisha Manufacturing method of a semiconductor device

Also Published As

Publication number Publication date
WO2001045177A1 (en) 2001-06-21
KR100564133B1 (ko) 2006-03-27
EP1169740A1 (en) 2002-01-09
JP2001177057A (ja) 2001-06-29
KR20010102091A (ko) 2001-11-15
US20020160577A1 (en) 2002-10-31
US6551896B2 (en) 2003-04-22

Similar Documents

Publication Publication Date Title
JP2786071B2 (ja) 半導体装置の製造方法
US6633062B2 (en) Semiconductor device incorporated therein high K capacitor dielectric and method for the manufacture thereof
TW479299B (en) Method for improving electrical properties of high dielectric constant films
TWI338376B (en) Capacitor with zirconium oxide and method for fabricating the same
TWI326113B (en) A method of forming a silicon oxynitride film with tensile stress
JP2636755B2 (ja) 半導体装置および半導体装置の製造方法
JP3141553B2 (ja) 半導体装置の製造方法
TW477001B (en) Method for forming gate electrode of flash memory
TW483155B (en) Capacitor for analog circuit, and manufacturing method thereof
US20060060930A1 (en) Atomic layer deposition of high dielectric constant gate dielectrics
TW543139B (en) Method of fabricating capacitors for semiconductor devices
JPH05110024A (ja) 半導体装置及びその製造方法
JPH10200074A (ja) 漏れ電流が少ない低圧化学蒸着酸化タンタル被膜形成の方法
JPH1117153A (ja) 半導体素子のキャパシタ形成方法
TW466677B (en) Method for fabricating capacitors of semiconductor device
TW201013781A (en) Film forming method of silicon oxide film, silicon oxide film, semiconductor device, and manufacturing method of semiconductor device
JP2003017592A (ja) 半導体素子のキャパシタ形成方法
JP2778451B2 (ja) 半導体装置の製造方法
TW449912B (en) Capacitor for semiconductor memory device and method of manufacturing the same
TW483154B (en) Method of manufacturing Ta2O5 capacitor using Ta2O5 thin film as dielectric layer
TW544915B (en) A capacitor for semiconductor devices and a method of fabricating such capacitors
TWI324364B (zh)
TW466750B (en) Semiconductor device and production thereof
JP2003318284A (ja) 二重誘電膜の構造を有した半導体素子のコンデンサ及びその製造方法
TWI354711B (zh)

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees