TW480718B - Silicon carbide N-channel power LMOSFET - Google Patents

Silicon carbide N-channel power LMOSFET Download PDF

Info

Publication number
TW480718B
TW480718B TW090102344A TW90102344A TW480718B TW 480718 B TW480718 B TW 480718B TW 090102344 A TW090102344 A TW 090102344A TW 90102344 A TW90102344 A TW 90102344A TW 480718 B TW480718 B TW 480718B
Authority
TW
Taiwan
Prior art keywords
silicon carbide
layer
carbide semiconductor
region
semiconductor layer
Prior art date
Application number
TW090102344A
Other languages
English (en)
Inventor
Dev Alok
Original Assignee
Koninkl Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninkl Philips Electronics Nv filed Critical Koninkl Philips Electronics Nv
Application granted granted Critical
Publication of TW480718B publication Critical patent/TW480718B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

480718 A7 B7 五、發明説明（1 ) 本發明關於用於高功率應用，如UHF發射之側邊金氧 半導體場效電晶體（LMOSFETs)，其特別適於碳化矽技 術。本發明特別關於在高摻雜η-型Si C基體上製造之η-通 道SiC功率LMOSFET，其中，高摻雜η-型下沉溝提供一 接地路徑給高摻雜η _型基體，一高摻雜ρ -型緩衝器層備 以確保不受寄生ΝΡΝ電晶體損失，一輕摻雜ρ-型磊晶層 提供一供裝置之通道區。 最近數年，高功率應用，如細胞及UHF廣播發射中， 利用矽側邊雙擴散金氧半導體場效電晶體（Si LDMOSFETs ) ，已日益增多。因爲Si LDMOSFETs可提供較雙極裝置爲 高之增益及較佳線性。 製造此等具有η -通道結構及接地基體，以降低寄生效益 之功率Si LDMOSFETs極爲理想。如圖1所示，此爲以高摻 雜p_型基體12及高掺雜ρ -型擴散或下沉器14製成之功率 Si LDMOSFET 10，其下沉器14將基體12接地以降低寄生 效應。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 碳化矽（SiC)爲一謗人半導體材料，因其適於高功率及 高頻率之應用。使Sic適於高jgUHF應用之特性爲其大 臨界電場，（10倍於Si)及其大飽和速度（2倍於Si)。 大臨界電場有助於增加裝置之電壓，及大飽和速度有 助於增加峰値電流。 菴_ 理論上，以SiC LDMOSFETs之苛比較特性尺寸，可_到 較Si LDMOSFET高2 0倍之功率密度。以可比較之閘極長 度，S i及S i C裝置之作業頻率及增益應爲相似。因此，如 -4- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 480718 A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明（2 以SlC而不用Si製造圖1中之LDMOSFET結構，甚爲理 想。 不幸的疋’達成如此SiC中之η -型通道LDMOSFET結 構’有許多實際困難。無法在Si C中擴散摻雜劑，因此僅 有利用高能離子植入製造深卜型下沉溝。但p _型植入之
SiC層之電阻率甚高。目前之植入ρ·型層之最低片電阻爲 大約10 kn/sq (所有討論之表面電阻資料係在2(rc)。此一 資料建議’在SiC中高摻雜p-型下沉溝形成低電阻爲不可 能。 在Sic中達成圖it M〇SFET之另一困難爲sic p _型基體 之甚向電阻率有關。ρ -型S i C基體之電阻率僅爲5 Ω /sq。 比較之下，用於Si LDMOSFETs中之p -型Si基體之電阻率 M,0·014 a/sq 0
RjpiC中達成圖itMosFET之另一困難爲，裝置通道之 。在S i η -通道LDMOSFETs中，通道係經一轉換區 Ϊ變❼在植入之p-型層16(p基極）中形成，如圖1所示。在 S i C裝置中則不實際，因爲在sic p -型磊晶層之植入表面 形成之轉換區，會導致極低之層移動率（小於1 Cm2/Vs )。 高於100 cm2/Vs之移動率之轉換區，僅能於磊晶p -型Sic 層達成，如Alok等人所作之"4H-SiC裝置中轉換層移動率 之處理依存性’·，於1999年1 0月北加羅來納州，來理市舉 行之碳化矽與相關材料會議中所福示。 在η -通道SiC MOSFET裝置中，解決基體接地問題之一 可能方案爲利用有η -型SiC基體之p-通道結構於裝置 -5- 本紙張尺度適用中國國家標準（CNS )八4規格（210X297公釐） --------II (請先閱讀背面之注意事項再填寫本頁} 訂 f 480718 A7 B7 五、發明説明（3 ) 中。η-型SiC基體及植入層之電阻率，較p_型SiC基體低 2量級。植入之11-型8丨(3層之最低表面電阻爲200 0/34 ，最低之11_型81(1；基體之表面電阻爲0.02Ω /sq。但，p -通道SiC MOSFET受洞移動率之影響，其較電子低二數量 級0 因此，η -通道S i C功率側邊MOSFET結構非常需要，以 解決上述問題。. 一側邊金氧半導體場效電晶體（LMOSFET)，包含一具 有P -型導電之碳化矽半導體材料層，具有η -型導電之源 極及没極區配置於碳化秒半導體層中，及* 絕緣閘極配置 在碳化矽半導體層上。η -型導電之碳化矽半導體基體， 支撐Ρ-型導電之碳化矽半導體層。 本發明之一特性爲提供一有η -型導電之下沉溝區，於碳 化矽ρ -型半導體層中。此下沉溝區自源極接點向碳化矽 半導體基體延伸，以便將基體接地.。 本發明之另一特性涉及，提供一具有Ρ -型導電之碳化矽 半導體材料之第二層，於基體與第一碳化矽半導體層之 間。第二碳化矽半導體層可防止寄生電晶體效應。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 本發明之優點及其它特性，可自以下詳述之説明實施例 及伴隨之圖式而充份顯現，其中： 圖1爲習知技藝之u H F功率Si LDMOSFET之剖面圖； 圖2爲本發明之SiC η -通道功-_側邊金氧半導體場故電 晶體裝置之剖面圖；及 圖3爲用以製造本發明LMOSFET之開始晶圓S i C之剖面 -6 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 480718 A7 B7 五、發明說明（ 經濟部智慧財產局員工消費合作社印製 圖。 應瞭解圖式係供説明本發明概念之目的，而非合比例。 圖2爲本發明SiC η -通道功率侧邊金氧半導體場效電晶 體（LMOSFET) 2 0之剖面圖。此LMOSFET 20在可比較頻率 下，提供較佳增益，線性，效率及功率密度，及較Si LDMOSFETs爲高之頻率作業。準此，SiC LMOSFET 20可 取代2 GHz之UHF發射機中之Si LDMOSFETs，並擴展發 射頻率至少4 GHz。 參考圖3，LMOSFET 20係自S i C晶圓2 2製成，其包括一 高掺雜η-型SiC基體24 (N+基體），有一高摻雜p-型磊晶 SiC層26 (P +系晶）生長於N +基體24之頂部，及一輕掺 雜P -型磊晶SiC層28 (P-磊晶），生長於p +磊晶層26之頂 邪。此N +基體2 4係在晶體生長期間，利用原地氮掺雜所 摻雜，以提供低表面電阻約爲〇·〇2 Ω/sq。P +及P-磊晶層 2 6及2 8係利用傳統法化學蒸氣澱c Vd所磊晶生長。P +系 晶層2 6係利用鋁，硼併入在磊晶生長期間摻雜高至1 X 18 3 10 cm·，变選爲較此層中電子之擴散長度之五倍， 約爲1微米。磊晶層2 8之厚度及摻雜，根據lm〇SFEt 20 t理想電電壓而選儀薦p _磊晶層2 8亦利用，鋁， 或硼併入在^' * 長期間 再參考圖2，LM0SFET _胃一輕n_摻雜漂移區3〇及高 η-摻雜源極及汲極區32^磊晶層28之頂表面形 成。高η-摻雜下沉溝區36在卜及ρ +磊晶層28，26中^ 成。下沉溝區3 6將LMOSFET 20之Ν +基體接地。高ρ _摻 ------.------ (請先閱讀背面之注意事項再填寫本頁) 訂- -------線- 7- 480718 A7 ______B7 五、發明説明（5 ) 雜區3 8 (P+區）在源極及下沉溝區3 2，3 6間之p蠢晶層 2 8之頂表面形成。p +區3 8供歐姆接點至p _磊晶層2 8。 漂移，源極，汲極，下沉溝及P +區3 〇，3 2，3 4，3 6及 3 8以傳統之高能離子植入法形成。一旦電啓勒後，植入之 源極，没極，及下沉溝區3 2，3 4，3 6之表面電阻應展現 低約200 Ω /sq，植入之p +區3 8應展現一低表面阻約爲10 Ω /sq。 一氧化物4 0之薄層（閘極氧化物），如二氧化s夕在p _嘉 晶層2 8之頂表面上形成。氧化物層4 〇係利用澱積，熱氧 化或一者組合建立。一多晶石夕閘極4 6在氧化物4 0之頂部 形成。多晶石夕閘極4 6可用傳統之矽澱積或圖案法形成。 閘極4 6在源極及汲極區3 2及3 0問延伸並部份與其重疊。 氧化物之第二較厚層42澱積後將第一氧化物層40及閘極 46覆蓋。開口 41，43及44在氧化物層40及42中限定， 以開一視窗供閘極，源極及没極接點。開口 4 4延伸至閉 極46之下，其中開口 41及43延伸下至p-磊晶層28。p_ 系晶層2 8邵份延伸在閘極4 6下面之源極，與漂移區3 2， 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 3 0之間，限定一通道區48。當大於LMOSFET 20之閾値電 壓之正電壓加於閘極46時，通道區48自p-型改變爲11 型，因爲轉換感應一低電流路徑於LMOSFET 20之源接3 2 與汲極3 4之間。 傳統之金屬接點5 0，5 2，5啫十5 6係分別在區3 2，3 8 及3 6 ;多晶閘極4 6 ;第二氧化物層4 2 ;及漂移區3 4之頂 部形成。接點5 0，5 2及5 6作爲LMOSFET 20之終端。接 -8 _ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) 一 ' ----- 480718
A7 五、發明說明（6 ) 丨靈5 4通常與源極接點5 〇連接，在第二氧化物層4 2上1 :讀區3〇形成限定一場電極，其可增加LMQSFET 2〇《 卩#電壓。 一應注意，本1^08卩£11結構限定，一額外1^1^電晶體58 (π於圖2),於汲極區34與基體24之間。p +磊晶層26作 爲一緩衝器層以保障寄生電晶體58不導電。 本發明已以實施例説明如上，在不悖離本發明之精神 下，修改及改變均屬可行。因此，各修改及改變被認爲 本發明之申請專利範圍之内。 ^ (請先閱讀背面之注意事項再填寫本頁) ---- 訂---------線； 經濟部智慧財產局員工消費合作社印製 9 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. A8 B8 C8 D8 ~、申請專利範圍種側邊至氧半導體場效電晶體（20)(LMOSFET)，包 含：-有ρ -型導電之碳化碎半導體材料之一層（28); 具有η-型導電，配置在碳化矽半導體層（28)上之源極 及汲極區（3 2，3 4 );絕緣閘極（4 〇，4 6 )配置於碳化矽半導體層（2 8 ) 上，絕緣層（4〇，40)限定一通道區（μ)於層（28)之下 面；及具有η -型導電之碳化矽半導體基體（24)，此基體（24) 支撐碳化矽半導體層（28)。 2·如申請專利範圍第J項之LM〇SFET (2〇)，尚含源極電接 點（5 0)配置在碳化矽層（28)之上，及具有卜型導電之 下沉溝區（3 6 )此下沉溝區（3 6 )配置在碳化矽半導體層 (2 8 )之上’下沉溝區（3 6 )自源極接點（5 〇 )延伸至碳化 石夕半導體基體（24)，因而將基體（2 地。3·如申請專利範圍第1項之LMOSFET (|_丨，尚包含具有p-
    經濟部智慧財產局員工消費合作社印製 型導電之碳化矽半導體材料層（26 置於基體（24)與第一碳化矽半導 層（2 6 )用以防止寄生電晶體效應 4·如申請專利範圍第1項之lm〇SFEJ_(20)，尚包含具有η -型導電之漂移區（30)，配置於道及汲極區（4 8， 34)之碳化石夕半導體層（28)之中|| 5·如申請專利範圍第1項之，尚包含Ρ -型導 電區（3 8 )，配置在碳化矽半導貧層（2 8 )，鄰近源極區 (32)以電接觸碳化矽半導體層（28) -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X i_97公爱 :匕第二層（26) 2 8 )之間，第 配 --------^---------線 (請先閱讀背面之注意事項再填寫本頁) 480718 A8 -—____D8^_____ 六、申請專利範圍 6·如申請專利範圍第1項之LMOSFET (20)，其中之 LMOSFET (20)爲 UHF 功率 MOSFET。 7·如申請專利範園第！項之LM〇sfet (2〇)，尚包含源極及 汲極區電接點（5 0，5 6 ),配置在碳化矽半導體層（2 8 ) 上，及一閘極接點（52)配置在絕緣閘極（46 , 40)之 上。 8· —種功率侧邊金氧半導體場效電晶體（2〇)(Lm〇sfet)， 包含： 具有P-型導電之碳化矽半導體材料之一層（28); 具有η -型導電之源極及没極區（32，34)，在碳化碎 半導體層（28)上形成； 一絕緣閘極（4 ό，4 0 )在碳化碎半導體層（2 8 )上形 成，絕緣閘極（46，40)限定一通道區（48)於層（28)之 下面； 源極及汲極電接點（5〇，56)在碳化矽半導（28)上形 成，一閘極電接點（52)在絕緣閘極（46，40)上形成； 具有η-導電之碳化矽半導體基體（24)，基體（24)支 撐碳化碎半導體層（28);及 具有η-型導電之一下沉溝區（36)，在碳化矽層（28) 上形成，自源極接點（50)至碳化石夕半導體基體（24)之 下沉溝區（3 6 )，將基體（2 4 )接地。 9.如申請專利範圍第8項之功奉i^MOSFET (20)，尚含具有 p -型導電之碳化秒半導體材料之第二層（26)，第二層 (26)配置在基體（24)與第一碳化矽半導體層（28)之 -11 - ------------ (請先閱讀背面之注意事項再填寫本頁) 訂---------線· 經濟部智慧財產局員工消費合作社印製 ^紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^ ^/18 A8 B8 C8 ------------D8_____ 六、申請專利範圍 間’第二層（2 6 )可防止寄生電晶體效應。 10·如申請專利範圍第9項之功率LMOSFET (20)，其中之碳 化矽半導體材料之第一及第二層（28，26)爲磊晶層。 11·如申請專利範圍第8項之功率LMOSFET (20)，尚含具有 η -型導電之漂移區（3〇)，在碳化矽半導體層（28)上形 成，鄰近通道及汲極區（48，34)。 12·如申請專利範園第1 1項之功率LMOSFET (2〇)，尚含一 電絕緣場電極接點，配置在漂移區（3 〇 )之上之碳化矽半 導體層（28)上。 13.如申請專利範圍第8項之功率LMOSFET (20)，尚含一 p _ 型導電區（38)，碳化矽半導體層（28)中形成，並鄭近 源極區，此p -型導電區（3 8 )電耦合碳化矽半導體層（2 8 ) 至源極接點（5 0 )。 14· 一種功率側金氧半導體場效電晶體（LMpSFET)(2〇)，包 含： 具有P -型導電之碳化矽半導體材料之第一層（28); 具有η-型導電之植入第一碳化矽半導體之第一層（28) 之源極及汲極區（3 2，3 4 ); 一絕緣閘極（4 6，4 0 )在第一碳化石夕半導體層（2 § )形 成，此絕緣閘極（4 6，4 0 )在層（2 8 )之下形成一通道區 (48); 源極及汲極電接點（5 0，在第一碳化矽半導體層 (2 8 )上形成’一閘極接點（5 2 )在絕緣閘極接點（4 6， 40)上形成； -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） ------------- (請先閱讀背面之注意事項再填寫本頁) 訂---------線· 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印制衣 C8 ------ D8___ 、申請專利範圍 具有η-型導電之碳化矽半導體基體（24)支撐第一碳化 矽半導體層（28); 具有Ρ-型導電之半導體材料之第二層（26)，此第二層 (26)配置在基體（24)與第一碳化矽半導體層（28)之 間’第二層（2 6 )可防止寄生電晶體效應；及 ”有η -型導電之下沉溝區（36)植入第一及第二碳化碎 半導體層（28，26)，此下沉溝區（36)自源極接點（5〇) 延伸至碳化矽半導體基體（24)，將基體（24)接地。 I5·如申請專利範園第1 4項之功率LMOSFET (2〇)，其中之 碳化石夕半導體第一及第二層（28，26)，爲磊晶層。 16.如申請專利範圍第i 4項之功率lmosfET (20)，尚含一 η -型導電之漂移區（30)，植入第一碳化矽半導體層 (28)，鄰近通道及汲極區（48，34)。 - Π·如申請專利範圍第1 6項之功率LMOSFET (2〇)，尚含一 電絕緣場電極接點（5 4 )，配置在漂移區（3 〇 )之上之第 一碳化矽半導體層（28)之上。 18. 如申請專利範圍第1 4項之功率lm〇SFET (2〇)，尚含p _ 型導電區（38)，植入鄰近源極區（32)之碳化矽半導體 層（28)，p -型導電區（38)電耦合第一碳化矽半導體層 (2 8 )至源極接點（5 0 ；)。 19. 如申請專利範圍第1 4項之功率LMOSFET (20)，其中之 基體（24)有一表面電阻爲〇.〇2歐姆/sq或更少。 20·如申請專利範圍第1 4項之功》率LMOSFET (20)，其中之 下沉溝區，源極區及汲極區（36，32，34)有一表面電 阻爲200歐姆/ sq或更少。 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 裝--------訂----------線 (請先閱讀背面之注意事項再填寫本頁)
TW090102344A 1999-12-21 2001-02-05 Silicon carbide N-channel power LMOSFET TW480718B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/469,450 US6593594B1 (en) 1999-12-21 1999-12-21 Silicon carbide n-channel power LMOSFET

Publications (1)

Publication Number Publication Date
TW480718B true TW480718B (en) 2002-03-21

Family

ID=23863850

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090102344A TW480718B (en) 1999-12-21 2001-02-05 Silicon carbide N-channel power LMOSFET

Country Status (6)

Country Link
US (1) US6593594B1 (zh)
EP (1) EP1159762A1 (zh)
JP (1) JP2003518747A (zh)
KR (1) KR20010102283A (zh)
TW (1) TW480718B (zh)
WO (1) WO2001047024A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620697B1 (en) * 2001-09-24 2003-09-16 Koninklijke Philips Electronics N.V. Silicon carbide lateral metal-oxide semiconductor field-effect transistor having a self-aligned drift region and method for forming the same
US7180152B2 (en) * 2004-07-08 2007-02-20 International Rectifier Corporation Process for resurf diffusion for high voltage MOSFET
JP5070693B2 (ja) 2005-11-11 2012-11-14 サンケン電気株式会社 半導体装置
WO2020051285A1 (en) * 2018-09-05 2020-03-12 The University Of Texas At Austin Lateral semiconductor device and method of manufacture
CN110729354A (zh) * 2019-10-11 2020-01-24 深圳第三代半导体研究院 一种碳化硅横向mosfet器件及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8103218A (nl) * 1981-07-06 1983-02-01 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode.
JPH01243472A (ja) 1988-03-24 1989-09-28 Fuji Xerox Co Ltd 半導体装置
EP0371785B1 (en) * 1988-11-29 1996-05-01 Kabushiki Kaisha Toshiba Lateral conductivity modulated MOSFET
US5386136A (en) * 1991-05-06 1995-01-31 Siliconix Incorporated Lightly-doped drain MOSFET with improved breakdown characteristics
US5286995A (en) * 1992-07-14 1994-02-15 Texas Instruments Incorporated Isolated resurf LDMOS devices for multiple outputs on one die
US5448081A (en) 1993-02-22 1995-09-05 Texas Instruments Incorporated Lateral power MOSFET structure using silicon carbide
JPH0888283A (ja) 1994-09-16 1996-04-02 Fuji Electric Co Ltd 炭化ケイ素相補形ｍｏｓｆｅｔ
US5627385A (en) 1995-08-28 1997-05-06 Motorola, Inc. Lateral silicon carbide transistor
US6242787B1 (en) * 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
DE19701189B4 (de) * 1996-01-18 2005-06-30 International Rectifier Corp., El Segundo Halbleiterbauteil
US5923051A (en) 1996-04-24 1999-07-13 Abb Research Ltd. Field controlled semiconductor device of SiC and a method for production thereof
US5912490A (en) * 1997-08-04 1999-06-15 Spectrian MOSFET having buried shield plate for reduced gate/drain capacitance
US6011278A (en) * 1997-10-28 2000-01-04 Philips Electronics North America Corporation Lateral silicon carbide semiconductor device having a drift region with a varying doping level
US6252278B1 (en) * 1998-05-18 2001-06-26 Monolithic Power Systems, Inc. Self-aligned lateral DMOS with spacer drift region
US6211552B1 (en) * 1999-05-27 2001-04-03 Texas Instruments Incorporated Resurf LDMOS device with deep drain region

Also Published As

Publication number Publication date
WO2001047024A1 (en) 2001-06-28
KR20010102283A (ko) 2001-11-15
US6593594B1 (en) 2003-07-15
JP2003518747A (ja) 2003-06-10
EP1159762A1 (en) 2001-12-05

Similar Documents

Publication Publication Date Title
JP5586887B2 (ja) 半導体装置及びその製造方法
KR100199997B1 (ko) 탄화규소 반도체장치
JP3979788B2 (ja) 炭化ケイ素ディバイス
KR100869324B1 (ko) 베이스 리치-쓰루를 방지하는 측면 확장 베이스 차폐영역을 구비한 전력 반도체 소자 및 그 제조방법
US5349224A (en) Integrable MOS and IGBT devices having trench gate structure
TW480603B (en) Self-aligned silicon carbide LMOSFET
JP2013065907A (ja) Ａ面の伝導性チャネルおよびトレンチ保護用井戸領域を有するトランジスタ
JP2004502306A (ja) 速度飽和モードでの動作時に線形伝達特性を持つｍｏｓｆｅｔデバイスとその製造方法及び動作方法
JP2005510059A (ja) 電界効果トランジスタ半導体デバイス
US6686627B2 (en) Multiple conductive plug structure for lateral RF MOS devices
JP4159651B2 (ja) 低減された電界を備えた絶縁ゲートバイポーラトランジスタ
CN217086575U (zh) 一种碳化硅沟槽式mosfet
US7829898B2 (en) Power semiconductor device having raised channel and manufacturing method thereof
CN115148826A (zh) 一种深沟槽碳化硅jfet结构的制作方法
WO2000046850A1 (en) A LATERAL FIELD EFFECT TRANSISTOR OF SiC, A METHOD FOR PRODUCTION THEREOF AND A USE OF SUCH A TRANSISTOR
TW480718B (en) Silicon carbide N-channel power LMOSFET
TWI829085B (zh) 的碳化矽金屬氧化物半導體場效電晶體
KR20010102278A (ko) 게이트 항복을 방지한 실리콘 탄화물 횡형 금속 산화물반도체 전계 효과 트랜지스터
CN112993007A (zh) 超结结构及超结器件
CN108172618B (zh) 高k介质沟槽横向双扩散金属氧化物宽带隙半导体场效应管及其制作方法
WO2004073015A2 (en) Multiple conductive plug structure including at least one conductive plug region and at least one between-conductive-plug region for lateral rf mos devices
JP3415340B2 (ja) 炭化珪素半導体装置
JP2000507394A (ja) ＳｉＣの電界制御型半導体デバイスおよびその生産方法
CA2361752C (en) A lateral field effect transistor of sic, a method for production thereof and a use of such a transistor
CN117352558A (zh) 一种鳍型异质结型场效应晶体管

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees