TW475221B - Method for forming an insulating planarization layer - Google Patents

Method for forming an insulating planarization layer Download PDF

Info

Publication number
TW475221B
TW475221B TW89119220A TW89119220A TW475221B TW 475221 B TW475221 B TW 475221B TW 89119220 A TW89119220 A TW 89119220A TW 89119220 A TW89119220 A TW 89119220A TW 475221 B TW475221 B TW 475221B
Authority
TW
Taiwan
Prior art keywords
planarization layer
layer
supply device
formation
insulating
Prior art date
Application number
TW89119220A
Other languages
English (en)
Inventor
Chu-Yun Fu
Kuo-Chyuan Tzeng
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Priority to TW89119220A priority Critical patent/TW475221B/zh
Application granted granted Critical
Publication of TW475221B publication Critical patent/TW475221B/zh

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Description

475221 五、發明說明(1) 本發明係有關於一種半導體積體電路(integrated circuits ; ICs)的製程技術,特別是有關於一種利用高密 度電漿化學氣相沈積法(high density plasma chemical vapor deposition ; HDP-CVD)以形成絕緣平坦化層的方 法’此方法藉由操作參數的變更,可防止電漿引起的元件 損傷(plasma induce device damage ;PID)。 含有邏輯裝置(logic device)以及記憶體裝置 (memory device)之嵌入式(embedded)記憶體元件在形成 自我對準金屬矽化物(self —aligned metal silicide)之 後,通常需要利用次常壓化學氣相沈積法 (sub-atmosphere pressure CVD ; SACVD)或是常壓化學氣 相沈積法(atmosphere pressure CVD ;APCVD)以形成硼磷 石夕璃(borophosphosilicate glass ;BPSG)或侧石夕玻璃 (PSG )材料,然後再利用熱處理或是高溫回火製程以密化 (densify)與穩定化(stabilize)。上述BPSG/PSG材料是用 來當作絕緣性平坦化層。 然而隨著元件尺寸持續地縮小,上述方式形成的 BPSG/PSG材料的填溝能力(gap fiH)已無法完全符合ο·” 以下製程的需求,並且高溫回火的過程容易造成基底 之離子摻入區域的蝴(b〇ron)等離子往週邊擴散。 因此’有人採用高密度電漿化學氣相沈積方式 (H D P C V D)來形成上述絕緣性平坦化層,此能夠形成填溝能 力較佳以及品質較穩定的PSG或USG,並且不需要後續的高 溫回火製程,所以HDPCVD已漸漸地取代傳統的次常壓化學
第4頁 475221
氣相沈積法(SACVD)或常壓化學氣相沈積法(Apcv 然而’利用此南密唐雷婿於與名4 方4 d # Μ - H 學軋相沈積的方式很容易 產生電水引起的70件損傷,例如電晶體之崩潰電壓 (breakdown voltage)較早發生,亦即閘極氧化 受到影響。 有鑑於此,本發明的目的在於提供一種絕緣平坦化層 的形成方法,$用於高密度電漿化學氣相沈積機台,此機 f具有一反應室(chamber)、提供沈積反應氣體之複數個 喷嘴(nozzles)、頂部射頻電源供應裝置(t〇p s〇urce RF)、側邊射頻電源供應裝置(side s〇Urce RF),上述絕 緣層平坦化層的形成方法包括下列步驟:提供一半導體晶 圓;將上述半導體晶圓移至該反應室;由該等複數個喷嘴 供給裝置供給反應氣體,以在上述半導體晶圓表面形成一 既定厚度的絕緣平坦化層,此時上述側邊射頻電源供應裝 置採用1 500〜300 0W的電力,其中又以15^J^00W的電力更 佳0 再者’上述絕緣平坦化層的形成方法之中,該頂部射 頻電源供應裝置可以採用小於的電力。 而且,上述絕緣平坦化層的形成方法之中,該絕緣平 坦化層係填石夕玻璃層或是未摻雜矽玻璃層。 再者’上述絕緣平坦化層的形成方法之中,該絶緣平 坦化的厚度可以介於6〇〇〇~15〇〇〇埃之間。 根據上述目的,本發明亦提供另一種絕緣平坦化層的 形成方法,適用於高密度電漿化學氣相沈積機台,此機台
第5頁 475221 五、發明說明(3) 具有一反應室、提供沈積反應氣體之 頻電源供應裝置、側邊射頻電源供應 t個喷嘴、頂部射 坦化層的形成方法包括下列步驟··提^置、’,上述絕緣層平 上述半導體晶圓移至該反應室;由兮二=半導體晶圓;將 置供給反應氣體,以在上述半導體複數個噴嘴供給裝 於埃的絕緣平坦化層,此時上=s表^成一厚度小 置採用介於1 5 0 0〜4 0 0 〇 W的電力。 則邊射頻電源供應裝 也就是說,本發明在側邊射頻 的電力,通常採用小於傳統電力的應裝置採用特定 引起的元件損傷。另一概念是藉低電漿 度,以減輕電漿引起的元件損傷。氏、、、巴緣平坦化層的厚 為了讓本發明之上述目的、 二;文特舉-較佳實施例,並配合所:= : 圖式之簡單說明: ^圖係用來形成本發明絕緣平坦化 化學氣相沈積裝置。 河⑴皮尾水 一 f 2圖係'根據本發明實施例形成之絕緣平坦化層之剖 面思圖。 符號之說明 1 〇〜半導體基底。 1 2〜閘極氧化層。 1 4〜複晶矽閘極。 1 6〜側壁絕緣物。 1 8〜飯刻停止層。 2 0〜絕緣平坦化層。 1 0 0〜半導體晶圓。1 1 〇〜晶座。
第6頁 475221
ϋυ人至。 130〜導入反應氣體之喷嘴。 1 4 0〜頂部射頻電源供應裝置。 1 5 0〜側邊射頻電源供應裝置。 第一實施例 以下,請參照第1圖,此圖顯示應用於本發明絕緣平 坦化層沈積的高密度電漿化學氣相沈積機台(例如Applied 公司製造的chamber,此機台具有一反應室12〇,用來導入 沈積用的反應氣體;複數個喷嘴丨3 〇,設置於上述反應室 1 20的内側表面,用來提供反應氣體;頂部射頻電源供應 裝置140 (top source RF),設置於上述反應室12〇的頂 部,用來產生反應性離子(react i ve i〇n);以及側邊射頻 電源供應裝置150(side source RF),以類似線圈(c〇il) 圍繞的方式設置於上述反應室丨2 〇的側邊,亦是用來提供 反應性離子;以及晶座110,用來承載由外部移入的導 體晶圓1 0 0。 ^ 本發明形成絕緣平坦化層的方法為,提供一半導體^ 圓,此晶圓1 00例如已完成若干半導體元件,然後,將此£ 半導體晶圓1 0 0移至上述反應室1 2 〇之内的晶座丨丨〇並且固 定住。接著,由上述複數個喷嘴丨3〇供給傳統的反應氣 體’同時將上述側邊射頻電源供應裝置丨5 〇調整為小於 300 0W的電力(例如1 50 0〜300 0W的電力),而將上述頂部射 頻電源供應裝置調整為小於2000W的電力,以形成一'既定 厚度的絕緣平坦化層。 其次’請參照第2圖,此圖顯示在含有邏輯裝置以
475221 卓 〇· % - 7 --案號 89119M0 7曰 修正炱 五、發明說明(5) 聊ί充 記憶體裝置之嵌入式(embedded)記憶體裝置形成絕緣平坦 化層之剖面示意圖。 第2圖之符號10表示半導體基底(此亦即上述之半導體 晶圓),符號12表示閘極氧化層(gate oxide),符號14表 示複晶石夕閘極,符號1 6表示側壁絕緣物(s p a c e r ),而符號 18表示餘刻停止層(etching stop iayer),符號2〇則表示 以本發明之方法形成之絕緣平坦化層,例如為厚度介於 6000 〜12000 埃的鱗石夕玻璃層(ph〇Sph〇siiicate glass ; PSG)或疋未換雜碎玻璃(und〇ped silicate glass ; USG),用來當作金屬間介電層。 第一實施例 本實施例與第一實施例的作法相同,除了將絕緣平坦 化層的厚度調整為3000埃以下,以及在側邊射頻電源供應 ,置150採用介於15〇〇〜4〇〇(^的電力以外。也就是說,若 疋降低絕緣平坦化層,則可以採用範圍較寬的側邊射頻電 比較例 ,除了在側邊射頻電 ,以形成大於6000埃 、 比較例與第一實施例的作法相同 源供應裝置1 50採用大於31 00W的電力 的絕緣平坦化層以外。 發明之特徵與效果 機徵之一在於,將高密度電漿化學氣相沈積 Ϊ :15〇=二電源供應裝置的電力調整至小於3_W(尤 其疋1500〜2500W) ’此時即使絕緣平坦化層之厚度高達尤
475221 五、發明說明(6) 6 〇 0 0〜1 2 0 0 0埃之間,仍然可消除電漿引起的元件損傷。 本發明的另一特徵在於,利用高密度電漿化學氣相沈 積機台形成厚度小於3 〇 〇 〇埃之絕緣平坦化層,此亦可減輕 因電漿引起的元件損傷。 再者’結合第一實施例(side s〇urce RF小於3 0 0 0W) 以及第二實施例(平坦化層的厚度小於3〇〇〇埃)的特徵,能 夠更進一步地達成本發明之功效。
本發明功效由各種晶圓性能測試,例如崩潰電壓測隸 (Vbd=e^ = r^ment)、Antenna測試而得到證實。 D 雖然本發明已以較佳眘 定者為準 限定本發明,任何熟習此項 ?昌路如上,然其並非用α 神和範圍内,當可作更動輿技蟄者,在不脫離本發明之韻 當視後附之申請專利範圍^ 因此本發明之保護範ζ

Claims (1)

  1. 六、申請專利範圍 1 · 一種 化學氣相沈 氣體之複數 源供應裝置 驟: 提供 將上述 由該等 半導體晶圓 述側邊射頻 2.如申 方法,其中 力。 3 ·如申 方法,其中 4 ·如申 方法,其中 5 ·如申 方法,其中 6 ·如申 方法,其中 電力。 絕緣平坦 積機台, 個喷嘴、 ,上述絕 半導體晶 半導體晶 複數個噴 表面形成 電源供應 睛專利範 該頂部射 請專利範 該絕緣平 5月專利範 該絕緣平 請專利範 該絕緣平 請專利範 該侧邊射 化層的形成方法,適用於高密度 此機合I女 c; ^ ^ Q具有一反應室、提供沈積反 頂部射頻電源供應裝置、側邊射頻= 緣層平坦化層的形成方法包括下列^ 圓; 圓移至該反應室; 嘴供給裝置供給反應氣體,以在上迷 二既定厚度的絕緣平坦化層,此時1 裝置採用1500〜300 0 W的電力。 圍第1項所述之絕緣平坦化層的形成 頻;電源供應裝置採用小於2〇〇〇w的電 圍第1項所述之絕緣平坦化層的形成 坦化層係碟石夕破璃層。 圍第1項所述之絕緣平坦化層的形成 坦化層係未摻雜矽玻璃層。 圍第1項所述之絕緣平坦化層的形成 坦化的厚度介於60 0 0〜1 50 0 0埃之間。 圍第1項所述之絕緣平坦化層的形成 頻電源供應裝置係採用丨5 〇 〇〜2 5 0 0 W白( 7 — 化學氣柏,=緣平坦化層的形成方法,適用於高密度電漿 貝機台,此機台具有一反應室、提供沈積反應
    六、申請專利範圍 頻電源供應裝置、 坦化層的形成方法 U邊射頻電 包括下列步 氣體之複數個噴嘴、頂部 源供應裝置,上述絕緣厣早 驟: 日卞 提供一半導體晶圓; 將上述半導濟曰n 由节辇、—奴γ日日圓移至該尽應室; 田β等複數個喷嘴 半導體晶圓表面形成—/、、、、5衣置供給反應氣聽/,以在上述 此時上述側邊射頻^厚度小於3GGG埃的絕緣平坦化層, 力。 ’、私'原供應裝置採用介於1500〜4000W的電 方>· t申印專利範圍第7項所述之絕緣平坦化層的形成 9 :絕緣Μ化層係鱗石夕玻璃層。 申巧專利範圍第7項所述之絕緣平坦化層的形成 ' 其中该絕緣平垣化層係未摻雜矽玻璃層。 方、、1 〇 ·如申請專利範圍第7項所述之絕緣平坦化層的形成 a法’其中該頂部射頻電源供應裝置採用小於2 0 0 0W的電
TW89119220A 2000-09-19 2000-09-19 Method for forming an insulating planarization layer TW475221B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW89119220A TW475221B (en) 2000-09-19 2000-09-19 Method for forming an insulating planarization layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW89119220A TW475221B (en) 2000-09-19 2000-09-19 Method for forming an insulating planarization layer

Publications (1)

Publication Number Publication Date
TW475221B true TW475221B (en) 2002-02-01

Family

ID=21661217

Family Applications (1)

Application Number Title Priority Date Filing Date
TW89119220A TW475221B (en) 2000-09-19 2000-09-19 Method for forming an insulating planarization layer

Country Status (1)

Country Link
TW (1) TW475221B (zh)

Similar Documents

Publication Publication Date Title
JP4334225B2 (ja) 電子デバイス材料の製造方法
KR100313091B1 (ko) 반도체장치의 TaON 게이트절연막 형성방법
JP4429300B2 (ja) 電子デバイス材料の製造方法
US7071107B2 (en) Method for manufacturing a semiconductor device
US7955510B2 (en) Oxide etch with NH4-NF3 chemistry
US7361572B2 (en) STI liner modification method
US20030003682A1 (en) Method for manufacturing an isolation trench filled with a high-density plasma-chemical vapor deposition oxide
KR20130113345A (ko) 리소그래픽 마스크 응용예들을 위한 붕소-농후 필름들의 가공
TW201528458A (zh) 半導體元件及其形成方法
US20210175075A1 (en) Oxygen radical assisted dielectric film densification
US20040124446A1 (en) PECVD air gap integration
US6589854B2 (en) Method of forming shallow trench isolation
KR20220166338A (ko) 유전체 재료 충전 및 처리 방법들
TW475221B (en) Method for forming an insulating planarization layer
KR20010065192A (ko) 반도체 소자의 트랜지스터 제조방법
US20030008474A1 (en) Method of forming shallow trench isolation
KR20000029182A (ko) 반도체장치의 제조방법
KR100458475B1 (ko) 반도체소자의평탄화방법
KR100521416B1 (ko) 하프늄나이트라이드를 하부전극으로 이용하는 캐패시터 및그 제조 방법
TW201330100A (zh) 用於氟碳化物膜之金屬碳化物阻障層的形成方法
KR20050002392A (ko) 반도체소자의 폴리실리콘 플러그 형성방법
KR19990006075A (ko) 반도체 소자의 평탄화 방법
KR20030001138A (ko) 콘택 형성 방법
KR20090000884A (ko) 반도체소자의 트렌치 소자분리막 형성방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees