KR20030001138A - 콘택 형성 방법 - Google Patents

콘택 형성 방법 Download PDF

Info

Publication number
KR20030001138A
KR20030001138A KR1020010037508A KR20010037508A KR20030001138A KR 20030001138 A KR20030001138 A KR 20030001138A KR 1020010037508 A KR1020010037508 A KR 1020010037508A KR 20010037508 A KR20010037508 A KR 20010037508A KR 20030001138 A KR20030001138 A KR 20030001138A
Authority
KR
South Korea
Prior art keywords
film
contact
barrier film
forming
conductive layer
Prior art date
Application number
KR1020010037508A
Other languages
English (en)
Other versions
KR100415542B1 (ko
Inventor
김찬배
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0037508A priority Critical patent/KR100415542B1/ko
Publication of KR20030001138A publication Critical patent/KR20030001138A/ko
Application granted granted Critical
Publication of KR100415542B1 publication Critical patent/KR100415542B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 콘택 형성 방법에 관한 것이다. 본 발명은 자체 평탄성이 우수한 SOG 계열을 절연막으로 사용하면서, 콘택 형성후 N2또는 NH3플라즈마 처리를 통해 노출된 표면을 질화시킨 후 콘택 저면의 질화막을 제거 및 열처리를 통해 금속 콘택시 공극 및 잔류물의 형성에 의한 콘택 저항 및 누설전류의 증가를 방지하기 위한 콘택 형성 방법을 제공하는데 그 목적이 있다. 이를 위해 본 발명은, 소정 공정이 완료된 기판 상에 전도층을 형성하는 단계; 상기 제1전도층 상에 절연막을 형성하는 단계; 상기 절연막을 선택적으로 식각하여 상기 전도층 표면을 노출시키는 콘택홀을 형성하는 단계; 플라즈마 처리를 실시하여 상기 노출된 전도층 표면 및 전체 구조 표면을 따라 질화막을 형성하는 단계; 상기 콘택홀 저면의 상기 질화막을 제거하는 단계; 상기 질화막이 제거된 전체 구조 표면을 따라 제1배리어막을 형성하는 단계; 상기 배리어막 표면을 질화시켜 제2배리어막을 형성하는 단계; 및 상기 제2배리어막 상에 제2전도층을 형성하는 단계를 포함하여 이루어지는 콘택 형성 방법을 제공한다.

Description

콘택 형성 방법{A forming method of contact}
본 발명은 반도체 소자의 제조 방법에 관한 것으로 특히, 콘택 형성 방법에 관한 것으로, 더욱 상세하게는 플라즈마 처리에 의한 콘택 안정화 방법에 관한 것이다.
반도체 소자 제조시 소자간의 분리 또는 층간 절연 등의 목적으로 절연막을 사용하고 있는 바, 절연막은 반도체 소자에 있어서, 필수 불가결한 요소라 할 수 있다.
한편, 반도체 소자의 고집적화에 따라 이러한 절연막의 저유전 특성, 막 평탄성 및 갭-필 특성 등의 요건이 더욱 까다로와 지고 있는 실정이다.
도 1a 내지 도 1b는 통상적인 절연막 형성 공정을 도시한 단면도이다.
먼저 도 1a에 도시된 바와 같이 기판(10) 상에 전도층(11)을 형성한 다음, HDP 계열의 절연막(12)을 형성한 다음, 화학 기계적 연마(Chemical Mechanical Polishing; 이하 CMP라 함) 공정을 위해 막 균일도를 향상시키기 위한 산화막 계열의 절연막(13)을 형성한다.
여기서, 전도층은, 소스/드레인 접합, 플러그 또는 금속배선 등을 모두 포함한다.
다음으로 도 1b에 도시된 바와 같이, CMP 공정을 통하여 절연막(12) 일부를 제거하여 상부가 평탄한 막을 형성한다.
따라서, 후속 공정 예컨대, 감광막 패턴 형성 등의 공정 진행을 위한 절연막(12)의 평탄화는 이룰 수 있으나, CMP 공정은 비용이 많이 드는 단점이 있으며, CMP 공정의 특성 상 하지막의 긁힘 등의 문제점을 내포하게 된다.
또한, 현재 반도체 양산 공정에서 절연막으로 사용하고 있는 BPSG(Boro Phospho Silicate Glass)은 갭-필(Gap-fill)을 위하여 750℃ 이상의 후속 열공정을 필요로 하며, HDP(High Density Plasma) USG(Undoped Silicate Glass) 등은 하부의 타폴로지(Topology)에 따라 갭-필 특성이 좌우되기 때문에 차세대 0.1㎛ 이하의 소자에 적용하기에는 어려운 실정이다.
한편, 상기한 바와 같은 문제점을 해결하기 위해 자체 평탄화가 가능한 물질로 SOG(Spin On Glass) 계열의 물질을 절연막으로 사용하게 되었는 바, 도 2a 내지 도 2b는 이러한 SOG 계열의 물질을 절연막으로 이용한 종래의 콘택 형성 공정을 도시한 단면도이다.
먼저 도 2a에 도시된 바와 같이, 기판(20) 상에 전도층(21)을 형성한 다음, 후속 SOG 계열의 절연막을 보호하기 위한 하부 산화막(22)과 SOG 계열의 절연막(23) 및 SOG 계열의 절연막(23)을 보호하기 위한 상부 산화막(24)을 차례로 형성한다.
다음으로 도 2b에 도시된 바와 같이, 감광막 패턴(도시하지 않음)을 형성 한 후, 상부 산화막(24), 절연막(23) 및 하부 산화막(22)을 선택적으로 식각하여 전도층 표면을 노출시키는 콘택홀(도시하지 않음)을 형성한 다음, 상기 노출된 전도층(21)에 콘택되는 예컨대, 금속배선(25)을 형성한다.
한편, SOG 계열의 물질은 금속배선(25) 형성을 위한 공정시 고온 공정에 따른 막 자체의 특성상 아웃-개싱(Out-gassing)에 의한 소스로 인하여 금속배선의 형성이 방해되는 공극(Void, 26) 등이 발생하며, H2O성 레지듀(Residu, 27)가 남게 되어 누설전류 및 콘택 저항을 증가시키는 요인으로 작용하게 되는 바, 이러한 소스는 주로 공기 중 노출과 후속 공정의 증착시 SOG막에서의 H2O 또는 수소 이온에 의한 것으로 알려져 있다.
따라서, 이러한 SOG 계열의 절연막 형성에 따른 공극 및 H2O성 레지듀의 형성을 근본적으로 방지하기 위한 기술이 필요하게 된다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, 자체 평탄성이 우수한 SOG 계열을 절연막으로 사용하면서, 콘택 형성후 N2또는 NH3플라즈마 처리를 통해 노출된 표면을 질화시킨 후 콘택 저면의 질화막을 제거 및 열처리를 통해 금속 콘택시 공극 및 잔류물의 형성에 의한 콘택 저항 및 누설전류의 증가를 방지하기 위한 콘택 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1b는 통상적인 절연막 형성 공정을 도시한 단면도,
도 2a 내지 도 2b는 이러한 SOG 계열의 물질을 절연막으로 이용한 종래의 콘택 형성 공정을 도시한 단면도,
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 콘택 형성 공정을 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
30 : 기판
31 : 제1전도층
32 : 하부 산화막
33 : 절연막
34 : 상부 산화막
35 : 질화막
36 : 제1배리어막
37 : 제2배리어막
38 : 제2전도층
상기와 같은 문제점을 해결하기 위해 본 발명은, 소정 공정이 완료된 기판 상에 전도층을 형성하는 단계; 상기 제1전도층 상에 절연막을 형성하는 단계; 상기 절연막을 선택적으로 식각하여 상기 전도층 표면을 노출시키는 콘택홀을 형성하는 단계; 플라즈마 처리를 실시하여 상기 노출된 전도층 표면 및 전체 구조 표면을 따라 질화막을 형성하는 단계; 상기 콘택홀 저면의 상기 질화막을 제거하는 단계; 상기 질화막이 제거된 전체 구조 표면을 따라 제1배리어막을 형성하는 단계; 상기 배리어막 표면을 질화시켜 제2배리어막을 형성하는 단계; 및 상기 제2배리어막 상에 제2전도층을 형성하는 단계를 포함하여 이루어지는 콘택 형성 방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도 3a 내지 도 3d를 참조하여 상세하게 설명한다.
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 콘택 형성 공정을 도시한 단면도로서 이하 이를 참조하여 상세하게 설명한다.
먼저 도 3a에 도시된 바와 같이, 기판(30) 상에 전도층(31)을 형성한 다음, 후속 SOG 계열의 절연막을 보호하기 위한 하부 산화막(32)과 SOG 계열의 절연막(33) 및 SOG 계열의 절연막(33)을 보호하기 위한 상부 산화막(34)을 차례로 형성한다. 여기서, 전도층(31)은, 소스/드레인 접합, 플러그 또는 금속배선 등을 모두 포함하며, SOG 계열의 절연막(33)은 자체 평탄화 공정이 우수하여 CMP 공정을 생략할 수 있다.
다음으로 도 3b에 도시된 바와 같이, 감광막 패턴(도시하지 않음)을 형성 한 후, 상부 산화막(34), 절연막(33) 및 하부 산화막(32)을 선택적으로 식각하여 전도층 표면을 노출시키는 콘택홀(도시하지 않음)을 형성한 다음, 플라즈마 처리를 통해 전체 구조의 표면을 따라 10Å 내지 30Å의 두께의 얇은 질화막(35)을 형성하는 바, 질화막(35)은 SOG 계열의 절연막(33)에서 발생되는 수소 등의 아웃 개싱 소스가 N2또는 NH3가스에 의해 NH3화된 질화막(35)이 형성되는 원리를 이용한 것으로, 질화막(35)은 SOG 계열의 절연막(33)에서의 아웃 개싱을 차단하는 역할을 하게 된다.
이 때, N2또는 NH3를 적절히 혼합한 가스 분위기의 플라즈마를 이용하여 5초 내지 10초 동안 50W ∼ 3KW의 파워를 이용한다.
이어서, 플라즈마 처리에 따른 잔여물을 제거하기 위해 HF 또는 완충 산화막 식각제(Buffered Oxide Etchant; 이하 BOE라 함)를 이용하여 세정 공정을 실시한다.
다음으로 도 3c에 도시된 바와 같이, 콘택홀 저면에 상기 질화막(35)이 남아 있을 경우 콘택 저항이 증가하기 때문에 콘택홀 저면 상의 질화막(35)을 제거하는 바, He, Ne, Ar 또는 Xe 등의 비활성 가스를 적절히 사용한 스퍼터링을 톤해 이루어지며, 이 때 100W ∼ 2KW의 기판 바이어스를 이용하여 2초 내지 5초 동안 실시한다.
이어서, 결과물 표면을 따라 Ti 등의 배리어막(36)을 형성하는 바,배리어막(36)의 형성은 질화막(35) 식각시 동시에 즉, 인-시튜의 공정으로 진행된다. 이 때, 100W ∼ 2KW의 기판 바이어스 및 1KW ∼ 3KW의 파워를 이용한다.
다음으로 도 3d에 도시된 바와 같이, 배리어막(36) 표면을 질화시켜 배리어막(37) 예컨대, TiN을 형성시키는 바, 종래의 경우 Ti/TiN을 형성함으로써, 그 두께 증가에 따라 콘택 영역이 좁아지게 되어 후속 전도층 형성시 콘택홀 내부에서의 갭-필 문제가 발생하게 되며, 만일 Ti만을 단독으로 하는 경우 막의 폭발이 발생하는 문제가 발생하게 된다.
따라서, 본 발명은 급속질화 열처리(Rapid Thermal Nitrization; 이하 RTN이라 함)를 통해 100Å 내지 300Å의 두께의 얇은 TiN 등의 배리어막(37)을 형성함으로써, 넓은 콘택 사이즈를 확보할 수 있게되므로 콘택 저항을 감소시킬 수 있게 된다.
여기서 RTN은, 950℃ 내지 1000℃의 온도와 N2또는 NH3를 적절히 혼합한 가스 분위기에서 20초 내지 50초 동안 실시한다.
이어서, 전체 구조 상부에 전도층(38) 형성함으로써, 콘택 형성 공정이 완료되는 바, 전도층(38)은 W 또는 폴리실리콘 등을 이용한 금속배선, 비트라인 또는 스토리지노드 등을 포함할 수 있다.
상기한 바와 같이 이루어지는 본 발명은, SOG 계열의 절연막을 선택적으로 식각하여 콘택홀 을 형성한 다음, 막 표면에 N2또는 NH3등의 플라즈마 처리를 통해 얇은 질화막을 형성하여 콘택 형성 후 SOG막에서 기인하는 아웃 개싱의 표면 확산을 막을 수 있도록 함과 동시에 Ti막 형성 후 RTN 처리에 의해 TiN막을 형성함으로써, 넓은 콘택 사이즈를 얻을 수 있도록 하여 콘택저항 및 누설전류를 감소시킬 수 있음을 실시예를 통해 알아 보았다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은, 콘택 저항 및 누설전류를 감소시켜 소자의 특성 열화를 방지함으로써, 궁극적으로 제품 수율 및 전기적 특성을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims (14)

  1. 반도체 소자 제조 방법에 있어서,
    소정 공정이 완료된 기판 상에 전도층을 형성하는 단계;
    상기 제1전도층 상에 절연막을 형성하는 단계;
    상기 절연막을 선택적으로 식각하여 상기 전도층 표면을 노출시키는 콘택홀을 형성하는 단계;
    플라즈마 처리를 실시하여 상기 노출된 전도층 표면 및 전체 구조 표면을 따라 질화막을 형성하는 단계;
    상기 콘택홀 저면의 상기 질화막을 제거하는 단계;
    상기 질화막이 제거된 전체 구조 표면을 따라 제1배리어막을 형성하는 단계;
    상기 배리어막 표면을 질화시켜 제2배리어막을 형성하는 단계; 및
    상기 제2배리어막 상에 제2전도층을 형성하는 단계
    를 포함하여 이루어지는 콘택 형성 방법.
  2. 제 1 항에 있어서,
    상기 절연막은, SOG(Spin On Glass)인 것을 특징으로 하는 콘택 형성 방법.
  3. 제 1 항에 있어서,
    상기 플라즈마 처리는, N2또는 NH3중 적어도 어느 하나의 가스를 이용하여 5초 내지 10초 동안 실시하는 것을 특징으로 하는 콘택 형성 방법.
  4. 제 3 항에 있어서,
    상기 플라즈마 처리시, 50W 내지 3KW의 파워를 이용하는 것을 특징으로 하는 콘택 형성 방법.
  5. 제 1 항에 있어서,
    상기 질화막은, 10Å 내지 30Å의 두께인 것을 특징으로 하는 콘택 형성 방법.
  6. 제 1 항에 있어서,
    상기 플라즈마 처리 후, 세정하는 단계를 더 포함하는 것을 특징으로 하는 콘택 형성 방법.
  7. 제 6 항에 있어서,
    상기 세정시, HF 또는 완충산화막 식각제를 이용하는 것을 특징으로 하는 콘택 형성 방법.
  8. 제 1 항에 있어서,
    상기 질화막의 제거시, He, Ne, Ar 또는 Xe 중 적어도 하나의 가스 및 100W 내지 2KW의 기판 바이어스를 이용하는 것을 특징으로 하는 콘택 형성 방법.
  9. 제 8 항에 있어서,
    상기 질화막의 제거는, 2초 내지 5초 동안 실시하는 것을 특징으로 하는 콘택 형성 방법.
  10. 제 1 항에 있어서,
    상기 질화막 제거 및 상기 제1배리어막의 형성은 인-시튜로 이루어지며, 상기 제1배리어막의 형성시 100W 내지 2KW의 기판 바이어스 및 1KW 내지 3KW의 파워를 이용하는 것을 특징으로 하는 콘택 형성 방법.
  11. 제 1 항에 있어서,
    상기 제2배리어막의 형성은, 급속질화 열처리를 통해 이루어지는 것을 특징으로 하는 콘택 형성 방법.
  12. 제 11 항에 있어서,
    상기 제2배리어막의 형성은, 950℃ 내지 1000℃의 온도와 N2또는 NH3중 적어도 하나의 가스 분위기에서 20초 내지 50초 동안 실시하는 것을 특징으로 하는 콘택 형성 방법.
  13. 제 1 항에 있어서,
    상기 제2배리어막은, 100Å 내지 300Å의 두께인 것을 특징으로 하는 콘택 형성 방법.
  14. 제 1 항에 있어서,
    상기 제1배리어막은, Ti인 것을 특징으로 하는 콘택 형성 방법.
KR10-2001-0037508A 2001-06-28 2001-06-28 반도체 소자의 콘택 형성 방법 KR100415542B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0037508A KR100415542B1 (ko) 2001-06-28 2001-06-28 반도체 소자의 콘택 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0037508A KR100415542B1 (ko) 2001-06-28 2001-06-28 반도체 소자의 콘택 형성 방법

Publications (2)

Publication Number Publication Date
KR20030001138A true KR20030001138A (ko) 2003-01-06
KR100415542B1 KR100415542B1 (ko) 2004-01-24

Family

ID=27711809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0037508A KR100415542B1 (ko) 2001-06-28 2001-06-28 반도체 소자의 콘택 형성 방법

Country Status (1)

Country Link
KR (1) KR100415542B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780766B1 (ko) * 2005-12-29 2007-11-30 주식회사 하이닉스반도체 반도체 소자의 콘택 형성 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114656A (ja) * 1991-10-21 1993-05-07 Matsushita Electron Corp 半導体装置の製造方法
KR100220935B1 (ko) * 1995-12-15 1999-09-15 김영환 메탈 콘택 형성방법
KR20000065373A (ko) * 1999-04-02 2000-11-15 김영환 반도체 소자의 확산방지막 및 그 제조방법
KR20010038050A (ko) * 1999-10-21 2001-05-15 윤종용 플라즈마로 처리된 컨택 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780766B1 (ko) * 2005-12-29 2007-11-30 주식회사 하이닉스반도체 반도체 소자의 콘택 형성 방법
US7741209B2 (en) 2005-12-29 2010-06-22 Hynix Semiconductor Inc. Contact structure of semiconductor device and method for fabricating the same
US8084351B2 (en) 2005-12-29 2011-12-27 Hynix Semiconductor Inc. Contact structure of a semiconductor device

Also Published As

Publication number Publication date
KR100415542B1 (ko) 2004-01-24

Similar Documents

Publication Publication Date Title
US7087515B2 (en) Method for forming flowable dielectric layer in semiconductor device
KR20020041224A (ko) 반도체 소자의 층간절연막 형성방법
US7026256B2 (en) Method for forming flowable dielectric layer in semiconductor device
KR100415542B1 (ko) 반도체 소자의 콘택 형성 방법
KR100772275B1 (ko) 반도체 소자 및 그 제조 방법
US7205242B2 (en) Method for forming isolation layer in semiconductor device
KR100616187B1 (ko) 반도체 소자의 절연막 형성 방법
KR100603703B1 (ko) 포토 레지스트 제거방법 및 이를 이용한 반도체 소자의금속배선 형성방법
KR100582370B1 (ko) 다마신공정을 이용한 게이트전극의 제조 방법
KR100596277B1 (ko) 반도체 소자 및 그의 절연막 형성 방법
KR100670670B1 (ko) 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
KR20040036958A (ko) 반도체소자의 소자분리절연막 형성방법
KR100811258B1 (ko) 텅스텐실리사이드 게이트구조를 갖는 반도체소자의제조방법
KR100369338B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100321693B1 (ko) 티타늄실리사이드를이용한반도체소자의게이트전극및비트라인형성방법
KR100855263B1 (ko) 반도체 소자의 커패시터 제조방법
KR100508531B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR20050069074A (ko) 반도체 소자의 제조 방법
KR100849073B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100459063B1 (ko) 반도체 소자의 금속 배선의 층간 절연막 제조 방법
KR100504550B1 (ko) 반도체 소자의 제조방법
KR20010045420A (ko) 반도체 소자의 층간절연막 형성 방법
KR20050007641A (ko) 반도체 소자의 구리 금속배선 형성방법
KR20030057612A (ko) 반도체소자의 패턴간 절연 방법
KR20050104074A (ko) 반도체소자의 갭필 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee