TW201528458A - 半導體元件及其形成方法 - Google Patents

半導體元件及其形成方法 Download PDF

Info

Publication number
TW201528458A
TW201528458A TW103126707A TW103126707A TW201528458A TW 201528458 A TW201528458 A TW 201528458A TW 103126707 A TW103126707 A TW 103126707A TW 103126707 A TW103126707 A TW 103126707A TW 201528458 A TW201528458 A TW 201528458A
Authority
TW
Taiwan
Prior art keywords
layer
isolation structure
semiconductor
recess
forming
Prior art date
Application number
TW103126707A
Other languages
English (en)
Other versions
TWI623075B (zh
Inventor
Zih-I Chuang
Chun-Ta Wu
Chia-Lun Chang
Original Assignee
Taiwan Semiconductor Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg Co Ltd filed Critical Taiwan Semiconductor Mfg Co Ltd
Publication of TW201528458A publication Critical patent/TW201528458A/zh
Application granted granted Critical
Publication of TWI623075B publication Critical patent/TWI623075B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體元件，其包括具有較上表面之半導體基底。半導體元件還包括自較上表面延伸進入半導體基底之中的凹陷。半導體元件更包括位於凹陷中之隔離結構。隔離結構具有較上部分及較下部分，且較下部分所含之碳濃度大於較上部分所含之碳濃度。

Description

半導體元件及其形成方法
本揭露書係有關於半導體元件及其形成方法，且特別是有關於具有隔離結構之半導體元件及其形成方法。
半導體積體電路(integrated circuit，IC)工業已經歷快速成長。積體電路材料與設計上的技術演進已開創積體電路之不同世代，其中每一世代相較於前一世代，具有更小且更複雜之電路。在積體電路之演變過程中，通常功能性密度(即，每晶片面積所具有之內連元件數)已隨著特徵尺寸(即，使用製程所能製作之最小元件尺寸)之縮減而增加。
這些演進已增加處理與製造積體電路之複雜度。對於這些演進，積體電路之處理與製造亦相應發展。降低元件尺寸已直接增進積體電路元件之效能。然而，由於特徵尺寸持續縮減，製程亦持續變得更難以進行。
因此，形成具有越來越小之尺寸的半導體元件具有挑戰性。
本揭露書之實施例提供一種半導體元件，包括：一半導體基底，具有一較上表面；一凹陷，自該較上表面延伸進入該半導體基底之中；以及一隔離結構，位於該凹陷之中， 其中該隔離結構具有一較上部分及一較下部分，且該較下部分所含之碳濃度大於該較上部分所含之碳濃度。
本揭露書之實施例提供一種半導體元件，包括：一半導體基底，具有一較上表面；一凹陷，自該較上表面延伸進入該半導體基底之中；以及一隔離結構，位於該凹陷之中，其中該隔離結構具有一較上部分及一較下部分，且該較下部分較該較上部分含有更多的孔洞。
本揭露書之實施例提供一種半導體元件的形成方法，包括：提供一半導體基底，具有一較上表面；於該半導體基底之中形成一凹陷；於該凹陷之一較下部分形成一底基層；於該底基層之上形成一可流動介電材料層；以及進行一退火處理來硬化該可流動介電材料層以形成一介電層。
100‧‧‧半導體基底
100a‧‧‧表面
102‧‧‧遮罩層
104‧‧‧開口
106A、106B、106C、106D‧‧‧凹陷
110‧‧‧可流動介電材料層
110’‧‧‧介電層
112A、112B、112C‧‧‧主動區
302‧‧‧底基層
304A、304B、304C、304D‧‧‧隔離結構
308‧‧‧襯層
309‧‧‧介電層
309a、309b‧‧‧部分
402A、402B、402C‧‧‧半導體鰭結構
T1、T2‧‧‧厚度
第1A-1G圖顯示根據一些實施例之半導體元件的製程剖面圖。
第2圖顯示根據一些實施例之半導體元件的剖面圖。
以下將詳細說明本揭露書實施例之製作與使用方式。然應注意的是，本揭露書提供許多可供應用的發明概念，其可以多種特定形式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在敘述中，第一製程與第二製程之進行，可包括第二製程於第一製程之後立刻進行之實施例，亦可包括其他附加製程於 第一製程與第二製程之間進行之實施例。許多元件可能被任意地繪製成不同的尺寸比例。這僅是為了簡化與清楚化。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。以下，敘述了實施例之一些變化。在不同的圖式與實施例敘述中，相似的標號可用以標示相似的元件。
第1A-1G圖顯示根據一些實施例之半導體元件的製程剖面圖。請參照第1A圖，提供具有較上表面100a之半導體基底100。在一些實施例中，半導體基底100包括塊材矽基底(bulk silicon substrate)(其可經摻雜或未摻雜)、絕緣層上覆半導體(semiconductor on insulator，SOI)基底、或其他適合的半導體基底。絕緣層上覆半導體基底包括於絕緣層上，且材質為半導體材料之主動層。半導體材料例如包括矽(silicon)、鍺(germanium)、矽鍺(silicon germanium)、或其相似物。在一些實施例中，半導體基底100為半導體晶圓，例如是矽晶圓。或者，在一些其他實施例中，半導體基底100包括多疊層基底(multi-layered substrate)、梯度基底(gradient substrate)、晶向混合基底(hybrid orientation substrate)、或其相似基底。
之後，根據一些實施例，在半導體基底100上形成遮罩層(mask layer)102，如第1A圖所示。遮罩層102具有開口104，其露出半導體基底100。在一些實施例中，遮罩層102包括硬遮罩(hard mask)。例如，硬遮罩係由氮化矽(silicon nitride)、氮氧化矽(silicon oxynitride)、碳化矽(silicon carbide)、其他適合的材料、或前述之組合所形成。在一些實施例中，進行化學 氣相沉積(chemical vapor deposition，CVD)製程以於半導體基底100上形成硬遮罩層。之後，透過適合的微影及蝕刻製程將硬遮罩層圖案化，而形成具有開口104之遮罩層102。
如第1B圖所示，在一些實施例中，於半導體基底100中形成一或多個凹陷，例如是凹陷106A、106B、106C、及106D。在一些實施例中，部分移除半導體基底100以形成凹陷106A、106B、106C、及106D。凹陷106A、106B、106C、及106D自較上表面100a延伸進入半導體基底100之中，其分離且定義半導體基底100之許多主動區。例如，這些主動區包括主動區112A、112B、及112C，如第1B圖所示。在一些實施例中，以遮罩層102為蝕刻遮罩進行蝕刻製程(例如，反應性離子蝕刻，reactive ion etching，RIE)以形成凹陷。在一些實施例中，凹陷106A、106B、106C、及106D為溝槽(trenches)。
在一些實施例中，每一凹陷106A、106B、106C、及106D之深寬比(aspect ratio)皆高於約8.5。在一些實施例中，深寬比係介於約8.5與約40之間。
如第1C圖所示，在一些實施例中，於凹陷106A、106B、106C、及106D之側壁及底部上沉積襯層(liner layer)308。在一些實施例中，襯層308係被順應性沉積。在一些實施例中，襯層308包括一種在被退火之後會膨脹的材料。
在一些實施例中，襯層308係由適合的半導體材料、適合的金屬材料、其他適合的材料、或前述之組合所形成。例如，襯層308包括矽、鍺、矽鍺、其他適合的半導體材料、或前述之組合。或者，在一些其他實施例中，襯層308係由鋁 (aluminum)、鈦(titanium)、其他適合的金屬材料、或前述之組合所形成。
若襯層308由矽所形成，襯層308在被退火之後會轉變為氧化矽而膨脹。若襯層308由金屬材料所形成，襯層308在被退火之後會轉變為金屬氧化物而膨脹。本揭露書實施例具有許多變化。例如，在一些實施例中，未形成襯層308。
在一些實施例中，襯層308為非晶矽層(amorphous silicon layer)。在一些其他實施例中，襯層308為多晶矽層(polycrystalline silicon layer)。在一些實施例中，襯層308之厚度介於約10Å與約40Å之間。在一些實施例中，襯層308係於氣體環境下使用加熱爐系統而形成。氣體環境包含含矽氣體(silicon containing gas)，例如Si2H6、SiH4、Si3H3、SiCl2H2、Si3Cl3H、其他可應用含矽前驅物、或前述之組合。或者，在一些其他實施例中，襯層308係使用其他適合的製程而形成，例如是化學氣相沉積(CVD)製程。
如第1D圖所示，在一些實施例中，於凹陷106A、106B、106C、及106D之中沉積底基層(base layer)302以圍繞主動區112A、112B、及112C之較下部分。底基層302可用以支撐或固定主動區112A、112B、及112C之較下部分，從而增進其結構穩定性。底基層302可由任何可增進主動區112A、112B、及112C之結構穩定性的材料所形成。例如，底基層302可由非導電材料所形成。在一些實施例中，底基層302係由介電材料所形成。介電材料可包括氧化矽、氮化矽、氮氧化矽、其他適合的介電材料、或前述之組合。
在一些實施例中，底基層302係藉著使用旋轉塗佈製程(spin-on process)而沉積。底基層302可由旋塗介電材料(spin on dielectric，SOD)所形成。旋塗介電材料可為一種形式的氧化矽，其分散於含矽溶液(silicon-containing solution)之中。旋塗介電材料可由矽酸鹽(silicate)、矽氧烷(siloxane)、甲基矽酸鹽(methyl silsesquioxane，MSQ)、氫矽酸鹽(hydrogen methyl silsesquioxane，HSQ)、甲基矽酸鹽與氫矽酸鹽混合物(MSQ/HSQ)、perhydrosilazan(TCPS)、per-hydro-polysilazane(PSZ)、其他適合的材料、或前述之組合所形成。
在一些實施例中，旋塗介電材料係藉著於旋轉中之基底上分配少量的含矽溶液而塗佈。接著，含矽溶液之大部分的溶劑或媒介在低溫乾燥處理(drying operation)期間自基底表面被移除。乾燥處理亦可稱為烘烤處理(bake operation)。在一些實施例中，底基層302在介於約100℃與約160℃之溫度下，加熱了約70秒至約100秒。旋塗介電材料之塗佈與乾燥可重複數次，直至已形成足夠分量的材料以達成所需之披覆度與平坦度。本揭露書之實施例具有許多變化。在一些其他實施例中，底基層302係使用其他適合的製程而形成。例如，底基層302可使用化學氣相沉積製程或其相似製程而沉積。
本揭露書之實施例具有許多變化。例如，襯層308不限於在沉積底基層302之前沉積。在一些其他實施例中，襯層308係於沉積底基層302之後沉積。在一些實施例中，襯層308係沉積於底基層302上及凹陷106A、106B、106C、及106D的側壁上。在一些實施例中，形成了多層的襯層，其可位於底基層 302之下及/或之上。在一些實施例中，未於凹陷中沉積或形成襯層。
在一些實施例中，每一凹陷106A、106B、106C、及106D之深寬比皆因半導體元件之特徵尺寸的持續縮減而增加。深寬比可能變得太高而導致於凹陷106A、106B、106C、及106D支中填充介電材料具挑戰性。因此，若凹陷106A、106B、106C、及106D之深寬比太高，於主動區112A與112B之間形成隔離結構(isolation structure)將更困難。
在一些實施例中，若凹陷之深寬比高於一特定值(例如，約8.5或約7)，所沉積之材料可能容易在凹陷106A、106B、106C、及106D被完全填充之前於凹陷頂部堵塞。如此一來，孔隙(voids)或裂縫(seams)可能例如形成於凹陷中(包括凹陷之中間及/或較下區域)。在一些其他實施例中，每一凹陷106A、106B、106C、及106D之寬度皆小，例如小於約50nm。在這些情形下，即使凹陷106A、106B、106C、及106D之深寬比相對較小(例如，小於約8.5或約7)，於凹陷106A、106B、106C、及106D中填充介電材料仍具挑戰性。
在一些實施例中，使用可流動化學氣相沉積(flowable chemical vapor deposition，FCVD)製程於凹陷106A、106B、106C、及106D中形成隔離結構以避免或減小上述不希望發生之效應。如第1E圖所示，在一些實施例中，於底基層302及襯層308之上沉積可流動介電材料層(flowable dielectric material layer)110。在一些實施例中，可流動介電材料層110填滿出於凹陷106A、106B、106C、及106D。
在一些實施例中，可流動介電材料層110包括可流動的氧化矽材料或可流動的氮化矽材料。在一些實施例中，將不含碳之含矽前驅物(carbon-free silicon-containing precursor)與帶自由基之氮及/或氫前驅物(radical-nitrogen-and/or-hydrogen precursor)混合於設計來沉積可流動介電材料層110之製程反應室(process chamber)中。在一些實施例中，可流動介電材料層110為含矽-氮-及氫之材料層(silicon-nitrogen-and-hydrogen containing layer)。
在一些實施例中，不含碳之含矽前驅物包括含矽及氮之前驅物(silicon-and-nitrogen precursor)、含矽及氫之前驅物(silicon-and-hydrogen precursor)、含矽、氫、及氮之前驅物(silicon-hydrogen-and-nitrogen precursor)、其他適合的含矽前驅物、或前述之組合。在一些實施例中，不含碳之含矽前驅物包括矽胺材料(silyl-amines)。在一些實施例中，不含碳之含矽前驅物包括N(SiH3)3、HN(SiH3)2、H2N(SiH3)、其他適合的前驅物、或前述之組合。
在一些實施例中，帶自由基之氮及/或氫前驅物係於製程反應室之外產生，並被輸送至製程反應室之中以與不含碳之含矽前驅物混合。帶自由基之氮及/或氫前驅物可形成自較穩定之氮前驅物(more stable nitrogen precursor)。例如，較穩定之氮前驅物包含NH3、N2H4、N2、其他適合的前驅物、或前述之組合。在一些實施例中，較穩定之氮前驅物可於反應室電漿區(chamber plasma region)或製程反應室之外的遠端電漿系統(remote plasm system)中活化。之後，將帶自由基之氮及/ 或氫前驅物傳送進入製程反應室。
在製程反應室之中，不含碳之含矽前驅物與帶自由基之氮及/或氫前驅物彼此混合反應以形成可流動介電材料。可流動介電材料層110具有流動性(flowable characteristics)。形成過程中之可流動性允許可流動介電材料層110流入形成或提供於基底之沉積表面上的狹小間隙(gaps)、溝槽、凹陷、或其他相似結構之中。在一些實施例中，大抵沒有孔隙或裂縫形成於填充了可流動介電材料之凹陷106A、106B、106C、及106D之中。在一些實施例中，可流動介電材料層110亦填充了底基層302中之孔隙或裂縫。
可流動介電材料層110之可流動性可能歸因於混合不含碳之含矽前驅物與帶自由基之氮及/或氫前驅物所造成之許多特性或效應。這些特性可能包括所沉積薄膜中具有充足的氫組成及/或短鏈聚矽氮烷高分子(short chained polysilazane polymers)。這些短鏈可能在薄膜形成期間及之後成長及互連，因而形成較為緻密之介電材料。
當帶自由基之氮及/或氫前驅物與不含碳之含矽前驅物皆大抵不含碳時，可流動介電材料層110亦大抵不含碳。應注意的是，大抵不含碳不代表不含碳之含矽前驅物甚至不包含極微量之碳。碳汙染物(carbon contaminants)可能存在於前驅物材料之中。然而，這些碳不純物(carbon impurities)之含量遠低於具有碳基團(carbon moiety)之含矽前驅物(silicon precursor)(例如，四乙氧基矽烷(tetraethoxysilane，TEOS)或四甲基二矽氧烷(tetramethyldisiloxane，TMDSO))中所能找到的 碳含量。
在一些實施例中，在沉積可流動介電材料層110之後，對顯示於第1E圖中之結構進行固化處理(cured)。在一些實施例中，可流動介電材料層110係於含氧氣氛(oxygen-containing atmosphere)下進行固化，例如是在含臭氧之氣氛(ozone-containing atmosphere)下。固化處理可能使可流動介電材料層110中之氮濃度減少，並增加氧濃度。在一些實施例中，固化處理之加熱溫度(suring temperature)係介於約100℃與約600℃之間。例如，固化處理係在臭氧氣氛下，以介於約150℃與約250℃之間的溫度進行。
在一些實施例中，接著進行退火處理(annealing operation)以硬化(densify)可流動介電材料層110而形成介電層110’，如第1F圖所示。在一些實施例中，退火處理係於含氧氣氛中進行。在一些實施例中，退火處理之退火溫度(annealing temperature)係介於約700℃與約1200℃之間。例如，退火處理係於氧氣氛下於介於850℃與約950℃之間的溫度進行。在一些實施例中，相較於可流動介電材料層110，介電層110’之體積會收縮。介電層110’之收縮率可介於約15%與約20%之間。
如第1F圖所示，在一些實施例中，襯層308被轉變為介電層309。在一些實施例中，在退火處理期間，當可流動介電材料層110硬化而縮時，襯層308被轉變為介電層309。所轉變之介電層309會於退火處理期間膨脹。在一些實施例中，介電層309及介電層110’共同完全填充凹陷106A、106B、106C、及106D以形成隔離結構。介電層309之膨脹可能可抵消介電層 110’之收縮。在一些實施例中，襯層308為矽層。在退火處理之後，矽層被氧化而形成介電層309，其包含氧化矽。
在一些情形下(例如，未形成底基層302)，介電層309之膨脹及介電層110’之收縮可能例如對鄰近之結構或構件產生或給予應力。在一些實施例中，隨著特徵尺寸縮減，主動區112A、112B、及112C之尺寸亦縮減。如此一來，主動區112A、112B、及112C之結構強度亦可能相應地變小。因此，使用可流動介電材料層而形成之隔離結構之間的主動區，變得更容易於隔離結構形成期間傾斜、彎折、破裂、或受損。
主動區112A、112B、及112C之結構強度可能不足以抵抗或承受例如產生自隔離結構製程的應力。在一些實施例中，主動區傾斜或破壞。主動區之傾斜或破壞可能是由形成隔離結構之退火處理期間所產生之應力造成。主動區之傾斜或破壞會降低半導體元件之良率與可靠度。
在一些實施例中，底基層302用以避免及/或減少上述不希望發生之結構改變(例如，傾斜及/或破壞)。在一些實施例中，圍繞主動區之較下部分的底基層302提供主動區增進的結構穩定度及強度。即使因介電層110’之收縮與介電層309之膨脹產生了高應力，仍可避免或最小化主動區112A、112B、及112C所受之傷害。在一些實施例中，提供或形成底基層302以使主動區112A、112B、及112C於退火處理期間免於傾斜或受傷害。
在一些實施例中，退火處理破壞了底基層302之矽酸鹽或聚矽氧烷材料以形成氧化矽材料。退火處理可自底基層 302移除一些碳群及氫氧群(carbon and hydroxyl groups)而留下固態介電材料，例如氧化矽。含碳物及含氫氧物之離去可能於底基層302中留下孔洞(pores)。在一些實施例中，相較於底基層302，介電層110’更為緻密，或具有較高的密度。在一些實施例中，底基層302之孔洞數目或孔隙率(porosity)多於或大於介電層110’之孔洞數目或孔隙率。然而，本揭露書之實施例不限於此。在一些其他實施例中，底基層302與介電層110’之密度大抵相同。
在一些實施例中，底基層302及介電層110’之材質彼此不同。例如，底基層302可包括特定材料(species)。底基層302之特定材料濃度(concentration of species)高於介電層110’之特定材料濃度。在一些實施例中，介電層110’僅包括微量的特定材料或不包括特定材料。在一些實施例中，在退火處理之後，一些碳物質(carbon species)仍保留於底基層302之中。底基層302具有高於介電層110’之碳濃度。在一些實施例中，由於介電層110’係使用不含碳之含矽前驅物而形成，介電層110’中大抵不具有碳。在一些其他實施例中，介電層110’包括第二特定材料(second species)。介電層110’之第二特定材料的濃度高於底基層302之第二特定材料濃度。在一些實施例中，底基層302僅包括微量的第二特定材料或不包括第二特定材料。
如第1G圖所示，在一些實施例中，進行平坦化處理(planarization operation)以移除凹陷106A、106B、106C、及106D之外的遮罩層102、介電層110’、及介電層309。平坦化處理可包括化學機械研磨(chemical mechanical polising，CMP) 製程、研磨製程(grinding process)、蝕刻製程、其他可應用製程、或前述之組合。如第1G圖所示，隔離結構304A、304B、304C、及304D係形成於主動區112A、112B、及112C之間。每一隔離結構304A、304B、304C、及304D係由部分的介電層309、底基層302、及介電層110’所構成。隔離結構304A、304B、304C、及304D例如是淺溝槽隔離結構(STI structures)。
本揭露書之實施例具有許多變化。在一些實施例中，於底基層302與介電層110’之間形成一或多層的中間層(intermediate layers，未顯示)。在一些實施例中，一或多層的中間層(未顯示)係形成於介電層309與底基層302之間。在一些實施例中，一或多層的中間層(未顯示)係形成於介電層110’與309之間。在一些實施例中，介電層110’包括多層介電層。
如第1G圖所示，在一些實施例中，每一隔離結構304A、304B、304C、及304D包括多個部分，例如較下部分(lower portion)及較上部分(upper portion)。在一些實施例中，較下部分包括底基層302及介電層309之圍繞底基層302的部分309a。在一些實施例中，較上部分包括介電層110’及介電層309之圍繞介電層110’的部分309b。如前所述，在一些實施例中，介電層110’較底基層302緻密。因此，對於每一隔離結構304A、304B、304C、及304D而言，較上部分可緻密於較下部分。在一些實施例中，相較於較上部分，較下部分包含較多的孔洞。較下部分之孔隙率大於較上部分之孔隙率。在一些實施例中，形成或沉積了連續層或連續膜(continuous layer or film)以將介電層110’及底基層302與主動區及/或基底隔離。
在一些實施例中，相較於較上部分，較下部分包含較多的碳。在一些實施例中，較下部分所包含之碳濃度大於較上部分之碳濃度。在一些實施例中，較上部分大抵不具有碳。在一些實施例中，使用傅立葉轉換紅外線光譜(Fourier transform infrared spectrometry，FTIR)或其他可應用的方法來識別碳物質之存在。
如第1G圖所示，底基層302具有具有厚度T1，而介電層110’具有厚度T2。在一些實施例中，厚度T1介於約400Å與約800Å之間。在一些實施例中，厚度T2大於厚度T1。厚度T2可介於約1400Å與約1800Å之間。厚度T1與厚度T2之間的比例(T1/T2)可介於約0.2與約0.6之間。
在一些情形下，若厚度比例(T1/T2)低於約0.2，底基層302可能厚度不夠而無法提供主動區充分的保護。如此一來，一些主動區可能會在介電層110’之退火處理之後傾斜或被破壞。在一些情形下，若厚度比例(T1/T2)大於約0.6，底基層302可能太厚，導致太多孔洞可能形成於隔離結構之中，造成隔離品質下降。
然而，應注意的是，本揭露書之實施例不限於前述實施例。在一些其他實施例中，厚度比例(T1/T2)小於約0.2。在一些其他實施例中，厚度比例(T1/T2)大於約0.6。在一些實施例中，厚度比例(T1/T2)介於約0.1與約0.8之間。在一些其他實施例中，厚度比例(T1/T2)介於約0.3與約0.5之間。
如第1G圖所示，在一些實施例中，隔離結構304A、304B、304C、及304D之頂表面與主動區112A、112B、及112C 之頂表面大抵共平面。然而，應注意的是，本揭露書之實施例不限於此。在一些實施例中，隔離結構304A、304B、304C、及304D之頂表面不與主動區112A、112B、及112C之頂表面共平面。主動區112A、112B、及112C可突出於隔離結構304A、304B、304C、及304D之頂表面。
第2圖顯示根據一些實施例之半導體元件的剖面圖。提供了類似於第1G圖所示之結構。在一些實施例中，進行蝕刻製程以移除部分的介電層110’及309，因而露出部分的主動區112A、112B、及112C，如第2圖所示。如此一來，主動區112A、112B、及112C突出於隔離結構304A、304B、304C、及304D之頂表面。在一些實施例中，突出的主動區作為半導體鰭結構(semiconductor fins)。如第2圖所示，半導體鰭結構402A、402B、及402C突出於隔離結構304A、304B、304C、及304D之頂表面。接著，在一些實施例中，進行一些製程以形成一或多個鰭式場效電晶體(fin field effec transistors，FinFETs)。
本揭露書之實施例提供了具有隔離結構之半導體元件及其形成方法。沉積了底基層以填充形成於半導體基底中之凹陷，並圍繞主動區之較下部分。底基層用以支撐或固定主動區。形成可流動介電材料層，並用以填充凹陷。進行退火處理來硬化可流動介電材料層以形成介電層。主動區可能承受於退火處理期間產生之高應力。受到底基層所提供之結構強度與穩定度支持，主動區受到保護而免於傾斜或破壞。因此，本揭露書之具有隔離結構之半導體元件的良率、可靠度、及品質皆可獲得提升。
根據一些實施例，提供了一種半導體元件。半導體元件包括具有較上表面之半導體基底。半導體元件還包括自較上表面延伸進入半導體基底之中的凹陷。半導體元件更包括位於凹陷中之隔離結構。隔離結構具有較上部分及較下部分，且較下部分所含之碳濃度大於較上部分所含之碳濃度。
根據一些實施例，提供了一種半導體元件。半導體元件包括具有較上表面之半導體基底。半導體元件還包括自較上表面延伸進入半導體基底之中的凹陷。半導體元件更包括位於凹陷中之隔離結構。隔離結構具有較上部分及較下部分，且較下部分較較上部分含有更多的孔洞。
根據一些實施例，提供了一種半導體元件的形成方法。方法包括提供具有較上表面之半導體基底。方法還包括於半導體基底之中形成凹陷，並於凹陷之較下部分形成底基層。方法更包括於底基層之上形成可流動介電材料層。此外，方法包括進行退火處理來硬化可流動介電材料層以形成介電層。
雖然本揭露書已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本揭露書之精神和範圍內，當可作任意之更動與潤飾，因此本揭露書之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧半導體基底
100a‧‧‧表面
110’‧‧‧介電層
112A、112B、112C‧‧‧主動區
302‧‧‧底基層
304A、304B、304C、304D‧‧‧隔離結構
309‧‧‧介電層
309a、309b‧‧‧部分
T1、T2‧‧‧厚度

Claims (10)

  1. 一種半導體元件，包括：一半導體基底，具有一較上表面；一凹陷，自該較上表面延伸進入該半導體基底之中；以及一隔離結構，位於該凹陷之中，其中該隔離結構具有一較上部分及一較下部分，且該較下部分所含之碳濃度大於該較上部分所含之碳濃度。
  2. 如申請專利範圍第1項所述之半導體元件，其中該隔離結構之該較上部分大抵不含碳。
  3. 如申請專利範圍第1項所述之半導體元件，其中該隔離結構之該較上部分較該隔離結構之該較下部分厚。
  4. 如申請專利範圍第1項所述之半導體元件，其中該隔離結構之該較下部分與該較上部分的厚度比值介於約0.2與約0.6之間。
  5. 如申請專利範圍第1項所述之半導體元件，其中該凹陷之深寬比介於約8.5與約40之間。
  6. 如申請專利範圍第1項所述之半導體元件，其中該凹陷鄰接該半導體基底之一主動區，且該主動區突出於該隔離結構之一頂表面。
  7. 一種半導體元件，包括：一半導體基底，具有一較上表面；一凹陷，自該較上表面延伸進入該半導體基底之中；以及一隔離結構，位於該凹陷之中，其中該隔離結構具有一較上部分及一較下部分，且該較下部分較該較上部分含有更 多的孔洞。
  8. 一種半導體元件的形成方法，包括：提供一半導體基底，具有一較上表面；於該半導體基底之中形成一凹陷；於該凹陷之一較下部分形成一底基層；於該底基層之上形成一可流動介電材料層；以及進行一退火處理來硬化該可流動介電材料層以形成一介電層。
  9. 如申請專利範圍第8項所述之半導體元件的形成方法，其中該底基層係以旋轉塗佈製程形成。
  10. 如申請專利範圍第8項所述之半導體元件的形成方法，更包括：在形成該可流動介電層之前，於該凹陷之側壁及一底部上形成一襯層；以及在形成該可流動介電層之後，將該襯層轉變為一第二介電層，其中該襯層係於進行該退火處理期間，轉變為該第二介電層。
TW103126707A 2014-01-13 2014-08-05 半導體元件及其形成方法 TWI623075B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/153,593 US9786542B2 (en) 2014-01-13 2014-01-13 Mechanisms for forming semiconductor device having isolation structure
US14/153,593 2014-01-13

Publications (2)

Publication Number Publication Date
TW201528458A true TW201528458A (zh) 2015-07-16
TWI623075B TWI623075B (zh) 2018-05-01

Family

ID=53484822

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103126707A TWI623075B (zh) 2014-01-13 2014-08-05 半導體元件及其形成方法

Country Status (3)

Country Link
US (1) US9786542B2 (zh)
DE (1) DE102014119006B4 (zh)
TW (1) TWI623075B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9824943B2 (en) 2015-10-20 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method for forming the same
TWI763716B (zh) * 2017-09-21 2022-05-11 聯華電子股份有限公司 隔離結構的製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448717A (zh) 2014-06-26 2016-03-30 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
CN107799421B (zh) * 2016-09-05 2021-04-02 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US10141306B2 (en) 2017-01-27 2018-11-27 Qualcomm Incorporated Systems, methods, and apparatus for improved finFETs
JP7118512B2 (ja) * 2017-04-07 2022-08-16 アプライド マテリアルズ インコーポレイテッド 反応性アニールを使用する間隙充填
US10872762B2 (en) * 2017-11-08 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming silicon oxide layer and semiconductor structure
US11183423B2 (en) * 2017-11-28 2021-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Liner structure in interlayer dielectric structure for semiconductor devices
US11996317B2 (en) * 2021-01-15 2024-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for forming isolation regions by depositing and oxidizing a silicon liner
US20230065234A1 (en) * 2021-08-27 2023-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structures of semiconductor devices

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01217941A (ja) 1988-02-26 1989-08-31 Fujitsu Ltd 半導体装置の製造方法
US6432798B1 (en) 2000-08-10 2002-08-13 Intel Corporation Extension of shallow trench isolation by ion implantation
KR100568100B1 (ko) * 2001-03-05 2006-04-05 삼성전자주식회사 트렌치형 소자 분리막 형성 방법
US7205248B2 (en) 2003-02-04 2007-04-17 Micron Technology, Inc. Method of eliminating residual carbon from flowable oxide fill
US6869860B2 (en) * 2003-06-03 2005-03-22 International Business Machines Corporation Filling high aspect ratio isolation structures with polysilazane based material
US6992003B2 (en) * 2003-09-11 2006-01-31 Freescale Semiconductor, Inc. Integration of ultra low K dielectric in a semiconductor fabrication process
JP2007221058A (ja) 2006-02-20 2007-08-30 Toshiba Corp 半導体装置の製造方法
JP2007281154A (ja) * 2006-04-06 2007-10-25 Elpida Memory Inc 半導体装置の製造方法
US7682977B2 (en) * 2006-05-11 2010-03-23 Micron Technology, Inc. Methods of forming trench isolation and methods of forming arrays of FLASH memory cells
US7825038B2 (en) * 2006-05-30 2010-11-02 Applied Materials, Inc. Chemical vapor deposition of high quality flow-like silicon dioxide using a silicon containing precursor and atomic oxygen
US7622369B1 (en) * 2008-05-30 2009-11-24 Asm Japan K.K. Device isolation technology on semiconductor substrate
KR20100102982A (ko) 2009-03-12 2010-09-27 삼성전자주식회사 반도체 장치
TWI579916B (zh) 2009-12-09 2017-04-21 諾菲勒斯系統公司 整合可流動氧化物及頂蓋氧化物之新穎間隙填充
KR101666645B1 (ko) 2010-08-05 2016-10-17 삼성전자주식회사 다양한 소자 분리 영역들을 갖는 반도체 소자의 제조 방법
US7947551B1 (en) 2010-09-28 2011-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a shallow trench isolation structure
KR20130087929A (ko) 2012-01-30 2013-08-07 에스케이하이닉스 주식회사 트랜치 소자분리층을 갖는 반도체소자 및 그 제조방법
US8772904B2 (en) * 2012-06-13 2014-07-08 United Microelectronics Corp. Semiconductor structure and process thereof
US20140187045A1 (en) * 2013-01-02 2014-07-03 Applied Materials, Inc. Silicon nitride gapfill implementing high density plasma
US8823132B2 (en) * 2013-01-08 2014-09-02 United Microelectronics Corp. Two-portion shallow-trench isolation
KR102037867B1 (ko) 2013-03-04 2019-10-29 삼성전자주식회사 반도체 소자의 제조 방법
US20140329027A1 (en) * 2013-05-02 2014-11-06 Applied Materials, Inc. Low temperature flowable curing for stress accommodation

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9824943B2 (en) 2015-10-20 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method for forming the same
US10269664B2 (en) 2015-10-20 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for forming the same
US10658252B2 (en) 2015-10-20 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for forming the same
TWI763716B (zh) * 2017-09-21 2022-05-11 聯華電子股份有限公司 隔離結構的製造方法

Also Published As

Publication number Publication date
US9786542B2 (en) 2017-10-10
DE102014119006B4 (de) 2022-02-03
US20150200127A1 (en) 2015-07-16
DE102014119006A1 (de) 2015-07-16
TWI623075B (zh) 2018-05-01

Similar Documents

Publication Publication Date Title
TWI623075B (zh) 半導體元件及其形成方法
US7479440B2 (en) Method of forming an isolation structure that includes forming a silicon layer at a base of the recess
KR100574731B1 (ko) 반도체 장치의 제조 방법
US7947551B1 (en) Method of forming a shallow trench isolation structure
US7682927B2 (en) Method of manufacturing semiconductor device
KR101003494B1 (ko) 메모리 소자의 소자분리 구조 및 형성 방법
US7033945B2 (en) Gap filling with a composite layer
US6699799B2 (en) Method of forming a semiconductor device
US7541298B2 (en) STI of a semiconductor device and fabrication method thereof
US20080171438A1 (en) Methods of uniformly removing silicon oxide, a method of removing a sacrifical oxide, and an intermediate semiconductor device structure
TW200525690A (en) Method for achieving improved STI gap fill with reduced stress
US20100240194A1 (en) Method of fabricating semiconductor device
TWI579923B (zh) 半導體元件之溝槽結構及其製造方法
US20080305609A1 (en) Method for forming a seamless shallow trench isolation
US10872762B2 (en) Methods of forming silicon oxide layer and semiconductor structure
US7026256B2 (en) Method for forming flowable dielectric layer in semiconductor device
TW522510B (en) Method for reducing stress and encroachment of sidewall oxide layer of shallow trench isolation
KR20110024513A (ko) 반도체 소자 제조 방법
JP2023057062A (ja) 傾斜酸化を用いたシームレスな間隙充填のための方法
KR100517351B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR19990054301A (ko) 반도체장치에 있어서 이온주입을 통한 에스오지층형성방법
TW475221B (en) Method for forming an insulating planarization layer
WO2011138906A1 (ja) 半導体装置の製造方法
KR20090036318A (ko) 반도체 소자의 절연막 형성방법