TW473919B - Plasma postprocessing technology of organic low-k material - Google Patents
Plasma postprocessing technology of organic low-k material Download PDFInfo
- Publication number
- TW473919B TW473919B TW87118034A TW87118034A TW473919B TW 473919 B TW473919 B TW 473919B TW 87118034 A TW87118034 A TW 87118034A TW 87118034 A TW87118034 A TW 87118034A TW 473919 B TW473919 B TW 473919B
- Authority
- TW
- Taiwan
- Prior art keywords
- plasma
- dielectric constant
- pae
- post
- materials
- Prior art date
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
473919 Λ7 B7 五、發明説明(1 ) 【發明之領域】 本發明係關於一種應用於元件後段製成整合之有機低介 電常數材料之電漿後處理製程技術。 【先前技術】 當元件製程技術達到0.25um時,50%之速度延遲來自於 晶體間連接金屬導線所造成的時間延遲(RC time delay) 。該時間延遲係為金屬導線的電阻值(R )與其間介電層電 容值(C)的乘積,因此減低此時間延遲有兩個方法;其一 為使用低電阻值之金屬用於連接上,其二則為使用低介電 常數之材料於金屬與金屬間之介電層上。為減少時間延遲 ,現今已有Μ銅(電阻率為1 . 7 u Ω -cria)來取代傳統常用的 鋁(電阻率為2.7 a -cm)之方法減低導線金屬的阻值。然 而另一更重要的課題,為找出更低介電值之介電層材料, 以降低此隨著線寬U i n e w i d t h )變小而變大的寄生電容所 產生之影響。 一般用於後段製程所須之介電層,其規格要求為高可靠 度、低應力、製程簡單化、不易吸水及易於與金屬導線間 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 作整合。過去用於介電層之材料,通常是Μ電漿輔助氣相 化學沈積法(PECVD)沈積的Si02,其介電常數約為3,9。另 一些較常用於介電層之材料為Μ二氧化矽基(Si02-based) 為主之無機材料,此等無機材料的介電常數大多高於3 . 0 以上。然而當元件尺寸進入深次微米領域時,需要使用介 電常數更低的材料,以配合晶體尺寸的縮小,方能達到所 要求的性能,否則將會嚴重影響晶體工作速度一功率損耗 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) _ A - 473919 A7 137 五、發明説明(2 ) 及其相互間的訊號干擾(crosstalk)。 現今一種Μ旋塗法塗佈之有機高分子材料PAE-2已合成 出來應用於介電層上。該ΡΑΕ-2之結構如附圖1所示,由結 構中可知ΡΑΕ-2具有許多不易被極化的官能基,減低其介 電常數受頻率之影響,同時具有較低之介電常數(約2.6) 。又,由於ΡΑΕ-2沒有含氟的成分,所Κ在製程上處理時 ,將不會產生具有腐蝕性的氫氟酸(HF),其结構中亦無含 有脂肪族及易吸水的碳酸鍵。此外ΡΑΕ-2在眾多有機高分 子低介電材料中,算是具有相當好的熱穩定度。且ΡΑΕ-2 係利用旋塗式佈法來塗佈的,其製程相當簡單並可得到相 當平坦之薄膜。 【發明之目的及概逑】 綜上所述可知,ΡΑΕ-2具低介電常數等種種特性,將使 其成為未來應用於後段製成整合之絕佳介電層材料。 本發明之目的在於提供一種有機低介電常數材料之電漿 後處理製程技術,其可進一步改善ΡΑΕ-2薄膜之介電常數 ,更有效降低晶體間連接之金屬導線所造成之時間延遲, 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) Μ增加晶片操作速度並減少’晶片工作時所產生之功率損耗。 本發明之另一目的在於對上述有機介電常數材料之電漿 後處理製程技術,提供其所使用電漿之氣體種類及最佳產 生條件與處理時間之參數。 本發明之有機低介電常數材料之電漿後處理製程技術, 其主要步驟包括:Μ旋塗器將有機高分子材料ΡΑΕ-2均勻 塗佈於晶片上,置於熱墊板上烘烤,再放入爐管作固化處 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐) 「 473919
/W B7 五、發明説明(3 ) 理,最後Μ電漿對固化後之PAE-2薄膜做後續處理。PAE-2 薄膜經含氧電漿之適度氧化處理後,形成微孔性 (microporous)現象,而使其介電常數降低,進而達成前 述之目的。 【圖式之簡要說明】 圖1係為P A E - 2之單體结構圖。 圖2係為用K說明本發明之一較佳實施例之試片製作步 驟之橫截面流程圖。 圖3係為PAE-2薄膜之介電常數與02電漿氧化處理時間之 函數關係圖。 圖4係為PAE-2薄膜之折射率與02電漿氧化處理時間之函 數關係圖。 圖5係為PAE-2薄膜之介電常數與N20電漿氧化處理時間 之函數關係圖。 圖6係為PAE-2薄膜之祈射率與N20電漿氧化處理時間之 函數關係圖。 【元件編號說明】 經濟部中央標準局員工消費合作社印製 10 (1 0 0 ) P型矽晶片 12 (請先閱讀背面之注意事項再填寫本頁) PAE-2薄膜 【發明之詳细說明】 Μ下參照•附圖2至附圖6說明本發明之一較佳實施例。 如附圖2所示本發明之一較佳實施例之ΡΑΕ-2試片製作步 驟之橫截面流程圖,其中相同元件編號係分別表示相同之 部分。首先,將ΡΑΕ -2溶液滴於一(100)Ρ型的矽晶片(10) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) ~ 6 - 經濟部中央標準局員工消費合作社印製 473919 Λ7 ______Β7 五、發明説明(4 ) ^ 上,再Κ旋塗器旋轉晶片(10),使ΡΑΕ-2均勻塗佈於晶κ (10)上成一薄膜(12)。接著將該已塗佈ΡΑΕ-2薄膜(12)> 晶片(10)置於熱墊板(hot pi ate)上,先以60 °C之溫度饼、 烤1分鐘,再Μ 2 7 0 °C之溫度烘烤1分鐘,K使溶劑完全揮 發。然後將晶片(10)放入溫度400 °C之爐管中,作固.化胃 理(curing process)30分鐘,使 PAE-2薄膜(12)固化 _ 结 。最後,以電漿對固化後之PAE-2薄膜(12)做後續處理。 由於PAE-2是Μ氧當連結的(參考附圖1之PAE-2單體結構 圖),故本發明係利用含氧成份之電漿對ΡΑΕ-2薄膜做後續 處理,其中用作電漿處理之氣體包括〇2、Ν20等不同氣體, 將於下段作詳细說明。ΡΑΕ-2薄膜經電漿氧化處理後,其 折射率會降低。如附圖4所示之ΡΑΕ-2薄膜之折射率與〇2電 漿氧化處理時間之函數關係圖,在經過〇 2電漿氧化處理6 0 秒的時間後,ΡΑΕ-2薄膜之折射率可由原先約1.69降至約 1,64;又如附圖6所示之ΡΑΕ-2薄膜之折射率與1<2〇電漿氧 化處理時間之函數關係圖,在經過Ν 2 0電漿氧化處理6 0秒 的時間後,ΡΑΕ-2薄膜之折射率亦可由原先約1.69降至約 1 · 6 1。此折射率的降低即透露了介電常數的降低,藉由電 性量測所測得之介電常數值,確實較未做後續電漿處理之 ΡΑΕ-2薄膜者低。如附圖3所示之ΡΑΕ-2薄膜之介電常數與 0 2電漿氧化處理時間之函數關係圖,在經過〇 2電漿氧化處 理6 0秒的時間後,ΡΑΕ-2薄膜之介電常數可由原先約2. 56 降至約2.43 ;又如附圖5所示之ΡΑΕ-2薄膜之介電常數與Ν2〇 電漿氧化處理時間之函數關係圖,在經過Ν 2 〇電漿氧化處 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐) 7 --------裝------訂------ : j * (請先閱讀背面之注意事項再填寫本頁) 473919 五、發明説明(5 ) 、 理60秒的時間後,PAE-2薄膜之介電常數亦可由原先約2. 56 降至約2. 43。因此利用電漿對PAE-2做後續氧化處理,可 使PAE-2薄膜適度氧化,形成微孔性(microporous)現象, 使PAE-2薄膜能具有更低之介電常數值,進而達成有效降 低晶體間相互連接之金屬導線所造成的時間延遲,Μ增加 晶片操作速度及減少晶Η工作時所產生之功率損耗等目的。 又,本發明中用作後續電漿處理之氣體,包括0 2、Ν 2 0 等各種不同氣體,這些電漿之個別產生條件與處理時間最 佳參數列於下表: 【表1】 氣體種類 處 理時間 壓力 流率 溫度 功率 ( sec :) (mtorr) (seem) (°C ) U) 15 30 60 90 120 300 15 30 60 90 120 250 〇 2 15 30 60 90 120 650 900 2 50 ‘ 150 15 30 60 90 120 100 15 30 60 90 120 50 ΗζΟ 30 60 90 120 100 200 300 200 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 雖然本發明已參照較佳實施例說明及列擧最佳實施參數 條件,惟本發明並不囿限於此範圍,凡符合本發明精神之 製程條件及任何依本發明申請專利範圍所做之變化,仍應 屬於本發明之範圍。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)
Claims (1)
- 473919 A8 B8 C8 D8 申請專利範圍 ts 其 術 技 程 製 理 處 後 漿 電 之 料 材 數 常 介驟 低步 機要 有主 種述 一 下 K有 具 溶 使 烤 ; 供 膜上 薄板 成墊 形熱 上於 片置 晶 片 於晶 佈之 塗料 勻材 均 電 料介 材機 電 有 介佈 機塗 有已 將將 結 鐽。 化理 固處 膜續 薄後 使做 , 理薄 處 層 rb l&JHl /Ί 固 介 作的 管後 爐化 ; 入固 發放對 揮片漿 全 晶 電 完將M 劑 第中 圍其 範 , 利術 專技 請程 申製 如理 2 處 後 有 之 項 漿 電 之 料 材 數 常 電 介 低 之0 ^ 用 使 所 為 係 料 材 電 介 低 機 有 (請先閱讀背面之注意事項再填寫本頁) 裝· PAE-2 〇 3,如申請專利範圍第1項之有機低介電常數材料之電漿 後處理製程技術,其中該電漿使用之氣體係為0 2。 4 .如申請專利範圍第1項之有機低介電常數材料之電漿 後處理製程技術,其中該電漿使用之氣體係為Ν 2 0。 5 .如申請專利範圍第3項之有機低介電常數材料之電漿 後處理製程技術,其中該0 2電漿之壓力、流率、溫度、功 率之參數條件分別為650ratorr、900sccm、250Τ:、及50至 3 0 0 W 〇 6 .如申請專利範圍第4項之有機低介電常數材料之電漿 後處理製程技術,其中該N 2 0電漿之壓力、流率、溫度、 功率之參數條件分別為1 〇 〇 m t 〇 r r、2 0 0 s c c m、3 0 0 °C、2 0 0 W。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 訂 經濟部中央標準局員工消費合作社印製 1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW87118034A TW473919B (en) | 1998-10-30 | 1998-10-30 | Plasma postprocessing technology of organic low-k material |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW87118034A TW473919B (en) | 1998-10-30 | 1998-10-30 | Plasma postprocessing technology of organic low-k material |
Publications (1)
Publication Number | Publication Date |
---|---|
TW473919B true TW473919B (en) | 2002-01-21 |
Family
ID=21631819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW87118034A TW473919B (en) | 1998-10-30 | 1998-10-30 | Plasma postprocessing technology of organic low-k material |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW473919B (zh) |
-
1998
- 1998-10-30 TW TW87118034A patent/TW473919B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2589950B2 (ja) | 金属バイア形成方法 | |
JP2001514802A (ja) | 有機重合体絶縁膜の化学機械的研磨法 | |
JPH03198340A (ja) | 半導体装置の製造方法 | |
JPH03200329A (ja) | スピンオンガラスをシリレートする方法 | |
JP2632879B2 (ja) | シリコーン系被膜の形成方法 | |
TW442546B (en) | Method for producing low dielectric coatings from hydrogen silsequioxane resin | |
JPH0410418A (ja) | 半導体装置 | |
TW473919B (en) | Plasma postprocessing technology of organic low-k material | |
KR0138853B1 (ko) | 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법 | |
TW200416937A (en) | Semiconductor manufacturing device and the manufacturing method for the same | |
US4868096A (en) | Surface treatment of silicone-based coating films | |
EP0794569A2 (en) | Amorphous carbon film, formation process thereof, and semiconductor device making use of the film | |
JP3982073B2 (ja) | 低誘電率絶縁膜形成方法 | |
JPH11145130A (ja) | 低誘電率の電子被膜 | |
JP2023541932A (ja) | 低κ誘電体膜を堆積するためのシステム及び方法 | |
JPS6366237A (ja) | シリコ−ン系被膜の表面処理方法 | |
JP2000021872A (ja) | 低誘電率樹脂組成物、低誘電率絶縁膜形成方法および半導体装置の製造方法 | |
US6197706B1 (en) | Low temperature method to form low k dielectric | |
JP4467215B2 (ja) | 多孔質絶縁膜の形成方法及び半導体装置の製造方法 | |
JPH0120531B2 (zh) | ||
JPH04359056A (ja) | 樹脂組成物と層間絶縁膜の形成方法 | |
JPS63137433A (ja) | 半導体装置の製造方法 | |
JP2629587B2 (ja) | 半導体装置の製造方法 | |
KR20010062022A (ko) | 절연막의 형성방법 | |
JP2002246383A (ja) | 絶縁膜の形成方法および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |