TW472270B - Chip resistor and method of making the same - Google Patents

Chip resistor and method of making the same Download PDF

Info

Publication number
TW472270B
TW472270B TW89110447A TW89110447A TW472270B TW 472270 B TW472270 B TW 472270B TW 89110447 A TW89110447 A TW 89110447A TW 89110447 A TW89110447 A TW 89110447A TW 472270 B TW472270 B TW 472270B
Authority
TW
Taiwan
Prior art keywords
trimming
groove
edge
linear portion
trimming groove
Prior art date
Application number
TW89110447A
Other languages
English (en)
Inventor
Hisahiro Kuriyama
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Application granted granted Critical
Publication of TW472270B publication Critical patent/TW472270B/zh

Links

Landscapes

  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

472270 經濟部智慧財產局員工.消費合作社印製 A7 _______87__— 五、發明說明(2 ) "~'—~一 片型電阻的平面示圖。圖中每一個晶片型電阻皆攜帶有形 成在絕緣基板100上之電阻薄膜120,電阻薄膜12〇橋接 於一對電極110之間。為了清楚起見,並沒有顯示保護塗 覆層。 第1〇圖的晶片型電阻,具有在電阻薄膜120内形成的 兩個修整溝槽P卜P2,這兩個修整溝傅P1、P2皆呈1型。 第10圖的晶片型電阻稱為“雙J型晶片型電阻” (“double-I-type chip resistor,,)。調整雙丄型晶片型電阻的 電阻值’係以下列的方式進行。 首先,藉由自電阻薄膜12〇的邊緣120a側至在寬度方 向W内之延伸範圍的雷射輻射光束,形成第一丨型修整溝 槽P1,籍此電阻薄膜120的電阻值大約可增加至預定值。 然後,在相同的邊緣12〇a侧,但是在縱向方向L上,離 開第一 I型修整溝槽P1的位置,自該位置至在寬度方向w 内之延伸範圍,形成第二I型修整溝槽ιΡ2,藉此電阻薄膜 120的電阻值可精確增加至目標值。所獲致之電阻薄膜 具有電阻值決定區,其藉由位於一對電極11〇之間的作用 區域C内的假想線EL所定義出。 第11圖的晶片型電阻,同樣具有形成於電阻薄膜12〇 内之第一及第二修整溝槽Q1、Q2。第一修整溝槽卩1呈[ 型,及第二修整溝槽(^2呈1型。具有修整溝槽如此組合 的晶片型電阻稱為‘[ L I型晶月型電阻,’,。調整u型晶片 型電阻的電阻值m述的部分不同外,其餘的都^同 於上述對於雙I型晶片電阻的調整方式。不同之部分 本紙張尺度_ t _家辭(CNS)A4祕⑽ - 裝--------訂---------綠 (請先閱讀背面之注意事項再填寫本頁) 472270 A7 B7 五、發明說明(4 ) 於且禪值。然後,自第二線性部位S2於寬度方向延伸至 電阻薄膜120的邊緣I2〇a側,形成第三線性部位,藉 此電阻薄膜120的電阻值可增加至目標值。結果,c型晶 片型電阻的電阻值決定區,藉由自修整溝槽s的兩個邊角 (corners)延伸的假想線EL所定義 上述的每一個習知技藝晶片型電阻,皆具有其本身帶 有之缺失’將於下文中說明之 在第10圖的雙I型晶片型電阻之示例中,第二修整溝 槽P2(精細修整溝槽)的終末端P2a呈寬度w的方向。由於 雷射幅射光束的緣故,無可避免地,第二修整溝槽P2的 終末端P2a必伴隨这!微1磕(micr〇cra(?ks),所以這些顯 辦裂痕同樣會在寬度方向w延伸。在寬度方向w延伸的 顯微裂痕,縮小了電阻薄膜12〇的電流通道(current path),而县相較於不會導至有縮小電流通道的縱向延伸的 顯微裂痕下,給予調整電阻值更大的影響。因此調整這種 晶片型電阻的電阻值,可能會因寬度方向w延伸的顯微裂 痕,而受不利的影響。 ,· ....... , 因為第二修整溝槽Q2的終末端Q2a是呈寬度w的方 向,因此相同的論述可以適用在第i丨圖的LI型晶片型電 阻。 在第12圖的雙L型晶片型電阻之示例中,由於L型 I第二修整溝槽R2的終末端R2a是呈縱向l的方向,則在 終末端R2a的顯微裂痕’同樣是呈縱向方向[的方向,因 此不會對電阻值的調整有不利的影響。然而,如果其中之 311491
I
閱 讀 背 面 之 注 意 亊 項 再 填 1 寫裝 本衣 頁I 訂 472270 A7
472270 A7 員 費 社 印 製 五、發明說明(8 ) 膜’此電阻薄膜橋接上述的電極;在電阻薄膜 修整溝槽,從電阻薄膜的邊緣延伸;在電阻薄膜中开 ^ 二修整溝槽,從電阻薄膜的該邊緣延# ^ •"甩弟 整溝槽。 u申,並且橫過第-修 依據本發明的第四個觀點’提供一種 搜用於製造晶片型 電阻的方法。該方法包括下列步驟:在絕緣基板的上 形成第-電極及第二電極;在該基板的上表面形成電阻薄 膜,此電阻薄膜橋接上述的電極;在電阻薄膳中形成第^ 修整溝槽;在電阻薄膜中形成第二修整溝槽;其^第 整溝槽的形成,包含下列步驟:形成自電阻薄膜的邊角= 伸的第一绛性部位,及形成自具有邊角部位形成其間的第 一線性部位延伸之第二線性部位;及其中第二修整溝槽的 形成,包含下列步驟:形成自電阻薄膜的邊角延伸的^ 一 绛性部位’及形成自具有邊角部位形成其間的第一線性部 位延伸,並且橫過第一修整溝槽的第一線性部位之第二線 性部位。 本發明的其它目的、特徵及優點,可以從下列較佳實 施例之詳細說明及參照相關圖式,而明顯地顯現出來。 [圖式之簡單說明] 第1圖為顯示本發明實施例之晶片型電阻平面圖。 第2圖為沿苐1圖切線X-X的斷面圖。 第3圖至第8圖為平面圖,顯示用以製造本發明實施 例之晶片型電阻的連績步驟。 第9圖為顯示本發明另一實施例之晶片型電阻平面 訂 綈
本紙張尺朗财(2W x 297iiT 472270 A7 五、發明說明(10 ) 終末端 線性部位 邊角 寬度方向
Bid、B2d、P2a、R2a
Bla、Bib、B2a、B2b、
Ble、B2e、SI、S2、S3
Blc、B2c、B3a
W
l [本發明之詳細說明J 本發明之較佳實施例將於下文並配合圖式作說明。 訂 帛丨圖與第2圖顯示„本發明實施例之矩形晶片型 電阻1,作為表面接著之電子零件使用β這個矩形晶片型 電阻之實施例包括:-個以類似陶£之絕緣材料製成的矩 型晶片基板1〇。基板10上形成一對主要包含有例如銀金 屬導電性材料製成的間隔開之電極„。該對電極u在其 表面電鍍上例如焊錫。所形成之該對電極〗丨皆係呈,自芙 板10的上表面1〇a穿過末端表面10c至底表面’。’在2 板1〇的上表面10'a上’形成一個厚電阻薄臈12,此電: 薄膜12橋接該對的電極u之間。電阻薄膜12係由 些電阻性質的金屬薄膜或者是金屬氧化薄膜所形成:電阻 薄膜12的作用區域C,彳利用為調整在電極^之間 阻值。該電阻薄膜12的作用區域c形成兩 槽BU,用以調整電阻薄臈12的電阻值。 溝 装二2塗覆層13的防護塗覆層’覆蓋著電阻薄膜12, =塗覆層13直接形成於電阻薄膜Π上面,並且外塗 覆層14形成於内塗覆層13上面。内塗覆層U及外塗覆層 14主要例气以玻璃所形,。在形成内_ \ 3 V後,藉 本紙張尺度適用中_家標準(CNS)A4規格 χ挪公楚了 4722' 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 A7 B7 五、發明說明(12 ) 精細性修整溝槽B 2的邊角部位b 2 c,設置在電阻值決 苳線EL1的緣上或緊鄰該線ELI邊(第1圖的電阻值決定 線EL 1以鏈接線表示假想線),其中電阻值決定線1自 大約性修整溝槽B1的槽溝末端b 1 d,延伸至第一交點 11a ,其中該第一交點ua係為電阻薄膜12的邊緣12a跨 越其中一個的電極n之内緣之跨越點。精細性修整溝槽 B2的槽溝末端B2d ’設置在另一電阻值決定線EL2的線上 或緊鄰該線EL2邊(第1圖的電阻值決定線EL2亦以鏈接 線表示假想線)’其中電阻值決定線EL2自大約性修整溝 槽B1的邊角部位Blc,延伸至第二交點llb,其中該第二 父點lib係為電阻薄膜12的邊緣12a側跨越其中另一個的 電極11之内緣之跨越點。 起因於修整溝槽B1、B2的形成,用於描繪在電阻薄 膜12作用區域C内的電阻值決定區域的輪廓,視覺性地 B描繪出電阻值決定線EL1、EL2。复阻值決定線Eu、犯 :的長度與方向性,係依據修整溝槽B1、β2的外型及/或位 箄而有不同變化。以第1圖作舉例,當修整溝槽bi、b2 的第一線性部位Bla、B2a係呈短的時候,電阻值決定線 ELI、EL2自電阻薄臈12的邊緣12a側和緩的傾斜。此一 情況下’電阻值決^域在寬度方向~的方向上,是呈相 應性的寬度,使得在電極^間的電阻薄膜_阻值不 會增加太快。另一方面’當修整溝槽Bi、b2的第一線性 部位Bla、B2a係呈長的時候,電阻值決定線犯、犯 自電阻薄膜12的邊緣12a側陡劇的傾斜。此—情況下,電 本紙張尺度適用中國國家標準(CNS)A4長格(2iqχ 297公楚) --------------裝--------訂---------# (請先閱讀背面之注意事項再填寫本頁) 472270 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明(14 7 式之電阻薄膜12之形成,可以藉由進行現有之薄膜形成技 術,例如.激.射.技術.來進行。 接著形成一個内塗覆層13,其完全覆蓋住在各個晶片 基板中所相應之電阻薄膜12的每一區域。内塗覆層^之 形成,可以藉由進行印刷上玻璃之類似材料膏(例如玻璃) 呈一預定圖案’之後烘烤圖案化的材料膏使其固定。 然後’如第4圖至第8圖所顯示,進行用於調整每個 晶片型修i之電阻值靜整處冑,其藉由雷射光束輻射 電、阻薄皞! 2及内塗覆層! 3,來形成位於電阻薄膜12的修 弩溝槽B1、B2。雖然第4圖至第8圖僅顯示單一個的晶 片型電阻i,但是所進行的修整處理,不用將晶片型電Z i 自主基板20(第3圖所顯示)分離出。選擇性的另一種方 式’在主基板20沿著橫向伐線21a切開,而提供出複數個 基板排(substrate stripes),每個基板排皆攜帶著複數個未 修整的晶片型電阻1,這個時候,才來進行修整處理。進 v行修整處理期間,將探針(秦顯示)固定並祿觸兩個母電極 ^22來量測電阻值。當所量測電阻薄臈12的電阻值介於容 象預定範園内時’便終止修整處理。 接下來,將予以說明修整處理的詳細步驟,並請同時 參照第4圖至第8圖。 、 首先,請參照第4圖,最先形成修整溝槽bi的第一 線性部位BU,用於大約性的增加電阻 BU在寬度方向W,自電阻薄膜12的外部緊 膜丨2的邊緣12a)延伸至電阻薄膜12的内部。第一線性部 ‘紙張I度適用中國國家標準(CNS)A4規格(210 X 297公楚) _____ W 3Π49Γ ---------------------訂---------餘· (請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 472270 A7 —— ---§z______ 五、發明說明(16 ) " " ' '〜— 性修整溝槽B1的第一線性部位Bla,如此延伸而形成之。 因為第二線性部位B 2 b自第一線性部位b 2 a開始延伸,所 以產生一個邊角部位B2c。當所量測的電阻值例如到達目 標值的時後,第二線性部位B2b的形成便終止。此時刻, 第二線性部位B2b的終末端B2d設置在電阻值決定線EL2 的線上或緊鄰該線。尚且,精細性修整溝槽B2與大約性 修整溝槽B1 —起形成一個位於電阻薄膜12作用區域c内 的絕緣區域。 以此一方式進行’電阻薄臈12以大約性及精細性調整 後’達到最終正確之目標值。 請參見第8圖’在調整電阻值之後,藉由印刷方式, 形成一個位於内塗覆層13上面的外塗覆層ι4。 接著藉沿橫向伐線及縱向伐線21a 、21b切割,從主 基板20(參照第3圖)分離出每一個的晶片型基板1。如第8 圖顯示,雙點鏈線CL1、CL2代表晶片型基板i的切割邊 緣,由於切割器(未顯式)厚度的緣故,該雙點鏈線CL 1、 CL2有些離開橫向伐線及縱向伐線2丨a 、2丨b。 最後’以金屬!鍍一對電極11的暴露部位。在金屬電. 鐵期間’外塗覆層14完全覆蓋住電阻薄膜12,以避免電| 鑛的金屬從修整溝槽B1、B2侵入。尚且,甚至於當電鑛 的金屬’侵入了其中一個的修整溝槽Bi、B2,由修整溝 槽Bl、B2所包圍的絕緣區域’不受此金屬侵入影響,藉 此避免電流在電阻薄膜12的作用區域中漏洩。 依據上述之實施例,修整溝槽B 1、B 2的溝槽末端 · i--------^--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 16 311491 A7 五、發明說明(18 ) 他門的溝槽末端Bld、B2d,如第9圖所示,但是溝槽bi、 B2皆可以進一步包括:第三線性部位。第三線 性部位Ble、B2e在寬度方向%上,自相應之第二線性部 位Blb、B2b,朝著電阻薄膜12的邊緣⑶延伸。 本發明較佳實施例業已如上述所揭露,本發明可以明 顯的以不同之方式作變化,此等變化不能視為脫離本發明 之精神及範疇,並且所有該變化可能係為熟習該項技藝者 所明顯熟習,皆包含在本發明之申請專利圍。 -----------!裝.! (請先閱讀背面之注意事項再填寫本頁) 訂---------緯一 經濟部智慧財產局員工消費合作社印製
311491 〜J 本紙張尺度適用中國國豕標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 47227 六、申請專利範圍 緣’該第-邊緣以縱向方向在該對的電極之間延伸,該 第二邊緣本質上在該對的電極之間平行於第—邊緣,且 在寬度方向與第—邊緣間隔開’其中寬度方向本質上垂 直於縱向方向;及 第—修整溝槽及第二修整溝槽,形成於電阻薄媒 中’各修整溝槽包括一個以寬度方向從電阻薄膜的第一 邊緣延伸的第-線性部位,該各修整溝槽亦包括第二線 性部位’以縱度方向,你1女沒& π從具有邊角部位形成其間的第一 線性部位延伸; 其中該第二修整溝槽的第二線性部位橫越該第一 修整溝槽的第一線性部位。 訂 綠 5. 如申清專利圍第4項所述之晶片型電阻,其中電阻薄 膜的第一邊緣在第一交點交叉第一電極,第一修整溝槽 的第二線性部係朝向第一電極的方向,並且在溝槽末端 終止,第二修整溝槽的第二線性部係朝向第二電極,第 二修整溝槽的邊角部位設置在一假想線上或緊鄰該假 想線,該假想線從第一修整溝槽的溝槽末端延伸至第一 交點。 6. 如申請專利範圍第4項所述之晶片型電阻,其中電阻薄 膜的第一邊緣在第二交點交叉第二電極,第一修整溝槽 的第二線性部係朝向第一電極的方向,第二修整溝槽的 第二線性部係朝向第二電極,並且在溝槽末端終止,該 第二修整溝槽的溝槽末端設置在一假想線上或緊鄰該 假想線,該假想線從第一修整溝槽的邊角部位延伸至筮 1本紙張尺度適用中國國家標準(CNi^^ (21D X )-—----- 311491 /、、申睛專利範圍 2該電阻薄膜形成第二修整溝槽; /、中第一修整溝槽的形成,包含下列步驟:形成從 電阻薄臈的第— 邊緣延伸的第一線性部位,及形成從具 邊角卩位开少成其間的第一線性部位延伸之第二線性 部位;及 其中第一修整溝槽的形成,包含下列步驟:形成從 薄膜的第—邊緣延伸的第一線性部位,及形成從具 邊角卩位开v成其間的第一線性部位延伸,並且橫越第 一修整溝槽的第一線性部位。 如申β專利範園第1G項所述之方法,其中電阻薄膜的 第邊緣在第一交點交叉第一電極,第一修整溝槽的第 二線性部係朝向第一電極的方向,第二修整溝槽的第二 線性部係朝向第二電極,第二修整溝槽的邊角部位設置 在假想線上或緊鄰該假想線,該假想線從第—修整溝 槽的溝槽末端延伸至第一交點。 12.如申請專利範圍第1〇項所述之方法,其中電阻薄膜的 第邊緣在第一父點父又第二電極,第一修整溝槽的苐 二線性部係朝向第一電極的方向,第二修整溝槽的第二 線性部係朝向第二電極,並且在溝槽末端終止,該第二 修整溝槽的溝槽末端設置在一假想線上或緊鄰該假想 線,該假想線從第一修整溝槽的邊角部位延伸至第二交 點。 一父 13.如申請專利範圍第10項所述之方法,其中第—修整溝 I 槽的形成,進一步包括形成第三線性部,此第三線性部 本纸張尺度適用t國國家標準(CNS)A4規格(210 X 297公爱— 从 311491
TW89110447A 1999-05-31 2000-05-30 Chip resistor and method of making the same TW472270B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15106499A JP3727806B2 (ja) 1999-05-31 1999-05-31 チップ抵抗器、およびその製造方法

Publications (1)

Publication Number Publication Date
TW472270B true TW472270B (en) 2002-01-11

Family

ID=15510522

Family Applications (1)

Application Number Title Priority Date Filing Date
TW89110447A TW472270B (en) 1999-05-31 2000-05-30 Chip resistor and method of making the same

Country Status (2)

Country Link
JP (1) JP3727806B2 (zh)
TW (1) TW472270B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018190923A (ja) * 2017-05-11 2018-11-29 Koa株式会社 チップ抵抗器の製造方法
JP2018190922A (ja) * 2017-05-11 2018-11-29 Koa株式会社 チップ抵抗器の製造方法
JP7085378B2 (ja) 2018-03-23 2022-06-16 Koa株式会社 チップ抵抗器
JP2022159796A (ja) * 2021-04-05 2022-10-18 Koa株式会社 チップ抵抗器およびチップ抵抗器の製造方法

Also Published As

Publication number Publication date
JP2000340401A (ja) 2000-12-08
JP3727806B2 (ja) 2005-12-21

Similar Documents

Publication Publication Date Title
TWI701687B (zh) 矩形片式電阻器及其製造方法
CN202712198U (zh) 太阳能电池元件
US9508473B2 (en) Chip resistor and electronic device
WO2016051939A1 (ja) 抵抗体のトリミング方法
TW472270B (en) Chip resistor and method of making the same
TWI223283B (en) Method for manufacturing multi-chip resistor
JP2008053251A (ja) チップ抵抗器
US20230274861A1 (en) Chip resistor
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JP5255899B2 (ja) チップ抵抗器の製造方法及びチップ抵抗器
KR102231103B1 (ko) 저항 소자
WO2018061961A1 (ja) チップ抵抗器
JP4741355B2 (ja) チップ型電子部品
JP2007165358A (ja) チップ型コンデンサ
JP2005108865A (ja) チップ抵抗器及びチップ抵抗器の製造方法
US20220367089A1 (en) Chip resistor
JP2013247220A (ja) チップ抵抗器
US20220375657A1 (en) Chip resistor
TWI826426B (zh) 晶片電阻器
WO2023149575A1 (ja) 導電率センサおよび導電率測定方法
JP2018128414A (ja) 半導体装置および半導体装置の設計方法
JP2005276916A (ja) チップ抵抗器及びチップ抵抗器の製造方法
CN115376768A (zh) 片式电阻器
JP2007251102A (ja) チップ形電子部品
JP4676198B2 (ja) 四端子構造の抵抗器の製造方法及び四端子構造の抵抗器