JP2000340401A - チップ抵抗器、およびその製造方法 - Google Patents

チップ抵抗器、およびその製造方法

Info

Publication number
JP2000340401A
JP2000340401A JP11151064A JP15106499A JP2000340401A JP 2000340401 A JP2000340401 A JP 2000340401A JP 11151064 A JP11151064 A JP 11151064A JP 15106499 A JP15106499 A JP 15106499A JP 2000340401 A JP2000340401 A JP 2000340401A
Authority
JP
Japan
Prior art keywords
linear portion
fine adjustment
linear
film resistor
adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11151064A
Other languages
English (en)
Other versions
JP3727806B2 (ja
Inventor
Hisahiro Kuriyama
尚大 栗山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP15106499A priority Critical patent/JP3727806B2/ja
Priority to TW89110447A priority patent/TW472270B/zh
Publication of JP2000340401A publication Critical patent/JP2000340401A/ja
Application granted granted Critical
Publication of JP3727806B2 publication Critical patent/JP3727806B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】 【課題】 チップ抵抗器においてダブルL型に属するト
リミング溝を形成しつつも、独特のトリミング形態とす
ることで高精度に調整された抵抗値を得ることができる
ようにする。 【解決手段】 チップ本体10両端にわたる両電極端子
11,11の導通区間Cに成膜された厚膜抵抗体12を
有し、その厚膜抵抗体12には、抵抗値の粗調整用およ
び微調整用としたL型のトリミング溝B1,B2が別々
に形成されているチップ抵抗器Aであって、各トリミン
グ溝B1,B2は、厚膜抵抗体12の一辺12a側から
幅方向Wに切り込み始めて形成された第1線形部B1
a,B2aと、それらに続いて厚膜抵抗体12の導通区
間方向Lに折れ曲がるように形成された第2線形部B1
b,B2bとを有し、そのうちの微調整用の第1線形部
B2aは粗調整用よりも短く、かつ、微調整用の第2線
形部B2bが粗調整用の第1線形部B1aと交差する恰
好に形成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本願発明は、たとえば表面実
装部品として用いられる角形などといったチップ抵抗
器、およびそのチップ抵抗器の抵抗値を調整しながら製
造するチップ抵抗器の製造方法に関する。
【0002】
【従来の技術】表面実装部品として代表的な角形のチッ
プ抵抗器は、その本体両端に両電極端子を有するととも
に、これら両電極端子の導通区間に成膜された厚膜抵抗
体を有して構成されている。こうしたチップ抵抗器を製
造する際には、抵抗値を所期の値に調整すべく上記厚膜
抵抗体にレーザ加工が施され、そうして厚膜抵抗体に
は、抵抗値調整用のトリミング溝が形成されている。
【0003】図9ないし図12は、従来のチップ抵抗器
におけるトリミング溝の各例を説明するために示した説
明図であって、これらの図に示すように、従来のチップ
抵抗器においては、ダブルI型、LI型、ダブルL型、
あるいはコの字型といったトリミング溝P,Q,R,S
を厚膜抵抗体120に形成することで抵抗値の調整が図
られている。
【0004】図9に示すダブルI型、および図10に示
すLI型のチップ抵抗器では、まず、両電極端子11
0,110の導通区間に厚膜抵抗体120を成膜した
後、抵抗値粗調整用としてI型、L型のトリミング溝P
1,Q1が厚膜抵抗体120の一辺120a側から幅方
向Wにそって切り込み形成される。その後、先のトリミ
ング溝P1,Q1とは別にして抵抗値微調整用のI型の
トリミング溝P2,Q2が厚膜抵抗体120の一辺12
0a側から幅方向Wにそって切り込み形成され、その際
に実測される抵抗値が所期の値に達した時点で2本目の
トリミング溝P2,Q2が形成終了とされている。その
結果、両電極端子110,110の導通区間における通
電領域が図中一点鎖線で示す導通ラインELによって部
分的に小幅化された状態となる。つまり、レーザ加工を
施す前に一定値で示される抵抗値は、トリミング溝の形
成に応じて増大するように変化し、最終的に2本目のト
リミング溝P2,Q2が終端近くに達すると、微小に変
化する抵抗値が所期の値に達することで抵抗値全体の調
整が終了とされている。
【0005】また、図11に示すダブルL型のチップ抵
抗器は、上記ダブルI型またはLI型に近似する形態で
あるが、2本目のトリミング溝R2が1本目のトリミン
グ溝R1とは逆方向となる導通区間方向Yにそって折り
曲げられたL型の形状とされている。
【0006】さらに、図12に示すコの字型のチップ抵
抗器では、厚膜抵抗体120の一辺120a側から幅方
向Wにそって第1線形部S1が切り込み形成され、それ
に続いて導通区間方向Yにそって折れ曲がるように第2
線形部S2が形成され、さらにそれに続いて幅方向Wに
折れ曲がって厚膜抵抗体120の一辺120aに達する
ように第3線形部S3が形成されている。
【0007】要するに、各図に示したチップ抵抗器で
は、最初のトリミング溝P1,Q1,R1,S1によっ
て大まかな通電領域幅が決められることにより、抵抗値
の粗調整が行われる一方、最後のトリミング溝P2,Q
2,R2,S3によって導通ラインELが若干変更され
ることで、最終的に抵抗値の微調整が行われるのであ
る。
【0008】
【発明が解決しようとする課題】しかしながら、上記ト
リミング溝P,Q,R,Sを有する各チップ抵抗器で
は、それぞれの形態に応じて抵抗値を高精度に調整でき
ないという難点があった。
【0009】つまり、図9および図10に示すチップ抵
抗器では、最終的な抵抗値の微調整用としてI型のトリ
ミング溝P2,Q2が形成されるが、このI型のトリミ
ング溝P2,Q2では、その終端P2a,Q2aにてレ
ーザ加工特有の細かな亀裂(マイクロクラック)が幅方
向Wに延びるように派生する。こうした亀裂は、導通ラ
インELに対して多分に影響を及ぼし、波及的に通電領
域幅が不確定な状態とされることから、抵抗値を高精度
に調整する際には亀裂分の誤差が生じるものとされてい
た。
【0010】一方、図11に示すチップ抵抗器では、最
終的にL型のトリミング溝R2が形成され、そうしたト
リミング溝R2における終端R2aの亀裂が導通区間方
向Yに延びる状態となるので、それほど多分に導通ライ
ンELに対して亀裂の影響が及ぶことなく、調整後の抵
抗値においても亀裂分の誤差ができる限り排除されてい
る。そうした点では、先のダブルI型、LI型といった
チップ抵抗器に比べてダブルL型は有利であるが、最終
形態としてトリミング溝R2が形成された状態では、そ
のトリミング溝R2の折れ曲がる部位R2bから導通区
間方向Yに延びた終端R2aまでの部分において、導通
ラインELの直線的形態が乱れることで通電領域幅が不
安定な状態とされる。要するにそうした部分では、トリ
ミング溝R2を形成した後においても抵抗値が微量変化
する現象(オーバーシュート)が生じ、調整後の抵抗値
に不安定な要素が含まれてしまっていた。
【0011】しかも、上記したダブルI型、LI型、ダ
ブルL型では、レーザ加工などに際してトリミング溝
P,Q,Rの1箇所にでも加工屑が付着すると、その箇
所が短絡した状態となってリーク電流が生じる。そのよ
うなリーク電流によっては、導通ラインELの変更を余
儀なくされてしまい、そうした加工屑の付着は、抵抗値
を所期の値とすることが困難な不良原因の一つとされて
いた。
【0012】これらの各種問題に対し、図12に示すチ
ップ抵抗器では、コの字型のトリミング溝Sが形成され
ているので、先に説明した亀裂をほとんど無視すること
ができる。さらに、コの字型のトリミング溝Sでは、仮
に1箇所が短絡しても他の箇所が絶縁状態であれば、導
通ラインELに何ら影響が及ぶことなく、そのような点
においてもコの字型は優れていると言える。このように
上記した各種問題がコの字型のトリミング溝Sでは解消
されるが、そうしたコの字型における最終形態の第3線
形部S3は、折れ曲がった部位S3aから終端S3bに
達するまで、ある程度抵抗値を予測することにより形成
されている。そうした場合、第3線形部S3を要因とし
て各チップ抵抗器の抵抗値にばらつきが生じることとな
り、このような点においてコの字型のトリミング溝Sで
は、ダブルI型、LI型、ダブルL型といったトリミン
グ溝P,Q,Rよりも高精度に抵抗値を調整することが
できなかった。
【0013】本願発明は、上記した事情のもとで考え出
されたものであって、ダブルL型に属するトリミング溝
としつつも、独特のトリミング形態とすることで高精度
に調整された抵抗値を得ることができるチップ抵抗器、
およびその製造方法を提供することをその課題とする。
【0014】
【発明の開示】上記課題を解決するため、本願発明で
は、次の技術的手段を講じている。
【0015】すなわち、本願発明の第1の側面により提
供されるチップ抵抗器は、本体両端の両電極端子を導通
させるために、これら両電極端子の導通区間に所定幅を
もって成膜された厚膜抵抗体を有し、その厚膜抵抗体に
は、抵抗値の粗調整用および微調整用としたL型のトリ
ミング溝が別々に形成されているチップ抵抗器であっ
て、上記抵抗値の粗調整用および微調整用とした各トリ
ミング溝は、上記厚膜抵抗体の一辺側から幅方向に切り
込み始めて形成された第1線形部と、その第1線形部に
続いて上記厚膜抵抗体の導通区間方向に折れ曲がるよう
に形成された第2線形部とを有し、そのうちの上記微調
整用の第1線形部は、上記粗調整用の第1線形部よりも
短く、かつ、微調整用の第2線形部が粗調整用の第1線
形部と交差する恰好に形成されていることを特徴として
いる。
【0016】このような本願発明の第1の側面にかかる
チップ抵抗器の好ましい実施の形態としては、上記微調
整用の第1線形部から第2線形部へと折れ曲がる部位
は、上記厚膜抵抗体の一辺側に接する上記一方の電極端
子の接点と上記粗調整用の第2線形部とを最短距離で結
んだ導通ライン上付近に位置する一方、上記微調整用の
第2線形部の終端は、上記厚膜抵抗体の一辺側に接する
上記他方の電極端子の接点と上記粗調整用の第2線形部
とを最短距離で結んだ導通ライン上付近に位置している
構成とすることができる。
【0017】また、上記したチップ抵抗器を抵抗値の調
整を行いながら製造する方法としては、以下に述べる製
造方法が適用可能であり、そうした製造方法を経て上記
チップ抵抗器が完成される。
【0018】すなわち、本願発明の第2の側面により提
供されるチップ抵抗器の製造方法は、チップ抵抗器の本
体両端に位置する両電極端子の導通区間に所定幅をもっ
て厚膜抵抗体を成膜した後、その厚膜抵抗体に抵抗値の
粗調整用および微調整用としたL型のトリミング溝をレ
ーザ加工により別々に形成することで、上記チップ抵抗
器の抵抗値を調整しながら製造するチップ抵抗器の製造
方法であって、上記粗調整用のトリミング溝の一部とし
て、上記厚膜抵抗体の一辺側から幅方向に切り込み始め
て第1線形部を形成する工程と、上記粗調整用の第1線
形部に続いて上記厚膜抵抗体の導通区間方向に折れ曲が
るように粗調整用の第2線形部を形成する工程と、上記
粗調整用の第2線形部を形成した後、上記微調整用のト
リミング溝の一部として、上記厚膜抵抗体の一辺側から
幅方向に切り込み始めて上記粗調整用の第1線形部より
も短く微調整用の第1線形部を形成する工程と、上記微
調整用の第1線形部に続いて上記厚膜抵抗体の導通区間
方向に折れ曲がるようにしつつ、さらに進んで粗調整用
の第1線形部と交差する恰好に微調整用の第2線形部を
形成する工程とを有することを特徴としている。
【0019】このような本願発明の第2の側面にかかる
チップ抵抗器の製造方法の好ましい実施の形態として
は、上記微調整用の第1線形部から第2線形部へと折り
曲げ始める際には、その微調整用の第1線形部が上記厚
膜抵抗体の一辺側に接する上記一方の電極端子の接点と
上記粗調整用の第2線形部とを最短距離で結んだ導通ラ
イン上付近に達した所定の状態とされる一方、上記微調
整用の第2線形部を形成し終える際には、その第2線形
部の終端が上記厚膜抵抗体の一辺側に接する上記他方の
電極端子の接点と上記粗調整用の第2線形部とを最短距
離で結んだ導通ライン上付近に達した所定の状態とされ
る方法を採用することができる。
【0020】要するに、本願発明にかかるチップ抵抗器
およびその製造方法では、第1線形部と第2線形部とを
有するダブルL型のトリミング溝が厚膜抵抗体に対して
形成され、しかも、微調整用の第2線形部が粗調整用の
第1線形部と交差する恰好として部分的に絶縁された領
域を有した形態とされる。このようなL型のトリミング
溝のみでは、各トリミング溝における第2線形部の終端
が導通区間方向に延びた状態とされることから、レーザ
加工などによる細かな亀裂も導通区間方向に延びた状態
となり、そのような亀裂の導通ラインに対する影響が緩
和されている。その結果、トリミング溝の終端に派生す
る亀裂によっても、波及的に通電領域幅が制限を受ける
ことなく、抵抗値を高精度に調整する際には亀裂分の誤
差をほとんど無視することができる。
【0021】また、トリミング溝の形成順序としては、
粗調整用の次に微調整用のものが形成されるのである
が、微調整用の第2線形部の終端が導通ライン上付近に
達して抵抗値の調整を最終的に終えた状態では、そうし
た導通ラインの直線的形態が各トリミング溝における第
2線形部の終端によって極端に乱されることはなく、調
整後の抵抗値を安定した一定の値に保つことができる。
【0022】さらに、レーザ加工などにおいてトリミン
グ溝の1箇所に加工屑が付着することによっても、他の
箇所が絶縁状態であれば、粗調整用および微調整用とし
たトリミング溝により囲まれた絶縁領域にリーク電流が
生じることはなく、こうしたリーク電流に基づく不良原
因が確率的に低減されるので、抵抗値を所期の値として
正確に調整することができる。
【0023】さらにまた、粗調整用および微調整用のト
リミング溝は、各々の所定部位が導通ライン上付近に達
した際、所定の状態とした抵抗値の実測に応じて適正な
L型形状に形成されることとなる。最終的には、微調整
用のトリミング溝における第2線形部の終端が導通ライ
ン上付近に達することにより、抵抗値の微調整を終えて
全体としての抵抗値が得られるので、各チップ抵抗器ご
とに確実に抵抗値を所期の値へと近づけることができ、
各チップ抵抗器間で抵抗値にばらつきを生じることな
く、高精度に調整を終えた一定の抵抗値で示されるチッ
プ抵抗器を得ることができる。
【0024】したがって、本願発明の第1および第2の
側面にかかるチップ抵抗器、およびその製造方法によれ
ば、ダブルL型に属するトリミング溝を厚膜抵抗体に形
成することによっても、独特のトリミング形態とするこ
とで高精度に調整された抵抗値を安定的に得ることがで
きる。
【0025】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
【0026】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態について、図面を参照して具体的に説明する。
【0027】図1は、本願発明にかかるチップ抵抗器の
一実施形態を上面側から示した平面図、図2は、図1の
X−X線に沿う切断面を示した断面図である。なお、図
1においては、本願発明の特徴をより明瞭とするため
に、一部上面側に設けられる部材を省略して示してい
る。
【0028】図1および図2に示すように、本願発明に
かかるチップ抵抗器Aは、表面実装部品として角形に形
成されたものであって、チップ本体10、両電極端子1
1,11、厚膜抵抗体12、第1オーバーコート層1
3、および第2オーバーコート層14などを具備して概
略構成されている。そして、図1に良く表すように、厚
膜抵抗体12には、L型のトリミング溝B1,B2が2
本にわたって形成されており、そうしたことからチップ
抵抗器Aは、ダブルL型に属するものとされている。
【0029】チップ本体10の両端には、両電極端子1
1,11が接合されているとともに、これら両電極端子
11,11に接した状態でチップ本体10の上面10a
における導通区間Cには、所定幅をもって厚膜抵抗体1
2が成膜されている。この厚膜抵抗体12に形成された
符号B1で示すトリミング溝は、粗調整用として形成さ
れたものである一方、符号B2で示すトリミング溝は、
微調整用として形成されたものである。なお、トリミン
グ溝B1,B2は、後述する製造工程中において抵抗値
を調整するために形成されたものである。
【0030】チップ本体10は、たとえばセラミック基
板などを所定形状に加工して形成されたものであって、
所定の厚みを有して角形状に形成されており、その長手
方向両端に両電極端子11,11が接合されている。
【0031】両電極端子11,11は、たとえば銀など
を主成分とした導電性を有するものであって、その表面
には、たとえばはんだメッキなどが施されている。各電
極端子11は、図2に良く表すように、チップ本体10
の上面10aおよび下面10bを部分的に覆いつつ、チ
ップ本体10の一端側面10c全体を覆うように被膜形
成されている。
【0032】厚膜抵抗体12は、所定の電気的抵抗特性
を有する金属膜、あるいは酸化金属膜などを後述する印
刷プロセスなどにより形成したものであって、両電極端
子11,11の上面一部に接するように導通区間C全体
にわたって成膜されている。この厚膜抵抗体12におけ
る導通区間Cの途中には、後述するレーザ加工により抵
抗値の粗調整用、および微調整用としたトリミング溝B
1,B2が形成されている。なお、トリミング溝B1,
B2は、厚膜抵抗体12の表面全体にわたって第1オー
バーコート層13が被膜形成された後に形成したもので
あり、このトリミング溝B1,B2については後の説明
にて詳述する。
【0033】第1オーバーコート層13および第2オー
バーコート14は、たとえばガラスなどを主成分として
厚膜抵抗体12を保護するために被膜形成されたもので
ある。第1オーバーコート層13は、トリミング溝B
1,B2を形成する際などの表面保護用として設けられ
たものであり、一方、第2オーバーコート層14は、さ
らに第1オーバーコート層13の上から厚膜抵抗体12
を保護するために設けられたものである。
【0034】要点について図1を参照して説明すると、
厚膜抵抗体12に形成されたトリミング溝B1,B2
は、ダブルL型として形成されたものであるが、その特
徴としては、粗調整用のトリミング溝B1に対して微調
整用のトリミング溝B2が交差する恰好に形成されてい
る点にある。
【0035】さらに具体的に説明すると、粗調整用およ
び微調整用とした各トリミング溝B1,B2は、厚膜抵
抗体12の一辺12a側からレーザ加工により幅方向W
に切り込み始めて形成された第1線形部B1a,B2a
と、その第1線形部B1a,B2aに続いて厚膜抵抗体
12の導通区間方向Lに折れ曲がるように形成された第
2線形部B1b,B2bとを有したL型形状とされてい
る。そして、微調整用の第1線形部B2aは、粗調整用
の第1線形部B1aよりも短く、しかもその第1線形部
B1aから導通区間方向Lに離れた位置に形成され、か
つ、微調整用の第2線形部B2bは、粗調整用の第1線
形部B1aと交差する恰好に形成されている。
【0036】また、微調整用の第1線形部B2aから第
2線形部B2bへと折れ曲がる部位B2cは、厚膜抵抗
体12の一辺12a側に接する図中右側の電極端子11
の接点11aと、粗調整用の第2線形部B1bの終端B
1baとを最短距離で結んだ導通ラインEL1上付近に
位置するように形成されている。その一方、微調整用の
第2線形部B2bの終端B2baは、厚膜抵抗体12の
一辺12a側に接する図中左側の電極端子11の接点1
1bと、粗調整用の第1線形部B1aから第2線形部B
1bへと折れ曲がる部位B1cとを最短距離で結んだ導
通ラインEL2上付近に位置するように形成されてい
る。
【0037】ここで、図中一点鎖線で示す導通ラインE
L1,EL2とは、厚膜抵抗体12にトリミング溝B
1,B2を形成することにより、両電極端子11,11
の導通区間Cにて通電状態となる領域を仮想的に示した
ものである。こうした導通ラインEL1,EL2は、ト
リミング溝B1,B2の形状、位置などに応じて微妙に
変化するものとされる。図1を一例として説明すれば、
導通ラインEL1,EL2が厚膜抵抗体12の一辺12
a側から緩やかに立ち上がる恰好、すなわちトリミング
溝B1,B2が短い場合には、厚膜抵抗体12における
電流の通電領域幅が幅方向Wに大きく占めることとな
り、両電極端子11,11間の抵抗値がそれほど大きく
変化することはない。一方、導通ラインEL1,EL2
が厚膜抵抗体12の一辺12a側から急峻に立ち上がる
恰好、すなわちトリミング溝B1,B2が深く切り込ま
れた状態では、厚膜抵抗体12における電流の通電領域
幅が幅方向Wに狭められる結果、両電極端子11,11
間の抵抗値が大きく増加することとなる。このような原
理に基づいてチップ抵抗器Aを製造する際には、以下に
説明する抵抗値の調整方法が採用されている。
【0038】つまり、抵抗値を調整する際には、両電極
端子11,11間の抵抗値を実測しながらレーザ加工に
よりトリミング溝B1,B2を切り込み形成するととも
に、実測される抵抗値に応じてトリミング溝B1,B2
の形成プロセスが適宜制御される。そうすると、厚膜抵
抗体12に対してトリミング溝B1,B2を形成する前
に一定値で示された抵抗値は、トリミング溝B1,B2
の形成段階に応じて増加するように変化することとな
り、こうして変化する抵抗値が所期の目標とされた値に
達することで最終的に抵抗値の調整が終了されるのであ
る。
【0039】次に、上記チップ抵抗器Aの製造方法につ
いて、特に抵抗値を調整する際のプロセスを重点的に図
面を参照しながら説明する。
【0040】図3ないし図8は、チップ抵抗器の製造方
法を説明するために、各製造工程における製造状態を示
した説明図であって、まず、上記構成を有するチップ抵
抗器Aを製造するにあたっては、図3に示すように、セ
ラミックなどでできた基板20が用いられる。この基板
20は、上記チップ抵抗器Aの多数個を配列するだけの
大きさを有するものであり、その表面上には、チップ抵
抗器Aのそれぞれに対応して一定区画が割り当てられる
ように縦横のスクライブ線21a,21bが形成されて
いる。こうした縦の各スクライブ線21aには、その両
側に架け渡るように上記電極端子11の原形となる導体
パターン22が印刷プロセスなどで形成される。その
後、図3に示す一例では、横方向にわたる導体パターン
22,22間に上記厚膜抵抗体12が印刷プロセスなど
により形成され、さらに乾燥、焼成などを経た厚膜抵抗
体12の上面側から上記第1オーバーコート層13が印
刷プロセスなどにより形成される。こうして第1オーバ
ーコート層13に保護された厚膜抵抗体12を表面に有
する基板20は、たとえば縦のスクライブ線21aに沿
って切り分けられ、縦方向にチップ抵抗器Aを並べた形
態の中間品が取り出されることとなる。
【0041】次に、図4から図7に示す工程順に抵抗値
の調整を伴う製造プロセスが進められる。なお、図4な
いし図7においては、チップ抵抗器Aの1個分しか示さ
ないが、実際には、基板20を切り分ける前に各チップ
単位ごとに、あるいは中間品とした形態で抵抗値の調整
が行われる。
【0042】図4から図7に示す各工程においては、第
1オーバーコート層13の表面側からレーザ加工を施す
ことにより、厚膜抵抗体12に対してトリミング溝B
1,B2が切り込み形成される。この際、両電極端子1
1,11の原形となる両導体パターン22,22には、
抵抗値を実測するための図示しない測定プローブが接触
した状態とされる。こうした測定プローブを介して抵抗
値を実測しながらトリミング溝B1,B2が形成され、
所期の抵抗値となるようにチップ抵抗器A全体の抵抗値
が調整されるのである。
【0043】抵抗値の調整方法における第1プロセスで
は、図4に示すように、厚膜抵抗体12の一辺12a側
における所定箇所からレーザ光が幅方向Wに切り込み始
められ、これにより粗調整用のトリミング溝B1の一部
とした第1線形部B1aが形成される。こうした粗調整
用の第1線形部B1aを形成する際には、実測抵抗値が
所期の最終目標値のたとえば数十パーセントに達した時
点で全長が形成されるように制御される。そうすると、
図中一点鎖線で示すように導通ラインELが形成され、
その導通ラインELによって導通区間Cにおける通電領
域が幅方向Wに規制されることとなり、実測抵抗値とし
ては、第1線形部B1aを形成する前よりも増大した値
が得られることとなる。
【0044】続いて抵抗値調整の第2プロセスでは、図
5に一例として示すように、上記粗調整用の第1線形部
B1aに連続して導通区間方向Lにそって右側に折れ曲
がるように、粗調整用の第2線形部B1bが厚膜抵抗体
12に対して形成される。こうした粗調整用の第2線形
部B1bを形成する際には、所期の最終目標値からたと
えば数パーセント差し引いた抵抗値が実測された時点で
終端B1baとするように制御される。そうすると、図
4に示す導通ラインELが第2線形部B1bの長さ分だ
け変形する結果、第1線形部B1aから第2線形部B1
bへと折れ曲がる部位B1cおよび第2線形部B1bの
終端B1baに応じて符号EL1,EL2で示す導通ラ
インが形成され、第1プロセスで実測された抵抗値より
も増大した抵抗値が実測されることとなる。こうして粗
調整用のトリミング溝B1が形成されると、実測抵抗値
として最終抵抗値にある程度まで近づけられた値が得ら
れ、抵抗値の粗調整が完了することとなる。
【0045】さらに、抵抗値調整の第3プロセスでは、
図6に示すように上記粗調整用のトリミング溝B1とは
別箇所にて、厚膜抵抗体12の一辺12a側における所
定箇所からレーザ光が幅方向Wに切り込み始められ、こ
れにより微調整用のトリミング溝B2の一部とした第1
線形部B2aが形成される。こうした微調整用の第1線
形部B2aを形成する際には、所期の最終目標値からた
とえば1パーセント差し引いた抵抗値が実測された時点
で全長が形成されるように制御される。そうすると、微
調整用の第1線形部B2aが導通ラインEL1上付近に
達して上記粗調整用の第1線形部B1aよりも短く形成
され、そうした微調整用の第1線形部B2aによって導
通ラインEL1が微妙に変化することとなり、実測抵抗
値としては、粗調整用のトリミング溝B1のみの場合よ
りも若干増加した値が得られることとなる。
【0046】続いて抵抗値調整の最終段階となる第4プ
ロセスにおいては、図7に示すように、上記微粗調整用
の第1線形部B2aに連続して導通区間方向Lにそって
左側に折れ曲がるように、微調整用の第2線形部B2b
が厚膜抵抗体12に対して形成される。こうした微調整
用の第2線形部B2bを形成する際には、その第2線形
部B2bが粗調整用の第1線形部B1aを通り越して交
差するように制御される。そうすると、最終的には、次
に示す図8または先に示した図1に示すように、粗調整
用および微調整用のトリミング溝B1,B2により囲ま
れた絶縁領域が形成されることとなる。さらにプロセス
が進められると、図8または図1に示すように微調整用
の第2線形部B2bの終端B2baは、導通ラインEL
2付近に達した状態とされる。この際、実測抵抗値が所
期の最終目標値にほとんど達した時点で第2線形部B2
bの終端B2baが止められた状態とされ、そうして抵
抗値全体の調整が終了することとなる。
【0047】つまり、抵抗値調整の第1から第4までの
プロセスによれば、都合4回の抵抗値調整が行われ、最
初に行われる2回のプロセスで抵抗値の粗調整が行われ
る一方、後に行われる2回のプロセスにより抵抗値の微
調整が行われるのである。
【0048】以上のようにして抵抗値の調整を終える
と、図8に示すように、第1オーバーコート層13の表
面には、さらに第2オーバーコート層14が印刷プロセ
スなどによりパターン形成され、その後、図中二点鎖線
で示すラインCL1,CL2にそって裁断することによ
り、図1に示す形態のチップ抵抗器Aがほぼ完成した状
態で得られる。さらに最終工程においては、電極端子1
1の露出した表面に対してはんだメッキなどを施すため
に、チップ抵抗器Aの多数個が一度にメッキ処理され
る。
【0049】ここで、上記メッキ処理においては、第2
オーバーコート層14が厚膜抵抗体12を完全に被覆し
ているため、トリミング溝B1,B2に対してメッキ処
理が施されることはほとんどない。しかしながら、トリ
ミング溝B1,B2の形状などによっては、トリミング
溝B1,B2の表面にて第2オーバーコート層14が不
完全に被覆した状態も希に想定される。そうした場合に
は、トリミング溝B1,B2のいずれか一方にのみメッ
キされる確率が高いことから、そのような状態において
も両トリミング溝B1,B2で囲まれた絶縁領域に何ら
影響が及ぶことなく、導通区間Cにリーク電流を生じる
確率が低減される。
【0050】つまり、上記製造方法を経て完成されたチ
ップ抵抗器Aでは、第1線形部B1a,B2aと第2線
形部B1b,B2bとを有するダブルL型のトリミング
溝B1,B2が厚膜抵抗体12に対して形成され、しか
も、微調整用の第2線形部B2bが粗調整用の第1線形
部B1aと交差する恰好として部分的に絶縁された領域
が形成される。このようなL型のトリミング溝B1,B
2では、折れ曲がった部位B1c,B2cにレーザ加工
による亀裂(マイクロクラック)がほとんど生じず、そ
のような折れ曲がった部位B1c,B2cが導通ライン
EL1,EL2付近に位置しても、導通ラインEL1,
EL2の形態に及ぼす影響が少なくされている。
【0051】その一方、各トリミング溝B1,B2にお
ける第2線形部B1b,B2bの終端B1ba,B2b
aは、導通区間方向Lに延びた状態とされ、これらの終
端B1ba,B2baにてレーザ加工による細かな亀裂
が導通区間方向Lに延びた状態で生じることとなる。そ
うした状態では、そのようなレーザ加工による亀裂が導
通ラインELに対して斜め方向から切れ込む恰好とな
り、それほど導通ラインELの形態に影響を及ぼすこと
なく、各トリミング溝B1,B2の終端B1ba,B2
baに派生する亀裂によっても、波及的に通電領域幅が
それほど制限を受けることもない。そのため、抵抗値を
高精度に調整する際には亀裂分の誤差をほとんど無視す
ることができる。
【0052】また、トリミング溝B1,B2の形成順序
としては、粗調整用のトリミング溝B1の次に微調整用
のトリミング溝B2が形成されるが、最終的に微調整用
のトリミング溝B2の終端B2baが導通ラインEL2
上付近に達して抵抗値の調整を終えた状態では、各導通
ラインEL1,EL2の直線的形態が各トリミング溝B
1,B2における第2線形部B1b,B2bの終端B1
ba,B2baによって極端に大きく乱されることはな
い。言い換えれば、厚膜抵抗体12における導通区間C
においては、電流の通電領域幅が定位的形態の各導通ラ
インEL1,EL2に応じて適正に規制された状態にあ
り、したがって、微調整用のトリミング溝B2をL型に
形成して調整を終えた後には、抵抗値を安定して一定し
た所期の目標値に保つことができる。
【0053】さらに、レーザ加工などに際してトリミン
グ溝B1,B2の1箇所に加工屑が付着することによっ
ても、他の箇所が絶縁状態であれば、粗調整用および微
調整用としたトリミング溝B1,B2で囲まれた絶縁領
域にリーク電流が生じることはなく、こうしたリーク電
流に基づく不良原因が確率的に低減されているので、抵
抗値を所期の目標値として正確に調整することができ、
耐電圧特性に優れたチップ抵抗器Aを得ることができ
る。
【0054】さらにまた、粗調整用および微調整用のト
リミング溝B1,B2は、各々の所定部位が導通ライン
EL1,EL2上付近に達した際、実測抵抗値に応じた
適正なL型形状として形成される。最終的には、微調整
用のトリミング溝B2の終端B2baが導通ラインEL
2上付近に達することで抵抗値の微調整を終えて全体と
しての抵抗値が得られるので、各チップ抵抗器Aごとに
確実に抵抗値を所期の目標値へと近づけることができ、
各チップ抵抗器A間で抵抗値にばらつきを生じることな
く、高精度に調整された一定の抵抗値を有するチップ抵
抗器Aを得ることができる。
【0055】したがって、上記構成を有するチップ抵抗
器A、およびその製造方法によれば、ダブルL型に属す
るトリミング溝B1,B2を厚膜抵抗体12に形成する
ことによっても、独特のトリミング形態とすることで高
精度に調整された抵抗値を安定的に得ることができる。
【0056】なお、上記実施形態においては、粗調整用
および微調整用の終端B1ba,B2baがその位置で
止められた恰好とされているが、他の例としては、さら
に各終端B1ba,B2baから幅方向Wに折れ曲げた
ような第3線形部を厚膜抵抗体2の一辺12a側に達す
るように連続形成しても良い。そうして形成された第3
線形部は、導通ラインEL1,EL2の形態に何ら影響
を及ぼすものではなく、しかも、そのような第3線形部
を追加することによって絶縁領域が増えることから、リ
ーク電流の発生する確率がさらに低減することで耐電圧
特性を向上することができる。
【0057】また、上記実施形態では、微調整用の折れ
曲がる部位B2cが導通ラインEL1上付近に達するこ
とで抵抗値の微調整が行われるとしたが、このような微
調整用の折れ曲がる部位B2cは、極端に導通ラインE
L1を越えない状態であれば良い。仮に微調整用の折れ
曲がる部位B2cが導通ラインEL1を越えない状態で
あっても、微調整用の終端B2baがもう一方の導通ラ
インEL2上付近に達することで最終的に抵抗値の微調
整が行われるからである。
【図面の簡単な説明】
【図1】本願発明にかかるチップ抵抗器の一実施形態を
上面側から示した平面図である。
【図2】図1のX−X線に沿う切断面を示した断面図で
ある。
【図3】図1に示すチップ抵抗器の製造方法を説明する
ために、各製造工程における製造状態を示した説明図で
ある。
【図4】図1に示すチップ抵抗器の製造方法を説明する
ために、各製造工程における製造状態を示した説明図で
ある。
【図5】図1に示すチップ抵抗器の製造方法を説明する
ために、各製造工程における製造状態を示した説明図で
ある。
【図6】図1に示すチップ抵抗器の製造方法を説明する
ために、各製造工程における製造状態を示した説明図で
ある。
【図7】図1に示すチップ抵抗器の製造方法を説明する
ために、各製造工程における製造状態を示した説明図で
ある。
【図8】図1に示すチップ抵抗器の製造方法を説明する
ために、各製造工程における製造状態を示した説明図で
ある。
【図9】従来のチップ抵抗器におけるトリミング溝の一
例を説明するために示した説明図である。
【図10】従来のチップ抵抗器におけるトリミング溝の
一例を説明するために示した説明図である。
【図11】従来のチップ抵抗器におけるトリミング溝の
一例を説明するために示した説明図である。
【図12】従来のチップ抵抗器におけるトリミング溝の
一例を説明するために示した説明図である。
【符号の説明】
10 チップ本体 11 電極端子 11a,11b 厚膜抵抗体の一辺側に接する各
電極端子の接点 12 厚膜抵抗体 12a 厚膜抵抗体の一辺 A チップ抵抗器 B1 抵抗値の粗調整用のトリミング
溝 B1a 粗調整用の第1線形部 B1b 粗調整用の第2線形部 B1c 粗調整用の折れ曲がる部位 B2 抵抗値の微調整用のトリミング
溝 B2a 微調整用の第1線形部 B2b 微調整用の第2線形部 B2c 微調整用の折れ曲がる部位 C 導通区間 EL,EL1,EL2 導通ライン W 幅方向 Y 導通区間方向

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 本体両端の両電極端子を導通させるため
    に、これら両電極端子の導通区間に所定幅をもって成膜
    された厚膜抵抗体を有し、その厚膜抵抗体には、抵抗値
    の粗調整用および微調整用としたL型のトリミング溝が
    別々に形成されているチップ抵抗器であって、 上記抵抗値の粗調整用および微調整用とした各トリミン
    グ溝は、上記厚膜抵抗体の一辺側から幅方向に切り込み
    始めて形成された第1線形部と、その第1線形部に続い
    て上記厚膜抵抗体の導通区間方向に折れ曲がるように形
    成された第2線形部とを有し、そのうちの上記微調整用
    の第1線形部は、上記粗調整用の第1線形部よりも短
    く、かつ、微調整用の第2線形部が粗調整用の第1線形
    部と交差する恰好に形成されていることを特徴とする、
    チップ抵抗器。
  2. 【請求項2】 上記微調整用の第1線形部から第2線形
    部へと折れ曲がる部位は、上記厚膜抵抗体の一辺側に接
    する上記一方の電極端子の接点と上記粗調整用の第2線
    形部とを最短距離で結んだ導通ライン上付近に位置する
    一方、上記微調整用の第2線形部の終端は、上記厚膜抵
    抗体の一辺側に接する上記他方の電極端子の接点と上記
    粗調整用の第2線形部とを最短距離で結んだ導通ライン
    上付近に位置している、請求項1に記載のチップ抵抗
    器。
  3. 【請求項3】 チップ抵抗器の本体両端に位置する両電
    極端子の導通区間に所定幅をもって厚膜抵抗体を成膜し
    た後、その厚膜抵抗体に抵抗値の粗調整用および微調整
    用としたL型のトリミング溝をレーザ加工により別々に
    形成することで、上記チップ抵抗器の抵抗値を調整しな
    がら製造するチップ抵抗器の製造方法であって、 上記粗調整用のトリミング溝の一部として、上記厚膜抵
    抗体の一辺側から幅方向に切り込み始めて第1線形部を
    形成する工程と、 上記粗調整用の第1線形部に続いて上記厚膜抵抗体の導
    通区間方向に折れ曲がるように粗調整用の第2線形部を
    形成する工程と、 上記粗調整用の第2線形部を形成した後、上記微調整用
    のトリミング溝の一部として、上記厚膜抵抗体の一辺側
    から幅方向に切り込み始めて上記粗調整用の第1線形部
    よりも短く微調整用の第1線形部を形成する工程と、 上記微調整用の第1線形部に続いて上記厚膜抵抗体の導
    通区間方向に折れ曲がるようにしつつ、さらに進んで粗
    調整用の第1線形部と交差する恰好に微調整用の第2線
    形部を形成する工程と、 を有することを特徴とする、チップ抵抗器の製造方法。
  4. 【請求項4】 上記微調整用の第1線形部から第2線形
    部へと折り曲げ始める際には、その微調整用の第1線形
    部が上記厚膜抵抗体の一辺側に接する上記一方の電極端
    子の接点と上記粗調整用の第2線形部とを最短距離で結
    んだ導通ライン上付近に達した所定の状態とされる一
    方、上記微調整用の第2線形部を形成し終える際には、
    その第2線形部の終端が上記厚膜抵抗体の一辺側に接す
    る上記他方の電極端子の接点と上記粗調整用の第2線形
    部とを最短距離で結んだ導通ライン上付近に達した所定
    の状態とされる、請求項3に記載のチップ抵抗器の製造
    方法。
JP15106499A 1999-05-31 1999-05-31 チップ抵抗器、およびその製造方法 Expired - Fee Related JP3727806B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP15106499A JP3727806B2 (ja) 1999-05-31 1999-05-31 チップ抵抗器、およびその製造方法
TW89110447A TW472270B (en) 1999-05-31 2000-05-30 Chip resistor and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15106499A JP3727806B2 (ja) 1999-05-31 1999-05-31 チップ抵抗器、およびその製造方法

Publications (2)

Publication Number Publication Date
JP2000340401A true JP2000340401A (ja) 2000-12-08
JP3727806B2 JP3727806B2 (ja) 2005-12-21

Family

ID=15510522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15106499A Expired - Fee Related JP3727806B2 (ja) 1999-05-31 1999-05-31 チップ抵抗器、およびその製造方法

Country Status (2)

Country Link
JP (1) JP3727806B2 (ja)
TW (1) TW472270B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018207455A1 (ja) * 2017-05-11 2018-11-15 Koa株式会社 チップ抵抗器の製造方法
JP2018190923A (ja) * 2017-05-11 2018-11-29 Koa株式会社 チップ抵抗器の製造方法
WO2019181974A1 (ja) * 2018-03-23 2019-09-26 Koa株式会社 チップ抵抗器
CN115206609A (zh) * 2021-04-05 2022-10-18 Koa株式会社 片式电阻器和片式电阻器的制造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018207455A1 (ja) * 2017-05-11 2018-11-15 Koa株式会社 チップ抵抗器の製造方法
JP2018190923A (ja) * 2017-05-11 2018-11-29 Koa株式会社 チップ抵抗器の製造方法
JP2018190922A (ja) * 2017-05-11 2018-11-29 Koa株式会社 チップ抵抗器の製造方法
CN110603614A (zh) * 2017-05-11 2019-12-20 Koa株式会社 片式电阻器的制造方法
WO2019181974A1 (ja) * 2018-03-23 2019-09-26 Koa株式会社 チップ抵抗器
JP2019169598A (ja) * 2018-03-23 2019-10-03 Koa株式会社 チップ抵抗器
CN111868852A (zh) * 2018-03-23 2020-10-30 Koa株式会社 片式电阻器
US11164688B2 (en) 2018-03-23 2021-11-02 Koa Corporation Chip resistor
JP7085378B2 (ja) 2018-03-23 2022-06-16 Koa株式会社 チップ抵抗器
CN115206609A (zh) * 2021-04-05 2022-10-18 Koa株式会社 片式电阻器和片式电阻器的制造方法
CN115206609B (zh) * 2021-04-05 2023-12-19 Koa株式会社 片式电阻器和片式电阻器的制造方法

Also Published As

Publication number Publication date
JP3727806B2 (ja) 2005-12-21
TW472270B (en) 2002-01-11

Similar Documents

Publication Publication Date Title
US20040262712A1 (en) Chip resistor and method for making the same
JP3637124B2 (ja) チップ型抵抗器の構造及びその製造方法
US10446304B2 (en) Resistor trimming method
JP4889525B2 (ja) チップ抵抗器、およびその製造方法
JP6822947B2 (ja) 角形チップ抵抗器及びその製造法
US6356184B1 (en) Resistor chip
WO2007029635A1 (ja) チップ抵抗器及びその製造方法
WO2003060929A1 (fr) Procede de fabrication d'un pave resistif
JP3727806B2 (ja) チップ抵抗器、およびその製造方法
CN111279443B (zh) 片式电阻器及片式电阻器的制造方法
WO2018207455A1 (ja) チップ抵抗器の製造方法
JP4730799B2 (ja) チップ形抵抗器
JP2002203702A (ja) チップ抵抗器
KR20060069350A (ko) 칩 저항기와 그 제조방법
JP2001326111A (ja) チップ抵抗器
JP2000357601A (ja) チップ抵抗器、およびその製造方法
JP4522501B2 (ja) 抵抗器の製造方法
JP2000269012A (ja) 抵抗素子付きチップ型電子部品及びその製造方法
JP2000216013A (ja) 高圧用抵抗器及びその抵抗値調整方法
JPH0969406A (ja) 角形薄膜チップ抵抗器の製造方法
JP2001118705A (ja) チップ型抵抗器
JPH04214601A (ja) 機能修正用角形チップ抵抗器およびその製造方法
CN110911066B (zh) 电子组件及其制造方法
JP2005276916A (ja) チップ抵抗器及びチップ抵抗器の製造方法
KR101160516B1 (ko) 칩형 퓨즈 및 그 용단 협소부 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050929

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081007

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111007

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121007

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131007

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees