TW469488B - Etching method - Google Patents

Etching method Download PDF

Info

Publication number
TW469488B
TW469488B TW089116981A TW89116981A TW469488B TW 469488 B TW469488 B TW 469488B TW 089116981 A TW089116981 A TW 089116981A TW 89116981 A TW89116981 A TW 89116981A TW 469488 B TW469488 B TW 469488B
Authority
TW
Taiwan
Prior art keywords
gas
etching
processing chamber
etching method
processing
Prior art date
Application number
TW089116981A
Other languages
English (en)
Inventor
Ken Kobayashi
Masaaki Hagihara
Wakako Naito
Koichiro Inazawa
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Application granted granted Critical
Publication of TW469488B publication Critical patent/TW469488B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Description

469488 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（1 ) 技術領域 本發明與蝕刻方法相關。 背景技術 習知’在半導體元件的布線中採用A1合金時，以濺鍵 法將A1合金堆積於層間絕緣膜上，之後施以蝕刻形成布線 圖案°此種習知之乾式蝕刻中，處理室内的壓力一般是在 數mTorr〜lOOmTorr的壓力範圍。根據特開昭60-170238所 載，在50〜lOOmTorr的壓力範圍可以使蝕刻速率達到最高D 相對於此習知方法’近年來係實施被稱為金屬鑲嵌製 程（damascene process)之Cu布線的形成。金屬鑲嵌製程係 於層間絕緣膜形成布線囷案的溝槽，並將布線材料掩埋於 此溝槽内之方法。因布線材料從A1合金變更到Cu，比電阻 變成大約一半，而且變成易於高速化。目前利用化學機械 研磨法的平坦化已成為可能，金屬鑲嵌製程變得更易於實 用化。 又，金屬鑲嵌製程的應用技術為被稱作雙道金屬鑲嵌 法（dual damascene)的技術。雙道金屬鑲嵌法係根據後工程 將形成有布線與裸洞（bare hole)之逆凸形的溝槽形成於層 間絕緣膜，並以掩埋布線用金屬物質於此溝槽内的方式而 同時形成布線與裸洞的技術。當形成此雙道金屬鎮嵌法用 之逆凸型的溝槽，而在層間絕緣膜的中途要使蝕刻停止 時’有控制所形成之溝槽的底面使變得平坦之必要。 可是，如果在上述之習知的數mTorr〜lOOmTorr壓力範 圍形成此雙道金屬鑲嵌法用之逆凸型的溝槽，則溝槽的底 本紙張尺度適用中國國家標準（CNS)A4規格（210* 297公釐） ------------!1ι-?β*ι!ιί — <請先閱讀背面之注項再填寫本頁)
經濟部智慧財產局貝工消費合作社印製 五、發明說明（2 ) 面不會變平坦，會發生產生所謂的微溝渠之問題，和對蝕 刻遮罩的選擇比（以下稱r遮蔽選擇比」）低之問題。 為防止此微溝渠而實施形成變成預定深度之基底的層 (以下稱「钱刻停止層」）之操作。但是，因為蝕刻停止層 介電常數高’所以會產生在布線層間形成電容的其他問 題。在布線之微細化發展的最先端技術中，開發不使用蝕 刻停止層而能夠防止微溝渠之蝕刻方法已成為當務之急。 本發明係有鑑於習知之蝕刻方法的上述問題而完成 者本發明之第]目的在於提供一種不使用姓刻停止層而能 夠防止微溝渠之新穎且經改良的蝕刻方法β 進步，本發明之第2目的在於提供一種可以使遮蔽選 擇比向上提高之新穎且經改良的蝕刻方法。 發明說明 為解決上述課題，根據本發明所提供之蝕刻方法，係 將處理氣體導入氣密的處理室内，對形成於配置在處理室 内的晶圓W之有機膜層的蝕刻方法，特徵在於處理氣體至 少含有含氮原子的氣體與含氫原子的氣體，且真空處理室 内之壓力設成實質上為5〇〇mT〇rr以上。又，真空處理室内 之壓力以實質上為5〇〇mTorr~800nnTorr較佳。 如果處理氣體至少含有含氮原子的氣體與含氫原子的 氣體，且真空處理室内之壓力設成實質上為5〇〇mT〇rr以 上’則不使用蝕刻停止層即可以防止微溝渠。又，可以提 高遮蔽選擇比。因此，產生在有機層犋的中途停止蝕刻之 必要的製程，例如雙道金屬鑲嵌製程等特別有效。 本紙張尺度適用中國國家標準（CNS)A4蜆格（210 X 297公釐） f— —I —II * I I ϊ I I I I - - — — — —— — — <請先閱讀背面之注意事項再填寫本頁) 6 9 4 8 8 A7 ___ B7 五、發明說明（ 又，含氛原子的氣體也可以採用Nr而含氩原子的氣 體也可以採用H2。如此，處理氣體之構成如果採用K和 Η:，則不但取得容易，而且如果被釋放到大氣中也難以成 為地球溫暖化的原因。此外，N；；和H2因為價格便宜’所以 不會造成處理成本的上昇。 又’如果處理氣體中含有Ar，則因為可以容易地控制 轴刻條件’所以可以容易地實施溝槽之形狀控制。 圖式之簡單說明 L第1圖所示為可以應用本發明之触刻裝置的概略剖面 圖。 第2(aHc)圖為用以說明本發明實施例1之概略的說明 圖。 第3(a)-(c)圖為用以說明本發明實施例2之概略的說明 圖。 (請先閱讀背面之注項再填寫本頁) -f- ^------—:訂i— 經濟部智慧財產局員工消費合作社印製 第4圖所示為可以應用本發明之其他蝕刻裝置的概略 剖面圖。 .第5(a)-(d)圖為用以說明本發明實施例3之概略的說明 圖。 實施發明之最佳態樣 以下將一邊參照所附圖式以就本發明之蝕刻方法的適 當實施例進行詳細說明》再者，本說明書及圖式中，關於 實質上具有相同功能構成的構成要件係付與相同的符號以 省略重複的說明。 (1)蝕刻裝置之構造 線一 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） 6 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（4) 首先，一邊參照第1圖，以就應用本實施態樣之蝕刻方 法的蝕刻裝置100進行說明《 在同一圖式所示之蝕刻裝置100的處理容器102内形 成有處理室104，在此處理室104内配置構成可以自由上下 移動的承受器之下部電極106。於下部電極106的上部設有 連接高壓直流電源108之靜電夾盤110，而此靜電夾盤11〇 上面則載置有被處理體，例如半導體晶圓W(以下稱「晶 圓」。）。進一步’在被載置於下部電極106上的晶圓W周圍 配置絕緣性的聚焦環（focus ring)l 12。又，高頻電源120經 由整合器118而連接至下部電極1〇6。 又’具備複數個氣體吐出孔122a之上部電極122被配置 於下部電極1〇6之載置面與對向的處远室1〇4之頂棚部。上 部電極122與處理容器1〇2之間設有絕緣體123。又，經由整 合器109而輸出電漿生成高頻電力之高頻電源121被連接至 上部電極122。又’氣體吐出孔122a上連接有氣體供給管 124,並進一步於此氣體供給管124上連接有在圖式之例中 所示的第1〜第3分岐管126, 128, 130。 供給N2之氣體供給源136經由開關閥in與流量調節 閥134而被連接至第！分岐管丨26。又，供給H2之氣體供給 源142經甴開關閥138與流量調節閥14〇而被連接至第2分岐 管128。進一步在第3分岐管130上，經由開關閥144與流量 調節閥146而連接有供給心之氣體供給源148。處理氣體内 所添加之惰性氣體並不限於上述之Ar，只要是可以調整在 處理室104内被激發的電漿之氣體’則那樣的惰性氣體（例 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐〉 ---I -----I I I a > I I —1 I I I - -------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 6 9 48 8 A7 _B7___ 五、發明說明（5 ) 如He, Kr等）都可以採用。 又，在處理容器102的下方連接有未圖示出之與抽真空 機構連通的排氣管150,藉此抽真空機構的作動，可以將處 理室104内維持在預定的減壓雾圍氣。 (2)晶圓之構成 其次’將就以本實施態樣之蚀刻方法施以餘刻處理的 晶圓W之構成作說明。 本實施態樣中所使用的晶圓W在Cu膜層上形成有姓 刻對象之層間絕緣膜。此層間絕緣膜，電容率比起習知之 Si02非常小’係由例如聚有機矽氧烷（poly〇rgan〇sii〇xane) 交聯聯二笨並環丁締（bisbenzocyclobutene)樹脂（以下稱 「BCB」。）、道氏化學（Dow Chemical)公司製之siLK(商品 名）’和具有以下所示之結構的FLARE(商品名）等之有機系 ‘低介電常數材料所構成》 【化1】
又，具有預定的圖案之蝕刻遮罩被形成於層間絕緣膜 上。此蝕刻遮罩可以採用，例如，由光抗蝕劑膜層構成之 遮罩，和由Si02膜層與光抗蝕劑層所構成的遮罩。 接著，將就使用上述之蝕刻裝置100,並根據本實施態 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---I---!·4裝！ —訂·-------線& (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消费合作社印紫 A7 B7 五、發明說明（6) 樣的蝕刻方法在晶圓上形成接觸孔時之蝕刻步驟作說明。 首先，預先將晶圓W載置於被調整成預定溫度的下部 電極106上’並對應處理而將該晶圓W之溫度維持在2〇t 〜60°C左右。接著，將本實施態樣之處理氣體，亦即乂與 Ha與Ar的混合氣體，一邊以插介在氣體供給管ι24之流量 調整閥134，140，145調整上述各氣體之流量，一邊將之導 入處理室104内。此時，處理室1〇4内之壓力雾圍氣實質上 在500mTorr以上，較佳為將處理室内抽真空使其實質上變 成 500mTorr〜SOOmTorr。 接著，對下部電極106施加例如頻率為2MHz，電力為 600W〜I400W之高頻電力。又，對上部電極122施加例如頻 率為60MHz ’電力為600W〜1400W之高頻電力》藉此，在 處理室102内生成高密度電漿’並以該電漿在晶圓w之由有 機系低介電常數材料所構成的層間絕緣層，形成預定形狀 之接觸孔。 本實施態樣係如上述般地被構成，因為處理氣想至少 含有含氮原子的氣體與含氩原子的氣體，且真空處理室内 之壓力設成實質上為500mTorr以上，所以不使用钮刻停止 層即可以防止微溝渠。又，若採用上述處理氣體，則可以 提高遮蔽選擇比。 此外，因為處理氣體之構成係採用N2，而含氫原子的 氣體也可以採用N2和H2 ’所以不但取得容易，而且如果被 釋放到大氣中也不容易成為地球溫暖化的原因。此外，因 為N2和H2價格便宜’所以處理成本不會提高。更進一步， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 9 -------------裝-----— II訂---------線 {請先閱讀背面之注意事項再填寫本頁) 8 8 A7 B7 五、發明說明（7 ) 因為處理氣體中含有Ar，所以容易控制蝕刻條件，因而可 以容易地實施形狀控制。又更進—步，因為即使處理氣體 中不添加02，仍然可以實施預定的蝕刻處理，所以在處理 時可以防止Cu層膜發生氧化的情形。因此，不需要在cu 層膜上形成氧化防止膜，而可以將被處理體之厚度做成相 對的薄。 接著’一邊參照第2圖〜第5圖以就本發明之蝕刻方法 的實施例進行說明β再者’後述之實施例丨〜實施例2因為 係採用在上述實施態樣中所說明的姓刻裝置丨〇〇，而在晶圓 W之層間絕緣膜上形成接觸孔者，所以有關具有與上述钱 刻裝置100及晶圓W大略相同的機能及構造的構成要素，因 係付與相同的符號故省略重複的說明。又，餘刻製程條件 在以下並未特別限定，而設定成與上述實施態樣大略相同。 (Α)實施例1(處理室内之壓力雾圍氣之變化） 首先，一邊參照第2圖以說明關於使處理室1 内之壓 力雰圍氣產生變化的情形之實施例1 (a)〜實施例i (C)。 本實施例1 (a)〜實施例1(C)係根據下表所示的條件而實 施蝕刻處理，而於上述之晶！g w的層間絕緣膜形成接觸 孔。再者，表及圖式中，晶圓W之中央部注記為中心，晶 圓W之端部注記為邊緣，而晶圓识之中央部與端部之中間 部則注記為中間。又，溝渠代表相對於接觸孔之大略中央 部的蝕刻深度之接觸孔的端部之蝕刻深度的比’此值愈 大，代表對接觸孔之形狀造成不良影響的微溝渠被形 本紙張尺度適用中國國家標準（CNS)A4規格<210 X 297公爱） —-------7 裝----11---訂------I--線f · (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 10 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（8) 【表1】 實施例 處理氣體流量 (seem) 處理室内之 壓力雾圍氣 (m Torr) 蝕刻速率 (A/分） 溝渠(°/。） 接觸孔之 剖面形狀 n2 h3 Ar 中心 邊緣 中心 邊緣 1(a) 400 400 0 100 3958 4000 117 120 第2(a)圖 1(b) 400 400 0 500 3792 3354 100 112 第2(b)圖 1(c) 400 400 500 800 4043 3532 87 104 第2(c)圖 其結果，在實施1(b), (C)中，如表1及第2(b), (C)圖所 示，沒有使蝕刻速率降低的情形，而且可以形成形狀良好 的接觸孔。相對於此，在實施例1(a)中，如表1及第2(a)圖 所示，接觸孔上會產生微溝渠。 (B)實施例2(處理室内之壓力雰圍氣的變化） 接著，一邊參照第3圖以說明關於使處理室104内之壓 力雰圍氣產生變化的情形之實施例2(a)〜實施例2(c)。本實 施例係以和實施例1相同的條件而使所形成的接觸孔之寬 度變化者。 本實施例2(a)~實施例2(c)係根據下表所示的條件而實 施蝕刻處理，而於上述之晶圓W的層間絕緣膜形成接觸孔。 【表2】 實施例 處理氣體流量 (seem) 處理室内之 壓力雰圍氣 (m Torr) 蝕刻速率 (A/分） 溝渠(％) 接觸孔之 n2 h2 Ar 中心 邊緣 中心 邊緣 剖面形狀 2(a) 400 400 0 100 3062 3146 157 153 第3(a)困 2(b) 400 400 0 500 3521 3146 114 126 第3(b)圖 2(c) 400 400 500 800 3638 3426 89 106 第3(c)圖 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 11 ------------•裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 469488 A7 五 經濟部智慧財產局員工消費合作社印製 B7 發明說明（9) 其結果’在實施例2(b)，（c)中’如表2及第3(b), (c)圖所 示’沒有使蝕刻速率降低的情形，而且可以形成形狀良好 的接觸孔。相對於此’在實施例2(a)中’如表2及第3(a)圖 所示’接觸孔上會產生微溝渠。根據本實施例的結果可知， 如果將處理室内之壓力設定成預定的壓力，則即使在改變 接觸孔的寬度時，仍然可以形成形狀良好的接觸孔。 (C)實施例3(N:與H2之流量變化） 接著，一邊參照第4圊以說明關於採用後述之蝕刻裝置 200，而使構成處理氣體的>}2與H2之流量產生變化的情形 之實施例3。 首先’一邊參照第4圖以說明蝕刻裝置2〇〇之構造。在 同一圖式所示之蝕刻裝置2〇〇的處理容器202内形成有處理 至204 ’在此處理室204内配置構成可以自由上下移動的承 文器之下部電極206。於下部電極206的上部設有連接高壓 直流電源208之靜電失盤210，而此靜電失盤21 〇上面則載置 有晶圓w»進一步，在被載置於下部電極206上的晶園％周 圍配置絕緣性的聚焦環（focus ring)212。又，電漿生成用之 輸出高頻電力的高頻電源220經由整合器218而連接至下部 電極206。 又’具備複數個氣體吐出孔222a之上部電極222被配置 於下部電極206之載置面與對向的處理室204之頂棚部。在 圖式所示之例中，上部電極222構成處理容器202之一部 分。又’氣體吐出孔222a上’和上述蝕刻裝置1〇〇相同地， 連接有氣體供給管224，並進一步於此氣體供給管224上連 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公芨） 12 ---------! ητ 裝------ΙΊ 訂-------— ·線f < (請先閱讀背面之注意事項再填寫本頁) 經濟邨智慧財產局員工消費合作社印製 A7 B7 五、發明說明（10) 接有在圖式之例中所示的第1，第2分岐管226, 228。 供給N2之氣體供給源236經由開關閥232與流量調節 閥234而被連接至第1分岐管226。又’供給h2之氣體供給 源242經由開關閥238與流量調節閥240而被連接至第2分岐 管22813再者，和上述蚀刻裝置1〇〇相同地，也可以具備第3 分岐管以供姶Ar等之惰性氣體。 又，在處理容器202的下方，和上述蝕刻裝置100相同 地，連接有排氣管250。此外’在處理室204的外部’磁石 252被配置成圍繞在處理容器202的外部側壁’藉此磁石252 而在上部電極222和下部電極206之間的電漿區域形成旋轉 磁場*> 在本實施例中’晶圓W的溫度維持在20°C〜80°C左右° 然後，對下部電極2〇6施加頻率為13.56MHz ’電力為 500W〜1500W之高頻電力。 而，本實施例3(a)〜實施例3(d)係根據下表所示的條件 實施姓刻處理’而在上述晶之層絕緣膜形成接觸孔。 【表3】 實施例 處理氣艏 流量 (seem) 蝕刻 寬度 (jum) 處理室内 之壓力雰 面氣 (m Τογγ) 蝕刻深度 (最淺部/最深部，Α) 接觸孔之 剖面形狀 中心 中間 邊緣 n2 h2 3(a) 200 200 0.35 500 4500/ 5125 4750/ 5250 5250/ 5750 第5(a)围 3(b) 200 200 0.30 500 4875/ 5250 5000/ 5375 5000/ 5500 第5(b)ffl 3(c) 100 300 0.35 500 5000/ 5625 4875/ 5500 5000/ 5625 第5(c)圖 3(d) 100 300 0.30 500 4750/ 5250 5000/ 5625 5125/ 5500 第5(d)圓 本紙張尺度適用中國國家摞準（CNS)A4規格（210 X 297公爱） 13 1----— II-----裝------訂·！ •線 <請先閱讀背面之注意事項再填寫本頁) A7 469483 B7__ 五、發明說明（11) 其結果，在實施例3(a)〜實施例3((^中，如表3及第5圖 所示，任一種流量都可以形成形狀良好的接觸孔。根據本 實施例的結果可知，如果將處理室内之壓力零圍氣設定成 預疋的壓力’則即便使N；2與H2之流量發生變化時，仍然可 以形成形狀良好的接觸孔。 以上係一邊參照所附圖式說明本發明之蝕刻方法的適 當實施態樣及實施例，惟本發明並未限定於實施例。熟習 此項技術者可以在申請專利範圍所記載之技術思想的範疇 内思及各種變更例或修正例’而可以理解的，此等當然仍 屬於本發明之技術範疇。 例如’上述實施例中，雖然舉採用仏和比之混合氣 體，或者，採用A和Η:和Ar之混合氣體做為處理氣體的構 成為例’惟本發明並不限定於此等構成。例如於乂和〜和 Ar之混合氣體中即使進一步添加〇2和惰性氣體等之各種 氣體，仍然可以實施本發明。亦即，只要處理氣趙中至少 含有含氮原子的氣體和含氫原子的氣想，即可以實施本發 明。 又，本發明之實施態樣及實施例中，雖舉平行平板型 姓刻裝置，和於處理室内形成磁場之蝕刻裝置為例作說 明’惟其並非用以限定本發明之構成，舉凡設有靜電屏蔽 之介電結合型的蝕刻裝置，和微波型蝕刻裝置等之各種電 漿蝕刻裝置中，亦可以應用本發明。 此外’上述實施態樣中，雖舉在形成於晶圓之由有機 系低介電常數材料所構成的層間絕緣膜上形成接觸孔之構 本紙張尺度適用中國國家標準（CNS)A4規格<210 * 297公釐） ------------^裝------1---.訂---------線j (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局貝工消費合作社印製 14 A7 B7 五、發明說明（I2) 造為例作說明’本發明構成並不限於此，也可以應用於對 形成於被處理體之層間絕緣膜施以任何一種蝕刻處理的情 形中。 若根據本發明’則不使用蝕刻停止層即可以防止微溝 渠。又，可以提高遮蔽選擇比。 又’若根據本發明，則不但處理氣體之取得容易，而 且即使處理氣體被釋放到大氣中也不易成為溫暖化的原 因。此外’處理成本不會提高。 更進一步，若根據本發明，則因為可以容易地控制蝕 刻條件，所以可以容易地實施溝槽之形狀控制。 產業利用之可能性 本發明可以應用於蝕刻方法。特別地，本發明可以應 用於要求防止微溝渠’而且要求提高遮蔽選擇比之蝕刻處 理申。 -------------裝-------—訂-------1·線 (請先閱讀背面之注意事項再填寫本頁> 經濟部智慧財產局貝工消費合作社印製 15 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 469488 五、發明說明（13) 100，200…姓刻裝 102, 202…處理容器 104, 204…處理室 106, 206…下部電極 108, 208···高壓電流電源、 110, 210…靜電夾盤 112, 212…聚焦環 118, 218…整合器 119…整合器 120, 220…高頻電源 12卜"高頻電源 122, 222…上部電極 A7 ___ 元件標號對照 122a，222a…氣趙供給孔 123…絕緣體 124, 224…氣體供給管 126, 128, 130, 226, 228··· 分岐管（第1分岐管，第2 分岐管，第3分岐管） 132, 138, 144, 232, 238… 開關閥 134, 140，146, 234, 240… 流董調節閥 150, 250…排氣管 W…晶圓 ------------^裝--------.訂---------線一 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局貝工消費合作社印製 16 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐）

Claims (1)

  1. 4 6 9 488 A8 B8 C8 D8 六、申請專利範圍 1. 一種钱刻方法，係將處理氣體導入氣密的處理室内，對 形成於配置在處理室内的晶圓w之有機膜層的蝕刻方 法，特徵在於 前述處理氣體至少含有含氤原子的氣體與含氩原 子的氣體，且 别述真空處理室内之壓力設成實質上為^oomTorr 以上。 2. 如申請專利範圍第1項之蝕刻方法，特徵在於前述真空 處理室内之壓力以實質上為500mTorr〜800rnTorr。 3·如申請專利範圍第1項之蝕刻方法，特徵在於前述含氮 原子的氣體為N2’而前述含氫原子的氣體為h2。 4. 如申請專利範圍第i項之蝕刻方法，特徵在於前述處理 氣體進一步含有Ar。 5. 如申請專利範圍第丨項之蝕刻方法，特徵在於對前述有 機層膜所施之蝕刻，在前述有機層骐的中途使蝕刻停 止。 — — { — — — — — — — — — ^ ^ ---II - I — ^ illlln I L (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 17
TW089116981A 1999-08-23 2000-08-22 Etching method TW469488B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23519199A JP3844413B2 (ja) 1999-08-23 1999-08-23 エッチング方法

Publications (1)

Publication Number Publication Date
TW469488B true TW469488B (en) 2001-12-21

Family

ID=16982437

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089116981A TW469488B (en) 1999-08-23 2000-08-22 Etching method

Country Status (5)

Country Link
EP (1) EP1225621B1 (zh)
JP (1) JP3844413B2 (zh)
KR (1) KR100709817B1 (zh)
TW (1) TW469488B (zh)
WO (1) WO2001015213A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3739325B2 (ja) * 2001-09-20 2006-01-25 株式会社日立製作所 有機絶縁膜のエッチング方法
JP2004214336A (ja) 2002-12-27 2004-07-29 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
JP2004342873A (ja) 2003-05-16 2004-12-02 Tokyo Electron Ltd 半導体装置およびその製造方法
US7344993B2 (en) * 2005-01-11 2008-03-18 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue
CN101866846B (zh) * 2009-04-14 2012-04-18 中芯国际集成电路制造(北京)有限公司 刻蚀沟槽的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4529860A (en) * 1982-08-02 1985-07-16 Motorola, Inc. Plasma etching of organic materials
JPS60170238A (ja) * 1984-02-15 1985-09-03 Toyota Central Res & Dev Lab Inc ドライエツチング方法
JPH10150101A (ja) * 1996-11-15 1998-06-02 Nippon Steel Corp 半導体装置及びその製造方法
JPH10209118A (ja) * 1997-01-28 1998-08-07 Sony Corp アッシング方法
WO1999026277A1 (en) * 1997-11-17 1999-05-27 Mattson Technology, Inc. Systems and methods for plasma enhanced processing of semiconductor wafers
JPH11150101A (ja) * 1997-11-18 1999-06-02 Nec Corp 半導体装置の製造方法
US6080680A (en) * 1997-12-19 2000-06-27 Lam Research Corporation Method and composition for dry etching in semiconductor fabrication
JP2000036484A (ja) * 1998-05-11 2000-02-02 Tokyo Electron Ltd プラズマ処理方法
FR2789804B1 (fr) * 1999-02-17 2002-08-23 France Telecom Procede de gravure anisotrope par plasma gazeux d'un materiau polymere dielectrique organique et application a la microelectronique
JP4207303B2 (ja) * 1999-04-07 2009-01-14 ソニー株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP1225621A4 (en) 2007-03-28
JP2001060582A (ja) 2001-03-06
JP3844413B2 (ja) 2006-11-15
KR20020027567A (ko) 2002-04-13
KR100709817B1 (ko) 2007-04-23
EP1225621B1 (en) 2011-07-13
EP1225621A1 (en) 2002-07-24
WO2001015213A1 (fr) 2001-03-01

Similar Documents

Publication Publication Date Title
TWI375991B (en) Method for multi-layer resist plasma etch
US10475659B2 (en) Method of processing target object
US20210134604A1 (en) Etching method
KR102192281B1 (ko) 순수 환원성 플라즈마에서 높은 종횡비 포토레지스트 제거를 위한 방법
US20160099131A1 (en) Workpiece processing method
WO2006106666A1 (ja) シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
JP5323306B2 (ja) プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP2008028022A (ja) プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
TWI766866B (zh) 蝕刻方法
KR20160103531A (ko) 에칭 방법
JP2007273866A (ja) エッチング方法、プラズマ処理装置、記憶媒体
JP4504684B2 (ja) エッチング方法
TW469488B (en) Etching method
JP2014003085A (ja) プラズマエッチング方法及びプラズマ処理装置
JP2007123399A (ja) ドライエッチング方法
JP2000036484A (ja) プラズマ処理方法
JP4471243B2 (ja) エッチング方法およびプラズマ処理方法
TW411520B (en) Plasma etching process
JP4381526B2 (ja) プラズマエッチング方法
JP2018078138A (ja) 被処理体を処理する方法
JP2001118825A (ja) エッチング方法
JP2003086568A (ja) エッチング方法
CN109390274A (zh) 对被处理体进行处理的方法
JP3138899B2 (ja) プラズマ処理装置
JP4681215B2 (ja) 低誘電率層間絶縁膜のドライエッチング方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent