TW463377B - Method of inspecting semiconductor substrate - Google Patents
Method of inspecting semiconductor substrate Download PDFInfo
- Publication number
- TW463377B TW463377B TW089114508A TW89114508A TW463377B TW 463377 B TW463377 B TW 463377B TW 089114508 A TW089114508 A TW 089114508A TW 89114508 A TW89114508 A TW 89114508A TW 463377 B TW463377 B TW 463377B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- dielectric body
- semiconductor
- semiconductor substrate
- oxide film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Sampling And Sample Adjustment (AREA)
Description
463377 五、發明說明(1) 【發明所屬之技術領域】 本發明有關於作為半導體基板之SOI (Silicon On
Insulator 或Semiconductor On Insulator)基板之表面半 導體層所具有之結晶缺陷等之檢查方法。 【習知之技術】 SOI基板之製造方法大多使用貼合法或SIM0X (Separation by IMplanted OXygen)法 。 一般’利用貼合法製成之so i基板(以下稱為「貼合s〇I 基板」)之表面矽層會有作為原材料之塊狀基板之缺陷, 例如被稱為 COPCCrystal Originated Particle)之空隙缺 陷(Void缺陷)’或氧析出物存在,和在其製造工程導出 氧析出物或積層缺陷等。 之 另外一方面,在利用SIM0X法製成之s〇I基板(以下稱 「SIM0X基板」)中,除了存在於作為原材料之矽基板内‘…之 COP外,在製造工程時於表面矽層會產生局部之薄區域 表面凹陷。亦即,在製造工程於矽基板表面上存在有粒 之狀態實施氧注入工程時’因為在該粒子等之下方部份 離子之注入深度會比其他部份淺,所以丰而功麻七二刀乳 Μ Μ衣面矽層之該部份 會比同層之其他部份薄。另外,對粒子黧 Τ卞寺之下方部份之氧 離子之注入量會比其他部份少。因此,在氧注入後施加埶 處理藉以形成埋入氧化(石夕氧化物)層時,碎氧化物之膨脹 量會由於氧之注入量之不同而產生差異,在氧之注入量較 少,亦即膨服量較少之粒子下方之區域,相對於其周圍之 區域,會成為凹陷形狀。
89114508.ptd 第6頁 4 633 77 五、發明說明(2) 另外’表面矽層本身除了在初期具有上述之問題外,在 將S 01基板投入到製造工程後’在表面石夕層會由於各個製 造過程而導出氧析出物或積層缺陷等之問題。 用來檢查此種表面石夕層之不良之方法廣泛的使用氟酸浸 潰法(HF d i pp i.ng法)。下面將說明此種習知之檢查方法。 首先,以圊1 4之(a)表示氟酸浸潰處理前之狀態之5〇I基板 1之縱向剖面圖。如圖14之(a)所示,SOI基板1具備有:基 板支持部30 ;埋入氧化層20,形成在該支持部3〇上;和^ 面矽層1 0 ’形成在埋入氧化層2 0之與支持部3 〇相反之側之 表面20S上。另外,在圖14中模式方式的表示有矽層1〇所 具有之初期之不良位置之缺陷50。包含有c〇P5 la〜5 Id(總 稱為「C0P5 1」),和氡析出物52,及局部之薄區域53。 其次’將圖1 4之(a)之狀態之S 01基板1浸潰到氟酸溶 液。如此一來,如圖1 4之(b)所示,經由COP5la(具有從表 面矽層10之露出表面10S到達上述之表面20S之大小),利 用氟酸溶液浸蝕埋入氧化層2 0。依照這種方式,形成在 COP 51a之下方具有浸钮部份21a之埋入氧化層21。經由觀 察浸蝕部份21a可以得知SOI基板1所具有之c〇P5ia之密 度。此種氟酸浸潰法經由使通常之光學顯微鏡不能觀察之 大小程度之缺陷顯著化’用來使SO I基板可以以光學顯微 鏡等進行目視檢查。 【發明所欲解決之問題】 亦即,在氟酸浸潰法中’因為利用氟酸對埋入氧化層2 〇 進行浸蝕用來使表面矽層1 0之缺陷顯著化,所以如圖丨4之
89114508.ptd 第7頁 η 4633 77 五、發明說明(3) (a)所示之C0P51a,對於氟酸溶液可到達埋入氧化層2〇之 部份’亦即未形成有表面石夕層1 〇因而使埋入氧化層2 〇露出 之部份,可以使用氟酸浸潰法。換言之,氟酸浸潰法之問 題是只能檢測具有從表面矽層1 〇之露出表面1 〇 S到埋入氧 化層20之表面20S之大小之缺陷。即亦,在圖μ之(a)中, 不能使用氟酸浸潰法用來檢測/評估(i )未到達表面2 〇 s之 COP5lb ’(ii)未到達表面i〇s之COP51c,(iii)未到達表 面10S、2 0S之COP51d或氧析出物52,(iv)薄區域53等之缺 陷(以下總稱為「内包缺陷5〇n」)。 一般是將半導體元件等形成在表面矽層丨〇,在這種情況 於將表面矽層1 0投入到製造工程前必需將其厚度削減或薄 層化成為適於該半導體元件之厚度。因此,在薄層化前假 如可以檢測到内包缺陷5〇N時,可以事先防止製造產量之 降低。但疋,如上所述,在習知之檢查方法之氟酸浸漬法 中,不能充分的把握投入製造工程前之s〇I基板丨所具有之 内包缺陷50N。、因此,即使在投入製造工程前利用氟酸浸 潰法檢查判定為良品位準之S〇I基板!,亦不能避免薄層化 後使内包缺陷50N出現因為使製造產量大幅降低之問題。 本發明針對上述之問題,其目的是提供半導體基板之檢 查方法,對於習知之檢查方法不能檢測/評估之内包缺陷 亦可以進行檢測和評估。 【解決問題之手段】 (1 )本發β明之申請專利範圍第}項之半導體基板之檢查方 法之特徵疋所具備之步驟包含有:(a)準備半導體基板,
463377 五、發明說明(4) " ------ 該半導體基板具備有纟質體層和形成於該 導體層’料導體層之與該介質體層相反之侧之; 露出;⑻對上述之半導體層之露出之表面進行孰氧化成為 用來形成熱氧化膜;⑷對上述之熱氧化膜姓 (d)經由在上述步驟(c)被開口 牙 質體層進行蝕刻。 上述熱虱化膜對上述之介 (2)本發明之申請專利範圍第 法之特徵是在申請專利範圍第1之 ·"·反之檢查方 法中,使上述之步驟(c)更具備導體基板之檢查方 々丰咖/ L、 丹保有步驟(c - 1 ),用來對上述 =b)所形成之熱氧化導出缺陷進行敍刻;和上述之 = 更具備有步驟(d —]),經由在上述 (η)被 述熱氧化膜,用來對上述之介質體層進行独刻。 法=發二之:請專利範圍第3項之半導體基板之檢查方 方ΐ 2彳政是在申請專利範圍第1或2項之半導體基板之檢查 使上述之介質體層由用以構成上述半導體詹之半 ¥體材料之氧化物形成。 干可 法特之由申請專利範圍第4項之半導體基板之檢查方 美$特斂疋在申請專利範圍第丨至3項之任何一項之半導體 二Ϊ之檢查方法中,更具備有步驟(e),在上述之步鄉(〇 =,用來對上述之半導體基板施加熱處理。 牛$ #本,發明之申請專利範圍第5項之半導體基板之檢查方 牛特徵是在申請專利範圍第4項之半導體基板之檢查方 使上述之步驟(C)更具備有步驟(c~2),用來對在上 ''驟(e )形成之熱處理導出缺陷進行蝕刻;和上述之
891]45084ptd 4 ^ 33 77 五、發明說明^ '—— ------ =⑷更具備有步驟⑹),㉟由在上述之步驟(c_2)被 歼m之上述熱氧化膜’用來對上述之介質體層進行蝕刻。 )本發^之中請專利範圍㈣項之半導體基板之檢查方 ,主^徵是所具備之步驟包含有:(a)準備半導體基板’ 體基板具備有介質體層和形成於該介質體層上之半 m料導體層之與介質體層相反之侧之表面成4 =之露出之表面,施加等方性餘刻;⑷經由在上述? 開口之上述半導體層’用來對上述之介質體層 本發明之中請專利範圍第7項之半導體基板之檢查方 =特徵是在申請專利範圍第6項之半導體基板之檢查-方 訊λ使上述之步驟(c)更具傷有步驟(c_i),肖來對在步 V呈二成之熱處理導出缺陷進行蝕刻;和上述之步驟(d) :道有步驟U_1) ’,經由在上述之步驟(c-1)被開口之上 導體層’用來對上述之介質體層進行蝕刻。 【發明之實施形態】 〈實施形態1 > :面將使用圖i〜圖4用來說明本實施形態基板之 欢查方法或步驟ST10 ^另外,圖!是本檢查方法ST1〇之流 ,圖,圖2〜圖4是SCH基板之模式方式之縱向剖面圖,用 來說明本檢查方法ST10。 (步驟ST1 1) f先準備如圖2所示之SOI基板(半導體基板)丨。該s〇I基
463377 五、發明說明(6) 板1如圖2所示,具備有:基板支持部30 ;介質體層2〇,由 形成在該支持部30上之矽氧化物所構成;和表面矽層丄〇 (以下簡稱為「矽層」),形成在介質體層2 〇之基板支持部 30之相反側之表面20S上。上述之表面20S用來形成矽層]〇 和介質體層2 0之界面。SO I基板1是以各種之製造方法所製 成者’例如可以使用貼合之S〇I基板或SIM〇x基板等。另 外,在以下之說明中,不論其製造方法之種別,均將上述 之介質體層稱為「埋入氧化層」。 圖2以模式方式表示投入製造工程前之矽層丨〇之初期不 良位置之缺陷50包含有(A)成為空洞缺陷iC〇p5i,(8)氡 析出物52,(C)由淺埋入氧化層2〇A引起之矽層1〇之薄區域 53。上述之C0P51更分類成為c〇P51a〜C0P51d。亦即, (A-a)C0P51a是在埋入氧化層2〇上未形成有表面矽層1〇之 使埋入氧化層2 0露出之結晶缺陷,具有從露出表面丨〇 s到 界面20S之大小。另外,(A_b)c〇p51b是連接表面1〇s但是 未到違界面20S之結晶缺陷,(A —c)C0P51c是連接界面2〇s 但是未到達表面l〇S之結晶缺陷,(A_d)c〇p51d是未連接任 何一個表面10S、20S之大小之結晶缺陷。 在此處為著使說明簡化’所述者是c〇p5丨a等各為1個之 情況,但是C0P5 1 a等為多個之情況亦適於以下之說明。 (步驟ST12) 其次,對SOI基板1之露出表面los施加熱氧化,用來形 成圖3所示之熱氧化膜4 0。該熱氧化可以利用習知之各種 方法實施。這時,圖2所示之表面矽層〗〇之界面2 〇 s側之部
89114508.ptd 第11頁 -5 33 77 月說明(7)_ ~~" 一 —---- 知殘留成為圖3所示之矽層丨丨。然後,在矽層丨丨和埶 膜40之間形成界面11S,和使熱氧化膜4〇之界面^年 =之表面4GS成為露出表面。$外,界面us亦稱為 11或熱氧化膜40之表面11S」。另外,在本熱氧化時,層 砂層11内產生氧析出物等之熱氧化導出缺陷56。 特別是如圖3所示’在熱氧化膜4 〇,於缺陷5丨、5 2之 近,形成包圍該缺陷51、52之形狀。另外,隨著熱氧化膜 之形成,矽層1 〇 (參照圖2 )之薄區域53成為更薄或完全 破熱氧化。依照這種方式,因為熱氧化膜4〇形成為反^映^ 個缺陷50之形狀,所以在以下之說明_以「缺陷5〇被轉 1熱氧化膜40」之方式表示。這時與熱氧化膜4〇之轉寫部 6對應的’因為矽層11亦形成以反映缺陷5 〇之形狀,所以 以「缺陷5 0被轉寫到矽層丨0或丨丨」之方式表示。 在此處如圖3所示,下面將說明經由缺陷5 〇、5 6使熱氧 化膜4 0和埋入氧化層2 0進行結合之情況。亦即,(丨)使熱 氧化膜40之缺陷51、52之轉寫部份接觸氧化層2〇,(丨丨)使 熱氧化膜40與淺埋入氧化層20A接觸,(i i i)使熱氧化導出 缺陷5 6具有延伸在兩個界面11 s、2 〇 S之間之程度之大小。 (步驟ST13) 又 ° 其次,在本步驟ST1 3,將圖3之狀態之s〇l基板1之至少 露出表面4 0 S浸潰到氟酸溶液。利用此種氟酸浸潰處理, 用來除去圖3所示之熱氧化膜40,和在埋入氧化層2〇之 内’於熱氧化膜40之轉寫部份之下方部份和其近傍,浸餘 熱氧化導出缺陷5 6之下方部份和其近傍。其結果如圖4所
89114508.ptd 第12頁 463377
二形L具有浸蝕部份613〜61d、62、63、66之埋入氧化 化膜40 2 5、’·亂酸首先浸蝕熱氧化膜40,然後浸蝕到熱氧 之韓窝邦彳八述之轉寫部份。利用這種方式,使熱氧化膜4〇 由詼H L :被開口 ’用來使埋入氧化層20露出。然後,經 被二U份*氟酸浸蝕埋入氧化層201㈣成上述之 被浸蝕之埋入氧化層21。 解’缺陷5 0、5 6在熱氧化步驟 矽層11之後,在氟酸浸漬步驟 入氧化層2 1之浸蝕部份6 1 a〜 經由參照圖2〜圖4可以瞭 ST12被轉寫到熱氧化膜4〇和 ST13被轉寫作為浸蝕後之埋 61d 、 62 、 63 、 66 。 為著使表面矽層和埋入氧化層之界面平坦化,所 % ^ ^^板之表面矽層施加熱氧化,在形成熱氧化膜之 [ 用氟酸溶液除去該熱氧化膜,此種技術如同被揭示 在日本國專利案特開平7-94688號公報者。但是,該公報 中之氟酸處理只除去上述之熱氧化膜’所以不能直接應用 在士:驟ST 1 3。目為在本步驟ST i 3中需要將I酸之浸潰時 間设定成比完全除去熱氧化膜4〇之時間長,用來充分的形 成缺Ρϋ50、56之轉寫部份之浸钮部份6^〜6ld、62、63、 66和使其確實的顯著化°例如,在熱氧化膜40為30Onm 厚,埋入氧化層20為1 〇〇nm之厚度,使用49%之氟酸溶液之 情況時’對SO I基板1實施5分鐘以上之浸潰處理。 另外’使用前處理(不是用來進行SOI基板之檢查或評 估’而是用來在矽晶圓上形成外延層),在形成熱氧化膜 之後,利用氟酸溶液除去該熱氧化膜,此種技術被揭示在
4 633 77 五、發明說明(9) 曰本國專利案特開昭5 9-34629號公報。 (步驟ST14) 然後在本步驟STI 4,例如使用光學顯微鏡以目視檢查等 用來檢查圖4所示之狀態之SOI基板1,評估S〇i基板1之缺’ 陷50、56之密度等。這時,依照本檢查方法ST丨〇時,因 將缺陷50、56確實的轉寫到埋入氧化層2〇和使其顯著化馬 所以不只是C0P51a ’對於利用氟酸浸潰法之習知之檢查大 法不能檢測/評估之内包缺陷5〇N,亦可以進行評估。〜方 这時,在本檢查方法ST1 0中,因為亦可以進行埶 出缺陷56之檢測/評估,所以經由將步驟sm之埶 導 件設ίί為實際之製造工程之條件,1以用來實施依昭Ϊ 際之1造工程位準之檢查。例如,投入製造工程敢〜實 10 =度大約為20〇nm ’實際形成半導體:件或":導:層 置厚度成為大約5〇nm,在這種情況時,在裝 合氣體環境和大約1 Q Q 〇 之溫度之條 ‘之遗 =2’可以:成大稿m厚度之 方式,可以預先把握製造工程中之熱氧化 種 缺陷56,可以應用在後面所述之品質管理。 此導出之 例如,在使用soi基板i製造M0S電晶s體之。 之實際之製造工程可以包含有用以 ’時,上述 工程,用來調整/控制表面矽層之 ㈤^化胺之熱氧化 以形成元件分離之熱氧化工程, ^二氧化工程,用 以保護各種工程之指定區域之熱2 = y =化膜藉 氧化條件(環境氣體、溫度、時 吏用之熱 τ门臊;等)與該等之中之
89114508.pid 第14頁 463377 五、發明說明(ίο) 1個熱氧化工程相同。另外,亦可以使上述之各個熱氧化 工程之多個熱氧化條件模組化或簡化成為1個之條件。 另外’可以使用本檢查方法ST1 0用來實施SOI基板1之品 質管理。例如’在裝置製造廠商使用so I基板1製造所希望 之半導體裝置之情況時,如圖5之流程圖所示,在SO I基板 1之收受時’或是在S 0 I基板之投入到製造工程前,例如對 於同一批製造之多個SO I基板1中之數片,可以使用檢查方 法ST10實施抽樣檢查/評估(步驟ST51〜ST52)。依照這種 方式,利用成為檢查對象之SOI基板1之缺陷50、56之密度 等之資訊,可以預先把握該製造批全體之缺陷5 〇、5 6之該 資訊。因此,根據該資訊可以適當的進行SOI基板1之品質 管理,例如判斷該製造批之SO I基板1是否適於半導體裝置 之製造。根據此種判斷,用來將該製造批之SOI基板1投入 (步驟ST53)或不投入(步驟ST54)到半導體裝置之製造工 程。 依照此種品質管理方法時’當與使用習知之氟酸浸潰法 之情況比較,可以檢測/評估缺陷5 0 N、5 6藉以提高品質 管理之位準。這時,利用過去取得之缺陷5 0、5 6之資訊作 為資料庫’可以更詳細的進行品質管理。依照這種方式, 使用上述之檢查方法S T1 0 ’使缺陷5 0、5 6之檢測/評估成 為soi基板1之品質檢測項目之一,可以獲得高品質之s〇I 基板1。 其結果是例如經由使用1¾品質之S 0 I基板1用來製造υ 〇. s 電晶體等之半導體裝置’可以避免習知之檢查方法和品質
89114508.ptd 第〗5頁 463377 五、發明說明(u) 管理方法難於防止之製造產量之降低問題。亦即,當與使 用習知之檢查方法等之情況比較時,可以提高產量,和可 以提供高可靠度之半導體裝置。 另外,例如在SOI基板之製造廠商等將上述之檢查方法 ST10導入到SOI基板1之製造工程時,可以使用圖6所示之 流程圖。亦即’在S 01基板1之製造後’使用上述之檢查方 法S T1 0用來實施抽樣檢查(步驟s T 6 1〜S T 6 2 )。根據此種檢 查/評估之結果,判定該製造批之S〇I基板1是否可以出^ (步驟ST63或步驟ST64)。利用這種方式,依照此種品質管 理方法時,SO I基板之製造廠商可以抑制和避免低品質之 SO I基板之出貨’可以進行高品質之s〇 I基板1之交貨。 .另外,在上述步驟ST61之製造全部之s〇i基板1之前,先 製造一些樣本基板,對於該樣本基板亦可以使用步驟§丁6 2 進行檢查。另外,假如將步驟ST62之檢查結果作為工程管 理評估項目的活用時,可以進行s〇 1基板之製造王程之穩 定性之管理。 “ 〈實施形態2 > 太:::參照圊7〜圖9用來說明實施形態2之SOI基板之檢 :π園〆查步驟ST2〇。另外’圖7是本檢查方法ST20之 ,』+』 ^用w說明本檢查方法ST20之SOI基板 ^ - j- ί- >+· α]面圖。如圖7所示,本檢查方法ST20 之特徵疋在上述之檢杏古 α兮牛驄ςτΜ 〜 方法ST 〇附加步驟8721,所以下面 U该步驟bT21之内交杏去边,^ 播+彳it h Fi + , 為重點進行說明。因此,在與上述之 構成兀•件相同之部份4 ^ • 刀附加相同之符號和援用其詳細之說
第16頁 463377 五、發明說明(12) 明。此點在後面所述之實施形態3亦同。 (步驟ST1 1〜步驟ST12) 首先,實施上述之基板準備步驟ST11和熱氧化步驟 STI 2 ’藉以準備圖3所示之狀態之SOI基板1。 (步驟ST21) 然後,在本步驟ST2〗中,對圖3之狀態之SOI基板1實施 指定之熱處理(參照圖8 )。這時,如圖8所示,產生氧析出 物等之熱處理導出缺陷5 7。此處所說明之情況是該缺陷5 7 具有延伸在兩個界面1 1 S、2 0 S之間之程度之大小,熱氧化 膜40和埋入氧化層20經由熱處理導出缺陷57進行結合。 另外一方面,利用該熱處理使已存在之缺陷5〇、56成長 或利用退火效應使其消滅。另外,熱氧化膜40本身亦成 長。這時,圖8中之詳細圖示被省略者,由於缺陷5 q、5 6 或/和熱氧化膜40之成長,在埋入氧化層2〇和熱氧化膜4〇 之間產生新的結合部份或轉寫部份。依照此種方式之本步 驟ST21時,在熱氧化步驟ST12不能轉寫到矽層丨丨之缺陷 50、56,可以在本步驟ST2】轉寫到矽層丨丨。亦即,砂層 1 〇 (參照圖2 )在最初時所具有之缺陷5 0和熱氧化導出缺陷 5 6 ’可以更確實的轉寫到矽層丨j。 (步驟ST1 3〜步驟ST1 4) 其次’實施上述之氟酸浸潰步驟ST丨3。用來使缺陷5 〇、 56、57成為埋入氧化層2〇之轉寫部份61&〜6Η、62、63、 66、67和被顯著化(參照圖9)。然後,實施檢查/評估步 驟ST14藉以獲得SOI基板}之缺陷密度等之資訊。依照本檢
463377 五、發明說明(13) 查方法ST20時,經由實施上述之埶声w 土 p 心热處理步驟ST21,可以t卜 上述之檢查方法ST1 0更詳細的檢杳 」以比 饱宜/评估缺陷5 0、5 6、 57 = 這時’經由將步驟ST21之熱處理 . 愧千6X疋成為實際之製 造工,之條件,例如設疋成為在氮氣環境中以ii5〇t進行 3小打之熱處理條件’可以用來實施實際之製造工程 之檢查。依照這種方式,可以預先把握在製造工程中之轨 處理工程可能導出之缺陷57,可以用來進行品質管理。… 其中,例如在使用SOI基板!製造M0S電晶體之情況時, 作為上述之製造工程所使用之熱處理條件者,其實例是在 實施閘氧化膜之形成工程後之熱處理工程中,使用閑氧化 膜之形成前之熱履歷中之最高溫度之同等或更高溫度之埶 處理工程之熱處理條件。實質上之實例有源極/汲極區域 之形成時之退火工程或結晶缺陷回復退火工程等之熱處理 條件等’可以利用與其中之1個熱處理工程相同之熱處理 條件(環境氣體、溫度 '時間 '獏厚等),用來產生熱處理 導出缺陷57。另外,亦可以使上述之各個熱處理工程之多 個熱氧化條件模組化或簡化成為1個之條件。 另外,亦可以構建成使熱氧化步驟ST 1 2和熱處理步驟 ST2 1以相反之順序實施。在此種情況,可以與上述之最高 溫度無關的進行溫度設定。 另外’假如將檢查方法ST20應用在SOI基板1之品質管理 時,與使用上述之檢查方法ST1 0之情況同樣的,可以獲得 高品質之SOI基板1。另外,經由使用該高品質之SOI基板
89114508.ptd 第18頁 4 633 77 五、發明說明(14) 1 ’可以提供製造產量和可靠度被提高之半導體裝置。 〈實施形態3 > 下面將參照圖1 0〜圖1 3用來說明實施形態3之g 〇 I基板之 檢查方法或檢查步驟ST30。另外,圖1〇是本檢查方法ST 3〇 之流私圖’圖1 1〜圖1 3疋用以說明本檢查方法$ τ 3 〇之g 〇 I 基板1之模式方式之縱向剖面圖。如圖1 〇所示,本檢杳方 法S T 3 0是在上述之檢查方法S T1 0附加上述之步驟s 了 2 1,和 具有步驟ST31用以代替步驟ST12。 (步驟ST11) 首先’貫施上述之基板準備步驟ST11,藉以準備圖2所 示之狀態之SOI基板1。 (步驟ST21 ) 其次’對圖2之狀態之S 0 I基板1實施上述之熱處理步驟 ST21。這時’如圖1 1所示’產生熱處理導出缺陷57。假如 將本步驟S T 2 1之熱處理條件設定成為實際之製造工程之條 件%’可以實施實際之製造工程位準之檢查,例如可以預 先把握在製造工程中之熱處理工程可能導出之缺陷5 7。 (步驟ST31) 然後’使用可以溶解矽之溶液,例如m4oh、H20、h2o2之 混合液之SC-1溶液等,至少對圖11之狀態之SOI基板i露出 表面1 0 S側進行化學蝕刻(等方性蝕刻)。利用這種方式形 成圖12所示之具有露出表面12S之矽層12 13這時,由於等 方性蝕刻,使缺陷5 1 a〜5 1 d、5 2、5 7被轉寫到矽層1 2成為 露出表面12S之凹部或矽層12之局部凹陷部份71a〜71d、
S9l]4508.pid 第19頁 4633 77 五、發明綱(⑸ ---- 72、77。另外’薄區域53被轉寫成為更薄部份 層m之露出部份73。特別是在本步驟ST3l+, 乳化 是使埋入氧化層20之表面20S經由轉寫部份7U〜7/ = 7 、7 3、7 7露出,藉以使石夕層I 〇開口。 (步驟STI 3〜步驟ST1 4 ) 其次,實施上述之氟酸浸潰步驟ST1 3。經由上 部份之轉寫部份7la〜71d、72、73、77浸餘埋入氧$ 口 20,可以將缺陷50、57轉寫到埋入氧化層2〇和使兑二 (參照圖1 3)。然後’實施檢查/評估步驟STU藉以 基板1之缺陷密度等之資訊。依照此種方式省 ST30時,可以檢查砂層1〇之缺陷5〇和熱處理導出缺一丨 另外’亦可以檢查/評估作為s〇I基板!之原材料 所具有之缺陷和SCH基板丨在製造工程時所產生之缺陷。 另外,亦可以使用不實施步驟ST21之檢查方法,^此種 情況時,只能檢查/評估在初期時矽層丨〇所具有之缺陷 5 0。因此,假如使用預先測定過缺陷密度之矽基板製造 SOI基板1,測定所獲得之S0I基板i之缺陷5〇之密度時可 以求得在SOI基板之製造工程所引起之缺陷之密度。 另外,亦可以構建成使熱處理步驟§721和檢查步驟灯31 以相反之順序貫施。 另外,假如將檢查方法ST30應用在s〇I基板j之品質管理 時,與應用上述之檢查方法ST1 〇之情況同樣的,可以獲得 高品質之SOI基板1,可以提供能夠提高製造產量 之半導體裝置。
心 33 77 __ 、發明說明⑽ 另外,假如使 種钽合的應用在 孔。你叉如,可以 ,理導出缺陷5 7 ,。因此,可以 了以更進一層的 亦即,在實施 5 6、5 7為例進行 ^固檢查方法ST10 良ΰ 上述之檢查方法ST10、ST20、ST30進行各 品質管理時,可以獲得缺陷之更詳細之資 避免由於缺陷5 0 ’熱處理導出缺陷5 6,熱 之各個或多個所造成之產量降低等之問 更確實的進行高品質之SOI基板1之取得, 提高半導體裝置之製造產量和可靠度。 形態1〜3之說明中是以上述之缺陷5〇、 說明,但是上述之各種說明亦可適用於各 'ST20、ST30可以檢查之矽層之各種不 村粗Ϊ具有由用以代替表面矽層10和埋入氧化層之其他 的铪f成之半導體層和介質體層之半導體基板,經由順序 和:❻構成該半導體層之半導體材料之氧化物(熱氧化膜) 述之;丨質體層,可以獲得上述之檢查方法ST10、ST20 種:果…卜,對上述之半導體層實施等方性蝕刻用 2仃開口,經由檢查上述之介質體層可以獲得上述之檢 :方法ST30之效果。另外,在上述之實施形態丨〜3中,以 表面矽層/埋入氧化層構造之S0I基板作為檢查對象,此 種構造之SOI基板現在常被使用,因為熱氧化膜和埋入氡 化層均由矽氧化物構成,所以可以以氟酸溶液作為丘同之 银刻劑對兩者實施連續之蝕刻,針對此點上述之檢^方法 ST10 ' ST20、ST30是非常具有實用性之檢查方法7 一 ' 【發明之效果】 (1)依本發明之申睛專利範圍第1項時,在半導體户有
463377 五、發明說明(17) 缺陷之情況*使在步驟(b)形成之熱氧化版成為反映該缺 陷之形狀,缺陷被轉寫到熱氧化膜和半導體層。經由實施 上述之熱氧化至使熱氧化膜之該轉寫部份接觸介質體層之 程度,可以在步驟(c )對熱氧化膜之轉寫部份進行蝕刻使 其開口用來使介質體層露出。另外,在步驟(d )經由上述 之開口部份對介質體層進行浸蝕,可以將上述之缺陷轉寫 到介質體層。因此,使用此種檢查方法時,不只是從半導 體層之露出表面到介質體層之COP,對於習知之氟酸浸潰 法不能檢測之内包缺陷亦可以使其顯著化的進行檢測。 其結果是經由將本檢查方法應用在半導體基板之品質管 理,當與應用習知之檢查方法之情況比較時,可以提高品 質管理之位準,可以獲得高品質之半導體基板。另外,經 由使用以此方式獲得之高品質之半導體基板,可以提高半 導體裝置之製造產量和可靠度。 (2) 依照本發明之申請專利範圍第2項時,可以檢測/評 估在熱氧化步驟(b)形成之例如氧析出物等之熱氧化導出 缺陷,使其顯著化。這時,經由將步驟(:b)之熱氧化條件 設定在實際之製造工程之條件,可以實施實際之製造工程 位準之半導體基板之檢查/評估,可以預先把握熱氧化導 出缺陷之轉寫到介質體層。其結果是與上述之(1 )同樣 的,可以獲得高品質之半導體基板,和製造產量及可靠度 被提高之半導體裝置。 (3) 依照本發明之申請專利範圍第3項時,因為介質體層 由半導體層之氧化物形成,所以在步驟(b)和步驟(c )可以
89114508.ptd 第22頁 4 b33 77 五、發明說明(18) 使用相同之蝕刻劑,可以連續的實施該2個步驟(b)、 (c)。 (4) 依照本發明之申請專利範圍弟4項時’在上述之熱氧 化步驟(b )之後實施步驟(e ),經由使上述之缺陷成長可以 確實的將其轉寫到半導體層和介質體層。因此,可以確實 的獲得上述之(1 )至(3 )之任何一項之效果。 (5) 依照本發明之申請專利範圍第5項時,可以檢測/評 估在該熱處理時導出之例如氧析出物等之熱處理導出缺 陷,使其顯著化。這時,經由將步驟(e)之熱處理條件設 定成為實際之製造工程之條件,可以實施實際之製造工程 、 位準之半導體裝置之檢查/評估,可以預先把握熱處理導 出缺陷。其結果是與上述之(1 )同樣的,可以獲得高品質 之半導體基板,和製造產量及可靠度被提高之半導體裝 置。 (6) 依照本發明之申請專利範圍第6項時,在半導體層具 有缺陷之情況,於步驟(b)之等方性蝕刻後殘留之半導體 層之表面,形成用以反映缺陷之凹凸形狀,將缺陷轉寫到 半導體層。該轉寫部份之凹部達到介質體層之程度,亦 即,實施上述之等方性蝕刻至使介質體層露出之程度,藉 以可以浸蚀在步驟(d)之介質體層之上述缺陷部份之對應 部份,可以將上述之缺陷轉寫到介質體層。因此,使用此 種檢查方法時,不只是從半導體之露出表面到介質體層之 COP *對於習知之氟酸浸潰法不能檢測之内包缺陷亦可以 使其顯著化的進行檢測。
S9114508.ptd 第23頁 4 6 3 3 7 7 五、發明說明(19) 其結果是經由將本檢查方法應用在半導體基板之品質管 理’當與應用習知之檢查方法之情況比較時,可以提高品 質管理之位準,可以獲得高品質之半導體基板。另外,經 由使用以此方式獲得之高品質之半導體基板,可以提高半 導體裝置之製造產量和可靠度。 (7)依照本發明之申請專利範圍第7項時,可以檢測/評 估在熱處理步驟(b)導出之例如氧析出物等之熱處理導出 缺陷’使其顯著化。這時,經由將步驟(b )之熱處理條件 設定在實際之製造工程之條件,可以實施實際之製造工程 位準之半導體基板之檢查/評估,可以預先把握熱處理導 出缺陷。其結果是與上述之(b)同樣的,可以獲得高品質 之半導體基板,和製造產量及可靠度被提高之半導體裝 置。 【元件編號之說明】 1.....SOI基板(半導體基板),10〜12.....矽層(半導體
層),l〇S.....表面(露出表面),11S、12S、20S、40S .....表面’20、20A、21.....埋入氧化層(介質體層), 40.....熱氧化膜,50.....缺陷,50N.....内包缺陷, 51、51a〜5 Id.....COP,56.....熱氧化導出缺陷,57 .....熱處理導出缺陷,61a〜61d、62 '63 '66、67..... 浸蝕部份(轉寫部份),71a〜71tl、72 ' 73、77.....缺陷 部份(轉寫部份),ST 1 0、ST20 ' ST30.....檢查方法, ST11 〜ST14、ST21、ST31.....檢查步驟,ST5 1 〜ST54、 ST61〜ST6 4.....品質管理步驟。
S9114508,ptd 第24頁 463377 圖式簡單說明 圖1是流程圖,用來說明實施形態1之檢查方法。 圖2是SOI基板之模式方式之縱向剖面圖,用來說明實施 形態1之檢查方法。 圖3是SO I基板之模式方式之縱向剖面圖,用來說明實施 形態1之檢查方法。 圖4是SOI基板之模式方式之縱向剖面圖,用來說明實施 形態1之檢查方法。 圖5是流程圖,用來說明應用實施形態1之檢查方法之 SO I基板之品質管理方法之一實例。 圖6是流程圖,用來說明應用實施形態1之檢查方法之 SOI基板之品質管理方法之另一實例。 圖7是流程圖,用來說明實施形態2之檢查方法。 圖8是SOI基板之模式方式之縱向剖面圖,用來說明實施 形態2之檢查方法。 圖9是SOI基板之模式方式之縱向剖面圖,用來說明實施 形態2之檢查方法。 圖10是流程圖,用來說明實施形態3之檢查方法。 圖1 1是SOI基板之模式方式之縱向剖面圖,用來說明實 施形態3之檢查方法。 圖12是SOI基板之模式方式之縱向剖面圖,用來說明實 施形態3之檢查方法。 圖13是SOI基板之模式方式之縱向剖面圖,用來說明實 施形態3之檢查方法。 圖14(a)、(b)是SOI基板之模式方式之縱向剖面圖,用
89114508.ptd 第25頁 4 633 77 圖式簡單說明 來說明先前之檢查方法。 UBiil 89114508,ptd 第26頁
Claims (1)
- 463377 六、申請專利範圍 1. 一種半導體基板之檢查方法,其特徵是所具備之步驟 包含有: (a) 準備半導體基板,該半導體基板具備有介質體層和 形成於該介質體層上之半導體層,該半導體層之與該介質 體層相反之侧之表面成為露出; (b) 對上述之半導體層之露出之表面進行熱氧化,用來 形成熱氧化膜; (c) 對上述之熱氧化膜進行蝕刻;和 (d) 經由在上述步驟(c )被開口之上述熱氧化膜對上述之 介質體層進行蝕刻。 2. 如申請專利範圍第1項之半導體基板之檢查方法,其 中 上述之步驟(c )更具備有步驟(c - 1 ),用來對上述之步驟 (b)所形成之熱氧化導出缺陷進行姑刻;和 上述之步驟(d)更具備有步驟(d- 1),經由在上述之步驟 (c-Ι)被開口之上述熱氧化膜,用來對上述之介質體層進 行#刻。 3. 如申請專利範圍第1項之半導體基板之檢查方法 '其 中上述之介質體層由用以構成上述半導體層之半導體材料 之氧化物形成。 4. 如申請專利範圍第丨項之半導體基板之檢查方法,其 中更具備有步驟(e),在上述之步驟(c)之前,用來對上述 之半導體基板施加熱處理。 5. 如申請專利範圍第4項之半導體基板之檢查方法,其89114508.ptd 第27頁 4 633 77 六、申請專利範圍 中 上述之步驟(c)更具備有步驟(C-2),用來對在上述之步 驟(e )形成之熱處理導出缺陷進行蝕刻;和 上述之步驟(d)更具備有步驟(d- 2 ),經由在上述之步驟 (c-2)被開口之上述熱氧化膜,用來對上述之介質體層進 行#刻。 6. —種半導體基板之檢查方法,其特徵是所具備之步驟 包含有: (a)準備半導體基板,該半導體基板具備有介質體層和 形成於該介質體層上之半導體層,該半導體層之與該介質 體層相反之側之表面成為露出; (b )對上述之半導體基板施加熱處理; (c) 對上述半導體層之露出之表面,施加等方性蝕刻; 和 (d) 經由在上述之步驟(c)被開口之上述半導體層,用來 對上述之介質體層進行蝕刻。 7. 如申請專利範圍第6項之半導體基板之檢查方法,其 中 上述之步驟(c)更具備有步驟(c-Ι),用來對在步驟(b) 形成之熱處理導出缺陷進行蝕刻;和 上述之步驟(d)更具備有步驟(d-Ι ),經由在上述之步驟 (c-Ι)被開口之上述半導體層,用來對上述之介質體層進 行餘刻。89114508.picl 第28頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11221000A JP2001050874A (ja) | 1999-08-04 | 1999-08-04 | 半導体基板の検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW463377B true TW463377B (en) | 2001-11-11 |
Family
ID=16759911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089114508A TW463377B (en) | 1999-08-04 | 2000-07-20 | Method of inspecting semiconductor substrate |
Country Status (5)
Country | Link |
---|---|
US (1) | US6300147B1 (zh) |
JP (1) | JP2001050874A (zh) |
KR (1) | KR100347509B1 (zh) |
FR (1) | FR2797523B1 (zh) |
TW (1) | TW463377B (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW499724B (en) * | 2001-05-31 | 2002-08-21 | Taiwan Semiconductor Mfg | System for dynamically monitoring the stability of machine process |
JP4612659B2 (ja) * | 2002-11-14 | 2011-01-12 | 株式会社東芝 | 半導体ウェーハの検査方法、半導体装置の開発方法、および半導体ウェーハ処理装置 |
US6770495B1 (en) * | 2003-01-15 | 2004-08-03 | Advanced Micro Devices, Inc. | Method for revealing active regions in a SOI structure for DUT backside inspection |
US6991946B1 (en) * | 2003-11-05 | 2006-01-31 | Advanced Micro Devices, Inc. | Method and system for providing backside voltage contrast for silicon on insulator devices |
KR100664857B1 (ko) * | 2004-12-31 | 2007-01-03 | 동부일렉트로닉스 주식회사 | 웨이퍼 결함 분석 방법 |
JP2008010818A (ja) * | 2006-06-01 | 2008-01-17 | Sumitomo Electric Ind Ltd | 基板、基板検査方法、素子および基板の製造方法 |
KR100838454B1 (ko) | 2006-12-26 | 2008-06-16 | 주식회사 실트론 | 실리콘 웨이퍼의 전처리 방법 및 이를 이용한 점결함 농도평가 방법 |
US8143078B2 (en) | 2009-12-23 | 2012-03-27 | Memc Electronic Materials, Inc. | Methods for monitoring the amount of contamination imparted into semiconductor wafers during wafer processing |
US10127523B2 (en) * | 2013-03-20 | 2018-11-13 | Lifetime Brands, Inc. | Method and apparatus for mobile quality management inspections |
CN103325711A (zh) * | 2013-06-27 | 2013-09-25 | 上海华力微电子有限公司 | 检查填充工艺中空隙的方法 |
CN105092619B (zh) * | 2014-05-21 | 2017-09-26 | 中芯国际集成电路制造(上海)有限公司 | 一种芯片失效分析方法 |
JP6520777B2 (ja) * | 2016-03-16 | 2019-05-29 | 信越半導体株式会社 | シリコン単結晶ウエハの評価方法 |
CN113394126A (zh) * | 2021-04-15 | 2021-09-14 | 上海新昇半导体科技有限公司 | 一种检测半导体材料中缺陷的方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5934629A (ja) | 1982-08-23 | 1984-02-25 | Toshiba Corp | 半導体装置の製造方法 |
US5228878A (en) * | 1989-12-18 | 1993-07-20 | Seiko Epson Corporation | Field electron emission device production method |
DE4029060C2 (de) * | 1990-09-13 | 1994-01-13 | Forschungszentrum Juelich Gmbh | Verfahren zur Herstellung von Bauteilen für elektronische, elektrooptische und optische Bauelemente |
JPH0794688A (ja) | 1993-09-21 | 1995-04-07 | Nippon Telegr & Teleph Corp <Ntt> | Soi 基板の製造方法 |
KR100197114B1 (ko) * | 1995-07-19 | 1999-06-15 | 김영환 | 메모리 소자 집적 다이의 층결함의 3차원 검사 방법 |
US5780342A (en) * | 1996-12-05 | 1998-07-14 | Winbond Electronics Corporation | Method for fabricating dielectric films for non-volatile electrically erasable memories |
JPH10189677A (ja) * | 1996-12-27 | 1998-07-21 | Komatsu Electron Metals Co Ltd | シリコンウェーハの評価方法 |
US5872376A (en) * | 1997-03-06 | 1999-02-16 | Advanced Micro Devices, Inc. | Oxide formation technique using thin film silicon deposition |
US5851892A (en) * | 1997-05-07 | 1998-12-22 | Cypress Semiconductor Corp. | Fabrication sequence employing an oxide formed with minimized inducted charge and/or maximized breakdown voltage |
US5972804A (en) * | 1997-08-05 | 1999-10-26 | Motorola, Inc. | Process for forming a semiconductor device |
-
1999
- 1999-08-04 JP JP11221000A patent/JP2001050874A/ja active Pending
-
2000
- 2000-06-26 US US09/603,918 patent/US6300147B1/en not_active Expired - Fee Related
- 2000-07-20 TW TW089114508A patent/TW463377B/zh active
- 2000-07-28 FR FR0009956A patent/FR2797523B1/fr not_active Expired - Fee Related
- 2000-08-03 KR KR1020000044992A patent/KR100347509B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100347509B1 (ko) | 2002-08-03 |
US6300147B1 (en) | 2001-10-09 |
FR2797523B1 (fr) | 2003-08-15 |
JP2001050874A (ja) | 2001-02-23 |
FR2797523A1 (fr) | 2001-02-16 |
KR20010021199A (ko) | 2001-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW463377B (en) | Method of inspecting semiconductor substrate | |
JP4407127B2 (ja) | Soiウエーハの製造方法 | |
JP4304879B2 (ja) | 水素イオンまたは希ガスイオンの注入量の決定方法 | |
JP3932369B2 (ja) | 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ | |
KR101446977B1 (ko) | 저온에서 반도체층들을 분리하는 방법 | |
JP3900741B2 (ja) | Soiウェーハの製造方法 | |
JP2006074034A (ja) | 二枚のウエハを結合する前の熱処理 | |
TW200919630A (en) | SOI substrates with a fine buried insulating layer | |
JP6168143B2 (ja) | ハイブリッド基板の製造方法 | |
US8772132B2 (en) | Method of manufacturing laminated wafer by high temperature laminating method | |
TWI463564B (zh) | 製造半導體薄膜之堆疊的方法 | |
WO2010098007A1 (ja) | Soiウェーハの製造方法 | |
TW200931507A (en) | Semiconductor wafer re-use in an exfoliation process using heat treatment | |
TWI355711B (en) | Method of producing simox wafer | |
JP5190669B2 (ja) | 貼り合わせウェーハの製造方法 | |
CN104040686B (zh) | 热氧化异种复合基板及其制造方法 | |
JP3921823B2 (ja) | Soiウェーハの製造方法およびsoiウェーハ | |
JP3887973B2 (ja) | Soiウエーハの製造方法及びsoiウエーハ | |
JP4214567B2 (ja) | 圧力センサ用半導体基板の製造方法 | |
JP3030545B2 (ja) | 接合ウエーハの製造方法 | |
JP3864886B2 (ja) | Soiウエーハ | |
KR100969190B1 (ko) | 접합 웨이퍼의 평가 방법 | |
JP2000031225A (ja) | 半導体基板の欠陥評価方法 | |
JPH1084101A (ja) | Soi基板の作製方法およびsoi基板 | |
JP4087346B2 (ja) | Soiウェーハの評価方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent |