TW454240B - Improved contact and deep trench patterning - Google Patents
Improved contact and deep trench patterning Download PDFInfo
- Publication number
- TW454240B TW454240B TW089100092A TW89100092A TW454240B TW 454240 B TW454240 B TW 454240B TW 089100092 A TW089100092 A TW 089100092A TW 89100092 A TW89100092 A TW 89100092A TW 454240 B TW454240 B TW 454240B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- rectangular
- substrate
- dielectric layer
- scope
- Prior art date
Links
- 238000000059 patterning Methods 0.000 title claims abstract 6
- 238000000034 method Methods 0.000 claims abstract description 53
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 11
- 230000002079 cooperative effect Effects 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 238000005253 cladding Methods 0.000 claims description 4
- 230000000875 corresponding effect Effects 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000012545 processing Methods 0.000 description 17
- 238000013461 design Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 238000011161 development Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 241000764773 Inna Species 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000002508 contact lithography Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- XOJVVFBFDXDTEG-UHFFFAOYSA-N pristane Chemical compound CC(C)CCCC(C)CCCC(C)CCCC(C)C XOJVVFBFDXDTEG-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Electrodes Of Semiconductors (AREA)
Description
<f- 4 5 4^,4 0 少 A7 ’
B7 ____I 五、發明說明（f ) 發明背景 發明領域 (請先閲讀背面之注意事項再填寫本頁) ' ^4 ------— —訂---------^ 本發明係有關一種半導體製程，且更特別的是有關一 種用於形成接點的改良式方法及裝置。 相關技術說明 接點的圖形製作因爲其基礎界尺日益減小的微影印刷 而變得愈益困難。例如對記憶體及/或像隨機存取記憶 體（DRAM)以及埋藏式DRAM晶片之類的邏輯晶片而言， 可使用次-微米的基礎界尺。吾人能夠以相當簡單的影像 強化技術（例如離軸照射）而合倂地印出次-微米的導線 空間圖形。 不過，次-微米接點的印刷工作則比較困難。由於接觸 孔通常是依單獨孔洞的方式形成的，即使應用像相位平 移覆罩層之類的先進技術也會於圖形製作期間發生相差 及干涉圖形導致很難形成可靠的接觸孔》 接點與像金屬導線之類導體的校準是很重要的。接點 及金屬導線的尺寸愈小時，其校準變得愈形困難而使金 屬導線與接點之間失去連接且更可能使導線與臨近接點 發生短路的現象。 經濟部智慧財產局員工消費合作社印製 所以，存在著對用於半導體元件之改良式接點的需 求，其中可以令所形成的接點小到基礎界尺的尺寸。此 外也存在著對用來形成改良式接點之方法的需求，其中 已降低了接點的金屬導線失準的危險。 發明槪沭 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 5 4 Ο Α7 Β7 五、發明說明（
X : 層 有電 驟介 步於 的且 含層 包電 法介 方個 之一 形有 画含 作層 製板 内基 件此 組 > 體層 導板 半基 於個 SWIM-* 種一 一 供 提 選形 作内 層層 電罩 介覆 於於 對便 相以 以作 可製 是形 層圖 罩行 覆進 此層 ，罩 層覆 罩對 覆 ； 個的 一 刻 成蝕 形性 上擇 以 作 製 形 圖 行 。 進洞 層孔 電形 介矩 對的 及層 以板 •’基 線達 導下 行些 平一 質成 實形 組内 一 其 第於 成便 含其 包於 法成 方形 之値 形一 圖有 作含 製層 内板 件基 組此 體 ， 導層 半板 的基 明一 發供 本提 據 ： 根有 II 種驟 一 步 的 成層 形電 及介 以和 、層 層罩 罩覆 覆二 一 第 第此 的 ， 上層 層罩 電覆 介二 於第 成的 形上 、層 層罩 電覆 介一 的第 上於 罩第 覆對 二 *’ 第線 對導 ;行 的平 刻質 蝕實 性組 擇一 選第 作成 層形 罩内 覆層 一 罩 第覆 於二 對第 相於 以便 可以 是 層 •’ 成 洞形 孔内 形層 矩電 些介 一 於 成便 形以 内刻 其蝕 於行 便進 以層 作電 製介 形對 圖洞 行孔 進形 層矩 罩些 覆這 一 依 的 層 罩 覆 二 第 及 以 層 罩 覆 1 第 除 去 及 以 同 ♦ V*· ο 形分 矩部 些餘 一 剩 的 驟上 步其 的於 含成 包形 法個 方一 之有 形含 圖層 作板 製基 内此 件 * 組層 體板 導基 半値 於一 種供 一 提 另 ： 有 (請先閱讀背面之注意事項再填寫本頁) >裝 經濟部智慧財產局員工消費合作社印製 層上 罩質 覆實 一 成 第形 , 由 層藉 罩 ·’ 覆的 1 刻 第蝕 的可 上性 層擇 電選 介呈 於是 成間 形互 及相 以層 層電 電介 介和 依覆 一 形第 圔於 層便 抗以 阻層 出罩 作覆 製一 上第 層透 罩穿 覆刻 1 蝕 第層 於抗 而阻 線的 導形 的圖 行成 平作 呈製 形垂 由呈圖 藉線層 ;導抗 層行阻 抗平二 阻質第 除實出 去組作 ;一 製 線第上 導與層 行上罩 平質覆 質實一 實依第 組且於 一 行而 第平線 成呈導 形上的 内質置 層實配 罩成直 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 454^40 7 A7 B7 五、發明說明（$ ) 形；依製作成圖形的第二阻抗層以及第一組實質平行導 線蝕刻穿透介電層以便於介電層內形成一些矩形孔洞； 去除第二阻抗層；以及去除第一覆罩層的剩餘部分。 於根據本發明的其他方法中，可包含於各孔洞內澱積 導電材料以便於基板層上形成一些接點的步驟。步基板 層可包含一個半導體基板且此方法可能包含一個蝕刻半 導體基板以便於其內形成深溝渠的步驟。此方法也可包 含一個其形狀爲矩形及方形之一的孔洞形成步驟。形成 孔洞的步驟可包含一個其形狀爲矩形及方形之一孔洞的 形成步驟，其中矩形及方形上至少一邊會包含給定技術 的最小器件尺寸。此方法也可包含獨立調整矩形孔洞長 度的步驟及/或獨立調整矩形孔洞寬度的步驟。此方法 也可包含於介電層內對應到孔洞的位置蝕刻導線以及於 各孔洞以及各導線澱積導電材料的步驟以便施行雙波紋 鑿刻處理。 經濟部智慧財產局員工消費合作社印製 -----I — I — -I、。裝--------訂 (請先閱讀背面之注意事項再填寫本頁) 根據本發明的半導體元件含有一個基板，此基板包含 一些接點區域，澱積於基板上的介電層含有一些依預定 圖形配置其內的矩形孔洞以及許多配置於矩形孔洞內的 矩形接點以便使基板的接點區域連接到配置於介電層內 的導電層上。 於替代實施例中，各矩形接點上至少有一邊係實質上 至少等於給定技術的最小器件尺寸。這些矩形孔洞是一 些其邊長至少等於給定技術之最小器件尺寸的方形。這 些接點區域可包含一些漫射區域而此導電層可能包含一 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 B7 454^40 ♦ 五、發明說明) 些位元線。介電層可包含一些含雙波紋的金屬導線以便 與各接點形成電氣連接。 本發明的這些及其他目的、特性、及優點將會因爲以 下參照所附圖示對顯示用實施例的詳細說明而變得更明 顯。 圓式簡簞說昍 以下將參照所附圖示詳細說明實施例以呈現本發明的 特徵。 第1圖係用以顯示根據本發明其上形成有一個柵網之 半導體元件的俯視平面圖示。 第2圖係於半導體元件處理期間沿第1圖的a_a區段導 線取得的截面圖示，此截面圖顯示的是根據本發明用於 製作栅網圖形的一些覆罩層 '一個介電層、以及一個阻 抗層。 第3圖係於半導體元件處理期間沿第i圖的a_a區段導 線取得的截面圖示，此截面圖顯示的是已根據本發明製 作成蠢形的一些覆罩層。 第4圖係於半導體元件處理期間沿第1圖的b-b區段導 線取得的截面圖示，此截面圖顯示的是根據本發明用於 製作柵網圖形的一個阻抗層。 第5圖係於半導體元件處理期間沿第i圖的b-b區段導 線取得的截面圖示，此截面圖顯示的是已根據本發明製 作成圖形的一個覆罩層。 第6圖係於半導體元件處理期間沿第i圖的b-b區段導 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I a^i I a^i n n a^i n n I - c = fv (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（了） 線取得的截面圖示，此截面圖顯示的是已根據本發明製 作成圖形以形成如第1圖所示之柵網的一個介電層。 第7圖係於半導體元件處理期間沿第1圖的b -b區段導 線取得的截面圖示，此截面圖顯示的是一個根據本發明 防護基板層以形成深溝渠的柵網。 第8圖係用以顯示根據本發明其上形成有一個柵網之 半導體元件的俯視平面圖示。 第9圖係於半導體元件處理期間沿第8圖的c-c區段導 線取得的截面圖示，此截面圖顯示的是根據本發明用於 製作柵網圖形的一些覆罩層以及一個阻抗層。 第1 0圖係於半導體元件處理期間沿第8圖的c-c區段 導線取得的截面圖示，此截面圖顯示的是已根據本發明 製作成圖形的一個覆罩層。 第11圖係於半導體元件處理期間沿第8圖的d-d區段 導線取得的截面圖示，此截面圖顯示的是已根據本發明 蝕刻出的空間層以形成用於雙波紋鑿刻處理方法的導電 導線。 經濟部智慧財產局員工消費合作社印製 第12圖係於半導體元件處理期間沿第8圖的d-d區段 導線取得的截面圖示，此截面圖顯示的是根據本發明用 於製作栅網圖形的一個第一阻抗層。 第13圖係於半導體元件處理期間沿第8圖的d-d區段 導線取得的截面圖示，此截面圖顯示的是已根據本發明 製作成圖形的一個覆罩層。 第14圖係於半導體元件處理期間沿第8圖的d-d區段 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） Α7 Β7 45^4〇 I、發明說明（右） 導線取得的截面圖示，此截面圖顯示的是已根據本發明 製作成圖形以形成深溝渠的一個基板層。 第15圖係於半導體元件處理期間沿第8圖的d-d區段 導線取得的截面圖示，此截面圖顯示的是根據本發明形 成的一些接點及導電導線。 第1 6圖係用以顯示根據本發明一個含有依給定技術之 最小器件尺寸三倍的距離間隔開之孔洞的柵網的俯視平 面圖示。 第17圖係用以顯示根據本發明一個含有依給定技術之 最小器件尺寸七倍的距離間隔開之孔洞的柵網的俯視平 面圖示。 第18圖係用以顯示根據本發明一個含有依給定技術之 最小器件尺寸八倍的距離間隔開之孔洞的柵網的俯視平 面圖示。 較_佳實施例的說明 本發明係有關一種半導體製程，且更特別的是有關一 種用於形成接點的改良式方法及裝置，本發明提供了一 種深溝渠罩及/或一些於栅網形成程序中利用不同覆罩 材料形成的接點，柵網可包含其尺寸像所用技術之最小 器件尺寸F那麼小的導線，接點則是形成於不同位準上 所形成各覆罩材料之間各空間內。有利的是依矩形或方 形的形狀形成接點而允許其尺寸小到基礎界尺或是最小 的器件尺寸’矩形或方形的接點形狀會在不致產生角落 圓鈍現象下增加其接觸面積。另外，可以藉由應用本發 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
裝--------訂---------A 經濟部智慧財產局員工消費合作社印製 74 5 4^4 0 A7 B7 五、發明說明（7 ) 明而將深溝渠蝕刻到半導體元件的基板之內。 (請先閱讀背面之注意事項再填寫本頁) 現在參照附圖的特定細節，其中遍及各圖以相同的參 考標碼辨識出類似或完全相同的元件。首先參照第1圖， 係用以顯示根據本發明其上形成有一個柵網12之半導體 元件1 0的俯視平面圖示。如圖所示的半導體元件i 〇是 去除了包含各介電層以及各導電層等靠上邊各層以顯示 柵網12。柵網12最好包含垂直導線14及水平導線16而 於其間形成矩形或方形。雖然柵網12包含有矩形或方 形，也可以根據本發明形成例如伸長形槽縫以及平行四 邊形等其他構造成形狀。各垂直導線14及各水平導線 16之間的空間18可能是用於在半導體元件10上各位準 之間形成接點的接觸孔，或者柵網1 2可能是一個用於形 成矩形或方形深溝渠的覆罩。 吾人應該了解的是第2和3圖是沿著第1圖的a-a區段 導線取得的截面圖示，而第4-7圖是沿第1圖的b-b區段 導線取得的截面圖示。第2-7圖顯示的是以第1圖的半導 體元件10爲基礎而根據本發明的處理步驟。第1圖中並 未標示出單獨的步驟。 經濟部智慧財產局員工消費合作社印製 參照第2圖，形成或提供一個基板層20。基板層20可 能包含例如一個半導體基板，準備此半導體基板係供根 據本發明於其內形成深溝渠之用。介電層22最好包含由 像氮化矽之類氮化物構成的硬式覆罩。吾人也會看到像 氧化矽之類的氧化物或是像硼磷硅玻璃（BSPG)之類的玻 璃等其他材料。介電層22可以藉由一種低壓化學氣相澱 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 0 A7 B7 五、發明說明（/) 積（LPCVD)法而施加。若使用的是氮化矽，介電層的厚度 可能是大約1〇-1〇,〇〇〇毫微米，雖然可以取決於半導體元 件10的設計而使用具任意厚度的介電層。 將一個覆罩介電層或覆罩層24澱積於介電層22上。 覆罩層24最好是可以相對於介電層22作選擇性蝕刻 的。依下述方式對覆罩層24製作圖形以便爲介電層22 製作圓形。若以氮化矽用於介電層22，則覆罩層24最好 是一種像氧化矽之類的氧化物。將另一個覆罩層26澱積 於覆罩層24上。覆罩層26最好是由用於介電層22之相 同材料構成的，不過也能使用其他可以相對於覆罩層24 作選擇性蝕刻的材料。最好藉由照光微影印刷法施行曝 光並顯影而將一個阻抗層28加到第二覆罩層26上。阻 抗層28是依一種預定圖形而形成的。於一個較佳實施例 中，此預定圖形包含一些其厚度落在從大約一個最小器 件尺寸（F，亦即下達基礎界尺）到設計用適當上限範圍 內的平行導線。此圖形包含如圖所示的阻抗導線30。參 照第3圖，根據阻抗層28的圖形將覆罩層26蝕刻到下 達覆罩層24。這麼做形成了用於蝕刻覆罩層24的圖形。 於一個較佳實施例中，是將一組實質平行導線27形成於 第二覆罩層26內。這些導線可以根據阻抗層28內的阻 抗圖形而改變形狀。 將注意力轉向第4-7圖，是沿垂直於第2和3圖之區段 導線而取得的截面圖示。參照第4圖，依預定圖形進行 曝光和顯影以施加阻抗層32。於一個較佳實施例中，此 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) < _____— II 11111111 ^ 經濟部智慧財產局員工消費合作社印製 0 A7 B7 五、發明說明（9 ) 預定圖形包含一些其厚度落在從大約一個最小器件尺寸 (F，亦即下達基礎界尺）到設計用適當上限範圍內的平 行導線34。於一個顯示用實施例中，各導線34都是垂直 於各導線27的，其中之一是如第4圖所示。 _ 參無第Γ圖，執行一種選擇性蝕刻方法以蝕 刻覆罩層2 4到下達介電層2 2。此選擇性蝕刻方 法最好是一種各向同性的蝕刻方法而利用導線27 (落在 第4圖中第二覆罩層26上的）以及導線34以形成如圖 所示的矩形或方形孔洞3 6。根據阻抗層32的圖形對介電 層26選擇性地去除某些部分的覆罩層24。 參照第6圖，自覆罩層24上剝除阻抗層32。執行一種 選擇性蝕刻方法以便將見前步驟中所形成的栅網圖形轉 移到介電層22上。於這種選擇性蝕刻方法施行期間，若 以相同的材料用於覆罩層26及介電層22,則可以在對介 電層22進行選擇性蝕刻的同時去除覆罩層26的剩餘部 分。 參照第7圖，自介電層22上去除覆罩層24»現在將介 電層22製作成圖形以便使用柵網12(第1圖）而於基板 20內形成深溝渠。最好以由介電層22提供的柵網圖形當 作覆罩對半導體基板（基板層20 )施行圖形製作，例如 於DRAM晶片內形成一些深溝渠21，或是爲任何其他將 要形成的器件或組件提供一種圖形或是覆罩。介電層22 最好一種氮化物以提供較高選擇性使深溝渠21蝕刻到基 板20以內。有利的是，上述柵網圖形會包含矩形或方形 -1 1 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝----IIII 訂--------- 經濟部智慧財產局員工消費合作社印製 454^4 0 y A7 B7 五、發明說明) (.請先閲讀背面之注意事項再填寫本頁) 的孔洞1 8 (也能在第1圖看到）以便蝕刻出矩形或方形 的深溝渠2 1。可能令所形成的深溝渠2 1具有邊長像最小 器仵尺寸一般小的實質矩形或方形形狀。這類矩形或方 形^的形狀是在不致產生角落圓鈍現象下形成的，故有利 地提供了增大溝渠容積以及獨立控制溝渠之長度和寬度 的功能。 參照第8圖，半導體元件110是去除了上邊介電層以 及導電層以顯示柵網112。柵網112最好包含垂直導線 114及水平導線116而於其間形成矩形或方形。雖然柵網 112包含有矩形或方形，也可以根據本發明形成例如伸長 形槽縫以及平行四邊形等其他構造或形狀。各垂直導線 114及各水平導線11 6之間的空間118可能是用於在半導 體元件110上各位準之間形成接點的接觸孔，或者栅網 112可能是一個用於形成矩形或方形深溝渠的覆罩。 吾人應,該了解的是第9-11圖是沿C-C區段導線取得的 截面圖示，而第12-15圖是沿d-d區域導線取得的截面圖 示。第9-15圖顯示的是以第8圖的半導體元件110爲基 礎而根據本發明的處理步驟。第8圖中並未標示出單獨 的步驟。 經濟部智慧財產局員工消費合作社印製 參照第9圖，形成或提供一個基板層120。基板層120 可能包含例如一個其內形成有漫射區域的半導體基板， 以便藉由將要根據本發明形成的接點將之連接到金屬導 線上。 將介電層124澱積於基板120上。將一個覆罩層126 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 454^40 經濟部智慧財產局員X消費合作社印製 A7 B7 五、發明說明（"） 澱積於介電層124上。覆罩層126最好是可以相對於介 電層1 2 4作選擇性触刻的。最好藉由照光微影印刷法加 以曝光並顯影而將一個阻.抗層^28加到覆罩層126上。 阻抗層1 28是依一種預定圖形而形成的。於一個較佳實 施例中，此預定圖形包含一些其厚度落在從大約一個最 小器件尺寸（F，亦即下達基礎界尺）到設計用適當上限 範圍內的平行導線。參照第1〇圖，根據阻抗層128的圖 形將覆罩層126蝕刻到下達覆罩層124。這麼做形成了用 於蝕刻介電層124的圖形。於一個較佳實施例中，是將 ;一.1^\實質平行導線127形成於覆罩層126·內。這些導 線127可以根據阻抗層128內的阻抗圖形而改變形狀。 參照第11圖於某一個實施例中，去除阻抗層128ι並蝕刻 介電層124以形成空間1 3 1而能在稍後步驟中將一個含 .雙波紋的金屬導線澱積其內。 將注意，力轉向第1 2-1 5圖，是沿垂直於第9、1 0和11 圖之區段導線而取得的截面圖示。參照第12圖，依預定 圖形進行曝光和顯影以施加阻抗層132。於一個較佳實施 例中，此預定圖形包含一些其厚度落在從大約一個最小 器件尺寸（F，亦即下達基礎界尺）到設計用適當上限範 圍內的平行導線134。於一個顯示用實施例中，各導線 134都是垂直於各導線127的，其中之一是如第12圖所 示。 參照第1 3圖，執行一種選擇性蝕刻方法以蝕刻介電層 124到下達基板120。此選擇性蝕刻方法最好是一種各向 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----：---^----:-裝--------訂--------- ,/L\. . (請先閲讀背面之注意事項再填寫本頁) A7 B7 454¾4 0 五、發明說明（Q) 同性的蝕刻方法而利用導線127 (落在第10圖中覆罩層 1 26上的）以及導線1 34以形成如圖所示的矩形或方形孔 洞13 6。於阻抗層1 3 2內形成一些阻抗導線以保護落在底 下的介電層124不致受到蝕刻程序的影響。 _參照第14圖，自介電層124及覆罩層126上剝除阻抗層 32。也可將覆罩層126剝除掉。於某一實施例中，可以 鈾刻基板層120以便在不使用一個額外覆罩層（亦即介 電層22)下形成一些深溝渠121。 參照第15圓’形成像位元線或其他導體之類的導電導 線140以及像位元線接點、表面條狀接點、或是可以在 施行雙波紋鑿刻處理方法的同一時段內形成一些電容器 接點之類的接點M2，或者可以利用不同的處理步驟形成 一些接點142以及導電導線140。基板層120可能包含一 些由將要藉由根據本發明而形成的一些接點142連接到 較高各層之金屬導線上的較低各層構成的導電或金屬導 線。如同習知製程中所熟知的可以繼續作進一步的處理 以形成半導體元件的其餘組件。可以在單一半導體元件 的製程中多次使用本發明，例如可以使用包含第14圖之 介電層124的柵網圖形以便直接於如第15圖所示的基板 120內形成一些深溝渠121。然後使用本發明以形成一些 位元線接點並於稍後使用本發明以便於各金屬導線之間 形成一些交互連接結構。 參照第16-18圖，其中係以展示方式顯示用於接點及深 溝渠的其他構造。於第16圖中，所顯示的介電層（或覆 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝---- I n · 經濟部智慧財產局員工消費合作社印製 454540 A7 B7 五、發明說明（β) 罩層）222含有朝第一方向的導線一丄24。依線段的方式施 加一個阻抗層226以形成一個用來形成各接觸孔（或各 蝕刻位置）228的柵網212。在其間距離大約是三倍的最 小器件尺寸3F處爲半導體元件提供一些接觸孔228。依 這種方式，當吾人將接點形成於其內時能在各接點之間 提供更大的距離。這可以藉由改變阻抗圖形等而根據半 導體元件的設計加以調整。有利的是，各接觸孔及/或 各蝕刻位置在形狀上都是矩形的。此外，由於，槽縫230 可以重疊在介電層222的各導線之上，故各接觸孔或各 蝕刻位置可以在垂直方向爲校準阻抗層226提供更大的 容忍度。於預定阻抗層圖形內的各項改變可以在各接觸 孔/各蝕刻位置之間提供更大的距離或是提供更大的形 狀。於第1 7圖中，所顯示的柵網3 1 2含有一個包含介電 層322以及阻抗層326的圖形，其中各接觸孔（或各蝕 刻位置），328間的間隔都是7F。這種配置是類似用於其 單元面積爲8 · F 2之D RAM晶片構造的位元線接點。如 同已證明的，吾人可以在各接觸孔/或各蝕刻位置228 和328之間提供其他距離。此設計並不受限於器件尺寸 的整數倍，而是根據本發明栅網間隔的尺寸能夠是最小 器尺寸F以上的任何尺寸。 於其他構造中，如第18圖所示可以利用一個柵網4.12 當作溝渠蝕刻處理的覆罩形成一種其單元面積爲8*F2之 ，深溝渠構造而構成例如DRAM晶片上的深溝渠404。根 據本發明，這些溝渠404是藉由調整阻抗層426以及覆 -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝--------訂--------- 經濟部智慧財產局員工消費合作社印製 454^4 0 X A7 B7 五、發明說明（κ) 罩層422的圖形並利用上述方法而形成的。第16-18圖顯 示的是在柵網層之前（底下）所形成的一些平行導線； 不過，吾人也可以在形成各平行導線之前（.底下）先形 成柵網層。 已經說明了用於形成改良式接點以及深溝渠的較佳實 施例（係供顯示用而不是用來限制），吾人應該注意的是 熟悉習知設計的人可以在上述說明的觀點下作各種修正 和變化。所以吾人應該了解的是可以在不偏離本發明所 附申請專利範j之精神及架構下對本發明所揭示的特殊 實施例進行改變。吾人已經以詳盡且特別是依專利法所 要求的方式說明了本發明，並將所提出的專利申請且期 望受到文字專利法保護的事項列舉於申請專利範圍中。 符號說明 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁 10,110···半導體元件 1 2,112,212,31 2,4 12 …柵網 14，114···垂直導線 16，116···水平導線 18，118…垂直導線間的空間 20，120…基板層 21…方形深溝渠 22，124,322·"介電層 ?_4^6，126,422〜覆罩層 27,127——組實質平行導線 28,32，128，132"_ 阻抗層 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 454^4 Ο Α7 Ύ _._Β7_ 五、發明說明（U ) 30…阻抗導線 3 4…導線 36，136···矩形或方形孔洞 130…平行導線 131…空間 134…與導線127垂直的導線 140···導電導線 142…接點 222…介電或覆罩層 224…導線 226,326,426···阻抗層 228,328…接觸孔 230…槽縫 404…溝渠 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
Claims (1)
- A8 B8 C8 D8 454^4 0 y 六、申請專利範圍 1. 一種於半導體組件內製作圖形之方法^包含的步驟有： 提供一個基板層’此基板層含有一個介電層且於介電 層上形成一個覆罩層，此覆罩層是可以相對於介電層作 選擇性蝕刻的； 對覆罩層進行圖形製作以更於覆罩層內形成第一組實 質平行導線；以及 對介電層進行圖形製作以便於其內形成一些下達基板 層的矩形孔洞。 2. 如申請專利範圍第1項之方法，也包括於各孔洞內澱 積導電材料以便於基板_層上形成一些接點的步驟。 3:如申請專利範圍第1項之方法，其中該基板層可能包 含一個半導體基板且此方法可能包含一個蝕刻半導體 基板以便於其內形成深溝渠的步驟。 4.如申請專利範圍第1項之方法，也包括一個其形狀爲 矩形及方形之一的孔洞形成步驟。 5 ·如申請專利範圍第4項之方法，其中形成孔洞的步驟 可能包含一個其形狀爲矩形及方形之一孔洞的形成步 驟，其中矩形及方形上至少一邊會包含給定技術的最小 器件尺寸。 6. 如申請專利範圍第1項之方法，也包括獨立調整矩形 孔洞長度的步驟及/或獨立調整矩形孔洞寬度的步驟》 7. 如申請專利範圍第1項之方法，也包括調整圖形製作 程序以提供不同孔洞圖形的步驟。 8. 如申請專利範圍第1項之方法，也包括·· -18- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝！ 訂 ---------. 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 454^4 〇 六、申請專利範圍 敢介電廇內對應到孔洞的位置蝕刻導線；以及 於各孔洞以及各導線內澱積導電材料的步驟以便施行 雙波紋鑿刻處理方法。 9. 一種根據本發明於半導體組件內製作圖形之方法，包 含的步驟有： 提供一個基板層，此基板層含有一個形成於其上的介 — 電層、形成於介電層上的第一覆罩層、以及形成於第一 覆罩層上的第二覆罩層，此第二覆罩層和介電層是可以 相對於第一覆罩層作選擇性蝕刻的； 對第二覆罩層以便於第二覆罩層內形成第一組實質平 行導線； 對第一覆罩層進行圖形製作以便於其內形成一些矩形 孔洞； 依這些矩形孔洞對介電層進行蝕刻以便於介電層內形 成一些矩形孔洞；以及 去除第一覆罩層以及第二覆罩層的剩餘部分。 10. 如申請專利範圍第9項之方法，其中該基板層可能包 含一個半導體基板且此方法可包含一個蝕刻半導體基 板以便於其內形成深溝渠的步驟。 11. 如申請專利範圍第9項之方法，也包括將矩形孔洞形 成爲方形的步驟。 12. 如申請專利範圍第9項之方法，其中依這些矩形孔洞 對介電層進行蝕刻以便於介電層內形成一些矩形孔洞 的步驟會包含一個其形狀爲矩形及方形之一孔洞的形 -1 9- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公f ) (請先閱讀-f面之注意事項再填寫本頁) 裝--------訂---------— 經濟部智慧財產局員工消費合作社印製 4 5 4^4 0 A8 B8 C8 D8 六、申請專利範圍 成步驟，其中矩形及方形上至少一邊會包含給定技術 的最小器件尺寸。 (請先閱讀嘴面之注意事項再填寫本頁) 1 3.如申請專利範圍第9項之方法，也包括獨立調整矩形 孔洞長度的步驟。 14. 如申請專利範圍第9項之方法，也包括獨立調整矩形 孔洞寬度的步驟。 15. —種於半導體組件內製作圖形之方法，包含的步驟 有： 提供一個基板層，此基板層含有一個形成於其上的介 電層以及形成於介電層上的第一覆罩層，第一覆罩層和 介電層相互間是呈選擇性可蝕刻的； 藉由形成實質上呈平行的導線而於第一覆罩層上製作 出阻抗層圖形； 依製作成圖形的阻抗層蝕刻穿透第一覆罩層以便於第 一覆罩層內形成第一組實質平行導線； 去除阻抗層； 藉由形成實質上呈平行且依實質上與第一組實質平行 導線呈垂直配置的導線而於第一覆罩層上製作出第二阻 抗層圖形； 經濟部智慧財產局員工消費合作社印製 依製作成圖形的第二阻抗層以及第一組實質平行導線 蝕刻穿透介電層以便於介電層內形成一些矩形孔洞： 去除第二阻抗層；以及 去除第一覆罩層的剩餘部分。 16. 如申請專利範圍第15項之方法’也包括於各孔洞內 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A8 B8 C8 D8 454^4 0 六、申請專利範圍 澱積導電材料以便於基板層上形成一些接點的步驟。 (請先閱讀啃面之注音？事項再填寫本頁) 17. 如申請專利範圍第15項之方法，其中該基板層可包 含一個半導體基板且此方法可包含一個蝕刻半導體基 板以便於其內形成深溝渠的步驟。 18. 如申請專利範圍第15項之方法，也包括將矩形孔洞 形成爲方形的步驟。 19. 如申請專利範圔第15項之方法，其中係將矩形孔洞 形成爲包含矩形及方形之一的形狀，且其中矩形及方形 上至少一邊會包含給定技術的最小器件尺寸。 20. 如申請專利範圍第15項之方法，也包括獨立調整矩 形孔洞長度的步驟。 21. 如申請專利範圍第15項之方法，也包括獨立調整矩 形孔洞寬，度的步驟。 22. ~種半導體孟丄牛，包含： —個基板，此基板包含一些接，點區域； . —個介電層，係澱積於基板上而含有一些依預定圖形 配置其內的矩形孔洞；以及 經濟部智慧財產局員工消費合作社印製 許多配置於矩形孔洞內的矩形接點以便使基板的接點 區域連接到配置於介電層內的導電Β。 23. 如申請專利範圍第22項之半，其中該矩形 接點上至少有一邊是實質上等於技術的最小器件 尺寸。 24. 如申請專利範圍第23項之半元件，其中該矩形 接點是一些邊長是實質上等於給定技術之最小器件尺 -21- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 5 4.成 4 0 A8 B8 C8 D8 六、申請專利範圍 寸的方形。 25.如申請專利範圍第22項之半 其中該接點 區域可包含一些漫射區域而此層可能包含一些位 元線。 2 6 ·如申請專利範圍第2 2項之半導驚元件，其中該介電 層可包含一些含雙波紋的金屬導線以便與各接點形成 電氣連接。 :,' 1--------Ϊ----Γ 裝 -------訂---------錄ί (請先閱讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -22- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/226,434 US6204187B1 (en) | 1999-01-06 | 1999-01-06 | Contact and deep trench patterning |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW454240B true TW454240B (en) | 2001-09-11 |
Family
ID=22848894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089100092A TW454240B (en) | 1999-01-06 | 2000-02-09 | Improved contact and deep trench patterning |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6204187B1 (zh) |
| EP (1) | EP1022771A3 (zh) |
| JP (1) | JP2000208434A (zh) |
| KR (1) | KR100747297B1 (zh) |
| CN (1) | CN1154018C (zh) |
| TW (1) | TW454240B (zh) |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3257593B2 (ja) * | 1999-02-05 | 2002-02-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100307631B1 (ko) * | 1999-06-01 | 2001-09-29 | 윤종용 | 반도체소자의 미세패턴 형성방법 |
| US6358843B1 (en) * | 2001-04-02 | 2002-03-19 | Advanced Micro Devices, Inc. | Method of making ultra small vias for integrated circuits |
| DE10154820B4 (de) * | 2001-11-08 | 2005-06-02 | Infineon Technologies Ag | Verfahren zum Herstellen einer Maske für Halbleiterstrukturen |
| US7910288B2 (en) | 2004-09-01 | 2011-03-22 | Micron Technology, Inc. | Mask material conversion |
| US7655387B2 (en) | 2004-09-02 | 2010-02-02 | Micron Technology, Inc. | Method to align mask patterns |
| US7611944B2 (en) | 2005-03-28 | 2009-11-03 | Micron Technology, Inc. | Integrated circuit fabrication |
| US7429536B2 (en) | 2005-05-23 | 2008-09-30 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US7381654B2 (en) * | 2005-05-31 | 2008-06-03 | Taiwan Semiconductor Manufacturing Co. | Method for fabricating right-angle holes in a substrate |
| US7560390B2 (en) | 2005-06-02 | 2009-07-14 | Micron Technology, Inc. | Multiple spacer steps for pitch multiplication |
| US7829262B2 (en) | 2005-08-31 | 2010-11-09 | Micron Technology, Inc. | Method of forming pitch multipled contacts |
| US7393789B2 (en) | 2005-09-01 | 2008-07-01 | Micron Technology, Inc. | Protective coating for planarization |
| US7572572B2 (en) | 2005-09-01 | 2009-08-11 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US7776744B2 (en) | 2005-09-01 | 2010-08-17 | Micron Technology, Inc. | Pitch multiplication spacers and methods of forming the same |
| JP2007123342A (ja) * | 2005-10-25 | 2007-05-17 | Nec Electronics Corp | 半導体装置の製造方法。 |
| JP2007149768A (ja) * | 2005-11-24 | 2007-06-14 | Nec Electronics Corp | 半導体装置の製造方法 |
| EP1804282A1 (en) * | 2005-12-29 | 2007-07-04 | Interuniversitair Microelektronica Centrum vzw ( IMEC) | Methods for manufacturing dense integrated circuits |
| US7897058B2 (en) * | 2006-02-13 | 2011-03-01 | Asml Netherlands B.V. | Device manufacturing method and computer program product |
| US7842558B2 (en) | 2006-03-02 | 2010-11-30 | Micron Technology, Inc. | Masking process for simultaneously patterning separate regions |
| JP4155587B2 (ja) * | 2006-04-06 | 2008-09-24 | 株式会社東芝 | 半導体装置の製造方法 |
| US7902074B2 (en) | 2006-04-07 | 2011-03-08 | Micron Technology, Inc. | Simplified pitch doubling process flow |
| US7488685B2 (en) | 2006-04-25 | 2009-02-10 | Micron Technology, Inc. | Process for improving critical dimension uniformity of integrated circuit arrays |
| KR100766236B1 (ko) * | 2006-05-26 | 2007-10-10 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
| US7795149B2 (en) | 2006-06-01 | 2010-09-14 | Micron Technology, Inc. | Masking techniques and contact imprint reticles for dense semiconductor fabrication |
| US7723009B2 (en) | 2006-06-02 | 2010-05-25 | Micron Technology, Inc. | Topography based patterning |
| US7611980B2 (en) | 2006-08-30 | 2009-11-03 | Micron Technology, Inc. | Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures |
| US7666578B2 (en) | 2006-09-14 | 2010-02-23 | Micron Technology, Inc. | Efficient pitch multiplication process |
| JP2008210940A (ja) * | 2007-02-26 | 2008-09-11 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| US8563229B2 (en) | 2007-07-31 | 2013-10-22 | Micron Technology, Inc. | Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures |
| US7759242B2 (en) * | 2007-08-22 | 2010-07-20 | Qimonda Ag | Method of fabricating an integrated circuit |
| US8183628B2 (en) | 2007-10-29 | 2012-05-22 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor structure and method of fabricating the semiconductor structure |
| JP5204121B2 (ja) * | 2007-10-29 | 2013-06-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体構造及び当該半導体構造の製造方法 |
| KR20090050699A (ko) * | 2007-11-16 | 2009-05-20 | 주식회사 동부하이텍 | 미세 패턴 제조 방법 및 반도체 소자의 제조 방법 |
| US7659208B2 (en) | 2007-12-06 | 2010-02-09 | Micron Technology, Inc | Method for forming high density patterns |
| US7790531B2 (en) | 2007-12-18 | 2010-09-07 | Micron Technology, Inc. | Methods for isolating portions of a loop of pitch-multiplied material and related structures |
| JP5317343B2 (ja) | 2009-04-28 | 2013-10-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
| US8598650B2 (en) | 2008-01-29 | 2013-12-03 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device and production method therefor |
| US8030218B2 (en) | 2008-03-21 | 2011-10-04 | Micron Technology, Inc. | Method for selectively modifying spacing between pitch multiplied structures |
| KR100944348B1 (ko) * | 2008-05-16 | 2010-03-02 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
| US8076208B2 (en) | 2008-07-03 | 2011-12-13 | Micron Technology, Inc. | Method for forming transistor with high breakdown voltage using pitch multiplication technique |
| US8492282B2 (en) | 2008-11-24 | 2013-07-23 | Micron Technology, Inc. | Methods of forming a masking pattern for integrated circuits |
| JP4719910B2 (ja) | 2008-11-26 | 2011-07-06 | 国立大学法人東北大学 | 半導体装置の製造方法 |
| JP5356970B2 (ja) | 2009-10-01 | 2013-12-04 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
| US8304172B2 (en) * | 2009-11-12 | 2012-11-06 | Advanced Micro Devices, Inc. | Semiconductor device fabrication using a multiple exposure and block mask approach to reduce design rule violations |
| WO2011111662A1 (ja) | 2010-03-08 | 2011-09-15 | 日本ユニサンティスエレクトロニクス株式会社 | 固体撮像装置 |
| US8487357B2 (en) | 2010-03-12 | 2013-07-16 | Unisantis Electronics Singapore Pte Ltd. | Solid state imaging device having high sensitivity and high pixel density |
| JP5066590B2 (ja) | 2010-06-09 | 2012-11-07 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置とその製造方法 |
| JP5087655B2 (ja) | 2010-06-15 | 2012-12-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
| US8564034B2 (en) | 2011-09-08 | 2013-10-22 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
| US8669601B2 (en) | 2011-09-15 | 2014-03-11 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor |
| US8916478B2 (en) | 2011-12-19 | 2014-12-23 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| US8772175B2 (en) | 2011-12-19 | 2014-07-08 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| KR101903477B1 (ko) * | 2012-01-11 | 2018-10-02 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| US8748938B2 (en) | 2012-02-20 | 2014-06-10 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
| KR102377372B1 (ko) * | 2014-04-02 | 2022-03-21 | 어플라이드 머티어리얼스, 인코포레이티드 | 인터커넥트들을 형성하기 위한 방법 |
| CN106463350B (zh) * | 2014-06-13 | 2019-12-20 | 英特尔公司 | 通过选择性削减规则网格的垂直沟道晶体管制造工艺 |
| US9543165B2 (en) * | 2015-02-13 | 2017-01-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating semiconductor device |
| US9679809B1 (en) * | 2016-03-22 | 2017-06-13 | Globalfoundries Inc. | Method of forming self aligned continuity blocks for mandrel and non-mandrel interconnect lines |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3784380A (en) * | 1970-11-11 | 1974-01-08 | Honeywell Inf Systems | Method for manufacturing artwork for printed circuit boards |
| JPH0795543B2 (ja) * | 1985-10-29 | 1995-10-11 | ソニー株式会社 | エツチング方法 |
| US4832789A (en) * | 1988-04-08 | 1989-05-23 | American Telephone And Telegrph Company, At&T Bell Laboratories | Semiconductor devices having multi-level metal interconnects |
| JPH03139821A (ja) * | 1989-10-25 | 1991-06-14 | Toshiba Corp | 微細パターンの形成方法 |
| FR2663784B1 (fr) * | 1990-06-26 | 1997-01-31 | Commissariat Energie Atomique | Procede de realisation d'un etage d'un circuit integre. |
| US5013680A (en) * | 1990-07-18 | 1991-05-07 | Micron Technology, Inc. | Process for fabricating a DRAM array having feature widths that transcend the resolution limit of available photolithography |
| US5227013A (en) * | 1991-07-25 | 1993-07-13 | Microelectronics And Computer Technology Corporation | Forming via holes in a multilevel substrate in a single step |
| JPH05152547A (ja) * | 1991-11-26 | 1993-06-18 | Toshiba Corp | マスクｒｏｍの製造方法 |
| KR950005263B1 (ko) * | 1992-01-21 | 1995-05-22 | 삼성전자주식회사 | 반도체장치의 미세패턴형성방법 |
| JP3234084B2 (ja) * | 1993-03-03 | 2001-12-04 | 株式会社東芝 | 微細パターン形成方法 |
| KR950005263A (ko) * | 1993-08-31 | 1995-03-20 | 기따오까 다까시 | 전기청소기 |
| US5705321A (en) * | 1993-09-30 | 1998-01-06 | The University Of New Mexico | Method for manufacture of quantum sized periodic structures in Si materials |
| US5759744A (en) * | 1995-02-24 | 1998-06-02 | University Of New Mexico | Methods and apparatus for lithography of sparse arrays of sub-micrometer features |
| DE19526011C1 (de) * | 1995-07-17 | 1996-11-28 | Siemens Ag | Verfahren zur Herstellung von sublithographischen Ätzmasken |
| US5714039A (en) * | 1995-10-04 | 1998-02-03 | International Business Machines Corporation | Method for making sub-lithographic images by etching the intersection of two spacers |
| JP2900881B2 (ja) * | 1996-05-30 | 1999-06-02 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3087685B2 (ja) * | 1997-06-04 | 2000-09-11 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1999
- 1999-01-06 US US09/226,434 patent/US6204187B1/en not_active Expired - Lifetime
-
2000
- 2000-01-05 EP EP00300027A patent/EP1022771A3/en not_active Withdrawn
- 2000-01-06 JP JP2000000881A patent/JP2000208434A/ja active Pending
- 2000-01-06 KR KR1020000000401A patent/KR100747297B1/ko not_active IP Right Cessation
- 2000-01-06 CN CNB001021206A patent/CN1154018C/zh not_active Expired - Fee Related
- 2000-02-09 TW TW089100092A patent/TW454240B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP1022771A3 (en) | 2003-12-10 |
| KR20000057720A (ko) | 2000-09-25 |
| CN1154018C (zh) | 2004-06-16 |
| US6204187B1 (en) | 2001-03-20 |
| EP1022771A2 (en) | 2000-07-26 |
| CN1259759A (zh) | 2000-07-12 |
| KR100747297B1 (ko) | 2007-08-08 |
| JP2000208434A (ja) | 2000-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW454240B (en) | Improved contact and deep trench patterning | |
| TW415041B (en) | Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks | |
| KR100771891B1 (ko) | 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법 | |
| CN108962895A (zh) | 半导体装置、电子系统及形成半导体装置结构的方法 | |
| JP5007529B2 (ja) | 半導体装置及びその製造方法 | |
| KR20040015050A (ko) | Ｃｍｐ 마무리된 다마신 표면상의 리소그래피 정렬 및오버레이 측정마크의 디자인 | |
| TW502386B (en) | Bit line landing pad and borderless contact on bit line stud with localized etch stop layer and manufacturing method thereof | |
| KR102471620B1 (ko) | 패턴 형성 방법 및 그를 이용한 반도체장치 제조 방법 | |
| TW441038B (en) | Manufacturing method of ETOX flash memory | |
| TW573340B (en) | Bit line landing pad and borderless contact on bit line stud with etch stop layer and manufacturing method thereof | |
| KR100833201B1 (ko) | 콘택 플러그 및 배선 라인 일체형 구조의 미세 패턴을가지는 반도체 소자 및 그 제조 방법 | |
| CN109148269B (zh) | 半导体装置的形成方法 | |
| US5597763A (en) | Method for manufacturing a semiconductor wiring structure including a self-aligned contact hole | |
| CN103489839B (zh) | 硬掩模间隙壁结构及其制作方法 | |
| TW417204B (en) | Semiconductor metalization system and method | |
| TWI226681B (en) | DRAM cell and method of manufacturing the same | |
| KR20100001700A (ko) | 반도체 소자 및 그 제조 방법 | |
| TWI334177B (en) | Method for forming a semiconductor device | |
| CN109872993A (zh) | 半导体结构的布局、半导体装置及其形成方法 | |
| TW219407B (zh) | ||
| KR970018402A (ko) | 미세 크기의 접촉창을 가지는 반도체 메모리 장치 및 그 제조방법 | |
| CN113517256B (zh) | 用于形成dram的位线接触的隔离图案和制备方法 | |
| EP3840034B1 (en) | Method for producing nanoscaled electrically conductive lines for semiconductor devices | |
| TW560004B (en) | Semiconductor device and manufacturing method therefor | |
| KR20100042925A (ko) | 다마신 공정을 이용한 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |