TW445647B - Ferroelectric thin films of reduced tetragonality - Google Patents

Ferroelectric thin films of reduced tetragonality Download PDF

Info

Publication number
TW445647B
TW445647B TW088116395A TW88116395A TW445647B TW 445647 B TW445647 B TW 445647B TW 088116395 A TW088116395 A TW 088116395A TW 88116395 A TW88116395 A TW 88116395A TW 445647 B TW445647 B TW 445647B
Authority
TW
Taiwan
Prior art keywords
ferroelectric
unit
patent application
scope
layer
Prior art date
Application number
TW088116395A
Other languages
English (en)
Inventor
Ramamoorthy Ramesh
Original Assignee
Telcordia Tech Inc
Univ Maryland
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telcordia Tech Inc, Univ Maryland filed Critical Telcordia Tech Inc
Application granted granted Critical
Publication of TW445647B publication Critical patent/TW445647B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Description

445647 經濟部智慧財產局S工消费合作社印製 A7 B7 五、發明說明(1 ) 發明領域 本發明是有關於一種鈣鈦磷材料,尤其是一種可用在鐵 電記憶體單元的鐵電材料。 背景技術 鐵電隨機存取記憶體(FRAMs )提供非揮發記憶體的可能 性,以取代矽記憶體,因爲FRAMs不需要能量來保持其 電性激發的極化狀態。圖!顯示FRAM1〇的一般結構,該 FRAM 10包括二電極板12,14,其間置入鐵電材料16。 鐵電材料16不只具有大於一單位的鐵電常數,而且某正 確的條件下還是雙穩態。一旦電極板12,14將鐵電極性 轉成向上或向下向位的極化狀態時,即使是在移開極化電 壓後,鐵電材料16也會保持在該狀態β亦即,沒有施加 任何電源時’電荷(或電壓)仍會在記憶體單元1〇上。稍 後,該電荷會被量測出來。因此,FRAM 10形成一種非揮 發的記憶體。 傳統上,FRAM包括多晶鐵電材料,夾在二金屬電極之 間,形成電容器的結構。然而這種設計會有可靠度與老化 的問題。 最近,Ramesh與其共事者已經使用氧化金屬電極,開發 出結晶定向的鐵電單元。:Dhote等人在1叩5年1 2月2 6曰 提出申請的美國專利08/5783499中,揭露出—種以鉑爲底 材的下電極,並在1 997年7月3日刊登在PCT刊物 97/23886 上。
Dhote等人用於鐵電隨機存取記憶體(FRAM) 2〇的典型 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) ---------------------^ --------- (請先閱讀背面之注意事項再填寫本頁) 11 4 4 5 6 4 7 經濟部智慧財產局貝工湞費合作社印製 Α7 Β7 五、發明說明(2 ) - 結構,是類似於矽動態ram,顯示於圖2的剖示圖中。要 了解的是,FRAM結構被重複許多次而形成較大的fram 積體電路,且需要其它的輔助電路,也製作在同一晶片 上。整體的FRAM結構很少有例外的是眾所周知,且已經 由Ramesh在之前所引用的美國專利案中揭露出來。 Kinney提供一篇良妤的文章,來探討]pram積體電路,刊 登在"Signal magnitudes in high density ferroelectric memories," Integrated Ferroelectrics,vol· 4, 1994,pp I3i_ 144 e FRAM 20是在(001)-結晶向位的珍基材上形成22, 使知其的妙電路能很容易的結合在一起。將與基材22 的導電型態相反的雜質,以擴散方式或離子佈植方式植入 源極區24與没極區26,而形成金氧半電(m〇S )晶體。利 用包括一下閘極氧化層與上金屬閘極層的閘極結構28覆 蓋住閘極區,比如使用鋁,以便控制該閘極。 第一内部介電層30,比如二氧化矽,沉積在基底22以 及電晶體結構上。以微影製程蝕刻並穿過在源極區24上 的第一内部介電層30,以形成接觸孔32,再用多晶妙填 滿,形成多晶矽接觸塞,連接到源極區2 4。以微影製程 的方式,在第一内部介電層30的頂部製作出金屬源極線 3 4,並以電氣方式接觸到接觸塞3 2 » 接著在第一内部介電層30上沉積出第二内部介電層 36。蚀刻並穿過在没極區26上的第一内部介電層與第 二内部介電層36,形成另一接觸孔38,並用多晶沙填 滿,形成多晶矽接觸塞,接觸到電晶體的没極區2 6 β以 -5- 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------' --------訂 --------^1 < (請先Η1*背面之注意事項再填寫本頁) 經濟部智慧財產局貝工消費合作社印製 445647 A7 B7 —- -------* * — --- 五、發明說明(3 ) " 上的製程是矽技術中很標準的製作步驟。 接著沉積出上升的光罩,並定義出圖案,在ί及極接觸孔 38上具有一孔徑,面積大於電容所需的面積,雖然在商 業化製造中,一般是進行光罩乾式電漿蝕刻。在該光罩上 以及孔徑内沉積出一系列的薄層β多晶碎層4 0提供良好 的電性接觸給多晶矽塞38 = TiN層42與白金層44形成導 電性阻障層,介於多晶碎與氧化的金屬氧化物接觸區之 間。多晶碎是一種半導體’但是如果表面被氧化掉而形成 Si〇2時’會形成穩定且絕緣性的薄層,以避免電性接觸。 在白金層44上沉積出導電金屬氧化層46,最好是飼欽 礦’比如網趣氧化鋇(LSCO ),雖然也可以使用其它的金 屬氧化物,尤其是薄層的旬欽確。這種材料的组成—般是 La〇.5Sr〇.5Co03 ’雖然約Lai-xSrxCo〇3的组成可能且有 〇.15kx乏0.85。目前已知’ LSCO會形成可被接受的電氣 接觸區’並進一步使鈣鈦礦鐵電材料做高度定向的結晶成 長。 接著去除掉光革層’將下部堆疊層4〇,42,44,46留 下,如圖2所示。然後定義出另一光罩層,沉積出一致的 Ζ +形場氧化層48,覆蓋住之前所定義出下部堆疊層的側 邊’其邊緣延伸到該下部堆叠層上表面的邊緣上,並具有 一根部’從下部堆疊層的底部向外延伸,但是留下一孔 杈,給之後所沉積的上部鐵電堆疊用。場氧化層4 8以電 氣方式將之後所沉積的上部鐵電堆疊與下電極側邊絕緣 開。 -6 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) ^ --------^--— — — —— — f埼先閱讀背面之注意事項再填窵本頁) 445647 經濟部智慧財產局具工消費合作社印製 Α7 Β7 五、發明說明(4 ) 以前,場氧化層48是用Si〇2或Tih來構成,但都不是理 想的材料。鈣鈦礦鐵電材料沉積在這些材料上時,很容易 形成鈣鈦礦與黃綠石的混合物,具有不同的蝕刻特性,進 而造成不可靠的蝕刻結果。較佳的場氧化層48材料是效 酸紐(化學計量组成約爲队了说2),是一種鈣鈦礦,能以 其它錢痛層户斤進行的成長製程來進行成長。在 美國專利5,248,564中揭露,Bi4Tl3〇I2是很強的樣板層,能 提升結晶向位的鈣鈦礦在非結晶向位基材上的成長,所以 場氧化層48會確保在其上長出優良品質的鐵電材 料。可以用其它的鈣鈦礦材料取代鉍鈦酸,只要不是高度 的導電性’而且具有較低的介電常數,比如不屬於鐵電材 料。爲達到最有效的樣板特性,Bi4Ti3〇i2的賴癌必須具 有層狀結構,亦即具有c軸單元,至少是3軸與1?軸單元的 二倍大。 場氧化層48形成後,沉積出另一光罩層,並定義出圖 案,包括在下部堆疊40,42,44,46周圍的孔徑,但其 底部的周邊是在場氧化層48的跟部49之上。然後在較容 易產生定向結晶成長的條件下沉積出鐵電層5 〇。鐵電層 50最好包鈦酸鉛鑭锆(pLZT)或鈦酸鉛鈮鑭锆(ρΝΖΤ) β在 LSCO或其它相似的鈣鈦礦導電電極上所沉積出的鈣鈦礦 鐵電層,會讓鐵電材料能在很低溫下仍能具有很好的結晶 性》鐵電層50上沉積出上部導電金屬氧化層52,最好與 如LSCO的鈣鈦礦下部導電金屬氧化層44是對稱形成的。 上部白金層54是沉積在上部導電金屬氧化層”上。上部 本纸張尺度適用令國國家標準(CNS)A4規格(210 X 297公爱) ---------------------訂--------- ί請先閱t背面之注意事項為填寫本頁) 445 647 Α7 Β7 經濟部智慧財產局員工消f合作社印製 五、發明說明(5 ) 白金層5 4並不會牽涉到很難的技術,其白金組成只選取 自暫時性的溶液。該阻成會變成Tiw或其它矽技術中的金 屬化特性。上部白金層54沉積後,去除掉光罩層,留下 圖2中的上部堆疊結構。 沉積並蝕刻掉第三内部介電層56,以覆蓋住鐵電堆疊 層°第二内部介電層56最好是較像純化層,而較不像是 内部介電層。 將鐵電堆疊層上的第三内部介電層56蝕刻出一接觸孔 6 〇 ’在用Ti/W填滿’以便以電氣方式接觸到上部白金層 54 ’並刻劃出A1的金屬電容線62,接觸到Ti/W塞6 0。 Dhote等人發現到,在5〇〇-55〇eC附近的低溫下沉積出下 部白金層44,會讓鐵電堆疊層(鐵電材料以及二金屬氧化 層)在較高的熱能預算下沉積,該熱能預算是定義成溫度 (°C)以及在該溫度下樣品所經歷的時間之總合。既然這三 層,亦即PNZT層50,上部LSCO電極52,以及上部Pt層 54’ 般疋在單一反應室内以單一溫度所沉積的,熱能 預算變成是沉積溫度與總共沉積時間的乘積。 PNZT是已知的鐵電材料e Dhote等人提出PNZT特定的 組成爲 Pbo.wNbo.uZrmTiOs 以及 PbNb0.04Zr0.2STi0.68O3,亦 即PNZT是含鉛量低的一邊或含鉛量高且含锆量也高的一 邊。 任何鐵電记憶體的問題是疲乏現象。一般是在鐵電單元 的鐵電或接化特性在經過多次讀取-窝入週期後發生劣化 時所觀察到的。多晶單元會承受很大的疲乏作用,而結晶 ^ 8 - (請先M讀背面之注意ί項再填寫本頁)
-I - — II 訂---------線 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公发) 經濟部智慧財產局員工消費合作社印製 445647 A7 ----------- Β7 _ 五、發明說明(e ) 向位的單7L對疲乏作用卻具有較高的抵抗性。雖然如此, 對於結晶向位的單元來説仍是一個問題。 爲了要能量化鐵電單元内的疲乏作用以及其它操作特 性,就必須了解到鐵電單元的極化特性。圖3顯示出鐵電 遲滯迴圈64。橫軸代表跨馆)鐵電單元的電壓。縱軸代表 該材料在JL即加入時或殘留時,亦即沒有施加電壓時的極 化。該極化是正比於流入或流出鐵電單元之電荷的時間。 遲滞曲線是高度的非線性。在此,假設該特性是對稱的, 雖然一般來説並不是如此。 所顯示的遲滯曲線暗示,遲滞曲線在所施加的電壓接近 飽合电麼Vsat時,會達到最高極化。然而,極化向位通 常是沿著電壓方向到達vmax,產生約90% Psat的pmax。與± Vm8X在極化上的差額表示成p*,亦即p*=2 ,對於對稱 的遲滯曲線來説《當該記憶單元爲Vmax時,其極化爲 Pmax,但此後電壓降到V=0,極化雖然還保持在殘留極化 Pr 〇如果該記憶單元被加上負向電壓,則極化會保持在負 殘留極化,對於對稱遲滯曲線來説,這是等於_Pf。假設 是利用vmax的正向電壓來做讀取,所量測到的電荷是對應 於非切換極化P或切換極化p*。讀取電路必須能分辨出 其間的差異,亦即脈衝極化△ ^對於對稱遲滯曲 線來説,脈衝極化ΔΡ等於2Pr» 一般,要有最好的性能,遲滯曲線就必須儘可能的成矩 形。亦即對於給定的乂^^説,抗磁電壓Ve&須最大。這種 看法是基於殘留極化TPr必須愈大愈好,而且殘留極化隨著 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) I n 1 I n t— I · ϋ I I n I I *SJ· D n n fj I ^ i請先閱讀背面之注意事項再填鸾本頁》 4 45 64 7 A7 B7 五、發明說明(7 ) 抗磁電壓增加。然而,我們相信有一些負面的考量a 另一考量是,如果鐵電記憶體要商品化,就必須與目前 使用到的其它妙積體電路相容,比如,個人電腦,電腦工 作站’ 及其電腦控制應用β許多年來,數位矽積體電 路’不論是邏輯或I己憶體’都是使用直流電塵5VDC的 Vcc。然而’在最近幾年’較高階的積趙電路被設計成使 用更低的電壓,比如3.0VDC,2.3VDC,1.8VDC »所降低 的電壓都會降低與高密度積體電路熱逸散有關的問題,而 且提供可攜式電腦更長的電池操作β 與鐵電記憶單元10有關的讀取電路實例顯示於圖4中。 該實施例是依照Kinney等人所描述的。與每個鐵電記憶單 元10有關的讀取電晶想66是對應於圖2的MOS電晶體 2。。字線68控制一行鐵電記憶單元1〇中的讀取電晶體 66 ’但是在垂直於工作線68的方向。讀取電晶體66選擇 性的將鐵電記憶單元1 0連接到位元線7 0,該位元線7 〇相 類似的被連接到一列鐵電記憶單元1 〇上,亦即在整個鐵 電記憶單元1 0陣列中,工作線6 8與位元線7 〇是在垂直的 方向上操作》因爲鐵電材料的遲滯效應,在讀取期間必須 經由板線72,對鐵電記憶單元10上的其它電極提供選擇 性的偏壓,該板線72是平行於工作線6 8。 在讀取期間,鐵電記憶單元1 0暫時被連接到位元線 70,且電荷被儲存到鐵電記憶單元10中,不論是在正狀 態或負狀態,都共用與位元線70有關的較大寄生電容 74,進而在位元線70上產生二種可能的電壓。感測放大 -10- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公« ) (請先閲讀背面之沒意事項再填寫本頁) - I I I I I I I ^ · I I —III — — 1 經濟部智慧財產局員工消費合作社印製 ^ 4 4 5 6 4 7 A7 I—---------B7 五、發明說明(8 ) 器76比較該電壓與從參考電容78上電荷而來的參考電 壓,並輸入到位元線7 9上的感測放大器7 6。感測放大器 76輸出數位信號〇υτ,代表鐵電記憶單元1〇的電荷狀 態。 通节,參考電容78是與目前讀取週期中未使用到的互 補位元線-BL 79有關的寄生電容。感測放大器7 6最常使 用跨接搞合雙穩態鎖栓電路,視輸出線7〇與79上的輸入 電壓何者最高,來鎖住二種狀態中的—個β因此,需要將 參考電容78或位元線79上的電壓,以鐵電記憶單元1〇的 互補狀態,設定成在主動位元線7〇所感應互補電壓的中 間電壓。所有以上的操作都利用具有接地與直流電源電壓 V。。的二電源輸入的邏輯電路8〇來進行控制,預先充電, 以放電。結果,阻礙了複雜電壓多工電路的使用,記憶體 電路内的所有操作都被限制到最大電壓擺幅Vc。。 經濟部智慧財產局貝工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 然而,有許多鐵電記憶體已經是依據5VDC的電源電壓 vcc來設计β —般的法則是,對於鐵電電容記憶單元,所 施加的極化電壓vmax被限制到只约電源電壓Vec的一半a 鐵電電容記憶單元的讀取通常是利用與位元線有關的較大 電容,來分割儲存在鐵電電容中的電荷。因爲在讀取與窝 入電路中,電壓降以及跨越不同電容的其它電壓損失,通 常vmax或vsat是抗磁電壓V。的五倍大。無論何時,較低的 抗磁電壓V。會反應出較低的飽合電壓Vsat,假設〗代1)(:的 電源電壓,都用0.9VDC來做切換時,抗磁電壓Vc需要〇5 到0.6VDC。_般,如果抗磁電壓%較低,飽合電壓也 -11 _ 本紙張尺度適用t國國家標準(CNS)A4規格(210 X 297公爱) 445 64 7 A7 B7 五、發明說明(9 會較低》 理論上,以降低電壓操作範圍標來看,有可能只降低鐵 電記憶單7G中鐵電層的厚度,因爲鐵電效應是取決於所施 加的電場,亦即所施加的電壓除以鐵電層的厚度。因此% 與vmax會朝鐵電層厚度降低。然而,目前的鐵電材料是不 凡全的電氣絕緣體,而且不可接受的高導電性會阻礙鐵電 單疋在實際系統中的操作。該問題在鐵電氧化絕緣體中更 爲嚴重,因爲導電機制是非線性的,亦即非歐姆性的,比 如電子量子跳躍。結果,局部有效電場中的微小變化會造 成電流大量的增加。這些效應會造成共通的限制,鐵電層 具有〇·23"πν的最小厚度,或至少不小於〇 15ym的厚度。 在更小的厚度時,跨越鐵電層之間的漏電流會超過。最小 厚度的结果是,施加在鐵電層上的電壓必需超過某一最小 値,產生足夠的電容電荷儲存。 種 經濟部智慧財產局具工消费合作社印焚 單 矩 多 邊 的 (請先閲讀背面之注意事項再填寫本頁> 對於簡單的鐵電材料’比如PZT (PbZrTi03),PLZT (PbLaZrTi〇3),以及其它已知的材料,鐵電單元的實體操 作相L疋依照圖5所示的機制進行。如果是pLZT,前三 材料最好是Pb2r03 , PbTi〇3,LaZr〇3,與LaNb〇3的合金 類似的特性必需做成PNZT (PbNbZrTi〇3卜這些材料的 位單疋一般是四迻體的,亦即具有三個垂直單爲向量的 形單元,其中—個向量値爲c,另外二個値爲對許 鐵電材料,c是大於a e c/a的比値定義成鐵電材料的四 體因子。單位單元包括八個鉛(pb,鑭(La),鈮(Nb)) 稀土族原子82在角落上,六個氧(〇)原子84在六個矩形 12- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 445647 A7 -------B7___ 五、發明說明(1〇 ) 表面的中心,以及一個鈦(Ti),锆(ΖΓ)等的陰離子原子 在四邊體單元的中心位置。然而,在居禮溫度以下,低能 陰離子的位置是在補偏位置86a,861?上單元中心之上2 t下6陰離子從單元中心漂移的位置提供雙穩態鐵電特 性。陰離子所假設的二個補偏位置86珏,86b,^決Z出 該記憶單元的極化狀態。 需要利用到鐵電材料的已知特性,優點,以及缺點,來 設計出最適合在低電壓下操作的記憶單元β 發明摘要 本發明可以摘要成一種鐵電電容,在金屬-氧化電極層 上’形成具有結晶向位的鐵電層。所選取的鐵電材料具有 較低的四邊體性,亦即對於四邊體的鈣鈦礦來説,c/a較 低。尤其是,四邊體性可以表示複雜鐵電合金的組成,提 供低於最佳鐵特性的特性。雖然如此,鐵電單元很容易造 成較佳的疲乏特性,因爲較低四邊體性的低應力效應,而 i該較佳特性不會被高密度積體電路所使用到的電壓準位 所極化掉。該效應已經在鈦酸鉛鎇锆(PLZT )與鈦酸鉛鈮 锆(PNZT)中得到證實。 圖式的簡單説明 經濟部智慧財產局員工消f合作社印製 -------------裝--------訂_ (請先Μ讀背面之注意事項再填寫本頁) 圖1是鐵電記憶單元的示意圖。 圖2是本發明所使用到的鐵電記憶單元的刦示圖。 圖3是顯示出鐵電單元的重要鐵電參數。 圖4顯示出與鐵電記憶單元有關的讀取/寫入電路的電氣 示意圖。 -13- 本紙張尺度適用中國舀家標準<CNS>A4規格(210 X 297公釐〉 445647 A7 __B7 ______ 五、發明說明(11 ) 圖5是如P Z T,PLZT,以及其它鈣鈦礦的鐵電材料結晶 結構的直角座標示意圖。 --- - -- - - - - - ----- 1 * I I f靖先閱^背面之注意事項再填寫本頁) 囷6是二種锆鈦酸鉛鑭含量的遲滯曲線圖。 圖7是本發明PLZT組成對不同極化電壓的遲滯曲線圖。 圖8是三種錘鈦酸鉛鈮含量的遲滯曲線圖。 圖9是切換極化對三種鈮含量的PNZT記憶單元極化電壓 的曲線圖。 .圖10是抗磁電壓對三種PNZT記憶單元極化電壓的曲線 圖。 圖1 1是雙極性切換極化對三種PNZT記憶單元疲乏週期 的曲線圖。 較佳實施例的詳細説明 X. 我們的結論部分是基於背景技術中的某些考量,對於較 進步的鐵電積體電路來説’抗磁電壓\^與最大操作電壓_ Vmax必須只是可被接受的較高値,與抗磁電歷必須愈大愈 好的習用技術相反β 經濟部智慧財產局員工消費合作社印製 本發明試圖取用較大的四邊體性,較佳的鐵電特性,但 較差的疲乏特性與過高操作電壓·,以及較小四邊體性,較 差的鐵電特性,但較佳的疲乏特性與較低的操作電壓之間 的優點。 圖5所示的鐵電材料c/a因子,主要隱含著鐵電特性與疲 乏特性。較小的c / a因子代表單位單元接近立方對稱,而 較大的因子會造成較大的單元四逄趙性。一般,c/a比率 較大時’材料的可極化性就愈大,如較大値的最大極化 -14- 本纸張尺度適用中®國家標準(CNS)A4規格(21G X 297公爱) - 445647 A7 經濟部智慧財產局具工消費合作社印製 B7 五、發明說明(12 ) pmax以及殘留極化Pr所造成的。也顯示出,較大的c/a會 產生更像矩形的遲滞迴圏70,對較大的抗磁電壓V。有貢 獻。然而’如前所述的,並不會一直都需要較大的抗磁電 壓V。》 而且還顯示出,較大的c/a對疲乏特性是有貫獻的,並 且進一步降低遲滯曲線的方正性。這些鈣鈦礦材料大部分 都是在居禮溫度之上所形成的,使得所形成的材料具有立 方單元結構,a’的單一單元常數。在先進的鐵電積體電路 所需要的結晶向位材料中,立方材料有某些程度上是磊晶 向位於LSCO底層,比如説。當該材料冷卻到居禮溫度下 時,會轉變成圖5中的四邊體結構。當該材料冷卻到跨越 相變態時,忽略掉溫度上熱膨脹效應是會遠離這種的轉 變,單元常數會在二個尺寸大小中,從a,降低到3,而在 其它的尺寸中,單元常數會從巳,增加到〇。雖然如此,新 的四邊體材料在原子級的程纟上保持固定在不產生這種轉 變的底材上。結果,該轉變在鐵電材料中造成大量的應 力’尤其接近樣版層的表面,而該應力對於較太的仏比 率是較大的。需要這種較大的應力來堪動-些對疲乏有貢 獻的機制’並印在結晶向位的鐵電材料上。要注音的 是,在習用技術的結晶鐵電材料中,沒有原子樣版作用, 而四邊趙結晶能容納下結晶表面上的較高單元非匹配。因 2 ’尤其是對於結晶向位的四邊趙㈣痛,較大的^値 隱含著較大的感應應力,會嚴重增加疲乏。據信,較大的 比率會導致鐵電極化較慢的切換β -15 {請先M讀背面之注意事項再填寫本頁) I - I I I-------t I I 11- ^ 445647 Α7 __ Β7 五、發明說明(13 ) 第一效應是,當該材料從成長溫度冷卻到居禮溫度以下 時,四邊體結構有三種可能的向位。圖5的結構是基於— 般的較佳向位’ C轴垂直於樣版層的平面。稱作c區域。 然而,在局部尺度上,二個a軸中的一個或另一個也有可 能垂直於樣版層,而c軸在平面上。這些向位是a區域。& 與c向位在二種不同向位的區域之間產生90。區域側壁。 最好是均勻的c區域,而a區域一般會退火到相區域的 向位’形成較大區域》然而,如果有較大的c/a値,低溫 下的任何退火都包括很大的變形,已存在的結晶結構,而 該轉變最好是很難起動的。亦即多重向位是準穩定的。
Song 寺人已經在"八(;心化〇11^61(1〇£如1:€^16(^1^〇;(1>1),1^)-(Zr,Ti)03 capacitors” ’ Applied Physics Letters,vol, 71,no 15,October 1997,pp. 2211-2213 中解釋過這種效應。 此外,鐵電單元的操作最後是取決於極化區域的切換。 已知,其間具有90。區域侧壁而包含多重區域的鐵電材 料,與只有180區域側壁的情形來做比較時,需要較高 電%來做切換。因此,需要|制由c抽向位較具優勢的鐵 電材料中c區域所引起的多重向位。 基於這些考量,據信要在較低電壓下操作的鐵電積體電 路,必須包括低四邊體性的鐵電材料,亦即較小的c/a比 値,雖然其値大於1單位。對於在二方向上具有相同或接 近相同的a軸單元向量的材料來説,c/a比値可以説是四 邊體性因子。雖然較低的c/a比値會降低極化效應,但是 仍然相當足β此時,疲乏特性會因應力的降低而獲得改 -16- 本紙張尺度適用中固國家標準(CNS)A4規格(210 χ 297公釐) ---------------裝•丨I f靖先閲讀背面之注意事項再填寫本頁) 訂· · 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 445647 A7 _B7_五、發明說明(14 ) 善。此外,據信這種材料更容易退火到純c軸向位的材 料。更進一步,.低四邊趙性的鐵電單元更容易切換。亦即 切換速率增加。 據信,基於以下的實驗,約101的c/a比値是最佳數 據,並得到四邊體性因子降到1.005的結果。 較佳的鐵電材料是PLZT,亦即PUaxZryTh.y。例如, 更好的數據是7/65/35,其中x=7%,y=65%,l-y=35%。其 指定値爲x/y/1-y » —般,X較大會降低鐵電效應,但會有 較佳的結晶品質,因爲四邊體性降低。X値高達約65%的 PLZT是給光電元件用的,但在這些X値中,其材料是非四 邊體的。據信,對於較低電壓的操作,PLZT必須具有X値 爲6到12%的La含量。 Ramesh在美國專利第5,270,298號中所提出的其中一例 是包括PLZT的鐵電單元結構,組成爲x=10%,y=20%,亦 即10/20/80。要注意的是,所提出的專利案對於x與y,是 使用不同的定義。二種試驗型的電容結構是依據所提出的 專利案來製作的。一種的组成爲(0/20/80 ),而另一種爲 (10/20/8〇),X等於0%與10%。這些材料的薄膜結晶參數 如表 1 所示。Yang 等人在"Low voltage performance of Pb(Zr,Ti)03 capacitors through donor doping," Applied Physics Letters, vol. 71,no. 25, December 1997, pp. 3 578-3580中提出相類似的結果。 (請先閱讀背面之泫意事項再填寫本頁) -17- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 445647 A7 __B7 五、發明說明(15 ) ——細) a (nm) ----- c/a 0 0.411 0.395 1.034 3 0.410 0.396 ---〜 1.030 10 0.4025 0.396 --———. 1,016 表1 對二種樣品量測出脈衝遲滯曲線9結果顯示於圖6中9 迴圈90内的PZT樣品(x = 〇)顯示出很好的方形特性,而 在迴圈92内具有x=l〇%的PLZT樣品顯示較差的方形特 性。後者的遲滯曲線量測對於x=〇.3的PLZT電容,顯示出 圖6中間的結果。 x=0_ 1的PLZT樣品經過一些脈衝極化電壓β遲滯避圈顯 示於圖7中,2.3伏特極化的迴圈9 6,5伏特極化的避圈 94 ’以及2伏特極化的迴圏98。對於χ=0.1的PLZT樣品, 在5伏特下’飽合極化約爲3 5 p C/cm2,而抗磁電壓ν。只有 0.6伏特》 x=0,1的PLZT電容都在室溫與i〇(rC下經過疲乏試驗a疲 乏與脈衝試驗都是在2伏特下,結果顯示到1〇ιι循環時還 沒有疲乏的現象出現。其它x=〇.〇3的PLZT電容顧示出較 經濟邨智慧財產局貝工消費合作社印製 佳的起始極化性,但超過1〇9循環時,極化性會降低到 x=0.1 的 PLZT 以下0 如上所建議的’據信較高鑭含量的鐵電材料,比起較高 極化較低鑭含量的鐵電材料來説,能在較低能量下做切 換,因爲a軸區域較少發生。在操作單元中,這項優點據 t會擴展到用較短的脈衝寬度來做切換,當結合到電腦系 18 - 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公餐) A7 ^ 445647 B7 '^—------------- 五、發明說明(16 ) 統時,例如使用1 OOns的脈衝寬度,有一項效應對必n 小於lem做切換的鐵電材記憶體會變得很重要。& 瓦驗結 -!:---------裝--------訂. (锖先閱讀背面之注意事項再填寫本頁) . 果還未能直接比較用不同四邊體性鐵電材料所製造出來才目 類似的單无。然而,脈衝寬度的量測顯示,;PLZT電容可 以在較長脈衝寬度下,比起PZT電容,具有較低的切換拓 化,因爲PLZ 丁比PZT具有較低的四邊體性因子。然而, 當脈衝寬度朝100ns減少時,PZT的切換極化會降低,而 PLZT降低的較少。因此,較高鑭含量的PLZT可以在非常 短的脈衝寬度下有很好的操作。 這些PLZT結果顯示,最好的結果是四邊體性因子〇/&爲 1‘016而非1.030。據信,1.01的四邊體性因子必須提供更 好的結果給低電壓操作的鐵電單元,而即使是1,005的四 邊體性因子都還可以。 另一個有用的鐵電材料是ΡΝΖΤ,亦即,PbHNbxZryTh.yC^ 。我們觀察到,這種材料類似於PLZT,雖然在極化效應 上沒有那麼的突出,但是卻有疲乏與時序的效應。 經濟部智慧財產局員工消费合作社印製 使用傳統的脈衝切除沉積(P L D )技術,製作出一系列的 試驗型電容結構β (100)-向位的矽基材先覆蓋上TiN阻障 層。被TiN覆蓋的基材在PLD製程中用白金接觸層覆住。 用PLD在600*C的氧氣氛令長出鐵電層。鐵電堆疊包括 LSCO的下部接觸/樣版層,pNZT的鐵電層,以及頂部 LSCO接觸層。 表2爲PbnNbxZro.2Tio.3O3的薄膜結晶參數,亦即(x/80/20) 的PNZT 。 -19- 本紙張尺度適用中囷國家標準(CNS)A4規格(210 X 297公釐) ^ 445647 Α7 ______ Β7 經濟部智慧財產局員工消f合作社印製 五、發明說明(17 ) — c(nm) c/a 0 0.4103 0.3968 1 A 6 0.4088 ----_ 〇.397<? 1 0984. 10 0.4083 0.39Q1 1.0233 表2 圖8所示爲在極化電壓4.5伏特下所量測到三種组成的電 容結構·的遲滯曲線。迴圈100顯示x = 〇的遲滯曲線,亦即 PZT ’迴圈102是x=6%,迴圈104是則〇%。對χ=6%, 極化特性稍微降低,而χ=10。/。則更大。雖然如此,鈮含量 高的樣品會有較佳的遲滯特性。 使用起含量做變動的(Tio.gAlo.ON阻障層,會得到相類似 的遲滯特性。隨著最大施加電壓的降低,以及元件的疫 乏’這些曲線的進一步分析顯示有趣的結果。在圖9中, 顯示出切換極化ΑΡ=Ρ*-Ρλ是最大施加電壓Vmax的函數。 曲線1 1 0得到NB含量x=0%時的切換極化,曲線1 1 2是 χ-6 Λ’以及曲線114是x=l〇%。不含Nb的樣品,亦即 PZT ’在最高切換電壓.5伏特下具有最大的切換極化β x=6%的樣品稍微降低,而最高鈮含量則具有最小的切換 極化。在4伏特時,其差距會很大《然而,隨著最大電恩 降到3伏特以下,飽合狀態會改變。在2伏特時,6%與 10%的結果一樣。在圖10中,對於三種相同的鈮含量,抗 磁電壓V。是最大電壓Vmax的函數》曲線120是對於x = 〇, 曲線1 2 2是對於χ=6%,曲線1 2 4是對於x=l〇%。較低的Ve 對應到較低的Vsat,以及較佳的低電壓特性。 -20- 本紙張尺度適用中國國家梯準(CNS)Α4規格(210 X 297公蜚) .1111!111 丨 — |_ . I I (請先閲t»·背面之注意事現再填寫本頁> 訂· 1 445647 A7 B7 經濟部智慧財產局貝工消费合作社印製 五、發明說明(18 ) 疲乏結果更加有趣8記憶單元是在1MHz的雙極脈衝± 3 伏特下造形疲乏試驗。其雙極切換極化±P是在疲乏循環 的不同時間下量測到的,結果如圖1 1所示。曲線1 3 0是對 應於x = 0,曲線132是對應於x=6%,曲線1 3 4是對應於 x=10% ^沒有疲乏時,比起x=10%的記憶單元,較低叙含 量的記憶單元顯示出稍微好的切換極化。然而,在擴大到 疲乏後,x = 0的單元開始嚴重的變差,而6%以及更高Nb 含量的單元則顯示出較佳的結果。 因此,可以看到的是,L a或Nb含量必須升到一般商品 化鐵電記憶單元所建議的含量以上。對於PLZT,當Z r分 量約爲20%時,鑭分量X必須至少3 %,最好是大於6 %到 12%。據信,如果要達到合理的極化性,15%是最大的較 佳La分量。La的最高含量被形成非鐵電相的PLZT所限 制β Z r分量可以增加到50%,而L a分量更小,最好約 2%。 對於PNZT,據信相同的數據能應用到ζΓ與Nb分量。以 四邊體性因子c/a來表示,對於PN2T,必須降到1.029以 下,最好是低於1.025。擴展到1.020以下範圍的PNZT四 邊體性因子會有較佳的結果。 圖1中的記憶單元只解釋範例中所使用到的確實結構。 也可以使用其它結晶向位鐵電材料的結構。尤其是不需要 白金的結構,比如結合中間阻障層的結構,由Dh〇te等人 在1996年1月3日申請的美國專利案08/582 545 ,以及 Dhote等人在1997年6月19曰提出申請的美國專利案 -21 - --------------裝--------訂· f清先閲^背面之注意事項再填寫本頁) . 本纸張尺度適用中國囷家標準(CNS)A4規格(210 x 297公釐) 445647 A7 _B7_ 五、發明說明(19 ) 08/871,059。前者是對應於PCT Publication W0 97/25745。 雖然本發明已經利用PLZT與PNZT來做説明,但卻不是 用來限定本發明。鑭與鈮以外的其它稀土族元素都可以用 來降低產生較高極化效應的四邊體性。 本發明因此提供一種鐵電單元,對所需的應力減少,能 取捨不需要的極化,造成較低的疲乏以及較高切換速度。 <請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消f合作社印製 -22- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. ^ 445647 第沾116395號專利申請案 Μ 中文申請專利範圍修正本(9〇年4月)gg 煩請委員明示^年^^^-Q所提之 有無變 容,.:·..:?;δ 予修正 t 經濟部中央標隼局員工消費合作社印裝 申請專利範圍 1. 一種鐵電記憶單元,係包括: 一金屬氧化第一電極; 一鐵電層,在該第一電極上形成,具有鈣鈥礦結晶結 構,並包括船,錯,鈥,氧,以及至少一額外的稀土族 元素; 一第二電極,在該鐵電層上形成;以及 一電路,連接到該二電極,用來提供電源,進行控 制’以及讀取出儲存在該鐵電層上的電荷,並具有不大 於3伏特的最大直流電源電壓, 其中該鐵電層包括一足夠分量的該至少一稀土族元 素’提供該電路在該最大電源電壓下進行操作。 Z如申請專利範圍中第1項單元,其中該至少一稀 土族元素包括鑭。 丨 3·如申請專利範圍中第i項單元,其中該至少一稀 土族元素包括奴。 4·如申請專利範圍中第1項單元,其中與鉛的1-X 二 i 分量比較的稀土族元素分於或大於3 % „ 5. 如申請專利範圍中第4項單元,其中該等於或大 於6%。 6. 如申請專利範圍中第4項 大於30%。 j 7. —種鐵電單元,係包括: 一第一電極,包括一金屬氧化物; —鐵電層,在該第一電極上形成,具有Pbl xNbxZryTiiy(^
    憶單元,其中該分量乂不 本紙張尺度適用中國國家橾隼(CNS) A4規格(210X297公釐) I n I 11 .- (請先閲讀背面之注項再填寫本頁) 訂 ABCD 445647 申請專利範圍 ,其中X等於或大於3%;以及 一第二電極’在該鐵電層成。 8. 如申請專利範圍中第7項之丨單元’其中y是在15%到 f· * J · 3 0%之間。 >。 9. 如申請專利範圍中第8項之單元’其中y約為20% 10. 如申請專利範圍中第9項之單元’其中X是等於或 大於6%。 1 1.如申請專利範圍中第1 〇項之單元’其中X是不大於 > · 15%。 ‘、丨:丨 ' . - I-·- !. 12. —種鐵電單元,係包括: 一第一電極,包括金屬氧化物; —鐵電層’在該第一電極上形成,並包括一第一含量 的第一稀土族元素,一第二含量的第二稀土族元素,至 少有一陰離子,以及氧,且形成具有一第一四邊體性因 子的一第一鈣鈦礦結晶結構; 一第二電極,在該鐵電層上形成; 其中該第一與第二含量是被選取成能使得該第一四邊 體性因子小於所產生的第二四邊體性因子’如果該鐵電 .層是在一第二鈣鈦礦結晶結構上形成,而不需任何的該 第一稀土族元素,該第一鈣鈦礦結晶結構的第—極化特 性是小於至少該第二鈣鈦礦結晶結構中之一所對應的第 二極化特性。 13·如申請專利範圍中第1 2項之鐵電單元’其中該第一與 第二含量被選取成能使得該第一四邊體性因子小於所產 本紙張尺度適用肀國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閲讀背面之注^^項再填寫本頁) *1T 經濟部中央標隼局貝工消費合作社印製 A8 B8 CS DS 中請專利範圍 生的第三四邊體性因子,如果該鐵電層是在—第三 礦結晶結構上形成,而不需任何的該第二稀土族元素鈦 碌第一鈣鈦礦結晶結構的第一極化特性是小於該第三鈣 敎礦結晶結構所對應的第三極化特性。 14·如申請專利範園中第1 2項之鐵電單元,進—步包括— 電路,連接到該二電極,用來提供電源,進行控制,以 :讀取出儲存在該鐵電層上的電荷,並具有不大於3伏 特的最大直流電源電壓。 15’:申請專利範圍中第12項之鐵電單元,其中該鐵電層 I括錯,鑭,锆,嵌,氧。 16'=申請專利範gi中第12項之鐵電單元,其中該鐵電滑 匕括錯’艇’錯,欽,氧。 {請先閲讀背面之注意事項再填寫本頁) i ...I, 訂 經濟部中央標準局男工消費合作社印裝 -3- 本紙張尺度逋用中國國家揉準(CNS ) Μ規格(210 X 297公釐)
TW088116395A 1998-09-24 1999-11-20 Ferroelectric thin films of reduced tetragonality TW445647B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US16077898A 1998-09-24 1998-09-24

Publications (1)

Publication Number Publication Date
TW445647B true TW445647B (en) 2001-07-11

Family

ID=22578406

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088116395A TW445647B (en) 1998-09-24 1999-11-20 Ferroelectric thin films of reduced tetragonality

Country Status (10)

Country Link
EP (1) EP1127378A1 (zh)
JP (1) JP2002525876A (zh)
KR (1) KR20010075336A (zh)
CN (1) CN1319256A (zh)
AU (1) AU6161599A (zh)
CA (1) CA2343129A1 (zh)
ID (1) ID27451A (zh)
MX (1) MXPA01002814A (zh)
TW (1) TW445647B (zh)
WO (1) WO2000017936A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3791614B2 (ja) 2002-10-24 2006-06-28 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
JP2006024748A (ja) * 2004-07-08 2006-01-26 Fujitsu Ltd 強誘電体キャパシタをもつ半導体装置及びその製造方法
JP5103706B2 (ja) * 2004-07-30 2012-12-19 富士通株式会社 強誘電体キャパシタをもつ半導体装置及びその製造方法
JP4303209B2 (ja) 2005-02-04 2009-07-29 富士通株式会社 強誘電体素子及び強誘電体素子の製造方法
JP4257537B2 (ja) * 2005-06-02 2009-04-22 セイコーエプソン株式会社 強誘電体層の製造方法、電子機器の製造方法、強誘電体メモリ装置の製造方法、圧電素子の製造方法、およびインクジェット式記録ヘッドの製造方法
JP6036460B2 (ja) 2013-03-26 2016-11-30 三菱マテリアル株式会社 PNbZT強誘電体薄膜の形成方法
TWI739051B (zh) 2018-12-13 2021-09-11 財團法人工業技術研究院 鐵電記憶體
KR102293876B1 (ko) * 2019-12-10 2021-08-27 브이메모리 주식회사 변동 저저항 라인 기반 전자 소자 및 이의 제어 방법
TWI744784B (zh) 2020-02-03 2021-11-01 財團法人工業技術研究院 鐵電記憶體及其製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270298A (en) * 1992-03-05 1993-12-14 Bell Communications Research, Inc. Cubic metal oxide thin film epitaxially grown on silicon
US5248564A (en) * 1992-12-09 1993-09-28 Bell Communications Research, Inc. C-axis perovskite thin films grown on silicon dioxide
US5777356A (en) * 1996-01-03 1998-07-07 Bell Communications Research, Inc. Platinum-free ferroelectric memory cell with intermetallic barrier layer and method of making same

Also Published As

Publication number Publication date
WO2000017936A1 (en) 2000-03-30
ID27451A (id) 2001-04-12
CA2343129A1 (en) 2000-03-30
AU6161599A (en) 2000-04-10
MXPA01002814A (es) 2002-04-08
KR20010075336A (ko) 2001-08-09
EP1127378A1 (en) 2001-08-29
CN1319256A (zh) 2001-10-24
JP2002525876A (ja) 2002-08-13

Similar Documents

Publication Publication Date Title
JP7177574B2 (ja) テクスチャ形成されたイリジウム底部電極を有する酸化ハフニウムおよび酸化ジルコニウムベースの強誘電性デバイス
US11398263B2 (en) Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
TW522550B (en) Capacitor and method for fabricating the same, and semiconductor device and method for fabricating the same
US5541807A (en) Ferroelectric based capacitor for use in memory systems and method for fabricating the same
EP0673311B1 (en) C-axis perovskite thin films grown on silicon dioxide
Moazzami Ferroelectric thin film technology for semiconductor memory
JP2019057727A (ja) 有極性、カイラル、非中心対称性強誘電体材料、その材料を含むメモリセルおよび関連するデバイスと方法
JPH1126706A (ja) 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル
JPH10270654A (ja) 半導体記憶装置
TW445647B (en) Ferroelectric thin films of reduced tetragonality
KR20030041974A (ko) 단일 트랜지스터 희토류 망가나이트 강유전성 비휘발성메모리 셀
US5977577A (en) Ferroelectric based memory devices utilizing low curie point ferroelectrics and encapsulation
JP3745553B2 (ja) 強誘電体キャパシタ、半導体装置の製造方法
US6495412B1 (en) Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
Inoue et al. Compositional design of Pb (Zr, Ti) O/sub 3/for highly reliable ferroelectric memories
JP3604253B2 (ja) 半導体記憶装置
De Araujo et al. The future of ferroelectric memories
US20240145571A1 (en) Inserting inhibition layer for inducing antiferroelectricity to ferroelectric structure
JPH09213899A (ja) 強誘電体膜を有する不揮発性メモリ装置
JP2004311892A (ja) 強誘電体メモリおよびその製造方法
KR100333661B1 (ko) 강유전체 캐패시터의 전극 형성 방법
JP2001168214A (ja) 半導体記憶装置と半導体記憶装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees