4442 5 A7 B7 經濟部智慧財產局員工消費合作社印製 五'發明說明（1) 發明背景 1. 發明領域 本發明一般係關於電壓檢測電路，更特別地是關於 ~檢測一半導體積體電路裝置之基層電壓的電壓檢測電路 0 2. 相關技術描述 一半導體積體電路裝置的電壓檢測電路檢測一負基 層之電壓VBB，並產生一訊號vbelz用以根據檢測到之基 層電壓VBB調整一基層電壓產生電路。基層電壓產生電路 根據訊號vbelz產生基層電壓VBB。 第1圖是一電壓檢測電路的電路方塊圖；第2圖顯示 該電壓檢測電路操作的一個例子；第3圖是電壓檢測電路 操作的一個例子之時序圖。顯示在第丨圖中之一電壓檢測 電路100包括一負載部分11 〇、一檢測部分j2〇、及NOT電 路 130-1 及 130-2。 當電壓檢測電路i〇〇被供給一由半導體積體電路裝置 外部產生之電源來源電壓VDD或一在顯示於第3圖之部分 (A)中之時序tl 00時由半導體積體電路裝置内部產生之電 源來源電壓Vii時，負載部分110之一 PMOS(P通道金氧半 導體）電晶體111被導通，如部分（B)中所示。檢測部分]2〇 之一 NMOS(N通道MOS)電晶體121被關閉，如第3圖之部 分（C)所示。因此，一節點N1的電位上升並達到一高準位 〇 當節點N1的電位到達高準位時，Ν〇τ電路13〇_〗的一 — —— — — — — —— — — — — — — — — — I— ·11111111 <請先閱讀背面之注意事項再填寫本頁)
Λ7 B7 ..... 一 ." 經濟部智慧財產局員工消費合作钍印製 五、發明說明（ MOS電晶體13 1之閘極及一 Nm〇s電晶體Π2之閘極被設 成南準位。如顯示在第3圖中之部分（Ε)及，pM〇s電晶 體131被關閉，且NM〇s電晶體132被導通。因此，如第3 圖之部分（G)所示，一節點Ν3<電位到達一低準位。 NOT電路130-2被供給來自NOT電路130-1之低準位， 並轉換以此方式提供之低準位，使高準位&N〇T電路丨3〇_ 2中被輸出。來自顯示在第3圖之部分（H)中的not電路 130-2之訊號輸出被用來做為用以調整基層電壓產生電路（ 圖未示）之訊號vbelz。在時序tn〇時，基層電壓產生電路 開始由訊號vbelz產生基層電壓VBB。 基層電壓產生電路回應在高準位之訊號vbelz而產生 負基層電壓VBB，然後，如第3圖部分（1)中所示，基層電 壓VBB逐漸下降，並在時序tl2〇時到達一由顯示如下之方 程式所定義的一個數值： VBB=VGND - Vth ⑴ 其中VGND是接地電位，且Vth是NM〇s電晶體121的 臨界電壓。 當方程式（1)存在時’ NMOS電晶體121被導通，如第3 圊之部分（c)所示。因此，如第3圊之部分（D)中所示，節 點NH刀換至低準位。然後，N0T電路13〇_u々pM〇s電晶 體131及NMOS電晶體132的閘極電位變成低準位。因此， 如部分（E)及（F)所示，PMOS電晶體131被導通，且NM〇s 電晶體1 32被關閉。之後，如第3圖之部分（G)所示’節點 N3的電位變成高準位， I ! ^------I— -------^ {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4442 54 A7 B7 五、發明說明（3 ) NOT電路130-2轉換由NOT電路130-1提供之高準位， 並輸出在低準位狀態之訊號vbelz，如第3圖之部分（η)所 示。響應低準位訊號vbelz，基層電壓產生電路停止產生 負基層電壓VBB。因此’如第3圖之部分⑴所示，基層電 壓VBB被調整使方程式（1)得以成立。 如上所述’基層電壓VBB被根據節點N1的電位做調 整。第2圖顯示與基層電壓VBB有關之該等電晶體的狀態 。在第2圖中，’’深入偏壓”表示基層電壓VBB在負側邊方 向是比由方程式（1)所定義的基層電壓VBB大，且”輕微偏 壓’’表示VBB在正側邊方向是比由方程式（1)所定義的基層 電壓VBB大。 然而’有一可能是顯示在第1圖中之電壓檢測電路的 該等電晶體之臨界電壓Vth因為在牽涉到製造半導想積體 電路裝置之程序的因素中之差異而從目標值脫離，例如， 在PMOS電晶體111的臨界電壓Vth具有一不同於NMOS電 晶體121之臨界電壓Vth的差異，該等差異不能在節點… 上相互抵消。 因此，檢測基層電壓VBB的操作被在PMOS電晶體丨U 之臨界電壓Vth中的差異所影響，使得基層電壓Vbb不能 被準確地調整。此外’當一準位轉換發生在節點N1時，NOT 電路130-1被設定在一中間準位，此時，PMOS電晶想13 1 及NMOS電晶體132皆被導通。因此，一通過電流流經NOT 電路130-1，功率即被浪費地消耗了。 發明概要 本紙張尺度適用中國國家標準（CNS)A4規格（210*297公爱） ------------..裝------ 訂 --------線 (請先鬩讀背面之注意事項再填寫本頁> A7 B7 五、 發明說明（ 本發月之—般目的係提供_消除上述缺點之電壓 檢測電路< 本發明之一更特殊目的係提供一能夠以降低在電晶 體之臨界電壓中的差異而準破地檢測基層電壓之電整檢測 電路。 本發月之另一目的係提供一消耗較少功率量之電壓 檢測電路》 本發明之上述目的被一包括有一固定電壓源'一包 括-與該固定電壓源轉合之第—電晶體之負載部分、及一 連接到負載部分並包括一與第一電晶體相同形態之第二電 訂 晶體之檢測部分所完成。檢測部分檢測一加在其上之已知 電壓。 圖示之概略說.明 線 當伴隨著附加之圖示閱讀時，本發明之其他目的、 功效及優點將從以下詳細描述中變得更加明顯，其中： 第丨圊是—傳統電壓檢測電路之電路方塊圖； 第2圖顯示-顯示在第】圖中之電壓檢測電路的操作 子 第3圖是—在第1圖中之電壓檢測電路的-操作例 之波形圊示； 第4圖是一根據本發明之一盆—营e办丨> ^ 第貫轭例之一電壓檢測 電路之電路方塊圖^ 第5囷是一顯示—在第4圖中之電壓檢測電路的㈣ 之方塊圖： “K度刺帽S家鮮(CNS)A·!規格（2J0 V.
444254 五、發明說明（5 ) 第6圊疋一顯示一在第4圖中之電壓檢測電路的操作 之時序圖； 第7圖疋一根據本發明之一第二實施例使用在一電壓 檢測部分之一固定電壓源的電路方塊圖： 第8圖是一根據本發明之—第三實施例使用在一電壓 檢測部分之一固定電壓源的電路方塊圖： 第9圖是一根據本發明之—第四實施例使用在一電壓 檢測電路之一負載部分及一檢測部分之電路方塊圖：及 第10圖是一根據本發明之一第五實施例使用在一電 壓檢測電路之一負載部分及一檢測部分的電路方塊圖。 較佳實施例之描诚 第4圖是一根據本發明之一第一實施例之一電壓檢測 電路之電路方塊圖。該電壓檢測電路丨包括一固定電壓源1〇 '一電壓校準部分20、一負載部分30、一檢測部分4〇、及 NOT電路（反向器）5〇-1及50-2。 固疋電壓源10是由電阻11及12、和由一 PM0S電晶體 21 (PT11)所形成之電壓校準部分2〇所構成= pm〇S電晶體21 的源極被經由電阻11耦合至一功率來源電壓VE)D，且問 極（控制端）因此被接地。PM0S電晶體21的汲極被經由一 節點N0耦合至一NM0S電晶體31(NT12)之汲極，該等電阻 11及12必需被使用’並具有一根據由半導體積體裝置外部 產生之功率來源電壓VDD與在電壓檢測電路1中需要的一 個電壓之間的關係之電阻值。 負載部分30包括NMOS電晶體3 1。NM0S電晶體31的 本紙張尺度適用中國國家標準（CNS)A4規格（2丨0 X 297公釐） ------------^襄--------訂--------•線 ί請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 A7 ------B7 五、發明說明（6 ) 汲極被連接至節點NO及其閘極，且其源極被經由一節點N1 連接至一 NMOS電晶體41(NTU)之汲極和一 PMOS電晶體 52(PT21)及一 NMOS 電晶體 53(NT21)之閘極。 檢測部分40包括其閘極被接地之NMOS電晶體4 1， NMOS電晶體4 1的源極具有要被電壓檢測電路1檢測之基 層電壓VBB，NMOS電晶體41的汲極被連接至節點NI。 NOT電路50-1包括PMOS電晶體51(PT22)、PMOS電晶 體 52(ΡΤ21)、及 NMOS 電晶體 53(ΝΤ21)。PMOS 電晶體 51 的源極被連接至功率來源電壓VDD，且其閘極被接地。 PMOS電晶體5 1的汲極經由一節點Ν2被耦合至PMOS電晶 體52之源極。 PMOS電晶體52的閘極被連接至節點ν 1，且其汲極經 由一節點Ν3被耦合至NMOS電晶體53的汲極及NOT電路 50-2。NMOS電晶體53的閘極被連接至節點N1，且其汲極 被連接至節點N3 ’而其源極則被接地。NOT電路50-2具 有和NOT電路50-1相同的構造。 NOT電路50-〗及50-2的構造可以根據一位於NOT電路 部分50-2外部的基層電壓產生電路（圖中未示）所產生之驅 動電壓而被更改。例如，假如基層電壓產生電路的驅動電 壓量大時’ 一更改動作將被做出使一增加數量的N〇T電路 部分得以被提供以便接在節點N1之後。 參考至第5及6圖，顯示在第4圖的電壓檢測電路之一 操作的描繪將被說明。 當由半導體裝置外部產生的功率來源電壓VDD在顯 (CNS)A4 ^ <210 Λ 297 )-~~~~—- -裝i — —----訂·！---線 <請先閲讀背面之注意事項再填寫本頁) 4442 54 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（7 ) 示在第6®的部分（A)當由半導體裝置外部產生之功率來源 電壓VDD在顯示於第6圖之部分（a)中的時序110時被加入 ’ PMOS電晶體21及51被導通，如第6圖的部分（b)所示； PMOS電晶體21被提供以便與pm〇s電晶體51相對應，並 用以消除在製造程序期間放入的PMOS電晶趙51之臨界電 壓Vth的誤差。 因為PMOS電晶體21在ON(導通）狀態，所以節點no變 成一以電阻11及12將功率來源電壓VDD分壓而定義出之 南準位，如第6囷之部分（C)所示〇上述的高準位被加至 NMOS電晶體3 1(ΝΤ12)的汲極與閘極’使得NMOS電晶體31 被導通，如第6圖之部分（Ε)所示。此外，如第6圊之部分（D) 所示’ NMOS電晶趙41 (NT 11)被關閉。因此，節點n 1的電 位上升至高準位，如第6圖之部分（F)所示。 必須注意的是電壓檢測電路1被建構成為負載部分30 及檢測部分40係各別由NMOS電晶體31及4〗所組成。因為 負載部分30及檢測部分40係由相同型態（N通道型態）的電 晶體所組成，所以檢測部分40的NMOS電晶體41之臨界電 壓Vth的誤差可以被負載部分3〇的NMOS電晶體3 1之臨界 電壓Vth的誤差相抵消《其係利用在半導體裝置中相同型 態的電晶體具有幾乎相同誤差的事實。 由第6圖回到第4圖，當節點N1到達高準位時，該高 準位被加至NOT電路部分50-丨的NMOS電晶體53及PMOS 電晶體52的閘極。然後，如第6圊的部分（G)及（H)所示， PMOS電晶體52被關閉，且NMOS電晶體53被導通。因此 本纸張尺度適用中國國家標準（CNS)A4規格<210x297公；g ) 10 !..^·---I---訂--------* 線 I, (請先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明說明（s ) ，節點N3的電位被切換成低準位，如第6圖之部分⑴所示 〇 NOT電路部分50-2收到來自NO丁電路部分50-〗的低準 位’並轉換該收到之低準位而輸出高準位。顯示在第6圖 之部分（J)中之來自NOT電路部分50-2的訊號輸出是調整基 層電壓產生電路（圖中未示）的訊號vbeiz。基層電壓產生電 路從時序t20開始根攄訊號vbelz產生基層電壓VBB。 當基層電壓產生電路具有在高準位之訊號vbelz時， 其產生負基層電壓VBB。然後，如第6圖之部分（κ)所示， 基層電壓VBB逐漸減少，而達到由如下之方程式（2)所定 義之準位： 先 閲 讀 背 面 之 注 意 事 項 再 填 寫裝 本衣 頁 VBB=VGND - Vth4 (2) 訂 經濟郜智«財產局_工消贄合作社印製 其中Vth4是NMOS電晶體41的臨界電壓。 當基層電壓VBB達到由方裎式（2)在時序t30所定義的 準位％，NMOS電晶體41被導通，如第6圊之部分（d)所示 =因此，節點N1的電位切換至低準位，如第6圖之部分（F) 所不。如此，低準位被加至^^。丁電路部分5〇_1的pM〇s電 晶體52及NMOS電晶體53之閘極。 因此’如部分（G)及（H)中所示，pm〇S電晶體52被導 通，且NMOS電晶體53被關閉，使得節點N3的電位切換至 高準位’如第6圊之部分⑴所示。 NOT電路部分50 — 2轉換由NOT電路部分50-丨提供的高 準位並因而輸出位於低準位的訊號vbelz，如第6圖之部分 ⑴所示：回應低準位訊號讣6丨2，基層電壓產生電路停止 線
4442 5 4 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（9 ) 產生負基層電壓VBB，使得電壓VBB被因而調整以便具有 方程式（2)所定義的準位，如第6圖之部分（κ)所示。 為何PMOS電晶體21及51被分別使用在定電壓源10及 NOT電路部分50-1中的一個描述將被解释。 有一個情況是PMOS電晶體52及NMOS電晶體53會在 節點N1的電位轉換期間同時導通，在這樣一個情況中， 一導通電流流經NOT電路部分50-1。其可能會以在功率來 源電壓VDD及PMOS電晶體52之間裝設具有_長的閘極長 度之PMOS電晶體51來降低導通電流。因此，可以避免浪 費的功率消耗。 然而，PMOS電晶體51可能導致訊號vbelz的準位下降 及在NOT電路部分50-1中節點N2的電位以一不同於在定 電壓源10中之節點N0的電位因為在某些牽涉到製造程序 的因素之差異而改變的方式改變的情況。 考慮到上述情況，接在節點N3之後的NOT電路之階 層的增加數量可被加入。因為此一構造，其可能轉保訊號 vbelz具有一足夠的準位。此外，為了消除在pmos電晶體 51的臨界電壓Vth中由在某些牽涉到製造程序的因素之差 異而導致之差異，PMOS電晶體21被設置在定電壓源1〇之 電壓修正部分20中。該PMOS電晶體21使得導致節點N0及 N2的電位以由於在某些牽涉到電晶體製造程序的因素中 之差異中的相似點之相同方法來改變成為可能。 如上所述，基層電壓VBB的檢測係根據節點N1的電 位被調整。第5圖顯示有關基層電壓VBB之電晶體的狀阵 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公* ) 12 — I — I — — — ml— 1111111 ^ * — — — — — — — — (諳先閲讀背面之注f項再填寫本茛) 教濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（10 ) 。在第5圖中，”深入偏壓”表示在負側邊方向的基層電壓 VBB大於方程式（1)所定義的電壓，且“輕微偏壓”表示 在正側邊方向的VBB大於方程式（1)所定義的電壓。 根據本發明之其他實施例的電壓檢測電路之一說明 將被提出。 第7圖是一根據本發明之一第二實施例的電壓檢測電 路之一重要部分的電路®。在第7圈中，與顯示在第4圖中 相同的部分被給予和先前相同的參考數字。顯示在第7圈 中之定電壓源10在PMOS電晶體2 1及電阻11的位置上不同 於顯示在第4圈中的。其可能對調電阻11及形成電壓修正 部分20的PMOS電晶體21只要電阻11與PMOS電晶體21被 插置在功率來源電壓VDD及節點N0之間》除了定電壓源1〇 的構造之外’電壓檢測電路具有與顯示在第4圖中之電壓 檢測電路相同的構造。 第8圖顯示一使用在一根據本發明之一第三實施例的 電壓檢測電路中的定電壓源10之構造。在第8圈中，與顯 示在先前描述之圖示中相同的部分被給予和先前相同的參 考數字。顯示在第8圈中的電路利用一在半導體積體電路 裝置中產生的功率來涿電壓Vii取代由外部供給之功率來 源電壓VDD。内部功率來源電壓Vii不會被雜訊大大地影 饗。此外，電壓Vii被調節並因而穩定。電壓vii被加至pM0S 電晶想21的源極’且其波極被連接至節點no。根據本發 明之第三實施例的電壓檢測電路之其他部分則與對應於其 第一實施例之部分相同。 本紙張尺度適用中Η B家標準（CNS)A4规格（210 X 297公« ) — II - - - - - - - - I I - - - - - - - 11111 ϋ I I <請先閱讀背面之注意事項再填寫本頁) 13 A7 B7 經濟部智慧財產局員工消費合作社印製 4 44:) 5 / 五、發明說明（η ) 第9圖是一使用在一根據本發明之一第四實施例的電 壓檢測電路中之檢測部分40的構造之電路圖。在第9圈中 ’與顯示在先前描述的圈示中相同的部分被給予和先前相 同的參考數字。顯示在第9圖中的檢測部分40不同於顯示 在第4圖中的因為檢測部分40係由兩個NMOS電晶體 42(NT31)及 43(NT32)所組成。 NMOS電晶艘42的汲極被經由節點N1連接至NMOS電 晶體31的源極’且NMOS電晶體42的閘極被接地。NMOS 電晶雜42的源極被連接至NMOS電晶想43的汲極和閘極， NMOS電晶體43的猓極接到基層電壓VBB » 當節點N1切換至高準位，NOT電路部分50-1輸出低 準位訊號。NOT電路部分50-2將來自NOT電路部分50-1的 低準位轉換成高準位訊號，來自NOT電路部分50-2的高準 位訊號是用來調整基層電壓產生電路的訊號vbelz。當負 基層電壓VBB被基層電壓產生電路產生，基層電壓vbb逐 漸下降並達到由下列式子所定義的準位： VBB=VGND - Vth (3) 當上述方程式成立· NMOS電晶體42被導通》 因此，當基層電壓VBB達到方程式（4)定義的準位時 節點N1的電位切換至低準位。然後，NOT電路50-1的輸 出訊號被切換至被NOT電路部分50-2接到之高準位。之後 ’低準位訊號被NOT電路部分50-2輸出做為訊號vbelz。 回應低準位基層電壓VBB，基層電壓產生電路停止產生該 以此方式被調整而使得方程式（4)成立的衰減基層電歷 本紙張尺度適用中Β Β家標筚（CNS)A4规格（210 * 297公Λ > 14 (請先閱讀背面之注意事項再填寫本頁) 支--------訂---------線—ίν---------------------- 經濟部智慧財產局員工消費合作社印製 A7 ___B7_____ 五、發明說明（u) VBB。 本發明之第四實施例的其他部分係與本發明之第一 實施例的相對應部分相同。 如上所述’本發明的第四實施例在負惻邊方向能夠 更加増加要被檢測的基層電壓VBB並因而在負侧邊方向更 深入地調整基層電壓VBB。 第10圖是一使用在本發明之一第五實施例中的負載 部分30及檢測部分40的電路圖。在第1〇圖中，與顯示在先 前描述的圖示中相同的部分被給予和先前相同的參考數字 β顯示在第10圖中的檢測部分40不同於顯示在第4圖中的 因為顯不在第10圖中的電路係由兩個Ν Μ Ο S電晶體 44(ΝΤ33)及 45(ΝΤ34)所組成。 NMOS電晶體44的沒極被經由節點ν 1連接至nm〇S電 晶體3 1的源極，且其閘極被接地。NMOS電晶體44的源極 被連接至NMOS電晶體45的汲極* NMOS電晶體45的閉極 被接地，且其源極被連接至基層電壓VBB。 當節點Ν1切換至高準位，NOT電路部分5〇·ι輸出要 被NOT電路50-2轉換之低準位訊號e &N〇T電路部分⑼-〕 輸出的高準位訊號被用來做為用以調整基層電壓產生電路 (圖中未示）的訊號vbelz，基層電壓產生電路產生根據訊號 vbelz產生基層電壓VBB。 當訊號vbelz在高準位時，基層電壓產生電路產生該 逐漸下降並達到之前据述的方程式（3)所定義之準位的負 基層電壓VBB ,此時，NM〇s電晶體45被導通。基層電壓 本紙張&度遵用中國國家標準（CNS) A4規格 <210 * 297 公釐） -------------裝--------^«nllln 1^. (請先閲讀背面之注意事項再填寫本頁》 15 4442 54 A7 B7 五、發明說明（13 ) VBB更下降並達到之前描述之方程式（4)所定義的準位， 然後，NMOS電晶體44被導通。 因此，當基層電壓VBB變成方程式（4)所定義的準位 時’節點N1的電位切換至低電位。然後，NOT電路部分π」 輸出要被NOT電路部分50-2轉換之高準位訊號。來自Ν〇τ 電路部分50-2的低準位訊號是低準位訊號vbelz。回應該 低準位訊號vbelz ’基層電壓直生電路停止產生負基層電 壓VBB，使得電壓VBB被調整以滿足方程式（4)。 本發明之第五實施例的其他部分係與本發明之第一 實施例的相對應部分相同。 如上所述’本發明之第五實施例能夠在負側邊方向 更加增加要被檢測的基層電壓VBB並因而在負側邊方向更 深入地調整基層電壓VBB。 根據本發明，以下的優點可以被獲得。 負載部分（對應負載部分30)及檢測部分（對應檢測部 分40)係相同型態的電晶體，因此，可能抵消在該等因為 在某些牽涉到製造程序的因素中之差異的電晶體之臨界電 壓中的差異，這是利用相同型態的電晶體具有幾乎相同之 差異的事實6因此，本發明的電壓檢測電路可以準確地檢 測已知的電壓（基層電壓）。 本發明根據要被檢測的已知電壓與一參考電壓之間 的關係產生檢測訊號。參考電壓則根據包含在檢測部分中 的電晶體之臨界電壓，因此，任意地調整要被檢測的電壓 是可能的。例如，數個電晶體可被使用假如需要在負側邊 本紙張尺度適用_國國家標準（CNS)A4規格<210^ 297公* ) ί請先閲讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 ^ill — ———訂*--- 線 1·---- - - -- - - ----- - - - - - - 16 A7 ______B7_____ 五、發明說明（Η ) 方向增加已知電壓。 負載部分被連接至形成檢測部分之一電晶體的汲極 ’且其閘極接地。此外’上述電晶體的源極被連接至要被 檢測的已知電壓。因此，根據已知電壓與電晶體之臨界電 壓之間的關係產生檢測訊號是可能的。 本發明可包括一轉換由檢測部分提供之檢測訊號的 準位之準位轉換部分（其對應PMOS電晶體52及NMOS電晶 體5 3)’使得檢測的準位可被任意調整。一電流調整部分（ 其對應PMOS電晶體5 1)可被用在準位轉換部分中，該電流 調整部分防止一過量電流流經準位轉換部分，使浪費的功 率消耗得以被避免。電流調整部分可由一具有一長的閘極 長度之電晶體所形成。 一定電壓產生部分（其對應定電壓源1 〇)可包括一由與 形成電流調整部分之電晶體相同型態之電晶體所形成的電 壓校準部分。因此消除在該等電晶體之該等臨界值中因為 在某些牽涉到製造程序之因素中的差異之差異是可能的。 本發明並不限制於特別揭露的實施例，且可能被做 出之變化及修飾皆離不開本發明的專利範圍。 — I----------- ^ il — ί— — — — — — — (請先闉讀背面之注意事項再填寫本頁) 經-部智慧財產局員工消費合作社印製 17 氏又'f .遣用中围國家標準（CNS)A4規烙（21ϋ x 297公釐