TW442837B - Integrated circuit-arrangement and its production method - Google Patents
Integrated circuit-arrangement and its production method Download PDFInfo
- Publication number
- TW442837B TW442837B TW088120782A TW88120782A TW442837B TW 442837 B TW442837 B TW 442837B TW 088120782 A TW088120782 A TW 088120782A TW 88120782 A TW88120782 A TW 88120782A TW 442837 B TW442837 B TW 442837B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- capacitor
- layer
- transistor
- diode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
44283 7 經濟部智慧財產局員Η消費合作社印製 A7 B7_ 五、發明說明(1 ) 本發明傺關於一種積體電路配置及其製造方法β 通常都是力求以較高之封裝密度來産生稹體電路配置 (卽,一種積體化於基板之電路)。 在DE19727436C1中描逑一種DRAM晶胞配置,其中記億 胞含有:一痼第一電晶體,一個二極體結構及一個第二 電晶體。第一電晶體和第二電晶體共用一値共同之源極 /汲極區且連接在電壓端和位元線之間。第二電晶體之 閘棰電極是與字元線相連接《二極體結構連接在第一電 晶體之閘極電極和共同之源極/汲極區之間β這些電晶 體互相重疊地配置而形成垂直式MOS電晶體β共同之源 極/汲極區是配置在半導體結構中,各電晶體之閘極電 極是以隔離層(spacer)之形式配置在半導體結構之邊緣 上。二極體結構是由Schottky二極體及隧道二極髏所構 成,這些二極體互相串聯。隧道二極體由第一電晶體之 閘極電極,介電層(其配置在第一電晶體之閘極電極上) 以及S —導電性間隔層(其藉由介電層而與第一電晶體 之閘極電極相隔開)而形成^ S c h 〇 11 k y二極體則由金屬 矽化物所構成之導電性結構(其配置在上述另一導電性 間隔層之上部且鄰接於共同之源極/汲極區)以及一種 導電性間隔層所構成。 在EP0537203中描逑一種DRAH晶胞配置,其中記億胞 含有:一個平面式第一電晶體,一値平面式第二電晶體 以及一種與電壓有關之電阻。第一電晶體和第二電晶體 具有一値共同之源極/汲極區且建接在電壓端和位元線 -3- 本紙張尺度適用中國國家標準(CNS)A4規格(210 >= 297公釐) I *----- -------威--------訂---------線I (請先閱讀背面之注意事項再填寫本頁) A7 442837 B7 五、發明說明(2) 之間。第一電晶體之閘極電極是配置於閘極介電質及金 屬膜(其配置於共同之源搔/汲極區上方)上方。共同 之源極/汲極區經由上逑此種與電壓有關之電阻而與第 一電晶體之閘極電極相連接。此種與電壓有關之電阻例 如是一種Schott ky接面且是由笫一電晶體之閘極電極和 金靥膜所形成β第二電晶體之閘極電搔是與字元線相連 接。該與電壓有關之電阻不需額外之空間需求,這樣可 提高DRAM晶胞配置之封裝密度 本發明之目的是提供另一種積體電路配置,其可含有 一種封裝密度較高之DEAM晶胞配置。此外,本發明亦涉 及此種積體電路配置之製造方法。 此種目的是藉由一種積體電路配置來達成,其包含一 個平面式第一電晶體,其第一源極/汲極區及第二源極 /汲極區配置在基板中且鄰接於基板之主面。第一電晶 體之閘極電極配置於基板上方。一個二極體須建接在第 一源極/汲極區和閘極電極之間,使電荷不芻由閘極電 極往外流至第一源極/汲極區。二極體層(其是二棰體 之一部份)配置在第一源極/汲極區之至少一部份上。 導電性結構(其是二極體之另一部份)是配置於閘極 電極之至少一部份之上方且配置於二搔體層上。 此外,上述目的是藉由一種積體電路配置之製造方法 來達成,其中藉由基板之遮罩式植入而産生平面式第一 電晶體之第一源極/汲極區及第二源極/汲極區,使這些區 域鄰接於基板之主面。在基板上方産生第一電晶體之閘 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------表--------訂.--------I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 44283 7 A7 _B7_ 五、發明說明(3) 極電極。二極體層(其是二極體之一部份)産生於第一 源極/汲極區之至少一部份上。須産生導電性結構(其 是二極體之另一部份),使其配置於閘極電極之至少一 部份上且配置於該二極體層上。須産生此二極體,使電 荷不易由閘極電捶往外流至第一源極/汲極區。 由於該二極體配置於第一電晶體上方,則此種積體電 路配置可具有一種很高之封裝密度。相對於EP05372O3 而言,第一電晶體可像當時一般半導體製法所製成之電 晶體一樣來製成。只有藉由隨後之各步駿才可製成此二 極體β EP0537203之Schottky接面之一郜份必須在電晶 體製成之前産生,這是因為金靥膜是配置在閘極電極下 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---------------衷·-------訂 *-------•線 I (請先閱讀背面之注意事項再填寫本頁) 像法之 不之 C 又電配第一二 不入區與極構化外一路和第第 區植極明電結佳之第電體 α 。 極由汲發極性最體與體極份間 汲藉 \本閘電被極是積二部之 \ 後極。之導而二區種,一線 極之源上體取闋和極此髏之元 源生一份晶選無體汲則晶胞位 之産第部電由掻晶 \ ,電憶和 髏極於此一自電電極 } 一記端 晶電置於第可極一源接第之壓 電極配位:於閘第一連。置電 之閘棰則是由舆 了第相置配在 中在電膜黏樣可除其區配胞接 3 可極靨同這性置 ί 極胞晶連 20其閘金不,電配體汲晶ΑΗ體 37,為,它份之踣晶 /AMDR晶 05樣因方其部體電電極DR種電 ΕΡ一是上之一極體二源種此二 ,中這之 3 之二積第一 一是第 外法,份20體使種個第有體和 此方生部37極而此一之含晶體 。统産大05二料若含體可電晶 方傳而絶ΕΡ是材 包晶置二電 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 442837 A7 B7 五、發明說明() 雷晶體之閘極電極是與字元線相連接。D β A Μ晶胞配置在 此種情況下是一種動態自我放大式記億胞配置。 記億胞中邏輯1之儲存例如可以下述方式進行:在記 憶胞之位元線和字元線上施加一種電壓,使電荷經由二 極體而流動至第一電晶體之閘極電極。 記憶胞中邏輯0之儲存是在字元線上施加一種電壓來 達成,但此種電壓不施加於位元線,因此不會有電流經 由二極體而流至第一電晶體之閘極電極。 為了讀出資訊,則須在字元線和位元線上施加一種電 壓且檢査是否有電流流經位元線。若在記億胞中已儲存 邏輯1 ,則會由於第一電晶體之閘極電極上之電荷而使 第一電晶體導通,電流因此可由電壓端而流至電晶體且 流經位元線。電荷在讀出時是保持在第一電晶體之閘極 電極中,這是因為二掩撞須被極化,使電荷不易經由二 極體而流出《若在記憶胞中儲存邏輯〇 ,則不會有電流 流經位元線,這是因為由於第一電晶體無電荷儲存在其 閘極電極上而被截止(Off)。 若此種積體電路配置包含一種DE AM晶胞配置,則當第 二電晶體同樣是平面式時對於製程費用之減少是有利的 。這些電晶體之源極/汲極區和閘極電極可同時産生。 為了提高封裝密度,則當第一電晶體之第一源極/汲極 區和第二電晶體之第一源極/汲極區是以共同之源極/ 汲極區來構成時是特別有利的。第二電晶體之閘極電極 可以是字元線之一部份。 本紙張尺度適用中國國家標準(CNS)A4規格(21CU 297公釐) (請先閱讀背面之注音心事項再填寫本頁) 裝--------訂·---- 線. 442837 A7 ____B7_ 五、發明說明(5 ) 二極體層例如是可含有導電性材料,此種二極體因此 是一種Scohttky 二槿體。 (請先閱讀背面之注意事項再填寫本頁) 流經二極體之電流因此和溫度無關.當二極體是以隧 道二極體構成時是有利的。須測定此種二極體層之厚度 •使流經二極體層之電流基本上是由於電子經由二極體 層所造成之隧道效應而産生。二掻體層例如由Si02所 構成且較佳是較3 n«還薄。可沈積Si02或籍由熱氣化 作用而生長SiOji。此種二極體層可含有氮化物或氮化 矽。此種二槿體層亦可含有複數楢部份 二極體是由第一電晶體之第一源極/汲極匾,二極體層 及導電性結構所構成。相對於DE19727436C1中之DRAM晶 胞配置之二極體结構而言,此種二極體只含有三儸元件 而能以較少之程序費用來製成。 可對此種二極體進行極化作用,使電流不易由第一電 晶體之閘極電極流至第一電晶體之第一源棰/汲極區, 逹成此種效果之一種可能方式是:上述導電性結構之摻 雜物質濃度較第一電晶體之第-源極/汲捶匾者還小, 其中此導電性結構和第一電晶體之第一源極/汲極區具 有相同之導電型式。 經濟部智慧財產局員工消費合作社印製 上述二極體層因此特別均勻且很薄,其可在大約10fl0°c 時利用NH3S由快速之熱氮化作用(RTN)來生長而,形成 β此種製程只限於在很小之厚度中進行,即,己生長成 之二極體層可防止原子進一步擴散至基板之表面。 在産生上述之二極醱層時,首先須在閛棰電極上産生 本紙張尺度適用中固國家標準(CNS)A4規格(210 X 297公釐) 44283 A7 B7 五、發明說明( 經濟部智慧財產局員工消費合作社印製 便程 上護去 糙少例一 。為流極形護後 一作導刻 以過 極保須 粗至層另著因流二所保隨 之化積蝕 -刻 電種後 還板體生長,電。構逑且 料氣沈作 生蝕 極一之 者基極産生的之上結上極 材熱可用 産式 閛生層 區此二上地略多層性生電 。綠之則料 而罩 於産體 極且若極勻忽很體電産極 鍺絶式,材 用遮 生上極 汲生。電均可大極導須閘。,為罩構線 作由 産極二 \ 産矽極不是層二及不護用如作遮結絶 化藉 層電生 極所晶閛而時體及以亦保費例以非性之 氧後 一極産 源矽單在面較極層層且可之 ,層由電逑 熱然S閘在 一晶種須表比二此此層前上料一藉導上 由。 止在構 第多一則糙阻較於,此之程材另是生中 藉層 防前結 較之含,粗電許生極除用製體之如産其 可一 時之之 是雜包生之之允産電去作少導逑例了 , 如另 層生用 佳摻可産極層而構極須化減半上上為化 例生 體産護 較由區而電體性結閘不氧可之和本。構 層産 極層保 面可極用極極勻性由。熱此同層基上結 體上 二體種 表如汲作閘二均電種多在因不體料面其 極極。生極此 之例 \ 化於和不導此很其.有極材整使 二電層産二 。 極極極氣由阻其之較大<_含二緣在且 。 極此在在構 電電源熱層電於述阻阻構除可生絶加料 層閘除 了可結 極極 I 由此之由上電電結去板産,施材 一 在去為則之 。閘閘第藉 ,層層。之之之須基可份而性 ® 可而 ,用除 ,在如層此此過體成用又 部用電 ---- -----------裝--------訂---------線 (請先閲讀背面之注意事項再赛寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 442837 A7 B7 五、發明說明( 停止劑β另一方式是導電性材料與絶緣材料一起被結構 經濟部智慧財產局員工消費合作社印製 , 下隔極另導此V凹 於 口 構導種 極 上 罩種部汲及積之構生 直 凹 I 結積此械 二 性 遮一下 \ 層沈部結産 垂 性沈入 f 較 電 値積種極體可外性- 種 中ϊαί電可填學 約 在 一 沈此源極後 口電即 一 口ίίϊπ導亦不化 大 極 需。方在 一二然凹導, 箸 凹Tti使 ρ中由 積 電 只罩上。第生。於生罩 沿 逑 U 而圍口 Μ 面 一 體遮體圍-¾産用位産遮 面 上 U 刻範凹可 之 第 極之晶範極可作上來個 主 入 Μ 蝕之但料 層 其 二用電之電後化面料 一 之 镇 明,材 此 , 生所此明極然氧側材需 板。可-^^發蓋性 則 器 産時在發閘。熱在性只 基離料學ib本覆電 ,。容 T化後本使來種之電亦 由距材化回靥被導 小的電 為構之靥,出一 料導處 指之此由之況面之 變利健 中結體況 口露行材由此 是示時藉料情各部 阻有一 況行晶情凹裸進性便則M'顯料可材種之外。電是置 度 情進電種種可須電以 , Ϊ 所材料性此 口口除之倍配 高 種構一 此一份如導,體 ar 軸性材電則凹凹去層二方 1 一 結第則生部例使除極罩之之電性導,使。被一大上 述性生,産一中 C 去二遮稱伸導電由小,料而 積板 上電産層可少其料被生之所延積導藉變料材法使面基 在導在離中至,材份産用下而沈之後度材性光 了之在 c ,若隔層之層性部 了所以要在部隨高性電拋為層若 化即 部離區一電 一為口 主 外若之電導式 體 I I----------策--------訂·------*1* 線 — (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 442837 A7 _B7_ 五、發明說明(8) 是與該導電性結構相連接,則此種情況是屬本發明之範 圍電容器第一電極之第一部份是配置在電容器第一電 極之在基板主面上之投影的邊緣上。電容器第一電極之 第一部份所到逵之高度較電容器第一電極之第二部份所 到之高度還髙。電容器第一電極因此具有一些内邊緣以 及一些與上述投影相遠離之外邊綠。電容器第一電極例 如是近似於盆形之形狀。電容器之介電層覆蓋電容器第 一電極之至少第二部份以及覆蓋電容器第一電極之内邊 緣。電容器之第二電極鄰接於電容器介電質。 電容器第一電極之内邊緣之上述設計方式可提高電容 器之電容而不會使電容器之空間需求增大。
若此種積體電路配置包含一種DRAM晶胞配置,則電容 器設計成記憶胞之一部份是特別有利的,這是因為此種 儲存在第一電晶體之閘極電極上之電荷數最可變大,其 結果是:在記憶胞之資訊必須更新之前,其資訊可在一 段較長之時段中儲存著P 電容器第一電極之第一部份之高度可小於lQQOnin。相 對於DRAM晶胞配置(其中記億胞含有一艏電晶體及一個 ^1 ^1 ϋ 11 ϋ ϋ ϋ ϋ ϋ ϋ ϋ ^1 ^1 ϋ ϋ^OJf I I (c n <1 ill I ' > (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 器晶億電晶板 容電記一AH基 電一 較第DR在 種第以器了置 此使可容除配 ,需容電置是 言只電 。配樣 而是之 > 路同 荷而器倍電其 電號容 5 體 < 之倍電小積路 上生種,種電 器産此如此輯 容上則例使邏 電線 , < 可種 億元中多度 一 記位態很髙含 之在狀小之包 } 必啓容小又 器不開電較外 容荷在之種以 電電持器此置 億之保容之配 記上體電極胞 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公t ) 442837 A7 !_______B7 五、發明說明(9) 中)^可沈積一種隔離層且將其整平,此種隔離層完全 覆蓋電容器。第一電晶體和第二電晶醴可同時與邏輯電 路之電晶體一起産生。 為了産生此種電容器,則本發明之範圍亦包括:在基 板上方沈積~種下部隔離層且將其整平。在下部隔離餍 中産生一種凹口。須以共形(conform)方式沈積導電性 材料至某種摩度,使凹口中不會有材料旗入。由導電性 材料而産生奄容器第一電極,其中在槲面位於凹口外部 之導電性材料須去除。電容器第一電極之第—部份是配 置在凹口之壜緣。 為7在不裔額外之空間需求下進一步提高電容器之霄 容,則當電容器介電質g外覆蓋罨容器第一霉極之外部 邊緣之至少一部份時是有利的。於是例如在産生電容器 第一電棰之後須去除下部隔離層(以下稱下層)之一部 份,使外部邊綈之一部份裸露出來。 為了提高製程上之可靠性,則須在下層上方産生一種 上層,在上層中産生第二凹口,此第二凹口配置於上述 凹口上方。電容器第一電棰之導電性材料是在第二凹口 (請先閱讀背面之注音3事項再填寫本頁) 装--------訂·-----!·線- 經濟部智慧財產局員工消費合作社印製 上電層電 。範 在生止和免之 中産停板避明 其在刻基發 ,βέίί於本 掻除作介 Μ 則 電去用種層 , 一須可一下刻 第料層為由蝕 之材下因藉行 器性。是可進 容電層這象來 電導上,現層 此之除高路下 生部去提短對 産外須性的地 。口後靠間性 積凹之可之擇 沈二極之極選 才第電上電可 後和一程二不 之口第製第層 生凹器使器上 産逑容,容若 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 442837 A7 B7 10 五、發明說明() 圍亦包括:在下層和上層之間産生一種中間層,其作為 蝕刻停止層用。 (請先閱讀背面之注意事項再填寫本頁) 第二凹口可舆上述凹口一起産生。另一方式是第二凹 口可在上述凹口産生之後才産生。 此凹口 (其中設有電容器第一電極)可與另一凹口 (其中設置二極體之導電性結構)相叠合。 為了使製程簡化,則電容器第一電極與上逑導電性結 構相叠合時是有利的。此外,積體電路配置之封裝密度 可提高,這是因為電容器是配置於二極體上方而不需額 外之空間需求。 另一方式是首先産生導電性結構且隨後産生電容器第 一電極。這樣所具有之優點是:導電性結構和電容器第 一電極可由不同之材料所構成或可具有不同之摻雜物質 濃度。電容器和二極體之電性因此可互相獨立地被最佳 化。 經濟部智慧財產局員工消費合作社印製 導電性結構例如可由摻雜之多晶矽所構成,其摻雜物 質濃度介於大約1 〇 17 c nr3和1 Q 19 c E-3之間β摻雜物質濃 度決定了二極體之電流-電壓特性且可依據記憶胞之各 別之使用目的來調整β電容器第一電極例如是由摻雜之 多晶矽所構成,其具有一種儘可能高之摻雜物質濃度, 例如,大約1 0 20 c ιΓ3。 若首先産生下層以及凹口且在凹口中産生導電性結構 ,則此種情況亦屬本發明之範圍。然後可産生上層,第 二凹口及電容器。 Ί 2 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 44283 7 A7 B7 11 五、發明說明() 電容器介電質可含有Si02,氮化矽,鐵電質,例如, 鈦酸錤緦(BST),或其它具有較大介電常數之材料。 電容器第二電極例如可含有摻雜之多晶矽,矽化之多 晶矽及/或金屬。 本發明之實施例以下將依據圖式來詳述。圏式簡單說 明: 第1匾 在第一電晶體,第二電晶體,邏輯電路之電 晶體,下層以及中間層産生之後第一基板之橫切面。 第2a圖 在産生凹口,二極體層,另一層及導電性結 構之後第1圖之楱切面。 第2b圖 第一基板之俯視圖,其中顯示各電晶體及導 電性結構。 第3圖 在産生上層,第二凹口和電容器第一電極之後 第2 a圓之横切面。 第4圖 在産生電容器介電質及電容器第二電極之後 第3腫之横切面。 第5圖 在産生層第二電晶體,二極體及電容器之後 第二基板之樓切面。 這些圖式未按比例繪製。 在第一實施例中以傳統方式在由矽所構成之P-摻雜之 第一基板A之主面Η上産生平面式第一電晶體及平面式 第二電晶體。産生第一電晶體之第一源極/汲極區SD及 第二電晶體之第一源極/汲極區以作為共同之源極/汲 極區(第1圖)β第一電晶體之第一源極/汲極區SD, -1 3- 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝if-----訂---------線· 經濟部智慧財產局員工消費合作社印製 442837 A7 B7_ 12 五、發明說明() 第一電晶體之第二源極/汲極區SD1以及第二電晶體之 第二源極/汲極區SD2具有大約lGtcir3之摻雜物質濃 度且是η -摻雜的β第一電晶體之第二源極/汲極區SD1 是條形的且與電壓端相連接〇第一電晶體之閘極電極(Η 及第二電晶髏之閘極電極G2配置於第一基板Α上方且藉 由閘極介電質Gd而與第一基板A相隔離(第1圖)β閘 掻電極Gl, G2具有之摻雜物質濃度大約是ll^ciir3。第 二電晶體之閘極電極G2是條形字元線之一部份。邏輯電 路Q (其顯示在第1圖中)之各電晶體可同時舆上述二 舾電晶體同時産生。 為了在各電晶體之閘極電極Gl, GZ之邊緣上産生一些 間隔層S p ,則須沈積厚度大約是5 0 η B之S i 0 2且進行回 (b a c k )蝕刻。 間隔層Sp設有一種由氮化矽所構成之層N ,其中須沈 積厚度大約是20nra之氮化矽且進行回拽刻,直至電晶體 之閘極電掻Gl, G2裸露為止(第1圔)。 為了産生一種隔離用之下層ϋ ,須籍由T E 0 S -方法沈 積厚度大約是8G0nm之Si02且藉由化學-機械式抛光法 來整平。在此下層ϋ上産生一層中間層Μ ,其中須沈積 厚度大約是50ΠΠΙ之氮化矽(請參閲第1圖)。
藉助於第一光阻(未顯示)來對氮化矽和Si02-蝕刻,直至第一電晶體之第一源極/汲極區SD之一部份 ,由氮化矽所構成之層N之一部份以及第一電晶體之閘 極電極之一部份裸露為止,以便産生凹口 V ,凹口 V -1 4 - 本紙張尺度適用中國國家標準(CNS)A4規格(2]0 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) --------訂--------- 經濟部智慧財產局員工消費合作杜印製 經濟部智慧財產局員工消費合作社印製 44283( A7 _B7_ 心 13 五、發明說明() 之底部鄰接於第一電晶體之第一源極/汲極區SD且鄰接 於第一電晶體之閘極電極G1 (第23圖)β第一電晶體之 閘極電極G1之裸露部份之面積大約較第一電晶體之第一 源極/汲極區SD之裸露部份大二倍(第2b圖)。 在例如以氫氟酸來進行還原式淨化之後進行一種熱氣 化作用。因此在第一電晶體之第一源極/汲極區SD産生 一種由SiO 2構成之二極體層,其大約是1 . 5nm厚《此外 ,在第一電晶體之閘極電極G1上産生另一層1(第2a層)。 為了産生導電性結構L ,須沈積厚度大約是7GHBI之同 次(in situ)摻雜之多晶砂,以便覆蓋此凹口 V之各面, 但不填入此凹口 V中。藉由化學-機械式之抛光法使凹 口 V外部之導電性材料被去除,以便在凹口 V中由導電 性材料來産生導電性結構L ,此結構L配置在二極體之 二極鱧層S上以及另一層I上(第2a和第2b圖)。 導電性結構L之摻雜物質濃度大約是^第一 電晶體之第一源棰/汲極區SD,二極體層S和導電性結 構L形成一種二極體,其連接在第一電晶體之第一源極 /汲極區SD以及第一電晶體之閛極電極G1之間。 二極體電阻就電流由第一電晶體之第一源極/汲極區 SD流至第一電晶體之閘極G1而言是待別小的,這是因為 電流是由高摻雜區經由二極體層S而流至低摻雜區。此 種電流之流動方向亦稱為二極體之電流方向。二極體之 電阻就電流由第一電晶體之閘極電極G1流動至第一電晶 體之第一源極/汲極區SD相較於上逑之反向流動而言是 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------I I--I i — I I I ---訂--------- (請先閱讀背面之注意事項再填寫本頁) 442837 經濟部智慧財產局員工消費合作社印製 A7 B7 14 五、發明說明() 恃別大的,此種電流之流動方向亦稱為二極體之截止方 向。因此,須連接此種二極體,使電荷由第一電晶體之 閘極電極(H流動至第一電晶體之第一源極/汲極區_SD是 不容易的。 在電流流經二極體時上述之另一層I之作用相較於二 極體層S之作用而言是徹不足道的e其原因是:第一電 晶體之閘極電極G1由多晶矽所構成且因此具有一種較第 一電晶體之第一源極/汲極區DS (其是由單晶矽所構成) 還粗糙之表面。另一層I非均勻地生長在粗槌之表面上 ,因此,該層I須設計成使高的漏電流可流過層I本身 。另一原因是:此層I之面積大約較二極體靥S之面積 大二倍。 須産生一種上層0 ,此過程中須沈積厚度大約是8Q0nm 之Si02e藉助於第二光阻遮罩(未顯示)而在上層0中 産生另一凹口 V* ,此凹口 配置於凹口 V上方。因此 可使導電性結構L裸露出來(第3圖)。 凹口 V**之産生就誤差校準而言較凹口 V具有更廣泛 之容許度(tolerance),這是因為須選擇性地對氮化矽 來進行蝕刻,使各電晶體之閘極電極G 1 , G 2之一部扮和 第一基板A之一部份不可裸露出來。中間層Μ用作蝕刻 停止層。例如,C2F6適合用作蝕刻劑。 為了産生電容器之第一電極P1,則須沈積同次(in situ)摻雜之多晶矽大約5fln id厚且藉由化學-機械式抛光 法而整平,使凹口 V和另一凹口 V"外部之多晶矽被去 -1 6 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) ------*-------Λ * 1-----------------1 (請先閱讀背面之注意事項再填寫本頁) 44283 A7 B7 五、發明說明(1 ) 除〇電容器第一電極P1配置在導電性結構L上。 然後以選擇性地對多晶矽和氮化矽之方式來對Si02 進行蝕刻以便去除上層〇 ,使電容器第一電極P1之遠離 凹口 V , V"之中央的此種外部邊綠的一部份裸露出來 (第4圖)。 在電容器第一電極P1之裸露的各面上産生電容器介電 質kd,此過程中須沈積厚度大約是7 Jim之氮化矽且使氤 化矽之一部份被氧化(第4圖)β 為了産生電容器第二電極Ρ 2,須沈積厚度大約是1 [I 0 n n 之同次摻雜之多晶矽(第4圖)。電容器第二電極P2所 具有之摻雜物質濃度大約是lO20 C8T3。 藉由上逑之方法而産生一種DJiAM晶胞配置,其中記億 胞包含:第一電晶體,第二電晶體,二搔體以及電容器 。須沈積一種覆蓋電容器用之中間氣化物Z且將之整平 。在中間氧化物Z中對一些接觸孔進行蝕刻,這些接觴 孔使記憶胞之第二電晶體之第二源極/汲極區SD2裸露 出來。為了在這些接觸孔之邊緣上産生另一間隔層Sp" ,須沈積厚度2 5 nji之S i 0 2且進行回蝕刻。這些接觸孔 中以鎢镇入而産生一些接觸區K ,這些接觸區K是藉由 間隔層Sp#而與電容器第二電極P2相隔離。在中間氧化 物上産生位元線B1,其鄰接於接觸區K且垂直於字元線 而延伸。 在第二實施例中以與第一實施例相對應之方式由第二 基板B開始而由矽産生以下各元件或區域:第一電晶體 -1 7- 本紙張尺度適用中國國家標準(CNS)A4規格(2]0 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) --------訂--------- 經濟部智慧財產局員工消費合作社印製 442837 A7 _B7_ 五、發明說明() 16 之第一源極/汲極區SD1 (其同時用作第二電晶體之第 一源極/汲極區),第一電晶體之第二源極/汲極區 S D 1 ',第二電晶體之第二源極/汲極區S D 2 ’,第一電晶 體之閘極電極G 1 ',第二電晶體之閘極電極G 2 ’,閘極 介電質G D ',間隔層S p 1 ,由氪化矽所構成之層N ',二 極體層S',另一隔離層I1,隔離用之下層U',中間層M' ,凹口 V1以及導電性結構L'(第5圖:)^但與第一實施 例不同的是隔離用之下層ΙΓ之厚度大約是12QGnin。導電 性結構L'同時用作電容器之第一電極。 就像第一實施例一樣,須産生電容器介電質Kd’ 。由 於電容器第一電極之外邊緣(即,導電性結構L')未裸 露出來,則電容器介電質Kd’只産生於導電性結構L1之 面向凹口 V"之中央之此種内邊緣上(第5圖)。 就像第一賁施例一樣,此處亦需産生一種〇 A Μ晶胞配 置,其中記億胞包括第一電晶體,第二電晶體,二極體 ------------^—裝----II 訂·--------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 發依度 。 式化極 本可濃 的 方氣源 在都質 雜 述間二 樣寸物 摻 下中第 同尺雜Π-以一之 亦之摻 是 是第體 們域於 則 接生晶 它區用 板 連産電 ,及適 基 相須一 例以亦 , 端後第 施口況 的 壓之至 實凹情 雜 電極通 之,樣 摻 與電以 式構同 k 可二孔 型結。 是。區第觸 它,整 β 以器極器接 其層調取可容汲容些 些各來選區電 \ 電 一 一 。 求之極生極生産 。成中需料汲産源産須 器製圍之材/需一在中 容可範別種極不第 其 電亦之各各源可使成 , 和 明據及 逹物 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 442837 A7 B7 五、發明說明( 17 填性電一和 鍚電與生區 以導區産觸 且由觸中接 層藉接其些 隔上使 ,一 間物可物生 之化其化産 用氧,氣須 離間軌間 , 隔中屬中逑 有在金種所 設 β 生一上 中區産另如 ?1觸而生 〇 觸接化産孔 接些構後觸 些 一 結然接 這生及。之 。産積接用 區便沈連線 C 極以之相元線 汲,料端位元 \ 入材壓些位 -------------- --------訂·-------I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(21〇χ 297公f ) 4 4283 A7 B7 五、發明說明( 符號之説明 A , B B 1 G1,G2,G1',G2 Gd,G d ' H1,1' K Kd , Kd ' 基板 位元線 閘極電極 閘極介電質 主面 另一層 接觸區 質 電構 介結 器性層 容電間 電導中 經濟部智慧財產局員工消費合作社印製 0 PI ,P2 , P2 ' Q S , S ' Sp , Sp' ,Sp* SD.SDl.SDZ^D' ,80 1^,8021 U , U ' V,V* ,V ' z 氮化矽層 上層 電容器電極 邏輯電路 二極體層 間隔雇 源極/汲極區 隔離用之下層 凹口 中間氧化物 I V-----------I -----— II 訂---------' {請先閱讀背面之注意事項再填寫本頁) -20- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- Λ8 ΒΒ C8 D8 Α42Β37 六、申請專利範圍 第88120782號「積體電路配置及其製造方法」專利案 (90年2月修正) (請先閲讀背面之注意事項再填寫本頁) Λ申請專利範圍: 1. 一種積體電路配置,其特徵爲: -具有一個平面式第一電晶體,其第一源極/汲極區 (SD)和第二源極/汲極區(SD1)配置在基板(Α)中 且鄰接於基板(Α)之主面(Η),且其閘極電極(G1)配 置於基板(Α)上方, -具有一個二極體,其須連接在第一源極/汲極區(SD) 和閘極電極(G1)之間,使電荷不易由閘極電極(G1)流 至第一源極/汲極區(SD), -二極體層(S)(其是二極體之一部份)配置在第一 源極/汲極區(SD)之至少一部份, -導電性結構(L)(其是二極體之另一部份)配置於 閘極電極(G1)之至少一部份上方以及二極體層(S) 上。 2. 如申請專利範圍第1項之積體電路配置,其中 -二極體層(S)含有一種隔離用之材料, M·"部智見財-4.¾工消費合作社印災 -須測量二極體層(S)之厚度,使流經二極體層(S)之 電流基本上會由於電子穿過二極體層(S)而產生。 3. 如申請專利範圍第2項之積體電路配置,其中 -另一層(I)配置在閘極電極(G1)和導電性結構(L)之 間, -須設計第一源極/汲極區(SD),二極體層(S),導電 厶紙译又度過用中國國家標聿(ΓΝ5 ) A4規格(2IOX297公釐) 8 88 S ABCD 442837 '申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 性結構(L),另一層(I)和閘極電極(G1),使二極體 之電阻較由閘極電極(G1),另一層(I)和導電性結構 (L)所形成之此種電阻還大。 4. 如申請專利範圍第2或第3項之積體電路配置,其中 -另一層(I)之平行於主面(H)之此面較二極體層(S) 之平行於主面(H)之此面大二倍。 5, 如申請專利範圍第1至第3項中任一項之積體電路配 澶,其中 ‘電容器配置於基板(A)上方,電容器之第一電極(P1) 在電性上是與導電性結構(L)相連接, -電容器第一電極(P1)之第一部份配置於第一電極(P1) 在基板(A)之主面(H)上之投影之邊緣上且達到一 種高度,此種高度較第一電極(P1)之第二部份(其配 置在上述投影之其餘部份上)所到達之高度還高,使 電容器第一電極(P1)具有一些內邊緣和一些與此投影 相遠離之邊緣, -電容器之介電質(Kd)至少覆蓋電容器第一電極(P1)之 第二部份且覆蓋電容器第一電極(P1)之內邊緣, -電容器之第二電極(P2)鄰接於電容器介電質(Kd)。 6- &申請專利範圍第5項之積體電路配置,其中電容器 介電層(Kd)覆蓋電容器第一電極(P1)之外邊緣之至少一 部份。 7- &申請專利範圍第5項之積體電路配置,其中導電性 結構α')是與電容器第一電極相疊合。 本Η张尺度诮用中闼國家標聿(CNS ) Λ<4規格(210Χ297公釐) 7 73 38 Q2 0¾4α 4 8 8 8 8 ABCD 經濟部智慧財兑^',只工消費合作社印製 六、中讀專利範圍 s.如申請專利範圍第5項之積體電路配置,其中 _導電性結構(L)在主面(H)上之投影是與電容器第 一電極(P1)之投影相疊合, _導電性結構(L)之第一部份配置在導電性結構(L)之 投影的邊緣上且所達到之高度較導電性結構(L)之第 二部份(其配置在該投影之其餘部份上)所達到之高度 還高, -電容器第一電極(pi)之第一部份配置在導電性結構(η 之第一部份上。 9. 如申請專利範圍第1至第3項中任一項之積體電路配 置,其中 -記憶胞包含第一電晶體,二極體以及第二電晶體, -第一電晶體之第一源極/汲極區(SD)及第二電晶體之 第一源極/汲極區互相連接, -第一電晶體和第二電晶體連接在電壓端和位元線(Β1) 之間, -第二電晶體之閘極電極(G2)是與字元線相連接, -記憶胞是DRAM晶胞配置之一部份,DRAM晶胞配置 是積體電路配置之至少一部份。 10. 如申請專利範圍第9項之積體電路配置,其中基板(A) 包含一種邏輯電路(Q)。 11. 一種積體電路配置之製造方法,其特徵爲: -藉由對基板(A)所進行之遮罩式植入而產生平面式 第一電晶體之第一源極/汲極區(SD)及第二源極/ 本畎俵尺度.適用中國國家標準(CNS ) Λ4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) *1Τ A BCD 442B37 六、申請專利範圍 汲極區(SD1),使這些區域鄰接於基板(A)之主面 (H), (請先閲讀背面之注意事項再填寫本頁} -在基板(A)上方產生第一電晶體之閘極電極(G1),-二極體層(S)(其是二極體之一部份)產生於第一源 極/汲極區(SD)之至少一部份上, -產生一種導電性結構(L),其是二極體之另一部份且 配置於閘極電極(G1)之至少一部份之上方及二極體層 (S)之上方, -須產生二極體,使電荷不易由閘極電極(G1)流動至第 —源極/汲極區(SD)。 12.如申請專利範圍第11項之方法,其中 -二極體層(S)由絕緣材料所產生, -所產生之二極體層(S)之厚度須使流經二極體層(S) 之電流基本上會由於電子穿過二極體層(S)而產生。 13-如申請專利範圍第12項之方法,其中 -基板(A)至少在第一源極/汲極區(SD)中含有單晶 矽, -由摻雜之多晶矽產生閘極電極(GI), 經濟部智慧財4¾肖工消費合作社印焚 -藉由熱氧化作用而產生二極體層(S), -藉由熱氧化作用而在閘極電極(G1)上產生另一層(I), -導電性結構(L)產生於另一層(I)上。 14·如申請專利範圍第1 2或第1 3項之方法,其中 -須產生該導電性結構(L),使其覆蓋另一層(I)之與 主面(H)平行之面,此面較二極體層(S)之由導電 本紙乐尺度適用中國囿家樣率(CNS ) A4規格(210X 297公釐) λ2 8 37 Α8 Β8 C8 D8 '申請專利範圍 性結構(L)所覆蓋且與主面(H)平行之面大二倍。 (請先閲讀背面之注意事項再填寫本頁) $如申請專利範圍第11至13項中任一項之方法,其中 -在基板(A)上方沈積一種隔離用之下層(U)且將此 下層(U)整平, •在下層(U)中產生一個凹口(V), -以共形(conform)方式沈積該導電性材料至一種厚度, 此時該凹口(V)中不會塡入該導電性材料, -由導電性材料產生電容器之第一電極(P1),此時須使 側邊上位於凹口(V)外部之導電性材料被去除, '電容器第一電極(ΡΠ在電性上是與導電性結構(L)相 連接, -產生該電容器之介電質(Kd),其覆蓋電容器第一電極 (Ρυ之裸露的部份, -產生該電容器之第二電極(P2),其覆蓋此電容器之介 電質(Kd)。 16·如申請專利範圍第1 5項之方法,其中 '在該下層(U)上方產生一種上層(0), -在該上層(0)中產生另一凹口(V*),此凹口(V*)在下 層(U)中配置於另一個凹口(V)上方, -在凹口(V温)產生之後須沈積電容器第一電極(P1)之 導電性材料, -須產生電容器第一電極(P1),此時該凹口(V)和另一 一凹口(V温)外部之導電性材料須去除, -在產生電容器第一電極(P1)之後該上層(0)須去除。 冬-紙张义度適用中國國家榇準(cns Μ4規格(2ι〇χ2ν7公釐) 442837 8 8 8 8 ABCD #、申請專利範圍 1·7.如申請專利範圍第1 5項之方法,其中 (請先閲讀背面之注意事項再填寫本頁) -須產生凹口(V),使下部源極/汲極區(SD)及閘極 電極(G 1)之一部份裸露出來, -然後進行熱氧化作用而產生二極體層(s)以及另一 層⑴ 。 18. 如申請專利範圍第1 6項之方法,其中 •須產生凹口(V),使下部源極/汲極區(SD)及閘極 電極(G1)之一部份裸露出來, -然後進行熱氧化作用而產生二極體層(S)以及另一 層⑴ 。 19. 如申請專利範圍第1 5項之方法,其中 -藉由電容器第一電極之產生而產生導電性結構(L'), 其是與電容器第一電極相疊合。 2〇.如申請專利範圍第1 6項之方法,其中 -藉由電容器第一電極之產生而產生導電性結構(L_), 其是與電容器第一電極相疊合。 21.如申請專利範圍第1 5項之方法,其中 經濟部晳慧財"-"9工消費合作社卬紫 •在產生凹口(V)之後在該下層(U)中以共形方式沈 積一種導電性材料且去除凹口(V)外部之導電性材 料,以便由導電性材料產生導電性結構(L), -然後產生上層(0)以及另一凹口(V温), -產生電容器第一電極(Ρ1),此時須沈積導電性材料 且去除凹口(V)-及另一凹口(V温)外部之導電性材 料。 表紙法尺度適用中國國家標率(Μ4規格(210X297公釐〉 442 8 3 7 A8 B8 CS D8 六、中請專利範園 22·如申請專利範圍第1 6項之方法,其中 (請先聞#背面之注意事項再填寫本頁) -在產生凹口(V)之後在該下層(U)中以共形方式沈 積一種導電性材料且去除凹口(V)外部之導電性材 料,以便由導電性材料產生導電性結構(L), -然後產生上層(0)以及另一凹口(V温), -產生電容器第一電極(P1),此時須沈積導電性材料 且去除凹口(V)-及另一凹口(V温)外部之導電性材 料。 23. 如申請專利範圍第至13項中任一項之方法,其中 -產生一種記憶胞,其包括至少一個第一電晶體,一 個二極體及一個第二電晶體, -第一電晶體之第一源極/汲極區(SD)以及第二電晶 體之第一源極/汲極區在電性上互相連接, -產生一種電壓終端和位元線(B1),第一電晶體和第 二電晶體連接於此電壓終端和位元線(B 1)之間, -產生一字元線,其在電性上是與第二電晶體之閘極 電極(G2)相連接, -產生一些記憶胞(其構造和上述之記憶胞相同),使 這些記憶胞形成一種DRAM晶胞配置,此種DRAM 晶胞配置是此積體電路配置之至少一部份。 24. 如申請專利範圍第23項之方法,其中 -在基板(A)中產生一種邏輯電路⑴),使此積體電 路配置至少含有該dram晶胞配置及此邏輯電路 (Q)。 尺度過用中國國家標率(CNS '1 A4規格ί 公楚)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19855878 | 1998-12-03 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW442837B true TW442837B (en) | 2001-06-23 |
Family
ID=7889905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088120782A TW442837B (en) | 1998-12-03 | 1999-11-29 | Integrated circuit-arrangement and its production method |
Country Status (7)
Country | Link |
---|---|
US (1) | US6576948B2 (zh) |
EP (1) | EP1145319B1 (zh) |
JP (1) | JP3633873B2 (zh) |
KR (1) | KR100453582B1 (zh) |
DE (1) | DE59913421D1 (zh) |
TW (1) | TW442837B (zh) |
WO (1) | WO2000033382A1 (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6686247B1 (en) * | 2002-08-22 | 2004-02-03 | Intel Corporation | Self-aligned contacts to gates |
JP2004221467A (ja) * | 2003-01-17 | 2004-08-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US7768014B2 (en) * | 2005-01-31 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and manufacturing method thereof |
TWI411095B (zh) * | 2005-09-29 | 2013-10-01 | Semiconductor Energy Lab | 記憶裝置 |
US20070290193A1 (en) * | 2006-01-18 | 2007-12-20 | The Board Of Trustees Of The University Of Illinois | Field effect transistor devices and methods |
US8716081B2 (en) * | 2007-03-15 | 2014-05-06 | Globalfoundries Singapore Pte. Ltd. | Capacitor top plate over source/drain to form a 1T memory device |
TWI415316B (zh) * | 2008-11-07 | 2013-11-11 | Macronix Int Co Ltd | 一記憶胞存取裝置具有多晶及單晶半導體區域的pn接面 |
US8664689B2 (en) * | 2008-11-07 | 2014-03-04 | Macronix International Co., Ltd. | Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions |
US8907316B2 (en) | 2008-11-07 | 2014-12-09 | Macronix International Co., Ltd. | Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions |
US9275988B2 (en) | 2013-12-29 | 2016-03-01 | Texas Instruments Incorporated | Schottky diodes for replacement metal gate integrated circuits |
CN107946312B (zh) * | 2017-11-23 | 2019-01-29 | 长江存储科技有限责任公司 | 防止外围电路受损的方法及结构 |
US10756113B2 (en) | 2017-11-23 | 2020-08-25 | Yangtze Memory Technologies Co., Ltd. | Protective structure and fabrication methods for the peripheral circuits of a three-dimensional memory |
US10868157B2 (en) * | 2018-09-26 | 2020-12-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Gated metal-insulator-semiconductor (MIS) tunnel diode having negative transconductance |
US10651300B2 (en) | 2018-09-26 | 2020-05-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Charge storage and sensing devices and methods |
TW202137499A (zh) * | 2020-03-17 | 2021-10-01 | 聯華電子股份有限公司 | 半導體元件及其製作方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0612799B2 (ja) | 1986-03-03 | 1994-02-16 | 三菱電機株式会社 | 積層型半導体装置およびその製造方法 |
KR960006880B1 (ko) * | 1990-05-24 | 1996-05-23 | 가부시키가이샤 도시바 | 반도체 기억장치 |
TW199237B (zh) | 1990-07-03 | 1993-02-01 | Siemens Ag | |
US5331197A (en) * | 1991-04-23 | 1994-07-19 | Canon Kabushiki Kaisha | Semiconductor memory device including gate electrode sandwiching a channel region |
US5463234A (en) * | 1992-03-31 | 1995-10-31 | Kabushiki Kaisha Toshiba | High-speed semiconductor gain memory cell with minimal area occupancy |
JP3613594B2 (ja) | 1993-08-19 | 2005-01-26 | 株式会社ルネサステクノロジ | 半導体素子およびこれを用いた半導体記憶装置 |
DE4417150C2 (de) * | 1994-05-17 | 1996-03-14 | Siemens Ag | Verfahren zur Herstellung einer Anordnung mit selbstverstärkenden dynamischen MOS-Transistorspeicherzellen |
US5754077A (en) | 1995-03-16 | 1998-05-19 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit having plural functional blocks, wherein one of the blocks comprises a small tunnel junction device and another block comprises a FET |
US5710448A (en) * | 1995-10-27 | 1998-01-20 | Siemens Aktiengesellschaft | Integrated polysilicon diode contact for gain memory cells |
US5640342A (en) * | 1995-11-20 | 1997-06-17 | Micron Technology, Inc. | Structure for cross coupled thin film transistors and static random access memory cell |
US5757051A (en) * | 1996-11-12 | 1998-05-26 | Micron Technology, Inc. | Static memory cell and method of manufacturing a static memory cell |
DE19727436C1 (de) | 1997-06-27 | 1998-10-01 | Siemens Ag | DRAM-Zellenanordnung mit dynamischen selbstverstärkenden Speicherzellen und Verfahren zu deren Herstellung |
DE19858759C1 (de) | 1998-12-18 | 2000-03-23 | Siemens Ag | Schaltungsanordnung mit mindestens einem nanoelektronischen Bauelement und Verfahren zu deren Herstellung |
-
1999
- 1999-11-29 TW TW088120782A patent/TW442837B/zh not_active IP Right Cessation
- 1999-12-01 KR KR10-2001-7006928A patent/KR100453582B1/ko not_active IP Right Cessation
- 1999-12-01 EP EP99966816A patent/EP1145319B1/de not_active Expired - Lifetime
- 1999-12-01 DE DE59913421T patent/DE59913421D1/de not_active Expired - Lifetime
- 1999-12-01 JP JP2000585934A patent/JP3633873B2/ja not_active Expired - Fee Related
- 1999-12-01 WO PCT/DE1999/003828 patent/WO2000033382A1/de active IP Right Grant
-
2001
- 2001-06-04 US US09/873,231 patent/US6576948B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1145319A1 (de) | 2001-10-17 |
KR20010080667A (ko) | 2001-08-22 |
US20010054727A1 (en) | 2001-12-27 |
US6576948B2 (en) | 2003-06-10 |
JP3633873B2 (ja) | 2005-03-30 |
DE59913421D1 (de) | 2006-06-14 |
KR100453582B1 (ko) | 2004-10-20 |
EP1145319B1 (de) | 2006-05-10 |
JP2002531950A (ja) | 2002-09-24 |
WO2000033382A1 (de) | 2000-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW442837B (en) | Integrated circuit-arrangement and its production method | |
TW441032B (en) | Production-method for a trench-capacitor with an isolation-collar | |
TW200602B (zh) | ||
TW473997B (en) | DRAM-cells arrangement and its production method | |
TW459386B (en) | Memory with trench-capacitor and selection-transistor and its production method | |
TW477062B (en) | Dynamic random access memory | |
TW209913B (zh) | ||
TW492187B (en) | Trench-capacitor with capacitor-electrodes and its production method | |
JP2012049237A (ja) | 半導体装置 | |
CN108987397A (zh) | 包括接触结构的半导体装置 | |
US6259149B1 (en) | Fully isolated thin-film trench capacitor | |
TW518750B (en) | DRAM-cells arrangement and its production method | |
TW578297B (en) | Semiconductor integrated circuit device and the manufacturing method thereof | |
TW584957B (en) | Semiconductor integrated circuit and the manufacturing method thereof | |
TW477063B (en) | Memory-cells arrangement | |
TW569398B (en) | One-transistor memory cell arrangement and method for fabricating it | |
TW388877B (en) | Semiconductor device and its manufacturing process | |
TW415078B (en) | DRAM with dummy word lines | |
JP2676168B2 (ja) | 半導体装置 | |
TW580769B (en) | Stacked capacitor memory cell and method of fabrication | |
TW432584B (en) | Extended trench for preventing interaction between components of stacked capacitors | |
JPS63133565A (ja) | 半導体記憶装置 | |
TW465088B (en) | Memory-cells arrangement and its production method | |
TW379384B (en) | High-density memory structure | |
JPH0746700B2 (ja) | 1トランジスタ型dram装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |