TW442832B - Method for manufacturing a semiconductor surface coated with fluorine - Google Patents

Method for manufacturing a semiconductor surface coated with fluorine Download PDF

Info

Publication number
TW442832B
TW442832B TW088104677A TW88104677A TW442832B TW 442832 B TW442832 B TW 442832B TW 088104677 A TW088104677 A TW 088104677A TW 88104677 A TW88104677 A TW 88104677A TW 442832 B TW442832 B TW 442832B
Authority
TW
Taiwan
Prior art keywords
fluorine
alcohol
substrate
coated
patent application
Prior art date
Application number
TW088104677A
Other languages
English (en)
Inventor
Alexander Gschwandtner
Gudrun Innertsberger
Barbara Froschle
Andreas Grassl
Martin Kerber
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW442832B publication Critical patent/TW442832B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046Dry cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

U2 B 渗正 A7 B7 i.-^d 片 v 一一一灼本, 1實哲;!;-;容是否准予修正 nvo 經濟部智慧財產局員工消費合作社印製 五、發明説明 ( r ) Ί I 本 發 明 關 傜 一 種 用 氟 塗 佈 於 半 導 體 表 面 之 製 造 方 法 > 1 1 I 尤 其 關 俱 一 種 能 夠 在 隨 後 所 稱 厂 閛 氣 化 物 J 或 厂 通 路 氣 1 1 化 物 J 上 産 生 一 種 用 氟 塗 佈 之 半 導 體 表 面 之 製 造 方 法 0 請 先 1 ] 為 求 保 有 或 増 進 競 爭 能 力 i 必 須 對 實 現 —- 定 的 電 子 功 閱 讀 1 背 ! 能 所 需 之 成 本 持 續 降 低 同 時 使 生 産 力 繼 績 提 昇 0 生 産 之 1 I 力 之 提 昇 自 來 以 往 首 重 獲 得 電 子 功 能 的 加 強 整 合 t 電 子 意 拳 功 能 的 加 強 整 合 又 以 使 値 別 構 件 獲 得 結 構 的 進 -- 步 微 小 項 再 1 填 1 化 為 前 提 0 所 幸 就 評 估 所 得 事 實 3 對 於 快 速 連 接 以 及 消 寫 本 減 電 能 損 耗 之 要 求 曰 增 » 同 時 不 斷 的 結 構 微 小 化 > 由 於 頁 、_-· 1 1 能 夠 全 力 以 赴 而 得 實 現 0 1 I 如 前 所 述 此 項 巨 的 之 發 展 須 有 新 的 方 法 ί 使 更 小 的 1 1 結 構 以 合 於 成 本 原 則 之 方 式 製 造 $ 製 造 方 法 必 須 滿 足 一 1 訂 条 列 之 條 件 〇 所 以 有 —* 需 要 t 其 為 選 擇 付 合 所 求 電 子 功 1 I 能 之 各 構 件 之 因 數 〇 另 一 需 要 ί 則 為 在 構 件 壽期 内 保 證 1 1 此 等 因 數 的 充 份 穩 定 性 0 可 惜 有 一 連 串 的 退 化 機 轉 對 各 1 I DD 早 — 構 件 的 電 性 因 數 産 生 負 面 影 饗 1 線 探 究 退 化 機 轉 的 取 佳 方 法 日 疋 所 m 厂 HE 退 化 J (HE = Η 0 t i e lectron (熱電子))。 在Η 0S 電 晶 體 (金屬氣化物半導體 1 1 電 晶 體 )的蓮作中, 在泛 Ϊ側通道邊緣發生場強尖峰, 其 1 I 為 能 夠 使 通 道 電 子 加 速 以 至 接 近 速 度 極 限 〇 有 所 謂 厂 1 1 熱 電 子 J 能 夠 越 過 閛 氧 化 物 一 界 面 上 的 電 位 阻 隔 而 逹 到 i 1 閛 氧 化 物 中 0 在 其 間 電 子 可 以 在 另 一 個 Si 鍵 下 突 破 i 1 ί 並 因 而 産 生 界 面 狀 態 〇 在 η - 通 路 上 M0 S電晶體在泛 ί電流 1 1 的 退 化 現 象 中 主 要 表 現 出 厂 3 熱 電 子 效 rrflr R^. J 0 在 ρ - 通 路 中 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(> ) MOS電晶體主要在有效通路長度的縮短作用中表現出「熱 電子效應」。 除了因「熱電子」引起的電晶體參數退化之外,因在 升高之溫度(「偏溫度暱力」BTS-Bias Temperature S t r e s s )長時間處於閘電壓狀況所引起的電晶體參數退 化,是為一項重要角色,尤其是對於類比或類比/數位 混合的電路功能。 在類比或類H: /數位混合的電路功能中,有些MOS電 晶體常常在一工作點上蓮作,對電晶體輸入電壓的變動 非常敏感。這哇工作點具有閛電壓待性,只有少數繫於 Μ 0 S電晶體之輸入電壓。如上所述,在Μ 0 S電晶體的輸入 電壓的小變動也會導致在Μ 0 S電晶體工作點上流動電流 的大變動。因為通常在類比電路功能之蓮用上盡量利 用良好界定之電流,通過每一 MOS電晶體,通常不能忍 受MOS電晶體輸入電壓的此種變動。可惜因「偏溫度應 力」(BTS)所致的退化恰恰導致輸入電壓的變動而有上 述在類比電路功能上的負面作用。 對於可擦拭可程式化之唯讀儲存器(EPROM, EEPROM), 電因數的長效穩定性也是一項重要角色。在此唯讀儲存 器是一可程式化元件M0S電晶體,常常增設一値電絶緣 的多晶矽閛(「浮置閘」),此種多晶矽閘是用通過一薄 _氧化物(通路介電體)而流動之通路電流而行程式化。 然而通路上的電荷載體又再産生界面現象,升高氧化物 的導電性,或隨之降低突破電壓。如此可以重複發生, 本紙張尺度適用中國國家標準(CNS)A4規柊(210 X 297公釐) -------------------1!訂·-------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 42832 a? B7五、發明説明(4 ) 使儲存器元在蓮作中故障。 為了避免此種退化機轉並提高長效性而提倡一条列之 措施。對付「熱電子退化」之實際因_方法,現在通常 雕一種所謂「LDD摻雜」(LDD =銲麼椽雜之汲搐)應用於 MOS電晶體之源極/汲極區域。這種「LDD摻雜」卻需要 増加製作步驟,對製造成本有所影_。 為了解決由於「偏溫度應力」所引起類比電路中漂移 的問題,迄至於今一般只渉及純電路技術之方式。以此 等電路技術之方法防止在Μ 0 S -電晶體閛上長時間施加電 壓。然而此種所謂電路技術方法使電路之設計複雜,而 特別增加之晶片表面不能利用於其他電子電路功能而增 加成本。 此外所倡議者,如加入少量之氟或氯於氧化物層中以 提高長效穩定性(P.J.Wright, K,C, Saraswat所撰: 「氟在二氧化矽閘介雷質中之效」,IEEE電子裝置會 報,第36卷,第5號,1989年五月;或I.C,陳等人所撰 :「由於在閘氣化物中摻入氟,對C V D <化學蒸鍍1筠多 晶矽(Tunest. Rn polyciriPd)之CMOS(互補金屬氣化物半 導體)電晶體之功能與可靠度之提昇」,IEEE電子裝置 通訊,第15卷,第9號,1394年,九月)。 在迄今所用各種方法中,在氣化物層中加入氟,而在 氣化物層中將氟擴散至半導體界面。然而氟之擴散使氣 化物層之結構因而受損害,摻雜物質透過氣化物層繼續 擴散將不再受到阻止。如此所造成的結果,使一般所求 (請先閱讀背面之注意事項再填寫本頁) 訂 崠! 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 (4 ) 1 1 I 例 如 減 少 熱 電 子 退 化 之 百 的 * 由 於 難 以 判 斷 在 閘 氣 1 I 1 化 物 中 所 必 需 加 入 之 氟 或 氣 9 因 而 無 從 逹 成 Ο 此 外 t 在 1 1 氟 所 透 過 氧 化 物 層 而 取 後 m 積 於 半 導 p ttJJ- 界 面 上 之 氟 含 量 請 I 1 > 只 能 朴 常 粗 略 決 定 Ο 此 種 方 法 在 習 常 的 大 量 生 産 中 閱 ik 1 背 1 不 能 適 用 0 面 之 1 注 I 現 在 * 此 項 問 題 9 本 發 明 已 備 有 種 方 法 > 避 免 或 減 意 奉 1 輕 上 述 技 術 狀 況 之 缺 點 〇 本 發 明 之 -- 項 任 務 待 别 是 在 提 項 ! 填 f 供 種 用 於 製 造 具 有 塗 氟 表 面 之 方 法 i 能 夠 在 連 接 於 氧 寫 本 化 物 層 上 産 生 較 '好 的 品 質 使 技 術 上 之 途 徑 對 氣 化 钧 層 頁 ·· 1 1 退 化 的 問 題 得 以 解 決 9 或 是 實 質 上 予 以 減 輕 〇 1 I 此 項 問 題 是 用 依 據 Φ 請 專 利 範 圍 第 1 項 之 方 法 予 以 ipj m 1 1 決 本 發 明 之 其 他 較 佳 實 施 例 形 態 和 觀 點 將 於 下 所 記 1 訂 載 之 申 明 專 利 範 圍 和 附 圖 予 以 說 明 0 1 I 根 據 本 發 明 9 __· 種 製 造 具 有 氟 塗 層 之 表 面 之 方 法 己 經 1 1 備 妥 〇 根 據 本 發 明 之 方 法 包 括 如 下 之 步 驟 - 1 1 a ) 備 妥 一 半 導 體 基 質 於 * 反 應 室 中 » 1 彼 b)用 水 及 / 或 醇 將 基 質 表 面 打 濕 > c)將 含 氟 化 合 物 敷 於 基 質 表 面 使 産 生 一 個 潔 淨 而. 1 有 氟 塗 層 之 半 m 體 表 面 > 1 | d)將 含 氟 化 合 物 從 反 應 室 移 去 9 及 1 ί e ) 經 淨 化 而 有 氟 塗 層 之 半 導 體 表 面 被 用 含 至 少 1 〇容 積% 1 I 之 水 和 至 少 1 0容 積 % 之 酒 精 之 温 合 物 打 濕 9 使 産 生 一 種 1 1 有 預 定 氟 含 量 之 塗 1 之 半 導 體 表 面 〇 1 1 藉 由 根 據 本 發 明 之 方 法 7 6 可 以 獲 得 種 經 過 淨 化 而 有 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4规格(2〖〇x297公釐) A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 (r ) 1 1 I 氯 化 物 殘 餘 之 半 導 體 表 面 > 此 種 氣 化 物 殘 餘 可 以 經 由 例 1 ί 1 如 半 導 體 表 面 的 a 然 氣 化 而 形 成 > 或 經 由 先 •厂 刖 施 工 步 驟 [ I 之 氣 化 餘 物 所 産 生 〇 Μ 由 根 據 本 發 明 之 淨 化 工 作 可 以 得 請 先 1 1 閲 | 到 一 種 半 導 p 表 面 在 其 上 可 以 再 加 上 其 他 較 高 品 質 之 讀 I 1 各 層 〇 P] 面 之 I 1 注 1 藉 由 根 據 本 發 明 之 方 法 能 夠 獲 得 可 以 白 由 選 擇 氟 含 意 事 毚 之 寬 廣 範 圍 而 塗 於 半 導 體 表 面 0 在 氣 化 物 層 的 後 壤 生 項 再 tk 1 産 時 > 曰 取 好 經 由 熱 活 化 的 氣 化 作 用 以 獲 得 有 利 之 效 果 t 寫 ΐ 頁 1 使 氣 得 以 建 構 於 氣 化 物 内 以 及 半 導 體 表 面 之 中 因 而 在 、» 1 根 據 本 發 明 方 法 7X1 成 之 時 氟 之 痕 度 得 以 準 確 定 位 而 合 1 I 適 其 用 途 » 在 此 定 位 中 為 使 其 作 用 穩 定 化 之 所 必 需 者 » 1 ( 迄 今 仍 未 見 有 負 面 之 副 作 用 〇 藉 由 依 據 欲 産 生 之 構 件 级 1 訂 別 » 得 以 白 由 選 擇 氟 m 度 之 可 能 性 » 將 可 避 免 構 入 欲 飽 1 1 和 不 飽 和 鍵 之 氟 過 少 9 或 致 被 構 入 之 氟 過 多 而 損 及 氧 化 1 物 之 結 構 〇 1 1 然 而 根 據 本 發 明 之 方 法 並 非 限 於 氧 化 物 層 的 産 生 在 1 線 用 氣 塗 佈 之 表 面 上 也 可 以 加 上 半 導 體 磊 晶 層 〇 經 過 淨 化 而 且 用 氟 調 配 之 表 面 將 保 證 磊 晶 層 均 句 生 長 於 其 間 〇 i i 作 為 醇 褚 以 甲 醇 或 乙 醇 為 佳 〇 另 所 用 含 氟 化 合 物 以 HF 1 I (氟化氫丨氣 體 為 優 Ο 1 1 根 據 — 較 佳 之 實 施 模 式 基 質 表 面 之 濕 潤 其 中 之 水 1 [ 和 醇 是 以 水 或 醇 等 以 蒸 汽 導 入 於 基 質 表 面 〇 1 1 在 步 驟 b) 之 後 較 佳 為 降 低 反 應 室 中 之 壓 力 » 使 僅 有 1 1 薄 的 潤 滑 層 » 約 為 至 7 値 DI3 早 層 層 次 存 留 於 基 質 表 面 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0/2们公釐) 經濟部智慧財產局員工消費合作社印製 442832 A7 B7 五、發明說明(k ) 上,使後續之淨化反應得有良好之一定條件。 另為較佳者,當含氟化合物經由減壓而從反應室離去 之時,最好也用水及/或醇,如同基質表面之淨化,將 基質表面所形成之反應生成物除去。 如果在已淨化之半導體表而需要高或甚高之氟濃度, 刖最好從H F氣體之後導入臭氧及/或氣至已淨化而塗 _之半導體表商。 本發明將以附圖詳細説明如後。第1圖表示示意之所 謂「叢集機具」,用於實施本發明方法。 第1圖所示為一叢集機具10,含有四値加工室11至14 ,在其中可以分別於矽晶圓上進行各項加工步驟。為了 矽晶圓的送入或退出,叢集機具設有所謂裝載鎮閘 (LoadlockUS和16。叢集機具内部用一機械臂17依所訂 條件將矽晶圓送至各値加工室1 1.至1 4。 在上列之情形中,加工室11提供根據本發明方法之實 施,為此,加工室11維持大約40 °C之溫度,此可用例如 一種經整合而可控溫之水循環(未示 > 而達成。或可在加 工室11所存在之石英窗以合適的空氣流以保持溫度。 矽晶圓是用機槭臂U送入加工室11,並在加工室11内 被塗佈。在其間矽晶圓被用I R (紅外線)燈加熱,同樣約 於 4CTC。 在上列實施例中,根據本發明之方法,須先準備閛氧 化物之製備。習常於矽基質之中或之上先予絶緣,例如 LOCOS絶緣(局部矽氣化絶綠)或STI絶緣(ST1=淺溝絶緣) —8 一 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
--------^ ---------I A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 ( 1 ) 1 1 I C 若 在 此 等 前 置 之 加 工 步 驟 中 一 般 尚 有 氣 化物殘餘 留 在 1 1 I 砂 表 面 上 9 有 礙 於 後 續 對 薄 的 氣 化 物 之 産 生。 1 1 1 對 於 砂 表 面 之 淨 化 和 調 整 因 而 用 2 s 1 ΙΏ (每分鐘標準公 ,·~·ν 讀 先 1 1 升 數 )之甲醇Μ汽和水蒸汽之混合物, 在氤氣中,以5 0 0 閱 讀 1 背 1 毫 巴 之 壓 力 導 致 砂 表 面 > 歷 時 6 0秒 〇 其 間甲醇蒸 汽 或 之 1 注 | 水 蒸 汽 通 過 兩 個 所 謂 厂 氮 氣 »ΞίΤ m 泡 器 J 9 大 約各保持 3 0 °C 意 ψ i 而 被 導 入 於 加 工 室 1 1 之 中 〇 在 圓 Η 表 面 適 當形成一 薄 的 項 -S- 1 填 1 液 膜 » 潤 濕 圓 Η 表 面 〇 寫 本 然 後 將 室 内 壓 力 降 低 至 約 1 0 〇毫巴, 最後經由加熱至 頁 S_<· 1 1 4 0°C 之 氣 體 管 路 以 1 0 0 s C C IB (每 分 鐘 標 準 C C 數)導入 HF 氣 1 I 體 至 加 工 室 1 1 之 中 〇 其 間 壓 力 保 持 在 10 0毫巴。30至6 0 1 1 秒 後 盡 可 能 以 蝕 刻 法 將 存 在 之 氣 化 物 殘 餘 或天然之 氧 化 1 訂 物 近 乎 完 全 除 去 C 其 間 之 反 曄 如 下 1 I S i 〇 ; ( 固 )+ 4Η F( 氣 )—S i F 4 (氣) + 2 Η 2 〇 1 1 其 中 以 醇 之 0Η 基 與 水 之 存 在 予 以 催 化 〇 1 I 蝕 刻 之 後 * 加 工 室 内 壓 力 降 至 小 於 0 . 5毫巴之值, 使 1 吹 HF 氣 體 從 加 工 室 離 去 〇 最 後 以 2 s 1和 之 水 蒸 汽和醇蒸 汽 混 1 合 物 » 在 氮 氣 中 t 以 5 0 〇毫巴壓力導致已淨化之矽表面 1 | 上 〇 此 中 之 重 量 者 9 所 選 水 之 成 份 愈 高 (最高90 % ) > 在 1 矽 表 面 上 所 留 存 之 氟 濃 度 愈 少 0 因 此 獲 得 近於完美 之 淨 1 1 潔 砂 表 面 其 最 上 層 被 塗 上 < 1 %至3 0 %之氟。 1 I 然 後 將 加 工 室 11 内 之 壓 力 再 降 至 小 於 0 , 5毫巴之值, 1 1 使 水 和 醇 m •«X 由 蒸 發 而 從 矽 表 面 被 除 去 〇 1 1 於 是 在 本 發 明 方 法 結 束 時 9 > 在 依 各 別 用 途所適當 選 擇 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 44283? A7 經濟部智慧財產局員工消費合作社印製 B7五、發明説明(/ ) 之含氟濃度精準定位而合於穩定作用之所需。依此可能 性,氟濃度可以依擬生産之構件级別作自由選擇,避免 在矽/氣化矽界面上之不飽和鍵構入太少的氟予以飽和 ,或是構入太多的氟以致損及後續擬予産生之氧化物。 倘若在矽表面須以特別高的氟濃度以供應用,則可藉 由隨後之處理步驟加入一種含氟化合物。 對此,較佳之方法是以一種由臭氧和氣之混合物(在 混合物中臭氣成份在0.5%與15%之間)以及HF氣體在約 為4Gec至7GiTC之溫度和約為1〇〇{]毫巴之壓力導入於加 工室之中,藉此産生具有高氣濃度之極薄氣化物層。 作為另項選擇者,亦可用氣和HF氣體在高於7Q(TC之 溫度導入於加工室U之中,藉此得以同樣産生具有高氟 濃度之極薄氣化物層。 在矽表面之淨化和調整結束之後,機械臂17上之矽晶 圑從加工室移出,例如被送至加工室12,在其間經過熱 氣化作用或經過C V 1)鍍層而産生一種薄的閛氣化物層β 符號之說明 1 〇......叢塗機具 11,12,13,14......加工室 15,16......裝載鎖閘 17......機械臂 (請先閱讀背面之注意事項再填寫本頁) -10- 本纸張尺度適用中國國家標準(CNS Μ4規格(2!OX297公釐)

Claims (1)

  1. ί42832 $年月7日修正/更正/補充 六、申請專利範圍 第88 104677號「一種以氟塗佈之半導體表面之製造方法」 專利案 (89年12月修正) (請先閲讀背面之注意事項再填寫本頁) A申請專利範圍: 1. 一種製作用氟塗複之表面之方法,其特徵爲其包括以下 步驟: a) 在一反應室中備妥一半導體基質; b) 用水及/或醇潤濕基質表面; c) —種含氟化合物被引導至基質表面,使產生潔淨而有 氟塗複之半導體表面; d) 含氟化合物從反應室被除去;和 e) 已淨化而塗氟之半導體表面被濕以一混合物,含有至 少10容積%之水和至少10容積%之醇,使產生潔淨 而塗有預定量之氟之半導體表面。 2. 如申請專利範圍第1項之方法,其中在於以甲醇或乙 醇作爲醇。 3. 如申請專利範圍第1項之方法,其中在於以HF(氟化 氫)氣體作爲含氟化合物。 經濟部智慧財產局員工消費合作社印製 4. 如申請專利範圍第1至3項中之任一項之方法,其中在 於水和醇是以水蒸汽或醇蒸汽形態被引導至基質表 面。 5. 如申請專利範圍第1至3項中之任一項之方法,其中在 於步驟b)之後降低反應室內之壓力,使僅有一薄的潤 濕層留存於基質表面上。 6. 如申請專利範圍前第1至3項中之任一項之方法,其中 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 442832 的年q月9曰嗲正/更正/衅充 力、申請專利範圍 在於含氟化合物藉由壓力之降低而從反應室被除去, 其間最好將水及/或醇以及在基質表面淨化所形成的 反應生成物從基質表面除去 7.如申請專利範圍第1至3項中任一項之方法,其中在 於最後以HF氣體以及臭氧/或氧引導至已潔淨而有氣 塗複之半導體表面。 (請先閱讀背面之注意事項再填寫本頁) ---------訂---------線I 經濟部智慧財產局員工消費合作杜印製 本紙張尺度適用t國國家標準(CNS)A4規格(210 X 297公复)
TW088104677A 1998-03-27 1999-03-24 Method for manufacturing a semiconductor surface coated with fluorine TW442832B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19813757A DE19813757C2 (de) 1998-03-27 1998-03-27 Verfahren zur Herstellung einer mit Fluor belgten Halbleiteroberfläche

Publications (1)

Publication Number Publication Date
TW442832B true TW442832B (en) 2001-06-23

Family

ID=7862677

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088104677A TW442832B (en) 1998-03-27 1999-03-24 Method for manufacturing a semiconductor surface coated with fluorine

Country Status (7)

Country Link
US (1) US6566271B1 (zh)
EP (1) EP1064675B1 (zh)
JP (1) JP2002510859A (zh)
KR (1) KR20010034713A (zh)
DE (2) DE19813757C2 (zh)
TW (1) TW442832B (zh)
WO (1) WO1999050896A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020025684A1 (en) * 2000-04-07 2002-02-28 Butterbaugh Jeffrey W. Gaseous process for surface preparation
JP4272486B2 (ja) * 2003-08-29 2009-06-03 東京エレクトロン株式会社 薄膜形成装置及び薄膜形成装置の洗浄方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5181985A (en) * 1988-06-01 1993-01-26 Wacker-Chemitronic Gesellschaft Fur Elektronik-Grundstoffe Mbh Process for the wet-chemical surface treatment of semiconductor wafers
DE3823765A1 (de) * 1988-07-13 1990-01-18 Wacker Chemitronic Verfahren zur konservierung der oberflaeche von siliciumscheiben
US5098866A (en) * 1988-12-27 1992-03-24 Texas Instruments Incorporated Method for reducing hot-electron-induced degradation of device characteristics
JPH02290050A (ja) * 1989-02-23 1990-11-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5022961B1 (en) * 1989-07-26 1997-05-27 Dainippon Screen Mfg Method for removing a film on a silicon layer surface
EP0500670B1 (en) 1989-11-03 1994-08-10 Asm International N.V. Method for halide etching in the presence of water of semi-conductor substrates
US5306672A (en) * 1991-10-17 1994-04-26 Nec Corporation Method of manufacturing a semiconductor device wherein natural oxide film is removed from the surface of silicon substrate with HF gas
JPH05226480A (ja) * 1991-12-04 1993-09-03 Nec Corp 半導体装置の製造方法
JP3084497B2 (ja) 1992-03-25 2000-09-04 東京エレクトロン株式会社 SiO2膜のエッチング方法
US5234540A (en) 1992-04-30 1993-08-10 Submicron Systems, Inc. Process for etching oxide films in a sealed photochemical reactor
JP2896268B2 (ja) * 1992-05-22 1999-05-31 三菱電機株式会社 半導体基板の表面処理装置及びその制御方法
US5571576A (en) * 1995-02-10 1996-11-05 Watkins-Johnson Method of forming a fluorinated silicon oxide layer using plasma chemical vapor deposition
JPH0969509A (ja) * 1995-09-01 1997-03-11 Matsushita Electron Corp 半導体ウェーハの洗浄・エッチング・乾燥装置及びその使用方法
US5683946A (en) * 1995-12-01 1997-11-04 National Science Counsil Method for manufacturing fluorinated gate oxide layer
US5851303A (en) * 1996-05-02 1998-12-22 Hemlock Semiconductor Corporation Method for removing metal surface contaminants from silicon
DE19752218A1 (de) * 1996-11-26 1998-07-02 Max Planck Gesellschaft Verfahren zur Adhäsionsvermeidung an einer Halbleiteroberfläche, Halbleiterwafer und mikromechanische Struktur
US6125859A (en) * 1997-03-05 2000-10-03 Applied Materials, Inc. Method for improved cleaning of substrate processing systems

Also Published As

Publication number Publication date
KR20010034713A (ko) 2001-04-25
WO1999050896A1 (de) 1999-10-07
DE19813757C2 (de) 2000-12-14
EP1064675A1 (de) 2001-01-03
DE19813757A1 (de) 1999-09-30
JP2002510859A (ja) 2002-04-09
US6566271B1 (en) 2003-05-20
DE59913489D1 (de) 2006-07-06
EP1064675B1 (de) 2006-05-31

Similar Documents

Publication Publication Date Title
TWI329890B (en) Semiconductor device and method for fabricating the same
KR100277005B1 (ko) 반도체 디바이스용 중수소 함유 막 형성방법,금속 산화막 반도체 전계효과 트랜지스터 디바이스 제조방법과 반도체 디바이스 형성방법
TW577128B (en) Method for fabricating semiconductor integrated circuit device
KR100313091B1 (ko) 반도체장치의 TaON 게이트절연막 형성방법
Huff et al. High-k gate stacks for planar, scaled CMOS integrated circuits
TWI228774B (en) Forming method of insulation film
TW305058B (zh)
CN102129979B (zh) 半导体装置及其制造方法
WO2002099866A3 (en) Oxidation of silicon nitride films in semiconductor devices
US20080233692A1 (en) Method and System for Forming a Controllable Gate Oxide
CN100461416C (zh) 半导体器件
KR100390919B1 (ko) 반도체소자의 제조방법
TW442832B (en) Method for manufacturing a semiconductor surface coated with fluorine
CN102034711A (zh) 具有轻掺杂漏结构的晶体管的制造方法
JP3589801B2 (ja) 半導体基板表面の酸化膜の形成方法
JP3533377B2 (ja) 半導体基板表面の酸化膜の形成方法及び半導体装置の製造方法
CN100466199C (zh) 清除残余金属的方法
KR101019710B1 (ko) 반도체 소자의 제조방법
US7723240B2 (en) Methods of low temperature oxidation
Gouy-Pailler et al. A comparative study of TiSi2 obtained by solid-state reaction and chemical vapor deposition
Sun et al. Impact of nitrogen (N/sub 2//sup+/) implantation into polysilicon gate on thermal stability of cobalt silicide formed on polysilicon gate
US20050136658A1 (en) Manufacture of semiconductor device having insulation film of high dielectric constant
JP2002203961A (ja) ゲート絶縁膜の形成方法
JP2006054382A (ja) 金属シリケート膜と金属シリケート膜の製造方法および半導体装置と半導体装置の製造方法
CN115360089A (zh) 一种碳化硅芯片栅氧化层制备方法及相关设备

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees