TW437089B - Semiconductor device with isolated gate - Google Patents
Semiconductor device with isolated gate Download PDFInfo
- Publication number
- TW437089B TW437089B TW087113866A TW87113866A TW437089B TW 437089 B TW437089 B TW 437089B TW 087113866 A TW087113866 A TW 087113866A TW 87113866 A TW87113866 A TW 87113866A TW 437089 B TW437089 B TW 437089B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- isolation film
- groove
- semiconductor
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 84
- 238000002955 isolation Methods 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 118
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 31
- 230000005669 field effect Effects 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 206010011878 Deafness Diseases 0.000 claims 1
- 210000000746 body region Anatomy 0.000 claims 1
- 231100000895 deafness Toxicity 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 208000016354 hearing loss disease Diseases 0.000 claims 1
- 238000003780 insertion Methods 0.000 claims 1
- 230000037431 insertion Effects 0.000 claims 1
- 239000002689 soil Substances 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
- 239000004593 Epoxy Substances 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 41
- 238000001459 lithography Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- -1 boron ions Chemical class 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000004575 stone Substances 0.000 description 3
- 238000005496 tempering Methods 0.000 description 3
- 241000238631 Hexapoda Species 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 241000283690 Bos taurus Species 0.000 description 1
- 229910052778 Plutonium Inorganic materials 0.000 description 1
- YZCKVEUIGOORGS-NJFSPNSNSA-N Tritium Chemical compound [3H] YZCKVEUIGOORGS-NJFSPNSNSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002496 gastric effect Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 238000005098 hot rolling Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052722 tritium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Description
43"7〇89 — 五、發明說明（1) 本發明係有關於一具有隔離閘極之半導體元件，以及 一種具有隔離閘極之半導體元件之製程方法。 第1圖顯示傳統金氧半導體場效電晶體（M〇SFET)之表 面形成一 U型的凹槽。 ^第1圖中的M0SFET包括一Π+型半導體底材1，在n+型半— V體底材1上形成一n磊晶層2 ^在^磊晶層2之上形成一〆 型基極區3，在ρ型基極區3之上形成一η+源極區4 βη—磊晶 層2中不含ρ型基極區3的部份構成一汲極區。 90 一U型凹槽5在η—磊晶層2形成。凹槽5是由源極區4的 表面開始，經基極區3，到達汲極區2a。凹槽5及部份的源 極區4被一層閘極氧化薄膜6所覆蓋，在閘極氡化薄膜6的 上方f成Γ閘極電極7 ° 一介層隔離薄膜8在閘極電極7及 閉—極氧化薄膜6的上方形成，&介層隔離薄膜8將問極電極 7完全覆蓋:源極區4與基極區3可經由基極區3上方的源極 ，，（未圖不出）’以及源極區4表面上未經介層隔離薄膜8 覆蓋的部份做電性接觸。 、
上述之傳統MOSFET之製程方法將以下列文字配 圖至第2C圖做一說明。 干6 〇弟2A =第2 A圖中所示’ n磊晶層2在^型半導體底材^中形 丧面’以熱氧化法使一二氧化石夕薄膜10在层晶層2的 石夕簿著’以化學氣相沈積法⑽）使所有二氧化 乾形成一氮化石夕薄膜11。然後，以微影及 2的Λ Λ 切㈣11 氧切及蟲晶層 2的私疋部份進行蝕刻，形成一凹槽5。 CAPr〇graniFiles\patent\2134-2148-P.ptd第 4 頁 ^370 S 9 五、發明說明（2) ' -- 再來’如第2B圖中所示，對凹槽5進行熱氧化，使凹 槽5的内部形成一局部矽氧化（L〇c〇s)氧化薄膜丨3。同時， 原本是長方形的凹槽5變成U型凹槽。然後，以溼蝕刻將氮 化矽薄膜11完全移除。然後，以L〇c〇s氧化薄 幕，以離子植入法將蝴離子植入半導體底材】中，=，· 以回火使硼離子產生熱擴散，使磊晶層2中產生_p基極區 3 ° 再下來，以L0C0S氡化薄膜13及光阻罩（此圖未表示） 為罩幕，以離子植入法將坤離子植入基極區3中，接著， 以回火使砷離子產生熱擴散，產生一〆源極區4。磊晶層2 中不含P型基極區3以及源極區4的部份構成一n汲極區 2a。 然後’如第2C圖中所示’以溼蝕刻將L〇c〇s氧化薄膜 13與二氧化矽薄膜1〇移除，使基極區3、源極區4及凹槽5 曝光。接著，以熱氧化使一閘極氧化薄膜6在凹槽5的内壁 及基極區3與源極區4的表面形成。wCVD使一層多晶妙15^ 在磊晶層2的所有表面形成。 然後’如第1圖中所示，對多晶矽薄膜1 5進行微影及 渔姓刻’使得只有在凹槽5及部份源極區4之表面的多晶石夕 薄膜1 5未經蝕刻，而一閘極電極7就在此凹槽5及部份=極 區4之表面形成。然後，以CVD使介層隔離薄膜8覆蓋 晶層2的表面。 接著’一接觸在介層隔離薄膜8及閘極氧化薄膜6間形 成，使得基極區3的表面與部份源極區4的表面曝光。
4370B 9
五、發明說明（3) J :㈣膜完全覆蓋在蟲晶層2的表面，接 圖干：、…P伤進行微影及溼蝕刻以產生-源極電極(未 觸:、出）’此源極電極可使基極區3與源極區4做電性接 ，以上提到的方法中’必須進行微影及渔钱刻的步驟 多晶矽薄膜15令形成間極電極7，以及使源極電極、 極區4做電性接觸。因此，在以上提到的微影步驟進 =，必須為光阻罩準備一預留範圍。這使得形成較小 源極區非常困難。 &1992年9月14日出版的日本未審查專利編號4-2581 74 中提到另一半導體元件，此半導體元件包括一半導體底 材’一，溝凹槽，在半導體底材中形成；一閘極氧化薄 膜’覆蓋在渠溝凹槽的内壁及底部；〆第一多晶矽薄膜， 在渠溝凹槽内形成；一第二多晶矽薄膜，被第一多晶矽薄 膜所包圍’並使渠溝凹槽平坦化，以及；一氧化薄膜，只 在閘極電路上形成’並可作為多晶矽薄膜與源極區之間的 電性隔離。 然而，以上提到的未審查專利之方法與習知技術有同 樣的問題。它們的共同點即是必須為光阻罩準備一預留範 圍’使得形成一較小的源極區非常困難。 為了針對上述傳統半導體元件的問題’本發明的目的 在提供一場效電晶體及場效電晶體之製程方法，可使得場 效電晶體之製程不再需要以微影步驟形成一閘極電極，以 及不需要使源極電極與源極區做接觸。
A37089
根據本發明的特徵之一，在提 括：（a) —本连栌-嵙 +導體元件，包 ;牛導體儿件’ 一凹槽，形成舲办播 面，半導俨开杜认主成於+導體元件的表 ¥體件的表面並包括一具有第一導雷# & 區、~且右楚-请+ 导電性的沒極 具有第一導電性的基極區、以及— 的源極區，一位於，路炫F也 ’、有第一導電性 凹槽之t 、乂 基極區的介面，且介面不超出 小於凹/Λ極/極’开ί成於凹槽之内’問極電極的厚度 及⑷一第二隔離薄膜，形成於閘極 本發明更提供一半導體元件，包括：（a)_半導體 材，（b) —磊晶層，形成於半導體底材之上，一凹槽，形 成於磊晶層的表面，磊晶層的表面並包括一具有第一導電 性的汲極區域、一具有第二導電性的基極區域、以及一具 ，第導電性的源極區域，一介面，位於汲極區域與基極 區且"面不超出凹槽之外，一介面，位於基極區與源極 區’且介面不超出凹槽之外，一第一隔離薄膜，形成 於凹槽的内壁’（d) —閘極電極，形成於凹槽之内，閘極 電極的厚度小於凹槽的深度，以及（d) 一第二隔離薄膜， 形成於閘極電極之上。 本發明的另一特徵在提供半導體元件之製程方法，包 括下步驟：（a)在半導體區上形成—第一隔離薄膜，（b)形 成一具有凹槽的半導體區，（c)在凹槽内壁形成一閘極隔 離薄膜’（d)形成一多晶石夕薄膜，並使凹槽内充滿多晶石夕 ll^i ΙΗΗΙ C:\ProgramFiles\Patent\2134-2148-P.ptd第 7 頁 4370 R 9 五、發明說明⑸ 薄膜，（e)回蝕多晶矽薄膜，使一厚度小於凹槽深度的閘 極電極在凹槽之内形成’（：〇以第一隔離薄骐為罩幕，對 間極電極表面進行氧化’使一第三隔離薄膜形成於閘極電 極表面’（g)以第三隔離薄膜為罩幕，使基極區形成於半_ 導體區的表面’且基極區的厚度小於凹槽的深度，基極區 的導電性與半導體區的導電性不同’（h)以第三隔離薄膜‘ 為罩幕’使源極區形成於半導體區的表面’源極區的導電 性與半導體區的導電性相同，（丨）以第三隔離薄膜為罩 幕，使基極區與源極區曝光，以及（j)在第三隔離薄膜、 基極區與源極區上形成一源極電極。 本發明之半導體元件之製程方法更包括下列步驟： (a)在半導體底材上依序形成一磊晶層及一第一隔離薄 膜’（b)形成一具有凹槽的遙晶層，（c)在凹槽内壁形成一 閘極隔離薄膜’（d)形成一多晶碎薄膜，並使凹槽内充滿 多晶矽薄膜，（e)回蝕多晶矽薄膜，使一厚度小於凹槽深 度的閘極電極在凹槽之内形成，（f)以第一隔離薄膜為罩 幕對閘極電極表面進行氧化，使一第三隔離薄膜形成於閘 極電極表面’（g)以第三隔離薄膜為罩幕，使基極區形成 於磊晶層的表面，且基極區的厚度小於凹槽的深度，基極 區的導電性與磊晶層的導電性不同，（h)以第三隔離薄膜 為罩幕，使源極區形成於半導體區的表面，源極區的導電 性與磊晶層的導電性相同，（i)以第三隔離薄膜為罩幕， 對基極區與源極區進行曝光，以及（j)在第三隔離薄膜、 基極區與源極區上形成一源極電極。
C:\Prograra Files\Patent\2134-2148-P.ptd第 8 頁 43708 9 五 '發明說明（6) 根據本發明，藉由回蝕多晶矽薄臈 槽内具有-特定厚度之未蝕刻的多】矽式，可使在凹 態。因此，可以在不需做微影的步驟下形忐=夺自對準狀 另外，也可以在不需做微影的步驟‘，丨，電極。 广…广 自對準的隔離薄膜。 ^ ，以第二（或第三）隔離薄獏為罩幕可使源極 區之上形成一自對準的接觸，使彳+ ’、_ ,,0S 1 & 平97接陶便传不需要再以微影步驟形 士-口極電極與以及形成源極區上的接觸，也就是說 光阻罩進行上述步驟時，不需要準備一預留範圍 (registration margin)。 其結果本發明可形成較尺寸較小的平坦源極區，因 此，也能形成一較小尺寸的單位胞，導致一較傳統半導體 元件更好的元件積集度。 圖式及簡單說明 第1圖為傳統M0SFET之截面圖； 第2A至2C圖為第1圖之傳統mosfeT之製作過程圖； 第3圖為根據本發明之較佳實施例所繪M0SFET之載面
[SJ 圖， 第4A至4D圖為第3圖之M0SFET之製作過程圖。 實施例 第3圖為根據本發明之較佳實施例所繪之M0SFET圖。 由圖可看出，此M0SFET包括一高摻雜的n+型半導體底 材21，以及一形成於〆型半導體底材21之上的蟲晶層22 ° 一凹槽25在磊晶層22的表面形成。
C:\Program Files\Patent:\2I34-2148-P.ptd第 9 頁
43^〇89__ 五、發明說明(7) ' " 一 P型基極區23在磊晶層22的表面形成，此p型基極區 23具有一接合，此接合深度小於凹槽25之深度。p型基極 區23是在n+型源極區24夾擠凹槽25的表面開始形成。磊晶 層2 2中基極區2 3與源極區2 4以外的部份構成一汲極區 22a ° —水平方向延伸的介面在汲極區22a與基極區23中形 成’且介面的範圍不超出凹槽25的深度。相同地，一水年 方向延伸的介面在基極區23與源極區24中形成，且介面的 範圍不超出凹槽25的深度 一閘極氧化薄膜26在凹槽25的内壁形成。然後，—問 極電極27在凹槽25的内部形成。閘極電極27的厚度小於^ 槽25的深度。LOCOS氧化薄膜28在閘極電極27之上形成， 使得凹槽25内部其它空間均被L0C0S氧化薄膜28填滿。 LOCOS氧化薄膜28經過適當設計，使得L〇c〇s氧化薄膜28的 表面幾乎與磊晶層22的表面切齊。 一源極電極29在蟲晶層22及LOCOS氧化薄膜28之上形 成’使得源極區24與基極區23可在它們的表面進行電性 觸。 以上提到第1圖的M0SFET之製程方法，將以下列敘述 配合第4 A圖至第4 B圖做一說明。 、 首先，參照第4A圖。一摻雜低濃度11型雜質的磊晶層 2 2在n+型半導體底材21的表面形成。然後，藉熱氧化的胃方 法’使二氧化矽薄膜30在磊晶層22的另一表^形成。块 後’以CVD使氮化矽薄膜31在所有二氧化矽薄 上形成。此處，氮化㈣膜31相當於一罩夕止的二表氧面化
C:\PrograraFiles\Patent\2134-2148-P,ptd第 10 頁 4370 8 9 五、發明說明（8) -- 碎薄膜30繼續生長。因此’在指定的區域對氮化矽薄膜 31、二氧化矽薄膜30及磊晶層22進行微影與乾蝕刻的蝕 刻，產生一深度達蟲晶層22—半的凹槽25。 然後’參照第4 B圖，以熱軋化的方式，使一閘極氧化 薄膜26在凹槽25的内壁形成。接下來，以CVD的方式，使 一多晶石夕35在所有磊晶層22的表面形成，而凹槽25也被多 晶珍3 5填滿。 再來’參照弟4 C圖’對多晶石夕3 5回姓，使多晶石夕3 5具 有一特定厚度，此特定厚度的多晶矽35可使下一個步驟& 成的L0C0S氧化薄膜28長成與為晶層22同一表面的高度。 結果，一閘極電極27在凹槽25内部形成。 接者’參照第4 D圖’以閘極電極2 7表面上的氮化梦薄 膜31為罩幕，以熱氧化處理閘極電極27，使一L〇c〇s氧化 薄膜28在問極電極27的表面形成。形成的L0C0S氧化薄膜 28幾乎與磊晶層22的表面切齊《在LOCOS氧化薄膜28形成 的同時’凹槽25的上部邊緣也被LOCOS氧化薄膜28侵蝕而 變得較圓滑。 接下來’以溼蝕刻將氮化矽薄膜31完全移除。然後， 以L0C0S —氧化薄膜28為罩幕，將蝴離子以離子植入法植 入遙晶層22中，再以回火使硼離子進行熱擴散，使得一p 型基極區23在磊晶層22中形成。 再接下來，以LOCOS氧化薄膜28以及一光阻薄膜（未以 圖表示）為罩幕’將砷離子以離子植入法植入基極區23 中。再以回火使砷離子進行熱擴散，使得一n+源極區24在
C:\Program Files\Patent\2134-2148-P.ptd第 11 頁 續疼可 A3Ο 8 9 ~11__號^1138姐—一—年月修令·條正 五、涵祕宁9) \^t'·' \ P型基極區23中形成。磊晶層22中p型基’运雇23以及n+源極 區2 4的其它部份構成it j：及極區2 2 a。 然後，如第3圖所示，以LOCOS氧化薄膜28為罩幕’ 以渔餘刻將二氧化妙薄瞑3 0移除’使得基極區2 3與源準區 24洛出。再來，以潑鍍方式使蟲晶層22的表面完全覆蓋— 層鋁薄膜，接著以微影及乾触刻將指定區域的鋁薄膜移 除’產生一源極電極29，此源極電極能使基極區23與源極 區2 4作電性接觸。 在上述提到的方法中’對多晶矽3 5進行回蝕，使得在 凹槽2 5内未被#刻的多晶石夕3 5維持自對準的排列，此多晶 石夕35的厚度小於凹槽25的深度’而閘極電極27就在此處形 成。因此’不需要進行微影的步驟，即可形成間極電極 27。 此外，以自對準排列的LOCOS氧化薄膜28為罩幕，可 在剛形成的閘極電極27上形成源極區24。也就是說，不需 要進行微影的步驟，即可形成閘極電極27。因此，不像先 前提到的傳統作法，本發明不必在源極區2 4與閘極電極2 7 間先界定一預留範圍。 還有一點，以LOCOS氧化薄膜28為罩幕，可在源極區 24上形成一接觸，此接觸可當源極電極29在源極區24之上 形成時使用。因此，形成接觸不需要進行微影的步驟，這 也確保不再需要界定一預留範圍。其結果，可以形成較小 尺寸的平坦源極區24 ’導致可形成一較小尺寸的單位胞。 在上述提到的方法中’源極區24與基極區23可能比凹
2134-2H8-?Flptc 第12頁 2000.10.03. 012 A370B9 五、發明說明（ίο) 槽25早形成。然而，當源極區24形成一具有淺接合深度 時，由於接下來要以熱氧化步驟形成L〇c〇s氡化薄膜28， 故非常難控制源極區24中的接合深度。 在上述的實施例中’半導體區21a包含半導體底材2) 與磊晶層2 2。然而，必須注意到，半導體區2〖a也可能只 包含半導體底材21。 在上述的實施例中’是將半導體底材21設計成高摻雜 以及具有一η型的導電性。然而，必須注意到，也可將半 導體底材2 1設計成具有一 ρ型的導電性，在此情況下，構 成MOSFET的半導體元件可調整其導電性。 對熟悉此技藝之人士，上述的實施例中提到的η型及ρ 型的導電性’也可分別將它們改成ρ型及η型。
C:\Program Fiies\Patent\2134-2148-P.ptd第 13 頁
Claims (1)
- 43708 9I 一種半導體元件，包括： 上 區 面 二半導體區，一凹槽形成於該半導體區的表面 且體區包括一汲極區，具有第一導電性；一基極 "有第一導電性；一源極區’具有第一導；— 的深：於=2該基極區，間，^介面不超出該凹槽 Η入 介面’位於該基極區與該源極區之間； 且"面不超出該凹槽的深度； (b) —第一隔離薄膜，形成於該凹槽的内壁； (c) —閘極電極，形成於該凹槽之内，該閘極電極的 厚度小於該凹槽的深度；以及 (d) 一第二隔離薄膜，形成於該閘極電極之上。 s2·如申請專利範圍第1項中之半導體元件，其中該第 二隔離薄膜是局部矽氧化之氧化薄膜。 3.如申請專利範圍第1項中之半導體元件，其中該第 二隔離薄膜具有一特定厚度，使得該第二隔離薄膜位於該 半導體區的範圍内。 4_如申凊專利範圍第1、2或3項之半導體元件，其中 該基極區形成在該汲極區，該源極區形成在該基極區的表 面。 5. 如申請專利範圍第1、2或3項之半導體元件，其中 該波極區是一個輕摻雜的區域，該源極區是一個高摻雜的 區域。 6, 如申請專利範圍第1、2或3項之半導體元件，其中 該源極區是以該第二隔離薄膜為罩幕而形成。C:\Program Files\Patent\2134-2148-P.ptd第 14 頁 43708 9 六'申請專利範圍 該基極區〒第1、2或3項之半導體元件，其中 、二申；專利該二隔離薄獏為罩幕形成曝光。 源極電極，該源極電極形 -疋牛，還包括一 9.如申請專利範圍第=土區及該源極區之上° I如:二 雜的區域，並具有-第-導電性： 導體』件構Λ Λ圍第9項中之半導體元件，其中該半 V體兀件構成金軋半導體場效電晶體。 卞上如ΛΛ專利範圍第1、2或3項之半導體元件，其中 :丰導體區域疋一個高摻雜的區域，並具有一第二導電 „ I2·如申請專利範圍第11項中之半導體元件，1中該 半導體元件構成金氧半導體場效電晶體，該金氧半導體場 效電晶體可調整導電性。 13，一半導體元件，包括： (a) —半導體底材； (b) —蠢晶層，形成在該半導體底材之上，該磊晶層 表面形成一凹槽，該磊晶層並包括一汲極區，具有第一導 電性，一基極區’具有第二導電性，一源極區，具有第一 導電性’一介面’位於該汲極區與該基極區之間，且介面 不超出該凹槽的深度；以及另一介面，位於該基極區與該 源極區之間，且介面不超出該凹槽的深度； (c) 一第一隔離薄膜，形成於該凹槽的内壁； (d) —閘極電極，形成於該凹槽之内，該閘極電極的C:\ProgramFiles\Patent\2134-2148-P.ptd第 15 頁 Λ370Β 9 六、申請專利範圍 厚度小於該凹槽的深度； (e) —第二隔離薄膜，形成於該閘極電極之上。 14. 如申請專利範圍第13項中之半導體元件，其中該 第二隔離薄膜是局部矽氧化之氧化薄膜。 15. 如申請專利範圍第13項中之半導體元件，其中該 第二隔離薄膜具有一特定厚度，使得該第二隔離薄膜位於 該遙晶層的範圍内。 1 6.如申請專利範圍第1 3、1 4或1 5項之半導體元件， 其中該基極區形成在該沒極區’該源極區形成在該基極區 的表面。 17. 如申請專利範圍第13、14或15項之半導體元件， 其中該汲極區是一個輕摻雜的區域，該源極區是一個高摻 雜的區域。 18. 如申請專利範圍第13、14或15項之半導體元件， 其中該源極區以該第二隔離薄膜為罩幕而形成。 19. 如申請專利範圍第13、14或15項之半導體元件， 其中該基極區及該源極區是以該第二隔離薄膜為罩幕形成 曝光D 2 0.如申請專利範圍第1 9項中之半導體元件，還包括 -*源極電極，該源極電極形成在該基極區及該源極區之 上。 21.如申請專利範圍第13、14或15項之半導體元件， 其中該半導體磊晶層底材是一個高摻雜的區域，並具有一 第一導電性。C:\ProgramFiles\Patent\2l34-2148-P. ptd第 16 頁 43708 9 六、申請專利範圍 半導項令之半導體元件，其中該 專或金虱丰導體場效電晶體。 其中今半如申5奢專利範圍第13、14或15項之半導體元件’ J:…體底材是—個高摻雜的區_，並具有一第二導 半導專人利"範圍第23項中之半導體元件，其中該 聋成金氧半導體場效電晶體，該金氧半導體場 效電晶體可調整導電性。 尤^ 種：導體元件的製程方法，包括下列步驟： ϋ一半導體區形成—第一隔離薄膜，· 在4半導體區形成一凹槽； ((Dm内壁形成一開極隔離薄膜； 薄膜；多aa矽薄獏，並使該凹槽内充滿該多晶矽 的門(二回λ該多晶矽薄膜’使得—厚度小於該凹槽深度 的閘極電極在該凹槽内形成； 進行(』)二第；隔離薄膜為罩幕，對該閑極電極的表面 膜7乳化，並且在該閘極電極的表面形成一第三隔離薄 妒成⑷某以極該/三膜為罩幕，在該半導體區的表面 形成一基極區，該基極區的厚度小於取囬 極區的導電性與該半導體區的導電性相同·冰又，該基 (h)以該第三隔離薄膜為罩幕，在該基極區的表 形成-源極區，肖源極區的導電與該4導體區的43708 9 六、申請專利範圍 相同； (i )以該第三隔離薄膜為罩幕，對該基極區及該源極 區進行曝光，以及： (j)在該第三隔離薄膜、該基極區及該源極區之上形. 成一源極電極。 26.如申請專利範圍第25項方法，其中在該步' 驟（h )中得到的該源極區是一個！的區域。 2 7.如申請專利範圍第2 5項之方法，其中該第三 隔離薄膜是局部矽氧化之氧化。 2 8.如申請專利範圍第2 5項择方法，其中該第三 隔離薄膜是在該步驟（f)中形成的具有一特定厚度， 使得該第三隔離薄膜位於該半導體區之内。 29. 如申請專利範圍第25、26、27或28項之方法，其 中該多晶矽是在該步驟（e)中進行回蝕，因此在該步騍（f ) 中形成的該第三隔離薄膜具有一特定厚度，使得該第三隔 離薄膜位於該半導體區之内。 30. —種半導體元件的製程方法，包括下列步驟： (a) 在一半導體底材上依續形成一磊晶層及一第一隔 離薄膜； (b) 在該磊晶層形成一凹槽； (c) 在該凹槽的内壁形成一閘極隔離薄膜； (d) 形成一多晶矽薄膜，並使該凹槽内充滿該多晶矽 薄膜； (e )回敍該多晶石夕薄膜，使得一厚度小於該凹槽深度C:\ProgramFiles\Patent\2134-2148-P,ptd第 18 頁 Λ3708 9 六、申請專利範圍 ------- 的閘極電極形成在該凹槽内； ' "(f)以該第一隔離薄膜為罩幕，對該閘極電極的表面 進仃化，並且在該閘極電極的表面形成-第三隔離薄 膜； ,(g)以該第二隔離薄膜為罩幕罩，在該多晶矽的表面 形成基極區，該基極區的厚度小於該凹槽的深度’該基 極區的導電性與該多晶碎的導電性相同； ,、（h)以該第三隔離薄膜為罩幕，在該基極區的表面上 形成一源極區，該源極區的導電性與該多晶矽的導電性相 同； (Ο以該第三隔離薄膜為罩幕，對該基極區及該源極 區進行曝光，以及； (j)在該第三隔離薄膜、該基極區及該源極區之上形 成'-*源極電極。 31.如申請專利範圍第3〇項_之方法，其中在該步 驟（h)中付到的該源極區是一個高_雜的區域。方法，其中該第三 32.如申請專利範圍第3〇項 隔離薄膜是局部矽氧化之氧化薄膜 33. 如申請專利範圍第3〇項^^之方法，其中該第三 隔離薄膜是在該步驟（f)中形成並具有一特定厚度， 使得該第三隔離薄膜位於該磊晶層之内。 34. 如申請專利範圍第30、31、32或33項之方法，其 中該多晶妙是在該步驟（e)中進行回姓，因此在該步驟（f) 中形成的該第三隔離薄膜具有一特定厚度，使得該第三隔C:\Program Files\Patent\2134-2148-P.ptd第 19 頁43708 9 六'申請專利範圍 離薄膜位於該磊晶層之内。 画 1H1II C:\PrograniFiles\Patent\2l34-2148-P.ptd第 20 頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9231888A JPH1174513A (ja) | 1997-08-28 | 1997-08-28 | 絶縁ゲート型半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW437089B true TW437089B (en) | 2001-05-28 |
Family
ID=16930611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW087113866A TW437089B (en) | 1997-08-28 | 1998-08-21 | Semiconductor device with isolated gate |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6022767A (zh) |
| JP (1) | JPH1174513A (zh) |
| CN (1) | CN1118101C (zh) |
| TW (1) | TW437089B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274485A (ja) * | 1998-03-25 | 1999-10-08 | Nec Kansai Ltd | 絶縁ゲート型半導体装置およびその製造方法 |
| KR100562309B1 (ko) | 2004-12-29 | 2006-03-22 | 동부아남반도체 주식회사 | 리버스 스페이서를 갖는 트랜지스터 및 그 제조 방법 |
| CN110729231A (zh) * | 2018-07-17 | 2020-01-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法及半导体器件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5034785A (en) * | 1986-03-24 | 1991-07-23 | Siliconix Incorporated | Planar vertical channel DMOS structure |
| JP2837014B2 (ja) * | 1992-02-17 | 1998-12-14 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| US5770878A (en) * | 1996-04-10 | 1998-06-23 | Harris Corporation | Trench MOS gate device |
| US5719409A (en) * | 1996-06-06 | 1998-02-17 | Cree Research, Inc. | Silicon carbide metal-insulator semiconductor field effect transistor |
-
1997
- 1997-08-28 JP JP9231888A patent/JPH1174513A/ja active Pending
-
1998
- 1998-08-21 TW TW087113866A patent/TW437089B/zh not_active IP Right Cessation
- 1998-08-27 CN CN98117398A patent/CN1118101C/zh not_active Expired - Fee Related
- 1998-08-28 US US09/143,377 patent/US6022767A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1174513A (ja) | 1999-03-16 |
| US6022767A (en) | 2000-02-08 |
| CN1118101C (zh) | 2003-08-13 |
| CN1210370A (zh) | 1999-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW494481B (en) | Semiconductor device and manufacturing method thereof | |
| KR100445904B1 (ko) | 소스 필드 플레이트를 갖는 드레인 확장형 모스 전계 효과트랜지스터 및그 제조방법 | |
| TW408424B (en) | Semiconductor device with silicon replacing structure on the insulated layer and the manufacture method thereof | |
| TW391037B (en) | Process for manufacture of mos gated device with self aligned cells | |
| US6372557B1 (en) | Method of manufacturing a lateral fet having source contact to substrate with low resistance | |
| TW306047B (zh) | ||
| JP2751612B2 (ja) | 縦型パワートランジスタ及びその製造方法 | |
| KR0140719B1 (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| TW533596B (en) | Semiconductor device and its manufacturing method | |
| JP2008500721A (ja) | 平面デュアルゲート半導体装置 | |
| TWI226667B (en) | Transistor fabrication method | |
| JP4086099B2 (ja) | 半導体素子の形成方法 | |
| US20090026538A1 (en) | Semiconductor device and method of manufacturing the same | |
| TW437089B (en) | Semiconductor device with isolated gate | |
| KR100966033B1 (ko) | 수직 게이트 반도체 디바이스를 제조하는 방법 | |
| TW508751B (en) | Method to form an elevated S/D CMOS device by contacting S/D through the contact of oxide | |
| TW564496B (en) | Semiconductor device and method of manufacturing the same | |
| JPH01194362A (ja) | 埋め込みゲート型ｍｏｓｆｅｔの製造方法 | |
| TW536745B (en) | Structure of metal oxide semiconductor field effect transistor | |
| US6096639A (en) | Method of forming a local interconnect by conductive layer patterning | |
| JP2007508705A (ja) | 半導体装置とこの種の半導体装置の製造方法 | |
| JP2004063918A (ja) | 横型ｍｏｓトランジスタ | |
| US6221725B1 (en) | Method of fabricating silicide layer on gate electrode | |
| TW381309B (en) | Manufacturing method for gates | |
| TW426898B (en) | Method for making stepped transistor with improved short channel effects |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |