TW437083B - Semiconductor module - Google Patents

Semiconductor module Download PDF

Info

Publication number
TW437083B
TW437083B TW088115393A TW88115393A TW437083B TW 437083 B TW437083 B TW 437083B TW 088115393 A TW088115393 A TW 088115393A TW 88115393 A TW88115393 A TW 88115393A TW 437083 B TW437083 B TW 437083B
Authority
TW
Taiwan
Prior art keywords
main
electricity
application
group
crystal
Prior art date
Application number
TW088115393A
Other languages
English (en)
Inventor
Kenichi Sofue
Hiromitsu Yoshiyama
Toshinari Fukatsu
Toshiaki Nagase
Original Assignee
Toyoda Automatic Loom Works
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Automatic Loom Works filed Critical Toyoda Automatic Loom Works
Application granted granted Critical
Publication of TW437083B publication Critical patent/TW437083B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Wire Bonding (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

A7 437083 __B7_ 五、發明說明（f ) 發.明背—景.… 發..明..領.蓋._ 本發明係關於一種半導體模組，尤其垦關於一種非獨 立性功率半導體模組。 相關.技,術___說J月..一 最近，半導體模組不僅已廣泛地用於處理控制訊號， 也用於倥制大電流。例如，控制元件使用具有大電流額 度之功率半導體橫組驅動馬達，操作電動的搬運工具， 如電池電源的堆高機等，其安裝在電池和馬達之間，當 (請先Mtw背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 導體電動 利裝作。產將輻高熱 半導單驅 是封等充會種來和的 之半簡式 常。瓷填姐一用量生 構率成人 通中陶等槙。採容產 結功構埋 ，體用脂體射被熱所 種之建之 組裝使樹導輻常的姐 多類片成 模封片氧半的經大模 許種晶組 體脂晶環率熱，有體 有同體 Η 導樹體，功It法具導 知相導晶 半在導嘐 Μ 考方板半 已聯半體 率定半用所須之基由 ，並種導 功固且係，必上底 ， 言由幾半 是片而間組上板基下 而藉用由 其晶 ，空模理基中形 組可，有。尤體的之過處底其情 模度體具等，導成部流，基，此 體額導，組組半製内流此在熱在 導流半組模模 一 _ 體電因裝的。 0 半電的模體體之塑裝大。安組應 件種如增體導導中由封有熱鉬模效 元此，擴導半半其係在會的橫體射 換於組而半的種述常。為量體導輻 切對模 Η 之路一上逋緣因大導半熱 作 體晶路電 用體絕 生半射的 ----訂----- 線.， 本紙張尺度適用中國國家標準（CNS)A4規格（210^ 297公釐） 437083 A7 B7 五、發明説明（> ) 可以透過基底基板輻射出去β (請先閱讀背面之注意事項再填寫本頁) 第1Α圖顯示傳統半導體模組之内部結構，此處使用 M0SFET當作範例。 半導體模組1Q0包含複數彼此相互並聯之半導體晶Η 101(在第1Α圖中之三痼半導體模組101a, 101b和101c)。 複數的半導體晶片101以個別汲極區連接到導電基底基 板102而配置成直線β具有此種結構之半導髏經常稱為11 非獨立性”。 源極電極1G3和閘極電極1Q4平行於複數之半導體晶片 101之排列方向而形成。源棰電極103和閘槿電極104使用 焊接線105,分別連接到各半導體晶Η 1〇1之源棰區和閘極 區。源極電極10 3和閘極電極10 4係利用絶線Η 1〇6,與基 底基板102作電性上的絶緣。 汲極端子107,源極端子1G8和閘極端子109分別連接 到基底基板102,源極電棰1(13和閘棰電極104»汲棰端 子107和源極端子108分別為此半導體模組之主電流的輸 人點和輸出點。 經濟部智慧財產局員工消費合作社印製 當在閘極和頫極之間加一控制電壓時，各半導體晶片 10 1都會導通。在此情形下，透過汲極端子10 3供應之主 電流會依次流過基底基板102,各半導體晶Η 101,焊接 線105和源極電槿103而到逹源極端子1D8。此處，基底 基板10 2係當作汲極電極。 但是，如第1 Α圖中所示，在傳統的半導體模組1 D fl中 ，通常在模組的任一端，只提供一種汲極端子107和一 -4 - 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） 4370 8 3 A7 B7 五、發明説明（4 ) (請先閲讀背面之注意事項再填寫本頁) 傾源極端子1G8。基於此原因，如第1B圖中所示，主電 流流通路徑之長度不同，偽取決於各半導體晶片101之 位置^在示於第1B圖之範例中，通過半導體晶片1G1C之 路徑Ic,基本上要比通過半導體晶M l〇la之路徑la長。 此處，電流路徑中的電感接近正比於路徑長度。因此， 在本範例中，路徑Ic的電感變成會大於路徑la的電感。 此電感會對半導體晶Η 1〇1的切換時間造成影雄（尤其 是對M0SFET的關閉時間）明言之，較大的電感會在半 導體晶HltH關閉時，産生較大的湧浪電壓。因為此湧 浪電壓會加到半導體晶片102，所以有時會對半導體晶 Η 1〇 1造成傷寄。 在各半導體晶Μ中之電流路徑長度不同的情形下，卽 使所有的半導體晶Η都有相苘的特徽，所有的半導體晶 Η也不會有相同的工作方式。結果，很容易會傷害到某 些特別的半導體晶Μ。 發明概沭 本發明之目的在於抑制其中含有複數半導體組件之半 導體模組的湧浪電壓。 經濟部智慧財產局員工消費合作社印製 在本發明之半導體模組中，複數之半遙醱晶Η傺直線 排列在導電基板上，其中該導電基板俗當作輸入主電流 之電極。tb半導體模組包含一用以輸入主電流之端子， 其偽連接到該導電基板且平行該複數之半導體晶Η之排 列方向成形，和一連接到用以輸出該複數之半導體晶片 之主電流的端子，而此端子平行許多半導體晶Μ之排列 本紙張尺度適用中国國家標準（CNS ) Α4規格（2[0Χ297公釐） 437083 A7 B7 五、發明説明（4 ) 方向成形。 用以输入主電流之端子和用以輸出主電流之端子，至 少其中之一的端點部分要在主電流的流動方向平行分割。 若將用以輸人主電流之端子分割成兩個或更多的部分 ，則供應到各半導體晶Η之主電流，會經由最近的分割 部分輸入。若將用以輸出主電流之端子分割成兩個或更 多的部分，則流過各半導體晶Η之主電流就會輸出到最 近的分割部分。此外，用以輸入主電流之端子和用以輸 出主電流的端子，傺分別平行該許多半導體晶Η之排列 方向成形。因此，各半導體晶Η之主電流流過最短的路 徑，而且所有的路徑長度幾乎都相同。結果，所有半導 體晶片的線路電感都變得很均勻而且很小，因此，加到 半導體晶片之湧浪電壓也會變得很均勻且很小β 圖式簡m說明 第1 A匾為傳統半導體模組之内部結構。 第1B圖為第1A圖之半導體模組的主電流路徑說明 第2Α圔和2Β圖為本發明一較佳實施例之半導體模組的 内部結構，第2 Α圖為斜橫截面圖，而第2Β_為上視圖β 第3 Α圖和3Β圖為本較佳實施例之主電流路徑的説明圖β 第4圃為本發明另一較佳實施例之半導體模組的内部 結構〇 較柱實旆例銳明 第24_和28圖為本發明一較佳實施例之半導體模組的 内部結構。第2Α圖為斜横截面圖，而第2Β圖為上視圖。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） H. - (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智葸財產局員工消費合作社印製 437083 A7 _B7_ 五、發明說明（^ ) 第2鬪中的參考數字和第1 A圖相同的部分表示相同的 钼件。換言之，許多半導體晶片1 0 1 (1 0 1 a到1 0 1 c ),基底 基板1 0 2，閘極電極1 0 4 ,焊接線1 0 5 ,絕緣Η 1 0 6和閘極端 子1 0 9 ,基本上部和示於第1 Α圖之傳統半導體模組所使用 之姐件相同。 存此較佳實施例中之半導體模組主要是在源極電極， 源橘端子和汲極端子之結構及配置中予以特徵化。 源極電極1平行該許多半導體晶Η 1 0 1的排列方向形 成，而目.使用焊接線1 0 5連接到各半導體晶Η 1 0 1的源極 區。該源極電極1利甩絕緣片106而與基底基板102作電 性絕掾。 源極端子2 a，2 b和2 c係直接連接到源極電極1。在第一 個源極端子2 a到2 c中形成一孔，用Μ連接外部電路等（ 包含電源供應電路）。明言之，每一涸源極端子2a到2c 都是半導體模組中之主電流的輸出點。所有源極端子2a 到2 c的寬度（許多半導體晶1 0 1之排列方向的長度）都是 相同的，而且在此方式下所形成之寬度會儘可能變大。 源極電極1和源極端子2 a到2 c可Μ —體成形。 經濟部智慧財產局員工消費合作社印製 (請先間讀背面之注意事項再填寫本頁) 汲極端子3 a , 3 b和3 c係直接連接到基底基板1 0 2。在每 一偭汲極端子3 a到3 c中形成一孔，用K連接到外部電路 等（包含電源供應電路）。明言之，每一個汲極端子3a到 3 c都是半導體模組中之主電流的輸人點。如源極端子2 a 到2 c ,所有汲極端子3 a到3 c的寬度都是相同的，而且在此 方式下所形成之寬度會儘可能變大。 -7- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 437083 A7 B7 經濟部智葸財產局員工消費合作社印製 五、發明説明 ( y ) 1 1 在 具 有 上 述 結 構 之 半 m 體 模 組 1 0 0中， 若在閘極和源 1 I 極 之 間 加 一 控 制 電 壓 9 則 每 一 値 半 導體 晶Μ 1〇 1都會導 1 通 〇 在 此 情 形 下 透 過 汲 極 端 子 3a ,3b和3c供 ate 想 之 主 電 /1. 請 1 1 流 會 依 序 流 過 基 底 基 板 10 2 , 各半導體晶片1 0 1 9 焊 接 閱 if 1 脅 1 線 1 0 5和源極電搔1 ，而流到源極端子2 a， 2 b，和 2 C 〇 面 之 1 第 3 A 圖 和 3 B IE9I 圖 說 明 本 較 佳 Ufl· W 施 例 之主 電流的 路 徑 〇 在第 注 意 i 3B ΙΞΟ 圖 中 II * 源 棰 端 子 2 " 表 示 源 掻 端 子 2 a到 2 c的任 意 源 極 端 項 再 i 子 而 "汲極端子3 "表示汲極端子3 a到3 c的任意汲極端 填 寫 '1 子 〇 頁 1 I 如 第 3 A 圖 中 所 示 ，在此較佳實施例中之半導體模組， 包 I 含 許 多 汲 槿 > ten 端 子 3a 到 3 c 和 許 多 源 極 端子 2a到 2c 〇 因 此 9 1 1 在 此 較 佳 實 施 例 中 9 半 導 體 模 組 具 有許 多主電 输 入 點 1 玎 (主電流供應點）和 許 多 主 電 ?.^g m 輸 出 點。 1 I 在 本 結 構 中 3 許 多 半 導 體 晶 Η 1 0 1 a到 1 0 1 c之 主 電 Me % 1 1 供 應 白 許 多 主 電 流 輸 入 點 f 而 且 輸 出到 許多主 電 流 輸 出 1 I 點 〇 此 處 9 各 半 導 體 晶 Η 10 1 a 到 1 0 1 c之 主電流 9 傑 取 商 1 1 主 電 流 輸 人 點 到 主 電 流 輸 出 點 之 許 多路 徑中的 最 短 路 徑 f 〇 例 如 » 半 導 體 晶 Η 1 0 1 a 之 主 電 流 僳供 應自汲 極 端 子 3 a * 然 後 輸 出 到 源 極 端 子 2 a 〇 半 導 髏 晶片 1 0 lb之 主 電 流 傜 i 1 供 應 S 汲 極 端 子 3b ，而輸出到源極端子2 b〇 1 1 結 果 » 從 半 導 體 模 組 輸 入 端 點 到 輸出 端點， 半 導 體 晶 ! I Η 10 1 a 到 1 0 1 c 所 有 的 主 電 流 路 徑 長 度變 成幾乎 是 相 同 的 1 1 〇 因 此 > 所 有 半 導 體 晶 片 的 線 路 電 感也 會變的 幾 乎 相 同。 ! 1 若 所 有 半 導 體 晶 Μ 的 線 路 電 感 是 相同 的，則 所 有 在 切 1 j 8- 1 1 I 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 4370 83 A7 B7 五、發明説明（7 ) (請先閲讀背面之注意事項再填寫本頁} 換操作時所産生之湧浪電壓（尤其是在hosfet鼸閉時）會 變的幾乎相同。結果，可以避免特定半導醱晶片很容易 受到損害之問題。 如第1B圃所示，在傳統的半導體模組中，某些半導體 晶片之路徑會變長，而且路徑的電感會變大。但是，在 較佳實施例之半導體中，如第3A画中所示，所有半導體 晶片101a到l〇lc之主電流的路都具有最短之長度。因此 ，各半導體晶Η之電感會變小，而且供應到各半導體晶 Η之湧浪電鼷也會變小〇結果，卽使使用傳統的半導醱 晶片，在此較佳實施例中之半導體模組也可以用在較高 的輸入電壓範圔中。 如第3Β窗中所示，根據此較佳實施例之半導體楔組， 源極端子2和汲極端子3偽緊密地形成。例如，使用一 外殼隔離源極端子2和汲極端子3,以保護半導體晶H 101a 到在此情形下，外殼的厚度要夠薄，才能使得源 棰端子2和汲棰端子3彼此相互靠近β此外殼俗由可以 允許磁通童通遇之材料形成。 經濟部智慈財產局員工消費合作社印製 流過源極端子2和汲棰端子3之主電流的方向彼此相 反。基於此原因，在區Α1中，由流過源極端子2之主電 流所産生的磁場，和由流過汲極端子3之主電流所産生 的磁場會彼此相互補償，因而此路徑之電越理論上會费 小。同理，在區Α2中，由流過源棰電極1之主電流所産 生的磁場，和由流過基底基板102之主電流所産生的磁 場會彼此相互補償，所以此路徑之電感理論上也會變小。 本紙張尺度適用中國國家標準（CNS ) Μ規格（2丨0乂297公釐） 437083 A7 __B7_ 五、發明說明（^ ) 若各半導體晶Η之線路電感變小了.則半導體晶片在 切換操作時（尤其是在M0SFET關閉時）所產生之湧浪電壓 也會變小。结果，即使使用傳統的半導體晶片，此較佳 實施例之半導體模組也可Μ用在較高的輸人電壓範圍內。 源極電極1和源極端子2a到2c可Μ由一片金屬板一體 成形。在此情形下，可藉由彎曲而形成源極端子2a到2c 。因為要彎曲的部分（源極端子2a到2c)可以彼此相互分 割、所Μ很容易彎曲，而且造成的失真很小。 雖然在上述之較佳實施例中，每一個半導體晶片都形 成一組源極端子和汲極端子，但是本發明並不侷限於此 结構。例如，許多半導體晶片可共同形成一源極端子和 一汲極端子。 雖然在上述之較佳實施例中，源極端子和汲極端子都 分成兩個或更多的部分，但是本發明並不侷限於此结構 。例如，如第4圖所示，一種汲極端子沒有被分割之結 構仍是可Μ接受的。但是，遷是在此情形下，仍希望在 汲極端子中形成許多主電流輸入點。在相同情形下，一 種源極端子沒有被分割之結構仍是可以接受的。怛是， 還是在此情彤下，仍希望在源極端子中彤成許多主電流 輸出點。 此外，根據此較佳實胞例之半導體模組，源極電極可 分割成兩個或更多的部分。在此情彤下，每一涠分割的 源極電極都可透過桿接線，連接到半導體晶片之一或更 多的源極區。 -1 0 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先間讀背面之注意事項再填寫本頁)
· -------訂·--------I 經濟部智慧財產局員工消費合作社印製 、43 70 8 3 A7 _B7五、發明說明（9 ) 經濟部智慧財產局員工消費合作社印製 外 fit 類 。 襌等 本 然 e 可 锥是Π 雖 slif ,,i例 為 潰 ΑΠΗ 導 半 設 假 » 中 BJ 陁 實 佳 較 之 述 上 在 件體 元流 體閘 導 ， 半體 的晶 K55 ¢¢11 «& 霄 無性 擇極 選雙 Mo 丁 T 司 G 構τ’ Β 結 G I 之 明 發 用 使 Μ 電元壓限衝 主體電上媛 之導浪的如 件半湧壓 ， 元有的電路 體所有人電 導 Μ 很輸護 半所此之保 有，因組要 所短 ，模需 為很小體不 因且變導則 , 勻且半 , 明均句到小 發很均加變彳 本得變可壓 W 化 據變會，電I型 病 根都_也果浪.^-'小 ，度感結湧^ 身 述長電。若-£«本明 所徑路小。,Β組說 上路線變大等橫之 如的之會加路體號 流件也會雷導符 因 ο KJ 大 之 電 護 保 少 減 可 或 半 使 可 (請先閱讀背面之注意事項再填寫本頁) -今· 2 3 組片 極子子子子模晶板極極 電端端端端體體基電電線片 極極極極極導導底極極接緣 源源汲源汲半半基源閘焊絕
n i H 一nJt ^11 ) I 線- 本紙張尺度適用中國國家標準（CNS)A.1規格（2]〇χ297公釐） A7 437083 _B7_ 五、發明說明（、"） 107 ...............汲極端子 108 ...............源極端子 9 ο 子 端 極 聞 (請先閲讀背面之注意事項再填寫本頁) ---\·--------訂---------線. 經濟部智慧財產局員工消費合作社印製 2 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐）

Claims (1)

  1. 437083 頜 C8 D8 六、申請專利範圍 經濟部智慧財產局員工消費合作社印製 在 複 片晶 一 流在。該到 該到 流 區 區 列 該 晶體 之 電列度割接 割接 電。 人 出 排 行 體導 中 主排長分連 分連 主近..輸 輸 線：平 導半 其 該於有若皆 若皆 該接含流 流 直含且 半多 少 中同所中分 中分 中互包電 電 Η 包板 之許 至 其相的其部 其部 其相，主 主 晶，基 數該 ，。 ，，態，割 ，割 ，此組個 個 體上電及複行 子割組度組組分 組分 組彼模一 一 導板導.，該平 端分模長 Η 模各 模各 權置體每 每 半基到成到且 出向體之晶體則 體則 體位導之 之 之電接形接而 輸方専子體導 ， 導， 導之半片 片-數導連向連， 流流半端導半分 半分 半子之晶 晶-13 複之其方其區中電電之出半之部 之部 之端片體 體_ 中用，列，出其主主項輸之項端 項端 項出晶導 導 其極子排子輸，和於 1 流數 1 末 1 末 1 輸體半 半 ，電端之端流成子行第電複第之。第之。第流導數 數 組入入片出電形端平圍主該圍點路圍點路圍電半複及複 模輸輸晶輸主向人 Μ 範該之範端電範端電範‘主數該‘，該 體流流體流之方輸係利和上利入部利出部利和複到極到 導電電導電數列流分專子板專輸外專輸外專子含接電接 半主主半主複排電部請.端基請流的請流的請端包連一連 種作一之一各之主端申入電申電別申電別申入種一第一 一當 數 之片 末如輸導如主個如主個如輸一 之 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 43 70 8 3 A8 B8 C8 D8 六、申請專利範圍 經濟部智慧財產局員工消費合作社印製 接 電電 形組接 端個 部 電且 端接 連一二 向的連一 一 外二而之連 之 第第 ，. 方有子 第每 ： 的 第，。數都 數 該該。含 列所端 該且 含中到 該度路複子 複 中而成包 排片一 中而 包其接 中長電中端 過 其，形尚中之晶第 其， 尚，連 其之部其個 透 ，板向，其片體該 ，分。 ，子子 ，態外，每 會 組基方組，晶導過 組部路組端端 組組到姐且 一 橫電列模點體半透 模的電模一一 楔有接橫， 有 鸱導排體端導數係 體多部體第第 體所連體分 少 導之之導一 半複極 導更外導之之 導片點導部 至 半上 Η 坐第數和電 半或的半數數 半晶接半端 , 之 Η 晶之之複會一 之個別之複複 之體連之末 中 項晶體項極該度第 項兩個項之該 項導之項的 之。6 體導 7 電行長該 =0 成到？ 極過 ？ 半數11極 中極路第導半第一平之且 第割接第電透 第多複第電 其電電圍半數圍第係點而 園分連園一係 圍許過園二 ，二部範多複範該點端，。範分都範第極 範於透範第 極第外利許該利到端一同路利部分利該電 利等極利該 電和到專在行專接一第相電專端部專到一 專度電專在 二一接請位平請連第該度部請末的請接第。請長二 請成 第第連申係係申一該 ，長外申之割申連該路申之第申形 之 點如極極如 成態到如子分如 電如極該如子 ·— ^---------訂---------線· .. (請先聞讀背面之注咅？事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 43 70 8 3 as B8 C8 D8 六、申請專利範圍 經濟部智慧財產局員工消費合作社印製 路 電 Bi : 立口 含中外 包其到 尚 ，接 .子連 組端子 模二端 體第二 導之第15-半數之 -之複數 項之複 。11極過 路第電透 電圍 二係 部範第極 外利該電 的專II二 刖請接第 個申連該 到如 3 -----------i--\裝 i — ^-----訂----1 ----'I·卜 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規袼（210 X 297公釐）
TW088115393A 1998-09-08 1999-09-07 Semiconductor module TW437083B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25361298A JP3521757B2 (ja) 1998-09-08 1998-09-08 半導体モジュール電極構造

Publications (1)

Publication Number Publication Date
TW437083B true TW437083B (en) 2001-05-28

Family

ID=17253799

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088115393A TW437083B (en) 1998-09-08 1999-09-07 Semiconductor module

Country Status (5)

Country Link
US (1) US6566750B1 (zh)
EP (1) EP0987762B1 (zh)
JP (1) JP3521757B2 (zh)
DE (1) DE69907590T2 (zh)
TW (1) TW437083B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001310720A (ja) * 2000-04-28 2001-11-06 Denso Corp 負荷駆動回路
DE10102359A1 (de) 2001-01-19 2002-08-01 Siemens Ag Schaltungsanordnung mit in Chips angeordneten Halbleiterbauelementen
US6943445B2 (en) 2001-03-30 2005-09-13 Hitachi, Ltd. Semiconductor device having bridge-connected wiring structure
JP2003060157A (ja) * 2001-08-08 2003-02-28 Mitsubishi Electric Corp パワーモジュール
JP4066644B2 (ja) * 2001-11-26 2008-03-26 株式会社豊田自動織機 半導体装置、半導体装置の配線方法
DE10237561C1 (de) * 2002-08-16 2003-10-16 Semikron Elektronik Gmbh Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
WO2004107442A1 (de) * 2003-05-27 2004-12-09 Siemens Aktiengesellschaft Bidirektionaler schalter und verwendung des schalters
US6982482B2 (en) * 2004-02-24 2006-01-03 Applied Pulsed Power, Inc. Packaging of solid state devices
JP4513770B2 (ja) * 2006-02-28 2010-07-28 株式会社豊田自動織機 半導体装置
DE102006034599B4 (de) * 2006-07-26 2010-01-21 Infineon Technologies Ag Verfahren zum Verschalten aus einem Wafer gefertigter Halbleiterchips
US7781872B2 (en) * 2007-12-19 2010-08-24 Fairchild Semiconductor Corporation Package with multiple dies
US7626249B2 (en) * 2008-01-10 2009-12-01 Fairchild Semiconductor Corporation Flex clip connector for semiconductor device
JP5136343B2 (ja) * 2008-10-02 2013-02-06 三菱電機株式会社 半導体装置
EP3633723B1 (en) * 2009-05-14 2023-02-22 Rohm Co., Ltd. Semiconductor device
WO2014091608A1 (ja) * 2012-12-13 2014-06-19 株式会社 日立製作所 パワー半導体モジュール及びこれを用いた電力変換装置
JP6252194B2 (ja) * 2014-01-17 2017-12-27 株式会社豊田自動織機 半導体装置
CN109511278B (zh) * 2017-07-14 2022-06-17 新电元工业株式会社 电子模块
CN111540730B (zh) * 2020-04-22 2021-08-13 西安交通大学 基于导电金属夹扣互连的多芯片宽禁带功率模块封装结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61139051A (ja) 1984-12-11 1986-06-26 Toshiba Corp 半導体装置
US5233235A (en) * 1988-08-16 1993-08-03 Siemens Aktiengesellschaft On-chip intermediate driver for discrete WSI systems
JP3053298B2 (ja) 1992-08-19 2000-06-19 株式会社東芝 半導体装置
JP3186925B2 (ja) * 1994-08-04 2001-07-11 シャープ株式会社 パネルの実装構造並びに集積回路搭載テープおよびその製造方法
JP3267169B2 (ja) 1996-09-06 2002-03-18 株式会社日立製作所 パワー半導体装置

Also Published As

Publication number Publication date
EP0987762A3 (en) 2000-11-08
EP0987762B1 (en) 2003-05-07
US6566750B1 (en) 2003-05-20
JP2000091498A (ja) 2000-03-31
EP0987762A2 (en) 2000-03-22
JP3521757B2 (ja) 2004-04-19
DE69907590D1 (de) 2003-06-12
DE69907590T2 (de) 2004-04-01

Similar Documents

Publication Publication Date Title
TW437083B (en) Semiconductor module
CN104919589B (zh) 半导体装置
EP2124325B1 (en) Power converter
CN115428144A (zh) 用于高功率应用的功率模块
CN100461401C (zh) 半导体器件
KR20180042102A (ko) 몰딩된 지능형 전력 모듈
JP2004208411A (ja) ハーフブリッジ回路用半導体モジュール
JP4220731B2 (ja) 電力用半導体装置
JP2015225918A (ja) 半導体モジュールおよび半導体スイッチ
CN113903728A (zh) 功率半导体模块
CN103633044A (zh) 半导体装置
US6885097B2 (en) Semiconductor device
IT202000032267A1 (it) Dispositivo elettronico incapsulato ad elevata dissipazione termica e relativo procedimento di fabbricazione
JP2005252305A (ja) 電力用半導体装置
JP4196001B2 (ja) 半導体パワーモジュール
US20240234263A9 (en) Packaged high voltage mosfet device with connection clip and manufacturing process thereof
JP2987088B2 (ja) Ｍｏｓ技術電力デバイスチィップ及びパッケージ組立体
US6664629B2 (en) Semiconductor device
IT201800004782A1 (it) Dispositivo a semiconduttore di potenza con incapsulamento a montaggio superficiale a doppia isola
US20220302074A1 (en) Semiconductor device
JP3715590B2 (ja) インサート成形ケース及び半導体装置
JP2782647B2 (ja) 半導体装置
US10141249B2 (en) Molded intelligent power module and method of making the same
JP2005051109A (ja) パワー半導体モジュール
CN118136619B (zh) 功率模块的半桥结构、功率模块及车辆

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees