TW434879B - Semiconductor memory device having a plurality of storage units - Google Patents

Description

434870 " Λ*? Η ? 經濟部中央標隼局貝工消费合作社印聚 五、發明説明（1 ) — 本發明是有關於一種半導體記憶裝置，且特別是有關 於一種半導體記憶裝置，其記憶區由複數儲存組構成。 通常’在習知半導體記憶裝置（如DRAM)中，記憶胞 是形成於複數位元線對及複數字元線的交點。目標記憶 胞的記憶資訊則以列位址選擇字元線及以行位址選擇位 元線對以讀出。 在習知半導體記憶裝置（如dram)中，記憶區會根據 記憶容量的增加及位元線對的長度限制而分成複數個區 塊。 為讀出由複數個區塊所構成的半導體記憶裝置中記憶 胞所儲存的記憶資訊，首先指派列位址，然後指派行位 址及區塊位址。待位址指派後，各種動作（如資料寫入及 讀取）便根據外部命令之接收以進行。 第1圖（第一習知技術）係由複數區塊所構成之半導體 記憶裝置之方塊圖。 在這種習知半導體記憶裝置中，記憶區是由兩區塊121 及122所構成。 半導體記憶裝置包括區塊121反122，位址緩衝器91， 及時序控制電路93 〇 當列位址啟動信號30啟動時，時序控制電路93啟動 位址致能信號100 ’並在預定時序以預定順序她將字元 線驅動信號97、預充電信號98、感應放大器致能信號99 由高位址（H)改變至低位準（L)或由低位準（L)改變至高位 準（H)。 本紙張尺度適用中國國家標準（CNS Μ心見柏（2丨0Χ 297公# ) 諳 Λ 閱· 讀 背 面 之 注 再 裝 訂 __R? 五、發明説明（2) 列位址啟動信號30是由外部命令啟動。 當列位址致能信號100啟動時，位址緩衝器91閂鎖 及輸出包含於位址信號32之列位址以作為列位址信號， 並改變區塊選擇信號90!或902以啟動位址信號32之區 塊位址所指派的區塊。 區塊121是由位元線對41广41„、字元線' SAP、SAN、複數記憶胞17(分別排列於位元線對41广4ίη 及字元線40广40m的交界）、預充電電路分別排 列於位元線對41广41n)、預充電電路19(排列於SAP及 SAN之間）、感應放大器29广29n(分別排列於位元線對 41广41n)、列解碼器115,、AND電路101、OR電路102、 反相器103、AND電路104、反相器42、p通道MOS電 晶體38、η通道MOS電晶體39所構成。 AND電路1〇1對字元線驅動信號97及區塊選擇信號 9〇ι進行AND運算，並輸出其結果以作為字元線驅動信 號7'。 當字元線驅動信號7,改變至Η時，列解碼器1151會 由字元線40,-4(^地啟動列位址信號33所指派的字元 線。 如第2圖所示，列解碼器115,由於位址解碼器 140,〜140mm構成。 位址解碼器140^14(^分別排列於字元線40广40, 在位址解碼器140^14(^中，對應字元線的位址係設定。 當字元線驅動信號7,改變至Η時’位址解碼器140广140m 本紙張尺度適用中國國家標準（CMS ) Μ現栴（210X297々>t ) 請 閱. η 背 $3 之 注* 意 事 項- 再 裝 ，訂 經濟部中央標率局頁工消费合作社印製 434879 Λ7 Η7 五、發明説明（3) 便動作。若列位址信號33表示的位址為設定位址，各位 址解碼器便啟動對應的字元線。 反相器103將區塊選擇信號90,的邏輯狀態反相，並 輸出其反相結果。 OR電路102對反相器1〇3的輸出信號及預充電信號 98進行OR運算，並輸出其結果。 當OR電路102的輸出信號改變至η時，預充電電路 181〜18η會預充電位元線對411〜4in，固定其電位，並維 持於相同位準《同樣地，當〇R電路1 〇2的輸出信號改 變至Η時’預充電電路19會預充電SAP及SAN，固定 其電位，並維持於相同位準。 AND電路i〇4對感應放大器致能信號99及區塊選擇 信號90!進行AND運算，並輸出其結果以作為感應放大 器致能信號\。 反相器42將感應放大器致能信號9!的邏輯狀態反 相。 反相器42的輸出信號輸入至p通道MOS電晶體38 的閘極。當反相器42的輸出信號改變至l時，p通道MOS 電晶體38會導通以施加電壓vDD至SAP。 感應放大器致能信號1輸入至n通道]y[〇S電晶體39 的閘極。當感應放大器致能信號9,改變至η時.，n通道 MOS電晶體會導通以施加地點電壓至san。 當Ρ通道MOS電晶體38及η通道MOS電晶體同時 導通時’感應放大器29广29„會動作以放大位元線對 本紙張尺度適用中國國家標车（CNS) Λ视格（2]οχ297公垃） 請 先 閲， 之 :主， 意 事 項- 再 經濟部中夾標準局員工消费合作社印^ 434879 ^ Λ? ________— ΙΠ五、發明説明（4 ) 經濟部中央標準局員工消费合作社印裝 1广41n的輸出電壓，並經由行選擇電路及輸入/輸出電 路（均未圖示）以輸出放大信號。 區塊122的排列與區塊121相同，除了輸入區塊選擇 L遽9〇2而非區ί鬼選擇信號9〇]，故其描述將予省略。 習知半導體記憶裝置的動作將配合第id圖及第3圖 時序以說明。 以下說明係有關讀取動作，至於寫入動作則非常類 似。 自區塊121中形成於位元線對4lt&字元線4(^交界 之記憶胞17讀出資料的動作將說明如下。 當外部命令及位址信號32在t41輸入時，外部命令會 啟動列位址啟動信號30，時序控制電路93則啟動位址 致能信號100°位址缓衝器91閂鎖及輸出位址信號32 之列位址以作為列位址信號32。第3圖位址信號32的 空白部分表示列位址讀取的位置。由於區塊位址表示區 塊121，位址緩衝器91改變區塊選擇信號901至H。 在t42，時序控制電路93改變預充電信號98至L，藉 以改變預充電信號1至L，並中斷預充電電路18ι〜18n 及預充電電路19。時序控制電路93改變字元線驅動信 號97至Η，藉以改變字元線驅動信號7!至Η，並啟動 字元線40!。在t43 ’時序控制電路93改變感應放大器致 能信號\至H，藉以導通p通道MOS電晶體38及n通 道MOS電晶體39 ’並啟動感應放大器29广29η。 因此，形成於位元線對41t及字元線4(^交界之記憶 本紙張尺度適用中酬家標導（CNS ) ’鐵格（210x297公没） 請 先 閱 讀 背 1¾ 之 注- 意 事 項- 再 填 % ri % 434879 Λ7 五、發明説明（5) 胞17所儲存之資料’經由位元線對411輸出及放大，並 輸出其放大結果。 在資料讀出後，區塊121 #中斷。特別是，在t44， 時序控制電路93改變字元線驅動信號97至L，藉以改 變字元線驅動信號71至L，並中斷字元線40!。在t45， 時序控制電路93改變感應放大器致能信號99至L，藉 以改變感應放大器致能信號至L，並中斷感應放大器 29广29n。在t46 ’時序控制電路93改變預充電信號98至 Η，藉以改變預充電信號8ι至η，並啟動預充電電路 18广18„及19。也就是，位元線對、SAP、SAN係充 電至給定電壓，且橫跨位元線之電壓設為相同位準p 不過’若半導韙記_憶裝置由複數區塊巍成.，且信號是 由時-序控制.電路93控制，當特定區塊處理時，其他區_塊 便不能處理。當記憶容量及區塊數目增加時，讀出記憶 内容乃花去更多時間。 為解決這個問題，半導體記憶裝置便不以複數區塊構 成，而以複數可獨立動作之错存組構成。 經濟部中央標準局員工消资合作社印製 第4圖（第二習知技術）係由複數儲存組構成之半導體 記憶裝置。與第1圖相同的部分是以相同標號表示。 在這種半導體記憶裝置中，記憶區是由四個儲存組 171〜174構成。 . 這種習知半導體記憶裝置是由儲存組171〜174、時序 控制雷路110广11〇4(分別排列於儲存組171〜174)、閃鎖 電路111广1114(分別排列於時序控制電路llOfUOj、列 本紙張尺度適用中國國家標準（CMS ) 格（210X297公垃} 434879 Λ7 經濟部中央標隼局貝工消费合作社印^ 五、發明説明（ό ) …—_— —- 位址緩衝器45、儲存組解碼器M3所構成。 列位址緩衝器45輪出位址信號32之列位址以作為列 位址信號33。 儲存組解碼器143啟動儲存組選擇信號Ui〜U4預定 時間以啟動位址信號32之儲存组位址表示之儲存組。 閂鎖電路111广Ilk只在對應的儲存組選擇信號 11广1U啟動時讀取列位址啟動信號3〇及列位址中斷信 號3卜若列位址啟動信號3〇啟動時，閂鎖電路m广η、 啟動列位址啟動信號112^若列位址中斷信號31啟動 時，閂鎖電路ill广π、中斷列位址啟動信號112ι。 時序控制電路110广11〇4與第丨圖的時序控制電路93 進行相同動作，除了不輸出位址致能信號1〇〇外。時序 控制電路110广11〇4輸出字元線驅動信號7广7彳而非字元 線驅動號97、預充電信號8广84而非預充電信號98、 感應放大器致能信號9丨〜94而非感應放大器致能信號99 , 並接收列位址啟動信號112!而非列位址啟動信號3〇。 儲存組171是由位元線對41〖〜41n、字元線40广40m、 SAP、SAN、複數記胞17(分別形成於位元線對41广41n 及字元線40广4(^交界）、預充電電路ι8ι〜18η(分別排列 於位元線對40广40n、預充電電路19(排列於SAp及San 之間）、感應放大器29^29/分別排列於位元線對 40广40n)、列解碼器135丨、反相器42、p通道MOS電晶 體38、η通道MOS電晶體39所構成。 當字元線驅動信號7!改變至Η時，列解碼器135,根 本紙張尺度適用中國國家標隼（CNS ) Λ衫见格（21〇Χ297^#_ 請 先 間' 讀 背 之 注* 意 事 項- 再 裝 一肓 .訂 線 434879 A7 n? 五、發明説明（7) —~ 據儲存組選擇信號11,閂鎖列位址信號33，並自字元線 40!至40„依序地啟動列位址信號33字元線所指派的二 如第5圖所示，列解碼器135ι是由位址解碼器 140广140m及閂鎖電路141[所構成。 閂鎖電路1411根據儲存組選擇信號丨！ i閂鎖及輸出列 位址信號33。位址解碼器140广l40m接收閂鎖電路141 所閂鎖及輸出的列位址信號33。 以下將說明第二習知技術半導體記憶裝置之動作。 自儲存組171中形成於位元線對及字元線4〇ι交 界之記憶胞17讀出資料的動作將說明如下。 首先’啟動列位址啟動信號，並由外部輸入位址信號 32(具有表不字元線4(^位址的列位址及表示儲存組pi 的儲存組位址）。然後，列位址緩衝器45輸出位址信號 的列位址以作為列位址信號33，且儲存組解碼器143啟 動儲存組選擇信號llt。 由於儲存組選擇信號11,及列位址啟動信號30係啟 動，閂鎖電路111啟動列位址啟動信號112J。 經濟部中央標準局負工消费合作社印製 由於列位址啟動信號112,係啟動，時序控制電路110 控制字元線驅動信號 '、預充電信號8!、感應放大器致 能信號9,以進行記憶胞17的讀取動作並在讀取後中斷。 此時，由於儲存組選擇信號11!係啟動，列解碼器1351 閂鎖列位址信號33並啟動閂鎖的列位址信號33表示的 字元線4〇i。 本纸張尺度適用中國國家標準（CNS )以规松（21〇Χ25ΠΆ处〉 434Β79 Λ7 _______ in 五、發明説明（8) ' 自儲存組171中讀出記憶胞17的儲存資料時，指派 儲存組172中斷的動作將說明如下。 包含於外部輸入之位址信號32之儲存組位址係切換 以指派儲存組172。儲存組解碼器143中斷儲存組選擇 信號及啟動儲存組選擇信號。閃鎖電路ηΐι維持 列位址啟動彳自號112,的啟動，無論列位址啟動信號 及列位址中斷信號31因中斷儲存組選擇信號Ui所產生 的任何改變。列解碼器1351亦維持字元線4〇ι的啟動， 無論列位址信號33因中斷儲存組選擇信號丨丨1所產生的 任何改變。同樣地，儲存組17i的資料可以讀出，無論 列位址信號的任何改變。 由於儲存組選擇信號ns及列位址中斷信號31係啟 動，儲存組1了2係中斷c 同時讀取儲存組m及中斷儲存組172的動作說明如 下。同樣地，在習知半導體記憶裝置中，某儲存組的資 _料讀取及中斷可與其他儲存組的資料讀取及中斷一起進 行。 锼濟部中央標準局貝工消费合作社印繁 - 不過，第二習知半導體記憶裝覃需要與儲存組相同數 目的時序控制電路。當儲存組的數目增加時，時庠控制 電路的數目亦會隨之增加。 第6圖係一般時序控制電路的例子。 第6圖的時序控制電路192是由延遲電路ΐ9ι广Μ。 及驅動器19〇广19〇3所構成。時序控制電路m接收輸 入^號194 ’並在不同時序輸出控制信號193广19 ______ 11 7紙張尺度適财關家料（CNS )鐵 3 經濟部中央標準局員工消f合作社印製 4879 : 五、發明説明（9) 一 各延遲電路191卜1913是由複數串連反相器所構成。 延遲電路191〗~1913亦彼此串連。延遲電路191ι的輸出 經由驅動器190,輸出作為控制信號193ι。延遲電路1912 的輸出經由驅動器19〇2輸出作為控制信號丨93】。延遲電 路1913的輸出經由驅動器19〇3輸出作為控制、信號π%。 控制信號193广1933對應於字元線驅動信號7ι、預充 電信號8,、感應放大器致能信號 由於驅動器190广19〇3供應延遲電路延遲 的h號至各電路以作為控制信號193广193 3，時序控制電 路192必須使用大反相器。因此，時序控制電路的佔用 面積通常大於其他電路的佔用面積。當儲存組的數目隨 半導體記憶裝置之記憶容量而增加至4、8、16、..，，時 序控制電路的電路面積亦會增加。 第二習知技術半導體記憶裝置需要與儲存組數目相同 的時序控制電路。因此’當儲存組的數目增加，時序控 制電路的電路面積亦會大幅增加。 為解決上述及其他目的，本發明的目的便是提供一種 半導體記憶裝置’其時序控制電路之電路面積不會隨著 ,儲存組的數目增加而增加。 為達上述目的，根據本發明的第一個特徵，半導體記 憶裝罝包括： 複數儲存組； 一時序控制電路，連接該些儲存組，並輪出一信號以 啟動各儲存組及一信號以在預定時序以預定順序預充電 本紙張尺度適用中國國家標準（CIVS ) Λ4况格（210X 297公兑） 經濟部中央標準局貞工消费合作社印製 48 7仔 Λ7 五、發明説明（一 各儲存組；以及 閂鎖電路，連接各儲存組，並閂鎖該時序控制電路之 輸出信號狀態β 根據第一個特徵，閂鎖該時序控制電路之輸出信號狀 態之閃鎖電路係排列於各儲存組，且一個時序控制可分 享於複數儲存組。 即使儲存組的數目增加，該時序控制電路的電路面積 亦不會隨之增加。 根據本發明的第二個特徵，在半導體記憶裝置中，各 閂鎖電路之輸出信號係一控制字元線啟動之字元線驅動 信號’ 一控制預充電之預充電信號，及一控制感應放大 器動作之感應放大器致能信號， 啟動各儲存組之該信號具有一字元線驅動信號之設定 信號以啟動該字元線驅動信號，一預充電重設信號以中 斷該預充電信號’及一感應放大器致能信號設定信號以 啟動該感應放大器致能信號，以及 預充電各儲存组之該信號具有一字元線信號重設信號 以中斷該字元線驅動信號’ 一預充電設定信號以啟動該 預充電信號’及一感應放大器致能信號重設信號以中斷 該感應放大器致能信號。 根據本發明的第三個特徵，半導體記憶裝置.包括： 複數儲存組’各具有複數記憶胞，其分別形成於複數 位元線對及複數字元線的交點，複數预充電電路，其連 接各位元線對並在一預充電信號啟動時預充電各位元線 13 本纸張尺度適用中國國家標率（CNS ) Λ4说推（210X297公郑)~~ (請先k讀背面之注意事項再填頁) .裝· *1Τ 線 434879 Λ Λ7 B7 經濟部中央標卒局貝工消f合作社印袈 五、發明説明（1 對，複數感應放大器，其連接各位元線對並在一感應放 大器致能k號啟動時放大各儲存組，及一列解碼器’其 連接一列閂鎖電路，藉以在各儲存組啟動時閂鎖一列位 址表示之字元線之選擇/未選擇狀態及在一字元線驅動信 號啟動時啟動該列閂鎖電路表示之字元線； 一時序控制電路，具有一啟動時序鏈以在一列位址啟 動仏號啟動時在預定時序以預定順序控制一字元線驅動 信號設定信號、一預充電信號重設信號、一感應放大器 致能信號設定信號，及在一列位址中斷信號啟動時在預 疋時序以預定順序控制一字元線驅動信號重設信號、一 預充電信號設定信號、一感應放大器致能信號重設信號； 一儲存组解碼器，啟動一儲存組選擇信號以選擇一包 括於一位址信號之儲存组位址表示之儲存組； 一列位址緩衝器’輸出一列位址以作為包括於該位址 信號之一列位址信號；以及 複數阿鎖電路，連接各儲存組，接收該儲存組選擇信 號，在一對應儲存組選擇信號及該位元線驅動信號設定 信號啟動時啟動該位元線驅動信號，在該位元線驅動信 號重設號啟動時中斷該位元線驅動信號，在該預充電 信號設定信號啟動時啟動該預充電信號，在該預充電信 號重設信號啟動時中斷該預充電信號，在該感應放大器 致能信號設定信號啟動時啟動該感應放大器致能信號， 及在該感應放大器致能信號重設信號啟動時中斷該感應 放大器致能信號。 諳 先 讀 背 之 注· 再 裝 訂 線 14 本紙張尺度適用中國國家標準（CNS )以故格（2i〇x 297公及） 434879 Λ7 經濟部中央標嗥局貝工消費合作社印製 五、發明説明（！2) 根據第二個特徵，根據儲存組選擇信號以閂鎖該時序 控制電路之輪出信號狀態之問鎖電路係排列於各儲存 組，且一個時序控制可分享於複數儲存組。 即使儲存組的數目增加，該時序控制電路的電路面積 亦不會隨之增加。 根據本發明的第四個特徵，在半導體記憶裝置中，各 閂鎖電路包括： 一第一邏輯電路，在該字元線驅動信號設定信號及該 儲存組選擇信號均啟動時啟動—輸出信號； 一第二邏輯電路，在該字元線驅動信號重設信號及該 儲存組選擇信號均啟動時啟動一輸出信號； ，一第三邏輯電路，在該預充電信號設定信號及該儲存 组選擇信號均啟動時啟動一輸出信號； 一第四邏輯電路，在該預充電信號重設信號及該儲存 組選擇信號均啟動時啟動一輸出信號； —第五邏輯電路，在該感應放大器致能信號設定信 及該儲存組選擇信號均啟動時啟動一輸出信號； 一第六邏輯電路，在該感應放大器致能信號重設信 及該儲存組選擇信號均啟動時啟動一輸出信號； —第一正反電路’由該第一邏輯電路之輸出信號設定 及該第二邏輯電路之輸出信號重設，並輪出一，輸出信號 以作為該字元線驅動信號； 一第二正反電路，由該第三邏輯電路之輪出信號設定 及該第四邏輯電路之輸出信號重設，並輪出—輸出信號 號 號 請 先 閱 讀 背 面

I 頁 15 本紙張尺度適用中國國家標準（CNS ) /\4現格（210X29·?公兑） 3487@;f ΑΊ R7 經濟部中央標率局貝工消费合作社印製 五、發明説明（13) ^ ~ 以作為該預充電信號；以及 一第二正反電路，由該第五邏輯電路之輸出信號設定 及該第六邏輯電路之輸出信號重設，並輸出一輸出信號 以作為該感應放大器致能信號。 根據本發明的第五個特徵，在半導體記憶裝置中，該 裝置更包括一預充電儲存組解碼器，其啟動一預充電儲 存組選擇信號以選擇一包括於該位址信號之一預充電儲 存組位址表示之儲存組’且該問鎖電路只在該預充電儲 存組選擇信號啟動時’啟動該字元線驅動信號重設信號、 該預充電信號設定信號、該感應放大器致能信號重設信 號以作為進行預充電之信號。 根據第五個特徵，預充電儲存組解碼器的排列更允許 以預充電儲存組位址（而非儲存組位址）指派儲存组。 在給定儲存組之設定序列期間，可進行其他儲存组之 重設序列》 根據本發明的第六個特徵，在半導體記憶裝置中，各 閂鎖電路包括： 一第一邏輯電路，在該字元線驅動信號設定信號及該 預充電儲存組選擇信號均啟動時啟動一輸出信號； 一第二邏輯電路，在該字元線驅動信號重設信號及該 預充電儲存組選擇信號均啟動時啟動一輸出信號； 一第三邏輯電路，在該預充電信號設定信號及該預充 電儲存組選擇信號均啟動時啟動一輸出信號； 一第四邏輯電路，在該預充電信號重設信號及該預充 本紙張尺度適用中國國家標卑（CMS ) Λ4Αί格（210Χ 297公说） 請 先 閲. 讀 背 面 之 注* t 裝 -訂 線 434870 ^ Λ7 _ — ΙΠ 經濟部中央標隼局員工消资合作社印製 五、發明説明（14) 電儲存組選擇信號均啟動時啟動一輸出信號； 一第五邏輯電路，在該感應放大器致能信號設定信號 及該預充電儲存組選擇信號均啟動時啟動一輸出信號； .一第六邏輯電路’在該感應放大器致能信號重設信號 及該預充電儲存組選擇信號均啟動時啟動一輸出信號； 一第一正反電路，由該第一邏輯電路之輸出信號設定 及該第二邏輯電路之輸出信號重設’並輸出一輸出信號 以作為該字元線驅動信號； 一第二正反電路，由該第三邏輯電路之輸出信號設定 及該第四邏輯電路之輸出信號重設，並輸出一輸出信號 以作為該預充電信號；以及 一第二正反電路，由該第五邏輯電路之輸出信號設定 及該第六邏輯電路之輸出信號重設，並輸出一輸出信號 以作為該感應放大器致能信號。 根據本發明的第七個特徵，半導體記憶裝置包括： 複數儲存組，各具有複數記憶胞，其分別形成於複數 位元線對及複數字元線的交點，複數預充電電路，其連 接各位元線對並在一預充電信號啟動時預充電各位元線 對複數感應放大器’其連接各位元線對並在—感應放 大窃致能信號啟動時放大一電壓輸出至該位元線對，及 一列解碼器，其只在一儲存組選擇信號啟動時，閂鎖一 列位址信號以啟動該列位址信號表示之位元線； 一時序控制電路’具有一啟動時序鏈’藉以在—列位 址啟動彳S號啟動時’在預定時序以預定順序控制—感鹿

-(請先聞讀背面之；出意事項弃填寫U 裝 、1Τ 綉 本纸張尺度適用中國國家掠隼（CNS ) Λ4規相（210X297公对） 铢肩48791? 五、發明説明（15) 致能信號以控制啟動該字元線驅動信號設定信號及該感 應放大器致能信號之時序，及一預充電時序鏈，藉以在 一列位址中斷信號啟動時，在預定時序以預定順序控制 一預充電信號設定信號及一感應放大器致能信號重設信 號； 一儲存組解碼器’啟動一儲存組選擇信號以選擇一包 括於一位址信號之儲存組位址表示之儲存組； 一預充電儲存組解碼器，啟動一預充電儲存組選擇信 號以選擇一包括於該位址信號之一預充電儲存組位址之 儲存組； 一列位址緩衝器’輸出一列位址以作為包括於該位址 "is號之該列位址信號；以及 % 經濟部中央標隼局員工消费合作社印製 複數問鎖電路’連接各儲存組，接收該儲存組選擇信 號’在一對應儲存组選擇信號及該位元線驅動信號設定 信號啟動時啟動該位元線驅動信號，在該預充電儲存組 選擇信號啟動時中斷該位元線驅動信號，在該預充電儲 存組選擇信號及該預充電信號設定信號啟動時啟動該預 充電彳§號，在該預充電儲存組選擇信號啟動時中斷該預 充電信號，在該儲存組選擇信號及該感應放大器致能信 號啟動時啟動該感應放大器致能信號，及在該預充電儲 存組選擇信號及該感應放大器致能信號重設信號啟動時 中斷該感應放大器致能信號。 根據第七個特徵’該預充電儲存組選擇信號係用以作 為一重設該字元線驅動信號之信號。該儲存組選擇信號

1S 本紙張尺i適用中國國.^7#專{ CNS ) Λ视格（210X297-^ ) ~ ~ ~ 434879 Λ7 厂____________ΒΊ ________ 五、發明説明（ 係用以作為一重設該預充電信號之信號及一設定該感應 放大器致能信號之信號。該感應放大器致能信號之啟動 時序是由該感應致能信號控制。 由該時序控制電路至各閂鎖電路的輸出信號數目減少 時’該時序控制電路及該閂鎖電路之内連接亦減少，且 時序控制電路的電路面積亦減少β 根據本發明的第八個特徵，在半導體記憶裝置中，各 問鎖電路包括： 一第一邏輯電路，在該字元線驅動信號設定信號及該 儲存组選擇信號均啟動時啟動一輸出信號； 一第二邏輯電路，在該預充電信號設定信號及該儲存 組選擇信號均啟動時啟動—輸出信號； 一第二邏輯電路’在該感應放大器致能信號重設信號 及該儲存組選擇信號均啟動時啟動一輸出信號； 一第一正反電路，由該第一邏輯電路之輸出信號設定 及該預充電儲存组選擇信號重設，並輸出一輸出信號以 作為該字元線驅動信號； 一第二正反電路，由該第二邏輯電路之輸出信號設定 經濟部中央標嗥局貝工消费合作社印聚 及該儲存組選擇信號重設，並輸出一輸出信號以作為該 預充電信號； ’Λ 一苐二正反電路，由該健存組選擇信號設定及該第二 邏輯電路之輸出信號重設·，以及 一電路，問鎖該第三正反電路之輸出信號，並在該感 應致能信號啟動時輸出該輸出信號以作為該感應放大器 本紙張尺度適用中國國家摞準（CNS ) 格（2】0Χ 297公处） 434879 Λ7 H? --------------— 五、發明説明（17) ~~ 致能信號。 由上述特徵可知，本發明具有下列效用。 (1) 由於複數儲存組分享一個時序控制電路，時序控 制電路的電路面積可免於增加’即使儲存組的數目增加。 (2) 由於複數儲存組分享一個時序控制電路，各儲存 組設定及重設序列的時序可以同步。 (3) 當各儲存组的時序略為調整時，可藉由增加小延 遲元件至閂鎖電路的輸出以自參考時序進行相當精確的 調整。 (4) 藉由在時序控制電路準備設定及重設時序鏈，各 儲存組可同時進行啟動及預充電動作，故晶片效能可以 提高。 為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作 詳細說明如下： 圖式說明 第1圖（第一習知技術）係半導體記憶裝置之排列之方 塊圖； 經濟部中央標隼局貝工消贤合作社印製 第2圖係第1圖閂鎖電路96ι之排列之方塊圖； 第3圖係第1圖半導體記憶裝置之動作之時序圖； 第4圖（第二習知技術）係半導體記憶裝置之排列之方 塊^園， 第5圖係第4圖列解碼器135|之排列之方塊圖； 第6圖係習知時序控制電路之排列之電路圖； ^348 7 ；：： Λ7 五、發明説明（18) 第7圖係本發明第一實施例之半導體記憶裝置之排列 之方塊圖； 第8圖係第7圖閂鎖電路&之排列之方塊圖； 第9圖係第7圖列解碼器5,之排列之電路圖； 第1〇圖係第7圖半導體記憶裝置之動作之時序圖； 第11圖係第7圖半導體記憶裝置中儲存组丨之設定 序列及儲存组2之重設序列之時序圖； 第12圖係本發明第二實施例之半導體記憶裝置之排 列之方塊圖； 第13圖係第12圖閃鎖電路之排列之電路圖； 第14圖係第12圖列解碼器65ι之排列之電路圖； 第15圖係第12圓半導體記憶裝置中儲存組61之設 疋序列及儲存組62之重設序列之時序圖： 第16圖係第12圖半導體記憶裝置之動作之時序圖； 第17圖係本發明第三實施例之半導體記憶裝置之排 列之方塊圖； 第18圖係第17圖閂鎖電路96ι之排列之方塊圖；以 及 經濟部中央標隼局員工消費合作社印製 第19圖係第17圖半導體記憶裝置之動作之時序圖。 實施例 本發明的數個實施例將配合圖式說明如下。 第7圖係本發明第一實施例半導體記憶敦置之排列之 方塊圖。與第4圖相同的部分是以相同標號表示。 第一實施例的半導體記憶裝置是由儲存組i〜4、閂鎖 本紙張尺度適用中國國家標隼（CNS) Λ4ί兄将（210x297^位） 434879 ^ 五、發明説明（19) 電路6广64(分別排列於儲存組丨〜釣、儲存組解碼器43、 時序控制電路35所構成。 時序控制電路35是由啟動時序鏈37及預充電時序鏈 36所構成。 當列位址啟動信號30啟動時，啟動時序鏈37在預定 時序以預定順序地控制字元線驅動信號設定信號1 〇、預 充電信號重設信號14、感應放大器致能信號設定信號 15 〇 當列位址中斷信號31啟動時，預充電時序鏈36在預 定時序以預定順序地控制字元線驅動信號重設信號12、 預充電信號設定信號13、感應放大器致能信號重設信號 16 ° 當列位址啟動信號30或列位址中斷信號31啟動時， 時序控制電路35便會啟動位址致能信號34。 當列位址致能信號34啟動時，儲存組解碼器43係動 作’藉以啟動任何儲存组選擇信號11广114,並啟動包括 於位址信號32之儲存組位址表示的儲存組。 經濟部中央標芈局貝工消资合作社印裝 閂鎖電路6广64分別接收儲存組選擇信號〜ll4。當 對應的儲存组選擇信號11广114啟動時，閂鎖電路6广64 改變字元線驅動信號71至Η以使字元線驅動信號設定信 號10改變至Η ’改變字元線驅動信號7,至L以使字元 線驅動信號設定信號10改變至Η，字元線驅動信號重設 信號12改變至Η ’改變預充電信號8!至L以使預充電 信號重設信號14改變至Η，改變預充電信號8l至L以 22 本紙张尺度適用中國國家標準（CNS >Λ4規搞（2Ι0Χ 297·公ft ) 434879 Α7 Β7 五、發明説明（2〇) 使預充電信號設定信號13改變至Η，改變感應放大器致 能信號9!至Η以使感應放大器致能信號設定信號15改 變至Η，及改變感應放大器致能信號9,至L以使感應放 大器致能信號重設信號16改變至Η。 如第8圖所示，閂鎖電路6是由正反電路20〜22及AND 電路23~28所構成。 AND電路23對字元線驅動信號設定信號10及儲存 組選擇信號111進行AND運算，並輸出其結果。 AND電路24對字元線驅動信號重設信號12及儲存 組選擇信號1U進行AND運算，並輸出其結果。 AND電路25對預充電信號設定信號13及儲存組選 擇信號進行AND運算，並輸出其結果。 AND電路26對預充電信號重設信號14及儲存組選 擇信號11,進行AND運算，並輸出其結果。 AND電路27對感應放大器致能信號設定信號15及 儲存組選擇信號llt進行AND運算，並輸出其結果。 AND電路28對感應放大器致能信號重設信號16及 儲存組選擇信號1U進行AND運算，並輸出其結果。 正反電路20是由AND電路23的輸出信號設定及AND 電路24的輸出信號重設，並輸出一輸出信號以作為位元 線驅動信號7!。 . 正反電路21是由AND電路25的輸出信號設定及AND 電路26的輸出信號重設，並輸出一輸出信號以作為預充 電信號8,。 23 本紙张尺度適用中國國家糅準（CNS )以現枯（210Χ297公垃） 請 先 間 讀 背 1¾ 之 注" ί 經濟部中央栋準局貝工消费合作社印製 43 4 8 7 9 五、發明説明（21) 正反電路22是由AND電路27的輸出信號設定及and 電路28的輸出信號重設，並輸出一輸出信號以作為感應 放大器致能信號\。 正反電路20〜22是在輸入信號由l改變至Η時進行 設定及重設。 閂鎖電路〜64具有與61相同的排列。這些電路分別 接收儲存組選擇信號II2〜1“(均未圖示）而非儲存組選擇 信號11】，且分別輸出字元線驅動信號7广74而非字元線 驅動信號、預充電信號8ι〜％而非預充電信號8丨、感 應放大器致能信號\〜、而非感應放大器致能信號\。 在儲存组1〜4中，列解碼器5广\取代第4圖儲存組 171〜174之列解碼器135广1354。 如第9圖所示，列位址編碼器5ι是由位址解碼器 56广56m、η通道MOS電晶體54广54m、反相器52广5、、 NAND電路55、p通道MOS電晶體53所構成。 在位址解碼器56r56m中，對應字元線4〇i〜4〇m的位 址係設定。當列位址信號33表示的位址為設定位址時， 各位址解碼器輸出L輸出信號。 經濟部中央標準局員工消费合作社印黎 η通道MOS電晶體$4广54m接收儲存組選擇信號、 而汲極則接收位址解碼器56广56„的輸出信號。當儲存 組選擇信號Hi改變至Η時，η通道m〇S電晶體54广5 4 輸出位址解碼器的輸出信號至源極。 NAND電路55將字元線驅動信號重設信號12及儲存 組選擇信號11的AND值反相，並輸出其反相結果。 本紙張尺度適用中國國家標準（CNS ) Λ4現格（2Ι0χ：^7公处） — 434879 Λ7 五、發明説明（22) P通道MOS電晶體53的閘極接收NAND電路55的 輪出信號D當NAND電路55的輸出電路改變至L時，· 通道MOS電晶體53係導通以設定n通道则電晶P 54广54m的源極至電壓vDD。 反相器對51广51m& 52广52m分別構成閂鎖電路，益 閂鎖及輸出n通道M0S電晶體54广的源極電壓。’ AND電路50广50„^別對反相器對51广5、及52广52 構成之閂鎖電路所閂鎖之信號及字元線驅動信號乃進行m AND運算，並輸出AND值至字元線4〇ι〜4〇ro。 第一實施例的動作將配合第7〜9圖及第1〇圖之時序 說明如下。 自儲存組1中形成於位元線對41ι及字元線4〇ι交界 之s己憶胞17，讀取資料的設定序列將說明如下。， 在in ’當外部命令由外部輸入，且具有表示字元線4〇ι 位址之列位址位址信號32及表示儲存組i位址之儲存组 位址輸入時，列位址啟動信號3會啟動預定時間。 由於列位址啟動信號30係啟動，時序控制電路35啟 動位址致能信號34預定時間。在接收位址信號32時， 列位址緩衝器45輸出列位址信號33，而儲存組解碼器43 則啟動儲存組選擇信號Ui預定時間。 在tu，時序控制電路35的啟動時序鏈37 .啟動預充 電G號重没“號14預定時間。此時，由於儲存組選擇信 號11】係啟動’問鎖電路6〗的正反電路21係重設，且預 充電信號8,由Η改變至L。隨後，預充電電路18ι〜18n 25 本紙張尺度適用中國國家標率（CNS )八4说枋（2丨) 請 先 間 讀 背 之 注'

(S 經濟部中央標车局員工消费合作社印製 434b / έ? Λ7 五、發明説明（23) 及19停止預充電。 在t13，啟動時序鏈37啟動字元線驅動信號設定信號 1〇預定時間。此時，由於儲存組選擇信號11係啟動， 閂鎖電路的正反電路係重設，且字元線驅動信號7,由 L改變至Η。在列解碼器中，由於列位址信號33表示 字元線4(^的位址，位址解碼器56!輸出啟動的L輸出 信號。由於儲存組選擇信號11,為Η，η通道MOS電晶 體54!係導通’且位址解碼器56,的L輸出信號係輸出 至反相器51,。因此’ Η信號輸入AND電路50!。由於 字元線驅動信號7〖為H，字元線4(^係啟動。由於字元 線驅動信號重設信號12為L，NAND電路55輸出Η輸 出信號’且ρ通道MOS電晶體53維持關閉。 在t14 ’啟動時序鏈37啟動感應放大器致能信號設定 信號15預定時間。由於儲存組信號Ui係啟動，正反電 路22係設定，且感應放大器致能信號9ι改變至η。隨 後’將輸出至位元線對41!的記憶胞17内容放大及輸出。 在tis ’儲存組信號11改變至L以完成設定序列。 在完成記憶胞之資料讀取後，中斷儲存組1的重設序 列將說明如下。 在、5，列位址中斷信號31由上述狀態啟動預定時間。 利用與讀取動作相同的動作，位址致能信號34係啟動預 定時間，且儲存組選擇信號Ui亦啟動預定時間。時序 控制電路35的預充電時序鏈36啟動字元線驅動信.號重 叹k號12預定時間。隨後，閂鎖電路6 ^的正反電路2〇 26 銪 閱- 讀 背 之 注

I 經濟部中央標準局員工消费合作社印製 本紙張尺度朗巾咖家料（CNS) ( --~~— ___ 扪_______________ 五、發明説明（24 ) ~ 係重設’字元線驅動信號7,改變至L，且字元線4〇1係 中斷。 (請先吣讀背面之·注意事^-再填办 在預充電時序鏈36啟動感應放大器致能信號重 設信號〗6預定時間。因此，閂鎖電路6ι的正反電路22 係重設’感應放大器致能信號9,改變至L，且感應放大 器29广29„係關閉。 在tu ’預充電時序鏈36啟動預充電信號設定信號13 預疋時間。問鎖電路h的正反電路21係設定，預充電 信號81改變至H，且預充電電路“广丨夂及19開始預充: 電在tl9’儲存組選擇信號11〗改變至L以完成重設序 列。 訂 在第一實施例的半導體記憶裝置中，時序控制電路35 輸出的命令信號是由問鎖電路心〜从分別排列於儲存組 1〜個鎖。如第u圖所示，舉例來說當儲存組丄進行 設定動作時，儲存組2的重設序列亦可以進行，即使在 练 儲存組1的讀，寫動作完成前，與第4圖之習知半導體記 憶裝置相同。 經濟部中央標率局員工消贽合作社印製 如上所述，在第-實施例中，—個時序控制電路％ 、 I以控制獨立地控制儲存组卜4的動作。即使儲存組的 數目增加’-個時序控制電路（具有大電路面積^乃可藉 由排綱電路(對應於加入的儲存組)而逹成因此； 時序控制電路的電路面積不备陆神六，& 槓不曰隨儲存組數目的增加而增 加。 第二實施例：

43487P 經满部中央標隼局員工消费合作社印製 Λ7 ]〇 五、發明説明（25〉 — 本發明第二實施例之半導體記憶裝置將說明如下。 第12圖係第二實施例半導體記憶裂置之排列之方塊 圖。與第7圖相同的部分是使用相同的標號。 第二實施例半導體記憶裝置與第7圖第一實施例半導 體記憶裝置的差別在於，閂鎖電路^〜心由66广664取代、 儲存組1〜4由儲存組61〜64取代、預充電儲存組解碼器 44則新加入。也就是，啟動儲存組及預充電儲存組可獨 立動作。 預充電儲存組解碼器44改變預充電儲存組選擇信號 47广47J其對應於位址信號32之預充電儲存組位址所表 示的儲存組及指派儲存组），至H，藉以進行預充電。 與閂鎖電路6广64相較，閂鎖電路66ι〜μ#分別接收 預充電儲存組選擇信號47广474。若預充電儲存組選擇信 號47广474在儲存組選擇信號Ui〜il4保持L時為H，則 田字元線驅動信號重設信號〗2、預充電信號設定信號 13、感應放大器致能信號重設信號16改變至Η，且正反 電路20〜22係重設。 如第13圖所示，閂鎖電路66广664分別接收預充電儲 存組選擇信號47〖’而非第8圖中輸入閂鎖電路6,〜64之 AND電路24、25、μ的儲存組選擇信號…。 在儲存組01〜64中’列解碼器65广654分別取代儲存 組1〜4的列解碼器5广54。 如第Η圖所示’在列解碼器65广654中，相較於列解 碼器5广54 ’ NAND電路55輸出字元線驅動信號重設信 '(請先間讀背面之注意事項再填) -裝- 訂 線 本紙張尺度適用中國國家標準 (CNS ) Λ视柏（210x297公处） 4348?y W A7 ______ H7 經濟部中央摞準局員工消费合作社印製 五、發明説明（26) 號12及預充電儲存組選擇信號471的NAND值。 第二實施例的動作將配合第12〜16圖說明如下。 如第15圖所示，儲存組62重設序列在儲存組61設 定序列期間開始的例子將說明如下。 在’列位址啟動信號3 〇係啟動，且時序控制電路 35啟動位址致能信號34。隨後，儲存組解碼器43改變 儲存組選擇信號11】至Η，且列位址緩衝器45輸出包括 於位址信號32之列位址以作為列位址信號％。第16圖 時序之位址信號32之部□表示讀取作為列位址信號33之 列位址。時序控制電路35之啟動時序鏈37以預定時序 改變預充電信號重設信號14(在t^)、字元線驅動信號設 疋k號10(在I；23)、感應放大器致能信號設定信號（t^)， 至Η，達預定時間。這個動作可由第16圖時序之啟動序 列57表示《«在ία，儲存組選擇信號丨卜改變至[以完成 設定序列。 在儲存組61中，在〖Μ ’由於預充電信號重設信號14 及儲存組選擇信號Ul以上述動作改變至H，閂鎖電路6心 的正反電路21係重設以改變預充電信號8丨至L。在， 由於字元線驅動信號設定信號10改變至H ’字元線驅動 信號7〗改變至Η，且字元線40,由列解碼器65ι啟動。 在’由於感應放大器致能信號設定信號1 $改^變至η， 感應放大器致能信號9l改變至Η。在tS8，選擇信號Ui 改變至Η以完成儲存組61的啟動序列。這個動作可由 第16圖時序之儲存組61之内部信號59表示。 (請先閱讀背面之·注意事見存填^^ 裝· 訂 -線_ 本紙张尺度適用中國國家標準（CNS ) W規枋（2i〇X297.:.># ) A? 434879 五、發明説明（27) ' 在儲存組61的啟動序列期間，位址信號32之儲存組 位址改變以指派儲存組62，並啟動列位址中斷信號31。 第16圖位址信號32的部□表示改變的儲存組位址及列位 址β隨後，預充電儲存組解碼器44改變預充電儲存組選 擇h號47a至Η。時序控制電路35的預充電時序鏈％ 以預定時序改變字元線驅動信號重設信號12(在t2j、感 應放大器致能信號重設信號16(在t27)、預充電信號設定 信號13(在I；29)，至Η，達預定時間。這個動作可由第16 圖時序之重設序列58表示。 由於子元線驅動信號重設信號12及預充電儲存組選 擇信號472均以上述動作改變至η ,閂鎖電路的正反 電路20係重設以改變字元線驅動信號乙至L。因此， 排列於儲存組62的列解碼器652(未示）中斷儲存組62的 字元線4(^。由於感應放大器致能信號重設信號16及預 充電儲存组選擇信號472改變至H，閂鎖電路662的正反 電路22係重設以改變感應放大器致能信號92至j^由 於預充電信號設定信號13改變至Η，閂鎖電路662的正 反電路21係設定以改變預充電信號I至η，藉以完成 儲存組62的重設序列。這個動作可由第16圖時序之儲 存組62之内部信號60表示。 在第二實施例中，排列預充電儲存組解碼器44可使 彼此平行的儲存組同時進行設定序列及重設序列。也就 是’由於給定儲存組的資料可在其他儲存組之重設序列 時被讀出’處理速度可以增加。這些序列並不會同時開 本紙張尺度適用中國國家標準（CNS) Λ心見格（2!0><297公^ (請先閱讀背面之注意事項再填) -裝· 線 經濟部中央標準局負工消费合作社印^ Λ7 五、發明説明（28) 始，因為位址信號32同時指派一儲存組進行設定序列， 及一儲存組進行重設序列。不過，若指派欲預充電之儲 存組位址之預充電信號亦與位址信號32同樣地設定，以 利用不同命令獨立控制列位址啟動信號30及列位址中斷 信號31，則設定序列及重設序列便可以完全獨立地動 作。換句話說，設定序列及重設序列便可以同時進行。 對應位址致能信號34(與列位址中斷信號31同步）的 信號可輸出至預充電儲存組解碼器44以遮罩解碼的輸 出。 第三實施例： 本發明第三實施例的半導體記憶裝置說明如下。 第17圓係第三實施例半導體記憶裝置之排列之方塊 圖。與第12圖相同的部分是以相同標號表示β 第三實施例半導體記憶裝置與第12圖第二實施例半 導體記憶裝置的差別在於，閂鎖電路66广664由96(〜964 取代、時序控制電路135取代時序控制電路35。 經濟部中央標率局負工消贽合作社印製 在時序控控制電路135中，啟動時序鏈137取代時序 控制電路35之啟動時序鏈37、預充電時序鏈136取代 預充電時序鏈36。 啟動時序鏈137的動作與啟動時序鏈37相同，除了 啟動時序鏈137不會輸出任何預充電信號重設信號14及 感應放大器致能信號15，而是輸出感應致能信號97以 控制感應放大器致能信號9 i的輸出時序。 在第三實施例中，位址致能信號34只有在列位址啟 表紙乐尺度適用中國國家標本Γ^Τ^ίΓ( 31 434879 A 7 五、發明説明（29) 動仏號30啟動時啟動，而不會在列位址中斷信號31敌 動時輸出。儲存組選擇信號ηι〜114與位址致能信號34 同步輸出。不過，在重設序列中，這些信號並不需要與 位址致能信號34同步，因為在感應放大器致能信號重設 仏號13及預充電信號設定信號I]啟動前、位址中斷信 號31啟動後存在一間隔。因此，在第三實施例中，位址 致能信號34只在啟動序列輪出。 預充電時序鏈136的動作與預充電時序鏈36相同， 除了預充電時序鏈136不輸出任何字元線驅動信號重設 信號12。 如第18圖所示’在閂鎖電路96广964中，相較於第二 實施例之問鎖電路66广664 ’感應致能信號97係輸入， 且AND電路24、26、27係省略。當儲存組選擇信號11( 改變至Η時’正反電路21係重設且正反電路22係設定。 當預充電儲存組選擇信號47!改變至Η時，正反電路20 係重設。閂鎖電路96广964分別增加反相器71、72、75、 76 ’ ρ通道MOS電晶體73，η通道MOS電晶體74。 經濟部中央標準局員工消费合作社印製 (请先成讀背面之注項-S填1頁) 反相器71將正反電路22的輸出信號反相，並輸出其 反相結果。 η通道MOS電晶體74的閘極接收感應致能信號97， 汲極則連接反相器71的輸出。當感應致能信號97改變 至Η時，η通道MOS電晶體74係導通以輸出反相器71 之輸出信號至源極。反相器72將反相器71的反相結果 反相’並輸出其反相結果至ρ通道MOS電晶體73的閘

本紙張尺度適用中國國家標牟（CNS〉Λ4况格（2H)X29"UUM 經濟部中央標隼局貝工消費合作社印製 43'4b / 五、發明説明（30) 極。 當反相器72的輸出信號改變至L時’ p通道M〇s電 晶體73係導通以設定n通道M〇s電晶體％的源極至電 壓 VDD。 反相器75、76構成閂鎖電路，其閂鎖輸出至n通道 MOS電晶體74之源極之電壓，並將其輸出作為感應放 大器致能信號％。 第三實施例的動作將配合第17〜1S圖及第19圖時序 說明如下。 將儲存組61中位元線對字元線40交界之記憶 胞資料讀出的設定序列將說明如下。 在hi ’列位址啟動信號30啟動預定時間，時序控制 電路135則啟動位址致能信號34。隨後，儲存組解碼器 43改變儲存組選擇信號ηι至η，且列位址緩衝器45輸 出列位址信號33。這個動作與第一及第二實施例相同。 時序控制電路135的啟動時序鏈137則改變字元線驅動 信號設定信號1〇(在t3I)及感應致能信號97(在t33)，至Η。 在’由於儲存組選擇信號Ui改變至η，閂鎖電路 96,的正反電路係重設以改變預充電信號8ϊ至l。 在t32 ’由於字元線驅動信號設定信號1〇改變至η， 閂鎖電路96t的正反電路20係設定以改變字元線驅動信 號7!至Η 〇 在t33，由於感應致能信號97為Η，η通道MOS電晶 體74係導通。此時，由於儲存組選擇信號Ui為η，且 本紙张尺度適用中國國家標準（CNS ) Λ4規梢（21〇x 297々>A' > (請先間讀背面之注意事項再填ί,κ) •裝. 訂

經濟部中央標準局員工消t合作社印製 五、發明説明（31) 正反電路22係設定，正反電路22輸出η輸出信號，如 第19圖所示。因此，反相器71輸出L輸出信號，且η 通道MOS電晶體74的源極接收L信號。L信號閂鎖於 反相器75、76 ’其邏輯值反相至Η。Η信號則輸出作為 感應放大器致能信號\。 重設序列的動作將說明如下。 第三實施例半導體記憶裝置的動作與第二實施例相 同’除了輸出重設序列信號；的預充電時序鏈不會輸出任 何字元線驅動信號重設信號12 〇相同的動作將予以省 略。 在第三實施例的閂鎖電路96!中，正反電路20是由 預充電儲存組選擇信號471重設（而非字元線驅動信號重 設信號12) ’藉以改變字元線驅動信號\至l。 第二實施例只使用四個由時序控制電路135輸出至閂 鎖電路96广964的信號。因此，内連線的數目會減少， 且時序控制電路135中產生不同時序信號的電路數目亦 會減少，使電路面積隨之減少。另外，時序設計亦可以 簡化，因為儲存組選擇信號111可在啟動序列維持於Η， 直到字元線驅動信號7,改變至Η。 第—至第二貫施例可以四個儲存組為例。不過，本發 明卻不限於四個儲存組，而可以應用於其他數目之儲^ 組。 „在第一至第三實施例中，信號（如預充電信號重設信 號14及子元線驅動信號設定信號1〇)是由閂鎖電路 __ 34 本纸狀度 —---—~~—-——. -I------I -肿衣 i n I n n n n II n I 绍 、 ' -請先閱讀背面之注意事iji*再填} , _ 4 3^879 1 Λ, jn 五、發明説明（32 ) 6广64、66广664、96广964所閂鎖。另外，只有在啟動序 列及重設序列起始時之信號會被閂鎖，其餘信號則可藉 由排列閂鎖電路6广64 ' 66广664、96广964中的信號產生 器而產生。舉例來說’當偵測到閂鎖之預充電信號重設 信號14後，字元線驅動信號設定信號便可在延遲預 定時間後得到。這種排列可以降低内連線面積，相較於 第三實施例，並達成多工處理。 第一至第三實施例係簡化的半導體記憶裝置，其具有 複數記憶胞17形成於字元線40广40m及位元線對41广41„ 的交界。不過，允許排列字元線的長度卻有限制。因此， 在其他半導體記憶裝置中，上述實施例之字元線4心〜4〇m 形成作為主字元線’其不必直接連接記憶胞丨7。分割主 字元線至複數次字元線的次列解碼器則排列。記憶胞17 形成於次字元線及位元線對41ι〜41η的交界。在這個例 子中，控制次列解碼器的信號可利用列解碼器或其他電 路產生。通常，”字元線"表示所有次字元線、主字元線、 字元線4〇1〜4〇m，如上述實施例所提及。本發明可應用 於具有這種次字元線的半導體裝置。 經濟部中央標準局貝工消«合作社印¾ 本發明是有關於儲存組中列位址之啟動，中斷。由晶 片輸入/輸出資料的方法則與—般用途之DRam及 SDRAM相同。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍内’當可做更動與潤飾’因此本發明之保護範 圍當視後附之申請專利範圍所界定者為準。 本紙張尺度適用中國國家料

Claims (1)

1. 良修正/更正/補充 87119516中文申請專利範圍修正頁 A8 E8 C8 D8 修正日期：89/10/17 經濟邨智慧財產局員工消費合作社印製 六、申請專利範圍 ; 1，一種半導體記憶裝罝，包括： i數儲存組； 一時序控制電路，連接該些儲存组，並輸出複數的啟 動信號以啟動各儲存組及複數的預充電電路信號以在預定 時序以預定順序預充電各儲存組；以及 閂鎖電路，連接各儲存组，並將該時序控制電路之複 數的輸出信號狀態閂鎖在位址信號所指派的儲存組内。 2.如申請專利範圍第1項所述的裝置，其中，各問鎖 電路之輸出信號係一控制字元線啟動之字元線驅動信號， 一控制預充電之預充電信號’及一控制感應放大器動作之 感應放大器致能信號， 啟動各儲存組之該信號具有一字元線驅動信號之設定 信號以啟動該字元線驅動信號，一預充電重設信號以中斷 該預充電信號，及一感應玫大器致能信號設定信號以啟動 該感應放大器致能信號，以及 預充電各儲存組之該信號具有一字元線信號重設信號 以中斷該字元線驅動信號’一預充電設定信號以啟動該預 充電信號，及一感應放大器致能信號重設信號以中斷該感 應放大器致能信號。 3· —種半導體記憶裝置，包括： 複數儲存組，各具有複數記憶胞，其分別形成於複 數位元線對及複數字元線的交點，複數預充電電路，其 連接各位元線對並在一預充電信號啟動時預充電各位元 線對，複數感應放大器，其連接各位元線對並在一感應放 ______36 (請先閲讀背面之注意事項再填寫本頁) /.1¾ . · -I I I L J I 1111111! i lllll — — — — — Mi- III. -I I ϋ f n * 本紙張尺度過用中國國家標準（CNS>A4規格（210 X 297公釐） A8 B8 C8 D8 4348 7 六、申請專利範園 (請先聞讀背面之注意事項再填寫ηΓΊ ) 大器致能信號啟動時放大各儲存組，及一列解碼器，其 連接一列閂鎖電路，藉以在各儲存組啟動時閂鎖一列位 址表示之字元線之選擇/未選擇狀態及在一字元線驅動信 號啟動時啟動該列閂鎖電路表示之字元線； 一時序控制電路，具有一啟動時序鏈以在一列位址啟 動信號啟動時在預定時序以預定順序控制一字元線驅動 信號設定信號、一預充電信號重設信號、一感應放大器 致能信號設定信號，及在一列位址中斷信號啟動時在預 定時序以預定順序控制一字元線驅動信號重設信號'一 預充電信號設定信號、一感應放大器致能信號重設信號； 一儲存組解碼器，啟動一儲存組選擇信號以選擇一包 括於一位址彳5號之儲存組位址表示之儲存組； 一列位址緩衝器，輸出一列位址以作為包括於該位址 信號之一列位址信號；以及 經濟部中央標準局貝工消合作社印製 複數閂鎖電路，連接各儲存組，接收該儲存組選擇信 號，在一對應儲存組選擇信號及該位元線驅動信號設定 信號啟動時啟動該位元線驅動信號，.在該位元線驅動信 號重設彳S號啟動時中斷該位元線驅動信號，在該預充電 信號設定信號啟動時啟動該預充電信號，在該預充電信 號重设k號啟動時中斷該預充電信號，在該感應放大器 致能信號設定信號啟動時啟動該感應放大器致，能信號， 及在該感應放大器致能信號重設信號啟動時中斷該感應 放大器致能信號。 4.如申請專利範圍第3項所述的裝置，其中，各閃鎖 本紙張尺度適用中國國家標牟（CNS > A4規格Υ^7〇χ297公釐） A8 B8 C8 D8 六、申請專利範圍 電路包括： 經 部 中 央 標 隼 員 X 消 合 作 社 印 製 第邏輯電路，在該字元線驅動信號設定信號及該 儲存組選擇信號均啟動時啟動一輸出信號； —第二邏輯電路，在該字元線驅動信號重設信號及該 儲存組選擇信號均啟動時啟動一輸出信號； 一第三邏輯電路’在該預充電信號設定信號及該儲存 組選擇信號均啟動時啟動一輸出信號； 一第四邏輯電路’在該預充電信號重設信鶄及該儲存 組選擇信號均啟動時啟動一輸出信號； 一第五邏輯電路，在該感應放大器致能信號設定信號 及該儲存組選擇信號均啟動時啟動一輸出信號； 一第六邏輯電路’在該感應放大器致能信號重設信號 及該儲存組選擇信號均啟動時啟動一輸出信號； 一第一正反電路’由該第一邏輯電路之輪出信號設定 及該第二邏輯電路之輸出信號重設，並輪出一輸出信號 以作為該字元線驅動信號； 一第二正反電路，由該第三邏輯電路之輪出信號設定 及該第四邏輯電路之輸出信號重設，並輪出—輸出作號 以作為該預充電信號；以及 一第三正反電路，由該第五邏輯電路之輪出信號役定 及該弟六邏輯電路之輸出信號重設，並輸出—輪_出^| 以作為該感應放大器致能信號。 5.如申請專利範圍第4項所述的裝置，其中，該f置 更包括一預充電儲存組解碼器，其啟動一預充電储存組 38 本紙張尺度逋用中國國家標隼（CNS ) A4規格（210X297公釐） 請 先 閲--

   面 之 注. 意 事 項， 再

   ij 線 434879 A8 B8 C8 D8 夂、申請專利範圍 選擇信號以選擇一包括於該位址信號之一預充電儲存組 位址表示之儲存組’且該閂鎖電路只在該預充電儲存組 選擇信號啟動時’啟動該字元線驅動信號重設信號、該 預充電信號設定信號、該感應放大器致能信號重設信號 以作為進行預充電之信號。 6.如申請專利範圍第5項所述的裝置，其中，各閂鎖 電路包括： 一第一邏輯電路’在該字元線驅動信號設定信號及該 預充電儲存組選擇信號均啟動時啟動一輸出信號； 一第二邏輯電路’在該字元線驅動信號重設信號及該 預充電儲存組選擇信號均啟動時啟動一輸出信號； 一第三邏輯電路，在該預充電信號設定信號及該預充 電儲存組選擇信號均啟動時啟動一輸出信號； 一第四邏輯電路，在該預充電信號重設信號及該預充 電儲存組選擇信號均啟動時啟動一輸出信號； 經濟部中央標準局員工消費合作社印製 ---------裝— -· 『* '(請先¾讀背面之注$項再填 一第五邏輯電路’在該感應放大器致能信號設定信號 及該預充電儲存組選擇信號均啟動時啟動一輪出信號； 一第六邏輯電路’在該感應放大器致能信號重設信號 及該預充電儲存組選擇信號均啟動時啟動一輸出信號； —第一正反電路，由該第一邏輯電路之輸出信號設定 及該第二邏輯電路之輸出信號重設，並輸出一.輪出信號 以作為該字元線驅動信號； 一第二正反電路’由該第三邏輯電路之輸出信號設定 及該第四邏輯電路之輸出信號重設，並輸出一輸出信號 本纸張尺度逋用中國國家標準（CNS > A4規格（210X297公竣） 4348? A8 B8 C8 D8 經濟部令央標準局員工消費合作社印裝 六、申請專利範圍 以作為該預充電信號；以及 一第三正反電路’由該第五邏輯電路之輸出信號設定 及該第六邏輯電路之輸出信號重設，並輸出一輸出信號 以作為該感應放大器致能信號。 7.彳種半導體記憶裝置，包括·· 複數儲存组，各具有複數記憶胞，其分別形成於複數 位元線對及複數字元線的交點，複數預充電電路，其連 接各位元線對並在一預充電信號啟動時預充電各位元線 對，複數感應放大器，其連接各位元線對並在一感應放 大器致能信號啟動時放大一電壓輸出至該位元線對，及 一列解碼器，其只在一儲存組選擇信號啟動時，閂鎖一 列位址t说以啟動該列位址信號表示之位元線； 一時序控制電路’具有一啟動時序鏈，藉以在一列位 址啟動信號啟動時，在預定時序以預定順序控制一感應 致能信號以控制啟動該字元線驅動信號設定信號及該感 應放大器致能信號之時序，及一預充電時序鏈’藉以在 一列位址中斷信號啟動時，在預定時序以預定順序控制 一預充電信號設定信號及一感應放大器致能信號重設信 號； 一儲存組解碼器，啟動一儲存組選擇信號以選擇一包 括於一位址信號之儲存組位址表示之儲存組； 一預充電儲存組解碼器，啟動一預充電儲存組選擇信 號以選擇一包括於該位址信號之一預充電儲存組位址之 儲存組； 本紙張尺度適用中國國家標準（CNS)A4i[^7Tl 0X297^ ) ---------^------#--：----線 (請先閲貧背面之注意事項再填寫ο) 3 經濟部中央標率局員工消費合作社印裝 4 IB A8 BS C8 D& 申請專利範圍 列位址緩衝器’輸出一列位址以作為包括於該位址 信號之該列位址信號；以及 複數閂鎖電路，連接各儲存組，接收該儲存組選擇信 號在—對應儲存組選擇信號及該位元線驅動信號設定 信號啟動時啟動該位元線驅動信號，在該預充電儲存组 選擇彳S號啟動時中斷該位元線驅動信號，在該預充電儲 存/且選擇彳g號及該預充電信號設定信號啟動時啟動該預 充電信號，在該預充電儲存組環擇信號啟動時中斷該預 充電信號，在該儲存組選擇信號及該感應放大器致能信 號啟動時啟動該感應放大器致能信號，及在該預充電儲 存組選擇信號及該感應放大器致能信號重設信號啟動時 中斷該感應放大器致能信號。 8·如申請專利範圍第7項所述的裝置，其中，各閃鎖 電路包括： 一第一邏輯電路，在該字元線驅動信號設定信號及該 儲存組選擇信號均啟動時啟動一輸出信號； 一第二邏輯電路，在該預充電信號設定信號及該儲存 組選擇信號均啟動時啟動一輸出信號； 一第二邏輯電路，在該感應放大器致能信號重設信號 及該儲存組選擇信號均啟動時啟動一輸出信號； 一第一正反電路，由該第一邏輯電路之輸出·信號設定 及該預充電儲存組選擇信號重設，並輸出一輪出信號以 作為該字元線驅動信號； 一第二正反電路’由該第二邏輯電路之輸出信號設定 請 先 閲 讀 背 £r 之 注 I 、Λ 裝 -訂 41 本紙張尺度適用中國國家榇準（CNS ) Α4現格（2Ι0Χ297公着） A8 ^B7g；< ιι D8 六、申請專利範圍 及該儲存組選擇信號重設，並輸出一輸出信號以作為該 預充電信號； 一第三正反電路，由該儲存組選擇信號設定及該第三 邏輯電路之輸出信號重設；以及 一電路，閂鎖該第三正反電路之輸出信號，並在該感 應致能信號啟動時輸出該輸出信號以作為該感應放大器 致能信號。 ------Ί----^-- - (请先聞讀背面之注意事項存填) 4T 線 經濟部中央標率局員工消費合作社印製 本紙張尺度逋用中國國家標準（CNS ) ΑΊ規名（210X297公釐）