4270 5 7 A7 A7 B*7 五、發明説明（1 ) 本發明係有關一種可產生至少兩種内部電壓之半體裝 置’更特別地說，係有關一種具有升壓電路之動態隨機存 取記憶體（DRAM) ’它可在升壓電路之輸出由於過載而暫 時下降時接受測試》 近年來’有一種半導體裝置，或更明確地說，有一種 DRAM ’以來自外部電源的電力為源電壓，該外部電源電 力經内部電源供應器降壓以降低DRAM之電流消耗》以下 稱此種内部電源供應器為VII電源供應器，而源電壓即產 生於VII中。此外，在DRAM中，100%的電荷累積於NMOS 電晶體構成之記憶體晶胞中，而為了改善操作特性與穩定 性’提供閘電壓至晶胞電晶體的字元線之電位設定為不低 於外部源霄壓。升壓電路即用以達成此目的。以下稱升壓 電路為VPP電源供應器，而其中所產生之大於外部源電壓 的電壓被稱為VPP。在單一裝置具有可產生兩種不同的正 極源電壓的内部電源電路時’由不同的電源供應器加以操 作的電路同時存在，且信號可能由一個電路輸入另一個電 路。在這種情況下，信號的電位不一致，且電壓必須被轉 換。 衂漪部中央榀準而只工消贽合作社卬製 (請先開讀背面之注意事項再填寫本頁)
I 用以產生VPP電壓之升壓電路之構造複雜且轉換效率 低落。此外’具有大輸出功率之升壓電路體積龐大笨重。 因此’採用VPP電源供應器的電路的使用率儘可能被壓低 ’而採用VII電源供應器的使用率則儘可能的提高。VPP 電源供應器的容量則根據需求而設定。通常，VPP電源供 應器之電壓不會大幅下降。然而，在測試產品時，它可能 本紙張尺度適用中國囤家標率（CNS ) Α4規格（210X297公釐} 4 4270 5 7
A7 BV 五、發明説明（1 ) 一 ~ 本發明係有關一種可產生至少兩種内部電壓之半體裝 置，更特別地說，係有關一種具有升壓電路之動態隨機存 取記憶體（DRAM) ’它可在升壓電路之輸出由於過載而暫 時下降時接受測試。 近年來’有一種半導體裝置，或更明確地說，有一種 DRAM，以來自外部電源的電力為源電壓，該外部電源電 力經内部電源供應器降壓以降低DRAM之電流消耗。以下 稱此種内部電源供應器為VII電源供應器，而源電壓即產 生於VII中》此外，在DRAM中’ 100%的電荷累積於NMOS 電晶體構成之記憶體晶胞中，而為了改善操作特性與穩定 性’提供閘電壓至晶胞電晶趙的字元線之電位設定為不低 於外部源草壓》升壓電路即用以達成此目的。以下稱升壓 電路為VPP電源供應器’而其十所產生之大於外部源電壓 的電壓被稱為VPP。在單一裝置具有可產生兩種不同的正 極源電壓的内部電源電路時，由不同的電源供應器加以操 作的電路同時存在，且信號可能由一個電路輸入另一個電 路。在這種情況下，信號的電位不一致，且電壓必須被轉 換。 用以產生VPP電壓之升壓電路之構造複雜且轉換效率 低落。此外，具有大輸出功率之升壓電路體積龐大笨重。 因此’採用VPP電源供應器的電路的使用率儘可能被壓低 ’而採用VII電源供應器的使用率則儘可能的提高。VPP 電源供應器的容量則根據需求而設定。通常，VPP電源供 應器之電壓不會大幅下降。然i而，在測試產品時，它可能 本紙張尺度適扣中國围家標率（CNS ) A4規格（2〗0X297公釐） ---------耨------1τ------^ 1 (請先閲讀背面之注項再埙荇本頁j 經济部中央疗苹而貝工消費合作社卬聚 4 42?〇57 A7 B.7 五、發明説明（4 ) 第1圖為具有至少兩組不同電源電路之半導體裝置之 方塊圊。第一電源電路11為降壓電路，用以對外部源電壓 VDD進行降壓，並產生電位低於vdd的VII電力。此電路 之構造使NMOS電晶體之汲極連接至VDD，而内部產生之 預定電壓施於其閘極，或者該電路可設計為參考電壓產生 電路與電流放大電路之組合，此部分容後詳述。電力 輸出之電位由於電晶體之臨界電壓與施於電晶體閘極之預 定電壓之作用而降壓’並就此保持固定，除非VDD大幅 降低。第二電源電路12為升壓電路，用以將VDd升壓而 產生電位大於外部電源VDD的VPP電壓。此電路可由振蓋 器電路與充電泵電路組合而成。第一電力操作電路13由γη 電源供應器加以操作。第二電力操作電路14*vpp電源供 應器加以操作。高一低壓電壓轉換電路15用以將第二電力 操作電路14所產生之信號在送到第一電力操作電路I]之前 轉換為適用於第一電力操作電路13之VII電源供應器信號 。低一尚壓電壓轉換器16用以將第一電力操作電路η所產 生之信號在送到第二電力操作電路14之前轉換為適用於第 二電力操作電路14之VPP電源供應器信號。 通常’降壓電路之構造簡單且具有大輪出容量。相反 地，升壓電路之電路複雜且轉換效率低落。具有大輸出容 量之升壓電路體積龐大笨重。因此，採用VPP電源供應器 之電路要儘可能減少，且升壓電路之輸出容量會設定在所 需的最低水準。第2A至2C圊為電壓VII與電壓VPP之間的 傳統電壓轉換電路的實例。用以將VPP電源供應器之信號 本紙張尺度適扣中國國家標率（CNS > A4規格（2丨0X297公釐>
I I --二 I I I (請先閱讀背面之注項再填寫本頁) 訂 好浐部中央榀枣而妈工消费合作社印製 A7 B7 427057 五、發明說明（5) 轉換為VII電源供應器之信號的高一低壓電壓轉換器通常 採用第2A圖之電壓轉換電路。VPP電源供應器之電位高於 VII電源供應器之電位。當輸入VIN為低階（L)時，電晶體 Q1導通而電晶體Q2關閉，使信號N1變成高階（H)»因此， 電晶體Q3關閉而電晶體Q4導通。N1之電位足以利用VPP 關閉Q3，而使VOUT變成L。當然，若VIN為Η而N1為L， 則OUT為Η且其電位等於VII。 第2Α圖之電壓轉換電路不可當作低一高壓電壓轉換 器16使用以將VII電源供應器之信號轉換為VPP電源供應 器之信號。第2Β围說明將第2Α闽之電壓轉換電路當成低 —高壓電壓轉換電路16使用的情形。當輸入VIN為低階(L) 時，電晶體Q5導通且電晶體Q6關閉，使信號Ν2轉成高階(Η) 。然而，此信號之電位不足以利用VII關閉電晶體Q7，使 得電晶體Q7與Q8都導通。因此，短路電流流通這些電晶 體，而輸出VOUT變成吾人所不樂見的中間電位。 經濟部智慧財產局員工消費合作社印製 因此，第2C圖之電壓轉換電路被當成低一高壓電壓 轉換電路16，用以將VII電源供應器之信號轉換為VPP電 源供應器之信號。當輸入VIN為低階（L)時，電晶體Q12關 閉，用以將信號Ν4拉下至接地電位的電流因而停止β同 時’電晶體Q9導通而電晶體Q10關閉，使信號Ν3變成Η。 電晶體Q14因而導通且降低輸出VOUT »由於電晶體Q13 仍保持導通狀態，短路電流流入電晶體Q13與Q14。然而 ，輸出VOUT降低，其電位由電晶體Q13與Q14之間的電 阻比加以決定，藉以導通電晶體Q11。一旦電晶體QU導 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 8 經於部屮央樣卒Λ卩工消贽合作社印製 427〇57 at B'7 ---- _ ^ ___ _ _ .五、發明説明（6 ) 通，信號N4之電位朝向VPP的電位提高，因而在電晶體(^2 關閉的情況下使電晶體Q13關閉。如此一來，短路電流不 再流入輸Jij VOUT，其電位變成L(接地）電位。當輸入VIN 為Η時，則反其道而行。 如上述，第2C圖之電壓轉換電路（它可當成電壓轉換 電路，用以將VII電源供應器之信號轉換為VPP電源供應 器信號）之電路操作使其可當成電壓轉換電路使用，而將 VPP電源供應器信號轉換成VII電源供應器信號。如此一 來，第2Α與2C圖之電路可當成電壓轉換電路，用以將νρρ 電源供應器信號轉換為VII電源供應器信號，轉然第2C圖 之電路多出兩個元件（電晶體）。因此，由元件高度集積的 觀點而言’第2Α圖之電壓轉換電路用以將VPP電源供應器 信號轉換為VII電源供應器信號，而第2C圖之電壓轉換電 路用以將VII電源供應器信號轉換為VPP電源供應器信號 〇 如前述’用以產生VPP電力之升壓電路之構造複雜且 轉換效率低落’且大輸出容量之升壓電路的體積龐大。因 此’採用VPP電源供應器的電路要儘可能減少，並儘可能 I 使用VII電源供應器》第3圖即為此種電路。 第3圖之電路根據輸入VIN與信號/ φ提供VPP至負載 電容器CL並由該電容器放電'當輸入VIN為L且/ φ為L 時’負載電容器CL經由電晶體Q15與Q19被充電至源電壓 VPP的電位’而當VIN與/φ為Η時，負載電容器CL放電 至接地電位。VII電源供應器之信號被當成信號Ν6送至電 本紙張尺度適用中國國家標率（CNS ) Α4規格（210X297公釐） (誚先Μ讀背面之注意事項再填寫本开) *-° Γ 卜 9 绍济部中夾標冬而奴工消贽合作社卬51 4270 5 7 A7 ___ — B'7 五、發明説明（7 ) 晶體Q20之閘極以促成放電。包含電晶體q17與q18在内 的反相|§電路將VPP電源供應器之信號N5轉換為vii電源 供應器之信號N6。易言之，電晶體Qi5、q16、q17與Q18 之結構形成第2A圖之電壓轉換電路。 當負載電容器CL非常澈大而使大的充電電流流入時 ’魔大電流會流入電晶體Q15與Q19，並形成壓降。此壓 降使k號N5的電位難以回升》此外，魔大的充電電流使 生VPP電力的升壓電路必須提供此一充電電流。若此電力 短缺’則跨越VPP電源供應器的電壓亦隨之下降。如此一 來’要想提高信號Ν5之電位就更加困難。如前述，電源 供應IsVPP之容量係根據容量需求而訂定。通常，跨越νρρ 電源供應器之電壓报少大te下降。然而，在測試產品時( 容後詳述）’相當大的負載電容器CL可能需要被驅動。在 這些情況下’或某些正常操作中，信號N5可能無法在暫 態現象中提高至足夠的電位。 第4圊顯示第3圖之電路中之Vpp電源供應器之電位下 降且信號N5無法提供至足夠電位時所產生的操作電壓波 形。在第3圖之電路中，假設基於前述理由，信號N5無法
I 提高至足夠的電位或該信號N5僅能提高至低於VII之電位 。電晶體Q17無法完全關閉，且短路電流流入電晶體q j 7 與Q18，使信號N6無法完全降至接地電位。如此一來，則 不可能完全關閉電晶體Q20 ’且短路電流亦經由電晶體q 15 與Q19流入電晶體Q20。此短路電流與負載電容器CL之充 電電流強化電晶體Q15與Q19所引發之壓降以及VPP電源 本紙張尺度適圯中國國家標準（CNS ) Α4規格（210X297公釐）
(銷先閱讀背而之注意事項再填寫本頁J
，1T 10 427057 A7 ϋι 五、發明説明（8) ~ ~ (誚先閱讀背面之注意事項再填寫本頁) 供應器本身輸出電位的壓降。如此一來，一旦短路電流開 始流通，即使只是暫態現象，所形成的壓降加強短路電流 ’因而正常狀態不可能回復。若送至第—電力操作電路13 之經電壓轉換之信號Ν6無法完全降至接地電位，而保持 在中間電位時，同樣的問題也會發生。 第5圖顯示本發明之半導體裝置的基本架構。如圖示 ’本發明之半導體裝置包含第一電源電路丨丨，用以產生第 一源電壓；第二電源電路12 ,用以產生第二源電壓，其電 位而於第一源電壓之電位；與第二電位檢測電路2 3，用以 檢測第二源電壓；其中第一電源電路η根據第二電位檢測 電路23之檢測結果改變第一源電壓。 第一電電路11產生之第一源電壓隨著第二源電壓之壓 降而降低，使第一源電壓總是低於第二源電壓。因此，當 第二電源電路之輸出電位（第二源電壓）降低時，第一電源 電路之輸出電位（第一源電壓）亦下降，使連接至第一源電 壓之反相器之臨界電位降低。 假設第2、3圖之半導體裝置包含具有電壓轉換功能的 邏輯電路’該邏輯電路具有接收第二源電壓之第一邏輯閘 與接收第一源電壓之第二邏輯閘，且其輸入端連接至第一 邏輯閘之出。由於前述連接至第一源電壓之反相器之臨 界電位已降低，第二源電壓之降壓信號亦可完全逆轉連接 至第一源電壓之反相器的操作，藉以排除會產生中間電位 之電壓轉換電路之輸出所造成的不便。 舉例而言，第5圖之第一電源電路包含電位產生電路20 本紙張尺度適用中围國家榇準{ CNS ) Α4規格（2〗ΟΧ297公釐） 11 A27057 A7 Β·7 五、發明説明（9 ) ’用以產生不同電位的源電壓VI與V2 ;開關21，用以根 據第二電位檢測電路23之檢測結果選擇其中一種電位；與 放大器電路22，用以對選定的源電壓進行電流放大β第一 電源電路可具有多個源電壓產生電路以產生不同電位的源 電壓，或者具有開關以根據第二電位檢測電路之檢測結果 選定源電壓產生電路之輸出。 第二電位檢測電路可將半導想裝置之固定電壓源之輸 出與第二源電壓經電阻器加以分壓而得之電壓加以比較， 以檢知第二源電壓已降低至某預定值之下。 如前述’第二電源電路為一種具有充電泵電路的升壓 電路，但育不一定要是升壓電路，而可採用降壓電路。此 外’第二電源電路之電源供應器可為為外部電源供應器或 其他的内部電源供應器’例如第一電源電路輸出之第二源 電壓。 在動態隨機存取記憶體（dram)中，在測試模式下選 定所有字元線時，升壓電路之負載電容大幅提高。在將本 發明之電源電路應用於dram中，使第二電位檢測電路根 據控制信號而僅在測試時啟動，則可使測試工作輕易進行 。如此一來’升壓電路之負載電容不會在測試進行以外的 時間大幅提高’而使第二電位檢測電路可被抑制。 以下說明本發明在dram上的應用。此實施例之 DRAM構造如第丨圖所示，其中具有第2A圖之高一低壓電 壓轉換電路15»且其一部分電路如第3圖所示。然而，本 發明並不侷限於此架構。 本紙張尺度適用中因國家標準（CNS ) A4規格（210X：!97公瘦） C对先閱讀背面之注意事項再坊寫本頁) 訂 烀*部中夾栉挲Λ公工消費合作社卬製 12 ^270 5 7 A7 βί 五、發明説明（10 (褚先閱讀背而之注意事項再镇寫本頁) 第6圖顯示本發明第一實施例之DRAM的電路。在第6 圖中，VPP電源電路40對應於第1、5圖中之第二電源電路 12 ; VPP電位檢測電路43對應於第5圖中之第二電位檢測 電路23 ;而標號41、42所標示的電路則對應於第1、5圖之 第一電源電路11。特別是，標號42所標示之VII電壓切換 電路對應於第5囷中之採用電阻器與開關電路21的分壓電 路20,而標號41所標示之VII電壓產生電路對應於第5圖之 放大器電路22 » VPP電源電路40係為人熟知之升壓電路，其中由振盘 電路OS產生之振盪信號經由驅動反相器IV1送至電容器c 。電容器c為汲極與源極互接之電晶體。當反相器IVi之 輸出為L時》電晶體Q31導通且電容器C充電，使電晶體c 之閘極電位較汲極與源極電位高出第一電壓β隨後，當反 相器IV1之輸出變成Η時，電容器c之閘極（其電位高於汲 極與源極）接收之電位比Η電位高出第一電壓。此時，電 晶體Q31關閉。如此—來，電路電壓被提高至電壓Vpp， 其電位高於外部電源VDD。此電壓VPP由電晶體Q32提供 。VPP電源電路40不限於此種升壓電路，而可為任一種升 壓電路。若所產生的電壓大於VII電源電路之電壓，它甚 至可為降壓電路。此外，在第6圖中，雖然vpp電源電路 連接於外部電源供應器VDD與接地GND之間，它也可位 於VII電供應器與gnD之間。 VII電壓產生電路41包含電晶體Q33至Q36，一種固定 電壓產生電路’可在任何外部電源供應器VDD條件下產 本紙張尺度適用中國國家標準（CNS ) A4規格（2]0χ297公釐） 13 4 2 7 Ο 5 了 Α7 五、發明説明（11 ) 生固定電壓VFLAT;與輸出電路，包含電晶體Q37iQ42 ，用以放大固定電壓產生電路之輸出。固定電壓產生電路 調整流入電阻器Rl 1與由PMOS電晶體Q33與Q34構成之電 流鏡中之電流，並輸出NMOS電晶體Q35與Q36之雙級電 壓至VFLAT。輸出電路比較VFLAT與VII電位切換電路42 輸出之電位VR，並調整流入電晶體W42之電流而使兩電 位相等。 VPP電位檢測電路43將VPP電壓經過電阻器R12與R13 加以分壓所得之電位V3與參考電位VREF加以比較，若V3 比較低（VPP為低階），則輸出Η階的信號N8。參考電位VREF 之值係根據VII電位被切換時的VPP降低程度而決定。因 此，參考電位VREF被選定在與外部源電壓VDD完全無關 的固定點上，或者被設定為隨外部源電壓VDD改變，而 該外部源電壓V D D則依裝置之性能需求而改變。 VII電位切換電路42在接收來自VPP電位檢測電路43 之輸出信號時選擇開關（轉換閘）G51或G52，並將電位VR 設定為VII或設定為VII經由電阻器RI4、R15分壓所得之 電位。當VPP之輸出為正常電位時，Ν8為L且開關G52被 經淤部中夾樣珞而h工消作合作社卬製 (誚先閱讀背面之注項再填寫本頁) "
I 選定，則VII經電阻器R14與R15分壓所得之電位V4被當成 VR輸出。因此，電晶體Q42被控制成V4即為VFLAT。因 此 ’ VII之值為 VFLATX(R1+R2)/R2 〇 若 VPP下降，N8為 Η 且開關G51被選定，則VII被當成VR輸出。因此，VII等於 VFLAT。如此一來，當VPP降至預定電位以下時，VII電 位亦即之降低。 本紙張尺度遙用中國固家標準（CNS ) A4規格（210X297公釐〉 14 經米部中女ΙΙ:^-ΛΡ工消贽合作社卬來 427057 A7 ____________B7 五、發明説明（12) 第7圖顯示第3圖之電路經由前述電路產生之VII電力 加以驅動時所得之操作電壓波形。如圖示，當信號/φ與 輸入VIN都變成L時’ VPP降低。相對地，N6與V3開始下 降，使VPP電位檢測電路43之N8變成Η。隨著N8切換至Η ’ VII變成低電位。因此’ Ν6進一步降低，因而電晶艘Q20 不會導通。因此’當充電電流降低時，VPP回復至正常電 位。一旦VPP回復到正常電位，V3亦提高ιΝ8變成[，而 VII回復到高電位。如前述，根據本發明第一實施例，即 使VPP降低’ VII亦隨之降低》電晶體q17因而關閉，短路 電流不會發生，且正常狀態得以回復。 第8圖顯示本發明之第二實施例，且其中顯示與第6圖 中之第一實施例對應的電路’但VPP電壓產生電路被排除 。第二實施例之電路包含第一VII電壓產生電路51、第二 VII電壓產生電路52，以及VPP電位檢測電路53。 第一 VII電壓產生電路51之構造與第一實施例之VII電 壓產生電路41類似，並包含固定電壓產生電路，用以在各 種外部電壓VDD的條件下產生固定電壓VFLAT，該電路 並包含輸出電路，用以放大固定電壓產生電路之輸出D第 二VII電壓產生電路52包含VBI產生電路，用以產生可隨 外部源電壓VDD而改變的電壓VBI，該電路並包含輸出電 路’用以放大VBI。VBI產生電路輸出之電位相當於外部 源電壓減去兩個PMOS電晶體Q77與Q78之臨界電壓之值。 輸出電路比較VII電位與VBI電位，並調整其輸出而使此 二電位相等。 本紙張尺度璉用中國國家標準（€阳）六4現格（210\297公釐） I * . ϋ *^·;. n In n ' J~，n n n - ..! ^ Ϊ (誚先閲讀背T&之注意事項再功寫本頁) -15 - Α7 Β7 〇5? 五、發明説明（13 ) VPP電位檢測電路53由信號φ加以啟動。Vpp電位檢 測電路53將VFLAT與VPP經電阻器R24與R25分壓所得之 電位V5加以比較。若V5較低（VPP為低階），則信號N9變 成L ’而當VPP之輸出為正常電位時，信號N9變成H。信 號N9控制第二VII電壓產生電路52，當它為Η時啟動第二 VII電壓產生電路52’而在L時抑制第二VII電壓產生電路52 。當信號Ν9為Η而第二VH電壓產生電路52被啟動時，包 含第一 VII電壓產生電路51與第二VII產生電路52之VII電 壓產生電路之作用有如一般内部降壓電路，用以回應於外 部源電壓VDD而輸出VII，如第9圖所示。 當信號Φ變成Η時，VPP電位檢測電路53被啟動。同 時’ VPP之降低使信號變為L，且第二VII電位產生電路52 被抑制。VFLAT經常被當作參考電壓以供比較β因此， 無論外部源電壓VDD為何，當VPP之值為 乂戸1^^(113+114)/114或更小時，信號训會改變。因此，在 第二實施例之電路架構中，只有在第二VII電壓產生電路52 之輸出VBI被當作VII的範圍内（在第9圖中，此範圍不小於 4V) ’且φ為Η時，VII才儈隨著VPP之降低而變成低電位 〇 採用第二實施例之裝置在測試檢驗初期缺陷時特別有 效率。製程所引發的缺陷在使用的初期階段中發生率非常 高。在初期缺陷階段過後，缺陷的發生率相對減低。然而 ’在長久使用後，與耐久性相關的缺陷發生率變得很高。 為了在出貨前排除初期缺陷，在裝置上施加某種負載而以 本紙張尺度遶用中國國家標隼（CNS ) Α4規格（210X 297公釐） (藹先閲讀背而之注意事項再填寫本頁) 、1Τ 财淤部中^^^而只工消费合作社卬製 • 1. -16 - 42705 A7 d7 五、發明説明（14 人為的方式引發初期缺陷的加速測試會被施行。例如，在 DRAM中，各記憶體晶胞上會被施壓’而此測試若以一般 的方式執行則會稍耗漫長的時間及成本β為了避免此種不 便’許多裝置都有特有的壓力特試功能，以同時對所有的 裝置施壓。同時對所有記憶體晶胞施壓必須同時啟動字元 線。通常，DRAM之字元線以裝置中所產生的高電壓，亦 即vpp，予以施壓。因此，當所有字元線同時啟動時，vpp 電源供應器之電流供應量不足’而有VP P電源供應器電位 降低的風險。以此功能進行壓力測試的程序為，將裂置中 的源電壓設定為大於一般操作電壓，以便提高加速率。在 傳統的DRAM中’此測試之問題在於，VPP電源供應器之 電壓降低，而一旦電壓轉換電路之輸出電壓無法充分降低 ，則無法回復至正常狀態。 經濟部中央榀卑而W.T-消费合作社卬製 (邙先閱讀背面之注意事項再填艿本頁〕 -6 第一實施例中的電源電路適用於此加速測試中。如第 9圖所示，若外部源電壓VDD設定為大於操作保證範圍所 需之VDD時’内部源電壓VII亦會根據特定係數而提升。 因此，在壓力測試的同時，外部源電壓VDD設定為4V或 更高’以提高跨越VII電源供應器之電壓，且信號Φ變成 Η，因而啟動VPP電位檢測電路。之後，在利用字元線全 選功能進行測試時’ VPP下降，VII電源供應器之電壓可 降低至VFLAT，因而避免在裝過裝置容量的情況下進行 操作。 吾人應瞭解，前述之本發明說明揭露一種半導體裝置 ’其中包含VPP電源供應器與VII電源供應器，以及一種 本紙張尺度適用中國國家標率（CNS ) Α4規格（210X297公釐） 17 4 27〇 5 7 a? B.7 五、發明説明（丨5 ) (誚先閲讀背面之注意事項再功艿冬莧) 具有電壓轉換功能之邏輯電路，其中VPP電源供應器之反 相器的輸出連接至VII電源供應器之反相器的輸入，即使 在VPP電源供應器之電壓由於過載而降低時，它仍可穩定 的操作。 元件標號對照 11…第一電源電路 12…第二電源電路 13…第一電力操作電路 14…第二電力操作電路 15…高一低壓電壓轉換電路 16…低一高壓電壓轉換電路 20…電位產生電路 21…開關 22…放大器電路 23…第二電位檢測電路 40…VPP電源電路 41…VII電壓產生電路 42…VII電壓切換電路 43…VPP電位檢測電路 51…第一 VII電壓產生電路 52···第二VII電壓產生電路 53…VPP電位檢測電路 本紙張尺度適用中國國家摞隼（CNS ) A4規格（2丨0X297公釐） 18