TW427000B

TW427000B - Non-volatile semiconductor memory device

Info

Publication number: TW427000B
Application number: TW087113496A
Authority: TW
Inventors: Yoshiji Ohta
Original assignee: Sharp Kk
Priority date: 1997-10-21
Filing date: 1998-08-17
Publication date: 2001-03-21
Also published as: EP0911831B1; KR19990036609A; DE69826955T2; EP0911831A2; KR100300166B1; DE69826955D1; EP0911831A3; US6166407A; JPH11126492A; JP3492168B2

Description

經濟部中央標準局員工消费合作杜印繁 mo ο ο Α7 _________ _______Β7 五、發明説明（]) 相關申請案日本專利申請案HEI 09-288924，1997年ι〇月_ 21日申請，其§優先權在35 USC § II9中要求，該文列入為參考。發明背景 1 - 發明領域本發明係有關於非揮發性半導體記憶裝置，尤其是一非揮發性半導體記憶裝置，其中各記憶體晶胞包含一非揮發性記憶體晶胞及一電容性元件，且其操作如—正常操作模式下的高速DRAM(動態隨機存取記憶體），且如在一數據維持模式下的非揮發性記憶體。 2· 相關技術說明一般，有兩種電晶體裝置。一為非探發性記憶體（如 EEPROM)’其中所儲存的内容在電源關斷後仍然保^留&。另一種為揮發性記憶體（如RAM)，其中所儲存的内容，當電源關斷時，則消失。具上述優點的非揮發性記憶體已有顯著的進步，且已研發出具有大容量可應用在不同商業用產品上的快閃記憶體。一般，在非揮發性記憶體中再寫入所需要的時間比如 DRAM或SRAM中的隨機存取還要長很多。為了至少可達到某些改進’必需進行下列的量測。例如，在N〇r型式的快閃記憶體中，可使用CHE(穿隧熱電子）方法，而使得各記憶體晶胞中的再寫入速度達到更快的速度。在N AN D型的快閃記憶體中，可經由使用FN(Fowler Nordheim)穿隧電 -4- 本紙張又度適用中國國家標隼（CNS ) Μ規格（210X297公釐) ' (請先閱讀背面之注意事項存填寫本订

tIO A7 B7 經濟部中央標準局貝工消費合作.杜印製五、發明説明（2) 流的平行方式再寫入大量的晶胞，而得到更快的再窝入速度。但是’在傳統如上述之NOR型式的快閃記憶體或NAND 型式的快閃記憶體之非揮發性記憶體中，再寫入最短可應用時段約1 μδ/位元组。此時段大於DRAM或SRAM之再寫入速度，其約為幾十奈秒。因此’極需要發展出一種非揮發性半導體記憶裝置，其可維持上述如非揮發性記憶體的優點，且可允許進行高速隨機存取，如同—般的DRAM。發明概述本發明提供一種非揮發性半導體記億裝置包含：一具有多個記憶體晶胞的記憶體晶胞區，各記憶體晶胞包括一快閃晶胞區及一 DRAM電容器區，該快閃晶胞區具有至少一汲極，源極，及—漂浮閘極，該汲極連接該位元線，該 DRAM %谷器區具有一含兩電極的電容性元件，其中一電極$接源極，且另—電極連接電源端，且架構記憶體晶胞使得土少可應用穿隧電流而經汲極將電子注入漂浮閘極中，或從該漂浮閘極取出電子；一經位元線連接記憶體晶胞區的暫存器區；為來自位元線之信號所輸入的一位元線選擇器；以及一用於接收來自位元線選擇器之輸出以作為輸入信號的感測放大器。圖式之簡單說明由下文中的說明可更進一步了解本發明之特徵及優點，閱讀時並請參考附圖。 -5- 本紙乐尺度咖f關家料（叫順格（ (請先閱讀背面之注意事項再填寫本頁) •?τ 2 η 經濟部中央標準局負工消費合作社印裝 Α7 Β7 五、發明説明（3 ) 圖1示依據本發明之非揮發性半導體記憶裴置的架構；圖2示本發明之DRAM窝入操作的時計圖；圖3示本發明中作為DRAM之讀取操作的時計圖；圖4示本發明中恢復操作的時計圖；圖5示本發明中儲存操作的時計圖；以及圖6之電路圖示本發明另一非揮發性半導體記憶裝置的結構。較佳實施例之詳細說明本發明的非揮發性半導體記憶裝置包括記憶體晶胞區，暫存器區’字元線選擇器及感測放大器。 p己憶體晶胞區包括快間晶胞區及DRAM電容區。快閃晶胞區至少含汲極，源極及漂移閘極。汲極連接位元線。最好快閃晶胞區由非揮發性記憶體電晶體所形成。非揮發性記憶體電晶體一般包括一第—絕緣膜，漂浮閘極’一第二絕緣膜及控制閘極，連接在半導體基體上連績形成’且在半導體基體上形成源極/ ί及極。一般第一絕緣膜稱為穿隧絕緣膜，且可由氧化矽膜，含氮之氧化碎膜等形成。第一絕緣膜的厚度可適當地調整，此端视在搡作電晶體等的電壓而定。最好由可適當累積電荷，如多晶硬或石夕之氮化膜的材料形成。並沒有特別限制漂浮閘極的厚度。在本發明中，漂浮閘極的功能如一用於累積電荷的電荷累積層，且可由具多下陷區之層形成，如上述材料外的雙層結構的Si3N4-Si〇2或三層結構的Si02-Si3N4-Si02。在漂浮閘極及後述之控制閘極之間形成絕緣膜，且可由類似第一 -6 - 適用中國國家標準（CNS ) A4規格（21GX297公釐j ~ '~~— ΙΊ —；装訂 II (請先閱讀背面之注意事項再填寫本頁) 4270 A7 B7 五、發明説明（ 4 經濟部令央樣準局員工消费合作社印褽巴緣膜的材料形成。此用於控制閘極的材以限制’只要其-般可用於一電極材料即可。可1 = 厚度的多晶發，砂化物或多種不同金屬中之要伤覆盖漂浮閘極使得可控制注入漂浮開極的電予而: 控制閉極1成源極以極以包含？型雜m型雜質成最 =相崎質濃度的對稱型式形成源極"及極，以簡化製造序。但疋，波極的雜質濃度可高於源極者，或者是诉炻及及極可為對應漂浮閘極之非對稱定位，化、^ ^ 入：出時’電子進出漂浮閘極的注而且’在非揮發性記憶體電晶體中，可形成具有不均勻 =的第-絕緣膜，使得接収極之第—絕緣膜的—部份〃厚度比近源極之第一絕緣膜的一部份還小，以簡化至少在-通過非揮發性記憶體電晶體之汲極時電子極的注入/取出。 τ π w 可由Ν型電晶體及ρ型電晶體中之任—電晶體達成本發明 < 非揮發性記憶體電晶體。 DRAM電容器區最好由一般作為電容性元件之電容器形成一般嶋Μ電容器區之結構中，—電容器絕緣膜介於兩電極《間’如在-累積電極及一板電極之間，用於電容器絕緣膜的材料並沒有特別加以限制。可由如任意厚度的氧化矽膜，氮化矽膜，及這些膜之多層膜等形成電容器絕緣膜。可由任意厚度之任何材料形成累積電極，只要其一名又可作為電極即可，如上所冰-J- ,r , q4 I 如上所迷者。在此，雖然累積電極電木纸蒗尺度適用中國國家標準（CNS ) A4規格（2!0^^公髮） L-----：---TI1 裝-- t請先聞讀背面之注意事項再填寫本頁} 訂 • I — I ---, ο A7 B7 經濟部中央榡準局貝工消费合作社印製五、發明説明（5 連接非揮發性記憶體電晶體的源極，但是累積電極也可以與源極一體形成，如在半導體基體上形成的共同擴散層一般。可應用類似累積電極的材料架構板電極，且可具有任何厚度。在此，雖然可對各記憶體晶胞形成板電極，最好一記憶體晶胞的板電極可與多個相鄰記憶體晶胞的板電極一體成形。在上述架構的記憶體晶胞區中，電極由一穿隧電流經汲極注入及從漂浮閘極中取出。可由上述記憶體晶胞區及最好是一暫存器區，一位元線選擇器及/或一感測放大器，且最好是電壓調整電路，—位元線解碼器，一預先充電鎖存電路，一多工器，一字元線解碼器，一驅動電路，一外部電路等的任意結合而内部電子的注入/取出動作。在此，位元線解碼器，預先充電鎖存電路，多工器，字元線解碼器，驅動電路，及外部電路可由已知者形成。至少由穿隧電流而使得電子經汲極注入該漂浮閘極.或從該漂浮閘極中取出意指至少在汲極及漂浮閘極之間執行電 _汪入/取出作業。例如，如果非揮發性記憶體電在感’在漂浮閘極正下方的半導體基體之表面中/ 阵，使知電子從漂浮閘極的注入/取出中也經由此進因此本發明的電子注入/取出動作也包含經汲霞穿隧疋-邵份或全部’經從汲極至源極延伸的整個表面區域而進入/從漂浮閘極的電子之注入/取出作業。在記憶體晶胞之汲極所連接的位元線最好構成—對互補 8- 本紙張尺纽财_ {請先閱讀背面之注意事項再填舄本頁) 装·

*1T 427 0 0 0 經濟部中央標準局員工消費合作杜印製 A7 B7 五、發明説明（6 ) 位元線中之一位元線。暫存器E可經位元線連接記憶體晶胞區。暫存器區也包含快閃晶胞區及架構晶胞的DRAM電容器區，其方式與快閃晶胞區類似。而且，架構該快閃晶胞區之非揮發性記憶體電晶體的汲極也連接位元線；且非揮發性記;隐體電晶體的源極可連接架構快閃晶胞區之電容性元件之一電極，且電容性元件中的另一電極可連接電源端。另外，dRam晶胞可包括不含漂浮閘極之形成快閃晶胞區的電晶體，及電容性元件。架構位元線選擇器的方式為來自位元線的信號輸入位元線選擇器中’且此信號輸入感測放大器，此將.於下文中加以說明。位元線選擇器連接一對互補位元線至如感測放大器的第一及第二端。因此之故，位元線選擇器可包含一對電晶體’此對電晶體連接互補位元線中之—位元線至感測放大器的第一輸入’且連接一對互補位元線中之另一項至感測放大器的第二輸入端，而另一對電晶體連接一對互補位元線中之一位元線至感測放大器的第二輸入端，且連接該對互補位元線中的另一位元線至感測放大器的第一輸入选0 感測放大器接收來自位元線選擇器中的一輸出作為—輸入’在此偵測在記憶體晶胞中的資訊，且加以放大。可在記憶體晶胞陣列及連接該記憶體晶胞陣列的感測放大器之間提供一電壓調整電路，以改變感測放大器的輸入電壓。電壓調整電路可包括連接對應感測放大器之第一及 -9- 本紙張尺度適财賴家辟（CNS ) A规格（21GX297公楚) """ ^^^^1 ijl·-— ϋϋ ni> is Bn T $ (請先閲讀背面之注意事項再填寫本頁)

,1T 經濟部中央標準局員工消費合作社印製 427000 A7 ___—__B7 五、發明説明（7、 " 第二輸入端的電容性元件。在電壓調整電路中的電容性元件之架構與架構DRAM電容器區者類似。 — 現在由範例及附圖說明本發明，這些例子並非用於限制

本發明D 範例1 現在請參考圖1，一非揮發性半導體記憶裝置包括一記 k體陣列1 ’此陣列包含多個形成矩陣配置的記憶體晶胞 Μ ’ 一預先充電電路2’ 一位元線選擇器3, 一電壓調整電路4 ’及一感測放大器SA。如圖1所示’記憶體陣列1包括一記憶體晶胞區及一暫存器區11。記憶體晶胞區1 〇包括一配置成矩陣配置的 nxm記憶體晶胞Μ。各記憶體晶胞Μ之架構為使得具有一非揮發性記憶體電晶體的快閃晶胞區12連接DRAM電容器區Π的快閃晶胞區1 2，該DRAM電容器區1 3具有一電容器。暫存器區1 1包括相似的記憶體晶胞Μ，此晶胞配置在與記憶體晶胞區10相鄰之區域的侧方向上。快閃晶胞區 12的汲極連接位元線BL，且快閃晶胞區12的源極連接位元線BL，且快閃晶胞區1 2的源極連接DRAM電容器區13 的一端。而且，電壓端（DRAM電容器區13的板電壓VPL) 連接DRAM電容器區13的另一端。更詳細說明，位元線WL(WL0至WLn+2)在侧表面上列線，且位元線BL(BL0至BLm)在基體（圖中沒有顯示）的縱向上列線。在由兩相鄰之字元線WL及相鄰之位元線BL 包園的區域中配置各記憶體晶胞Μ。因此’以矩陣方式配 -10 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝1 訂 η Α7 Β7 五、發明説明（8 ) 置兒憶體晶胞M。在此由位元線wl〇至WLn及位元線BLO 至B Lm包圍的區域架構記憶體晶胞區1 〇，而由字元線 WLn+Ι至WLn+2及位元線BL〇及BLn包圍的區域架構暫存益區11。位元線選擇器3包括兩對電晶體。在一對電晶體中，即電晶體Trl及Tr2 ’電晶體Trl連接位元線BL至感測放大器SA的第二輸入端’且電晶體Tr2連接另一位元線BL(此位兀線與上述位元線BL互補）至對應感測放大器SA的第一輸入端在另一對電晶體，即電晶體Tr3及Tr4中，電晶體Tr3連接位元線BL至感測放大器5 a的第一輸入端，且電晶體Tr4連接另一位元線BL(此位元線與上述位元線 B L互補）至對應感測放大器s a之第二端= 電壓調整電路4包括對應連接感測放大器的第一及第二輸入端的電容性元件C 1，C2。依據上述結構，在快閃晶胞區丨2中儲存非揮發性數據，且在DRAM電容器區13中儲存揮發性數據。例如，在非揮發性半導體記憶裝置中，可經由如圖丨所示施壓’而操作快閃晶胞區12如一非揮發性記憶體。 1^1 n^i n»— - ί- 1^1 14-: 士义 --ί τ $ (讀先聞讀背面之注意事項再填寫本頁)

<1T 經濟部中央樣準局員工消費合作社印裝表1

讀取程式棟除字元線 +3V -10V + 16V 位元線 + 1.5V +3V OV -11 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 427 0 0 0 A7 B7 五'發明説明（9) 下文中將說明’如上文架構之非揮發性半導體贫憶裝置的不同操作，即一如一 DRAM的寫入操作，—如一 dram 的讀取操作，一恢復操作，一儲存操作，一驗證操作及一更新操作= 下文所說明的操作主要是破壞性模式操作，即當記憶體晶胞Μ操作如一 DRAM。但是，因為本發明的非揮發性半導體記憶裝置也可以在一非破壞性模式中操作，在適當的時間中將開始操作非破壞性模式的操作。 (作為DRAM的寫入操作）第一 ’此將於下文中加以說明如DRAM之窝入操作，請參考附圖2。如DRAM的寫入操作類似一般DRAM的寫入操作。依據數據的”0"及"1"，設定位元線BL及BL#之電麼為Vcc或Vss(見圖2之（a)及（b))，且選擇之字元線（如字元線WL0)之電壓上升至Vcc+Vth的電壓或更多，且然後在預定的時段後下降（見圖2之（c))。經由此操作，預定數據儲存在對應記憶體晶胞Μ的DRAM電容器區14。 (如一 DRAM的讀取操作）經濟部中央標準局員工消费合作杜印製广请先sit背面之注意事項鼻决寫本寅) 其次，此將於下文中加以說明如DRAM的讀取操作，請參考附圖3。此如DRAM的讀取操作類似一般DRAM的寫入操作。在預定的時段（見圖3之（a))預先充電電路2的預先充電信號PRE上升以將所有的位元線BL0至BLm預先充電至電壓Vcc/2(圖1中用於讀取之預先充電電壓 Vpre(見圖3之（b)及（c))。此後，選擇字元線WL(如WLO) 上升至電壓Vcc(裝置之電源電壓）+ Vth或更多（圖3之 -12- 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐）經濟部中央標準局貝工消費合作社印裝 427000 A7 B7 丨1 五、發明説明（彳〇 ) (d))。隨後，如圖3之（e)所示，在位元線選擇器3的位元線分隔信號下降後，致動感測放大器S A。即如圖3之（f) 所示’經由給定一致動信號予感測放大器sA而動作感測放大器SA。經由此操作，讀取連接字元線WL〇之所有記憶體晶胞Μ的數據（M00至M0m-1)。在此感測操作中，只執行一般使用在傳統Dram中的差動放大。因此，不由一電壓的步級上升操作完成感測搡作，如此將於下文中加以說明之恢復操作的第二階中說明者，該步級上升操作係用於讀取非揮發性數據的操作。 (恢復操作）其次，請參考附圖4，現在說明本發明例子1中之非揮發性半導體記憶裝置的恢復操作。在此，恢復操作指讀取本發明记憶體晶胞Μ的快閃晶胞區12中儲存的非揮發性數據（暫時儲存）至暫存器區1 1 一段時間，再儲存於同—記憶體晶胞Μ的DRAM電容器區。但是，依據此應用，—當將讀取的非揮發性數據存在暫存器區丨丨後，可再寫入另— 位址的記憶體晶胞Μ。如圖4所示，經由下列5個階段（第—階段至第五階段）執行恢復操作。在此第一級中，暫存器區！ 1中記憶體晶胞Μ(Μη0至 Mnm-丨）之快閃晶胞區12的臨界電壓先下降，以允許暫存器區11的DRAM操作。即如圖4之（a)所示，预先充電電路2的預先充電信號prEH下降，以設定所有的位元線bl〇至BLm至電壓Vcc(圖4之（f)及（g))。然後’將負壓作用在 -13- 本纸中關家料（CNS ) A4^ ( 21DX297公趁） ----- (請先聞讀背面之注意事項再填寫本頁} -裝訂經濟部中央標準局負工消費合作社印製 4L27000 A7 ______B7 ____ 五、發明説明（n) 對應的暫存器區Π的字元線wLn+l，WLn + 2(馬圖4之 (i))。在此’如果架構暫存器區n的記憶體晶胞Μ的快閃晶胞區12的臨界電壓低的話，則可省略第一階段Β 然後，在第二階段中數據窝入記憶體晶胞中，作為讀取記憶體晶胞Μ之快閃晶胞區12中儲存之非揮發性數據的初始步驟。即預先充電電路2的預先充電電路PREL 上升（見圖4之（b))以設定所有位元線bl〇至BLm至電壓 Vss，且所有字元線WLO至WLn上升至電壓Vcc(圖4之 (h))，因此’將數據”0"儲存於dram電容器區13中。但是，數據”0”不寫入快閃晶胞區12中具高臨界電壓的記憶體晶胞。其次，在第三階段中，讀取儲存在記憶體晶胞區〖〇之快閃晶胞區I2中的非揮發性數據，且向暫存器區u傳送。即在預先充電電路2的預先充電信號pRE上升一時段（圖4 之（c))以預先充電所有位元線BL〇至BLm至電壓時’選擇之字元線（如WL0)上升至電壓Vcc(見圖4之…））。在第三階段中，應用與第二階段類似的方式，不需要將字元線WL0至WLn的電壓上升到Vcc + Vth或更大，此電壓為上述DRAM之讀取操作中所需要者。此係因為只=

Vss的數據被寫入DRAM電容器區n中，且不會發生臨界電壓的問題。 S Λ 在此，如果選擇之記憶體Μ的快閃晶胞區12的臨界壓高時，即如果非揮發性數據為I'1”時，記憶體晶胞Μ不合開啟（"ON")，使得位元線机至BLm維持在預先充 -14· ^紙張尺度適用中^國家標準（CNS ) A4说格（2 i0_x 297公楚）—… ------ L-----„---Γ—ι裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 A7 B7 427000 五、發明説明（12) 處。另一方面，如果選擇記憶體晶胞Μ的快閃晶胞區工2 的臨界電壓低時’即如果非揮發性數據為”〇，，時，則記憶^ 晶胞Μ開啟’使得位元線BL至BLm從預先充電電壓掉落一段預定的電壓AV。預定電壓為一由drAm電容器區13之電容Cs及位元線電容Cb所決定的電壓，如下式所示。 AV=Vcc -Cs/(Cb + Cs) ...(1) 其次’電壓調整電路4的感測放大器輸入節點的電壓步級上升信號（如BOOS TO)上升（圖4之（d))以使得位元線BL 及BL#的電壓上升/^/2(圖4之⑴及（g))。此後，經由操作感測放大器S A ’可讀取快閃晶胞區12中的非揮發性數據。在此，將感測的微電壓為AV/2，其為上述如DRAM之讀取操作中感測的電壓AV之半。因此，此足以允許感測放大器SA的操作速度約一半，以增加感測感應度，且允許精確的差動放大。甚至因此可減少感測放大器的操作速度，感測操作所需要的時段約20 ns，其足以小於改變快閃晶胞區12之臨界電壓所需要的時段（約1 ms)，因此，可不知曉用於恢復操作所需要之總時段的逆效應。隨後，將連接如字元線WL0之記憶體晶胞M00至M0m-1 之快閃晶胞區12中的非揮發性數據經由將暫存器區Π的字元線（如WLn+Ι)的電壓上升至Vcc + Vth的電壓或更多，而寫入連接暫存器區1 1之位元線WLn+1的記憶體晶胞 MnO至Mnm-1，且然後在一預定的時段後（圖4之（i))下降。 -15- 本紙張尺度適用中國國家標準（CNS /A4規格（210X297公釐） (請先聞讀背面之注意事項再填寫本頁) 裝^

•II 經濟部中央標準局貝工消費合作社印策 4270〇〇 A7 -—-----------B7五、發明説明（13 ) 經濟部t央標準局負工消費合作社印装 /、、在第四階段中，非揮發性數據已讀取的快閃晶胞區12之臨界電愚丁咏 /Al ^ 1, 介包壓下降，使侍快閃晶胞區12可作為DRAm 操作中的電晶體。即應用維持在將感測之位元線電壓，可在-預定時段中，_負恩作用至將選擇之位如，WL0)。. … 在此"如果起初臨界電壓即相當低，即如果非揮發性數據為則因為心·元線電壓為Vss ,所以臨界電壓不會更進_ 乂 F牛至通位準之下。另-方面’如果初使臨界電壓相當高，即如果非揮發性數據為T，貝,〗因為位元線電壓為 Vcc，所以臨界電壓下降。其次，在第五階段中，暫時儲存在暫存器區II的記憶體晶胞Μ中的數據返回記憶體晶胞區1〇的選擇記憶體晶胞 Μ。即具有暫時儲存數據的暫存器區丨丨的位元線（如州匕+ 〇的電壓上升到Vcc + Vth或更大（見圖4之⑴）。位元線選擇器3㈣元線分隔信號⑶τ下降（圖4之⑼，且致動感測放大器SΑ。此後，位元線分隔信號C(JT上升，且選擇字元線WL(例如，WL0)的電壓上升為Vcc + Vth或更多，然後在一預定的時段後下降（見圖4之（h))。對於所有記憶體晶胞Μ的恢復操作可經由對所有字元線 WL導入第三階段到第五階段的處理而加以完成。然後使用記憶體晶胞Μ作為一 DRAM。在此，將說明一模式，其中由於恢復操作的結果而導致 §己憶體晶胞Μ的快閃晶胞區1 2中儲存的非揮發性數據遭到破壞。但是’如果設定用於作為DRAM之讀取操作及窝 -16- 本紙崁尺度適用中國國家標準（CNS ) A4規格（2lOX：297公釐） (請先閲讀背面之注意事項再填寫本頁) Ί裝丁 Ί

I ...... I a *27000 A7 B7 14 五、發明説明（入操作的字元線電壓高於快厭目丨丨u 门於决閃晶胞區12的最大臨界電的第四階段。作中有可能略去恢復操作 (儲存操作）其^現在㈣依據第-實施例之非揮發性半導體記憶的儲存操作，請參考附圖5。儲存操作指儲存在記憶“胞區1〇之記憶體晶胞Μ的快間晶胞區13中儲存的揮發性數據被讀取出來且（暫時）存人暫存器區丨丨中，且然後再儲存於相同位址的快閃晶胞區12中。㈣第—階段至第四階段執行儲存操作，如圖5所示。在第一階段時，暫存器區丨丨之記憶體晶胞Μ的快閃晶胞區12 +的臨界電壓下降，因此允許暫存器自η中的 DRAM操作，即，在預先充電電路2之預先充電信號pREH 下降（圖5之（a))以設定所有位元線BL之電整為I(見圖5 之⑴及（g))時，一負壓作用在字元線WLn+1及WLn+2上經一時段（見圖5之（1))。在此如果可保證暫存器區n之記= 體晶胞Μ的快閃晶胞區12之臨界電壓相當低的話，則可省略第一階段。在第二階段中，讀取記憶體晶胞區丨0之記憶體晶胞Μ 的DRAM電容器區1 3中儲存的非揮發性數據且傳送到暫存器區U。即’預先充電電路2的電路信號pRE在—預定的時段内上升以預先充電所有的位元線BL0至BLm至電壓 Vcc/2(見圖5之⑴及（g)); —選擇之字元線WL(如WL〇)的電壓上升到Vcc + Vth或更多（見圖5之（h));位元線選擇器 -17- 本紙張尺度適用中國國家橾準（CMS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) .裝經濟部中央樣準局負工消费合作. 杜印製 A7

^IIQQO _____B7 五、發明説明（15) 3的位元線分隔彳έ號CUT的電壓下降（見圖5之（e));且致動感測放大器SA。 (請先閱讀背面之注意事項再填寫本頁) 此後，位元線分隔信號CUT的電壓上升，且暫存器區1 i 的字元線WL(例如，WLn+1)的電壓上升至Vcc + Vth或更多 (見圖5之（h))，JL然後在—預定時段後下降。經由此步騾，在連接如字元線WLO的記憶體晶胞μ之DRAM電容器區 1 3中的非揮發性數據寫入暫存器區丨丨中，如連接字元線 WLn+Ι的記憶體晶胞Μ。其次’在第三階段中，快閃晶胞區12的臨界電壓上升一陣子，作為將傳送且暫時儲存在暫存器區11中的數據寫入已讀取出數據之記憶體晶胞Μ的快閃晶胞區12。即預先充電電路2的預先充電信號PREL的電壓上升以設定所有位兀線BL(見圖5之（b))的電壓為Vss(見圖5之（f)及（g)),且將一預定之高壓作用在選擇字元線WL(如WL0)一預定的時段（圖5之（h))。經濟部中央榡準局員工消費合作社印聚此操作如對所有連接選擇字元線WL的記憶體晶胞M進行此係因為記憶體晶胞Μ之快閃晶胞區ι2中的臨界電壓設定為低電壓，以允許DRAM操作。在此，在上述非破壞性模式的例子中，但是非揮發性數據儲存在快閃晶胞區 12中，如果對數據更新的話，通常過大的電壓不會導致任何問題。此後’在非破壞性模式中，可對所有的記憶體晶胞Μ進行選擇字元線wl的高壓之初始應用。在第四階段中，暫時儲存在暫存器區〖丨之記憶體晶胞Μ 中的數據被寫入將讀取數據之記憶體晶胞區1 〇中的記憶 -18- 本紙乐尺度賴巾(GNS) &4規格（21{]><297公瘦） 427000 A7 B7 經濟部中央橾準局負工消費合作社印製五、發明説明（16) 體晶胞Μ之快閃晶胞區12内。即，在預先充電電路2的預先充電信號PRE上升一時段（圖5之（c))以預先充電所有的位元線BL的電壓到Vcc/2(見圖5之（f)及（g))後，暫時處理數據之暫存器區10的字元線WL(如WLn+Ι)中的電壓上升為Vcc + Vth或更多（見5之（i));則位元線選擇器3的位元線分隔信號CUT的電壓下降；且致動感測放大器SA。此後，位元線選擇器3的反向數據傳送信號REV上升（圖 5之（d))以將感測結果的反向數據送回到位元線bl中，且負壓作用在選擇的字元線WL(如WL0)中一預定的時段（見圖5之（h))。在此，如果感測的結果為"〇"，則電壓Vcc作用在位元線B L上’使得選擇之記憶體晶胞μ的快閃晶胞區1 2的臨界電壓下降。另一方面，如果感測的結果為"丨，，，則位兀線電壓為Vss ’使得選擇記憶體晶胞μ之快閃晶胞區12的臨界電壓不下降^ 經由對所有的位元線WL執行從第二階段到第四階段的處理而完成所有記憶體晶胞Μ的儲存操作。在此如果使快閃0Θ胞區12的臨界電壓上升所霈要的時間比使臨界電壓下降所需時間短的話，則可省略上述第三階段，且足以將預疋的鬲壓作用在第四階段中的字元線WL。此提供一項優點即可以較高的速度進行儲存作業。，而且，如果在非破壞性模式中操作記憶體晶胞，且不更新非揮發性數據時，則不需要儲存操作。 (驗證操作）如果可儲存記憶體晶胞區10或暫存器區u中記憶體晶 19- 本^張尺度適I中( CNS〉A4規格（210X297公p--——- (請先閱讀背面之注意事項再填寫本頁) Γ 裝. 訂 A7 B7 427000 ----—______ 五、發明説明（17 二：&决二胞區12的臨界電壓時1需要進行-驗謹 ^作，以輕疋否已達到敎的臨界電愿（職在上說明料此步驟）。經由導人上述恢復㈣至第三階段之感測放大存操作的處理而執行此確定操作（判斷）。 (更新操作）在上述操作說明中已省略更新操作，但是操作如dr· 的圮憶體晶胞Μ需要進行更新操作。當記憶體晶胞m正執行如DRAM之讀取操作或寫人操作時，應用如—般⑽鹰裝置㈣的方式執行更新操作，因此不會發生此問題。、但是’在上述恢復操作及儲存操作期間(其由如非揮發性半導體記憶裝置的裝置自動進行），該裝置本身必需周期性地執仃上述更新細作。即預先充電電路2的電路信號升預疋時各·以預先充電所有的位元線的電壓至 ^cc/2 ;更新字元線WL的電壓上升至vcc + vth或更多；位兀線選擇器3的位元線分隔信號⑶丁下降；動作感測操作，且此後對應字元線W L的電壓下降。只際上，對於已完成的記憶體晶胞M的上述恢復操作的第四1¾袄中，且在儲存操作前，對於記憶體晶胞之上述儲存操作的第三及第四階段中周期性地執行更新操作（例如，每 250 μδ)。

範例I 本發明第二實施例中的非揮發性半導體記憶裝置其結構其本發明第一之非揮發性半導體記憶裝置相同，唯如圖（所示暫存器區Π ’的結構不同。因此，以相同的符號表示 -20- 本紙紅纽财賴家縣（CNS) Α4·_ (21Qx297公竣） —Ί裝------訂------ιίΑ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 427000 — — 五、發明説明（18 A7 B7 經濟部中央標準局貝工消費合作社印裝相同的儿件，在此省略因此相同元件的說明，使僅說明不同的元件。 - 現在請參考圖6，本發明例+ 2之暫存器區π.包括 dram記憶體晶胞14。即暫存器區u，包括dram記憶體晶胞14’其中形成沒有漂浮間極的快閃晶胞區12>而對^ !中的暫存器g U包括快閃晶胞區12及dram電容器區 13 ’作為記憶體陣m部份，且其方式與記憶體晶胞區10相同·= 依據範例2，上述恢復操作及儲存操作的第—階段可予省略，因此提供一可在更高速度下執行的操作。在此’從實際上的觀點看來，最好架構暫存器區^及 1 1’如記憶體陣列1中的一部份，如圖】或2所示，係因為由對應總晶片區域之暫存器區n或u，所佔據的區域可達到最小。而且，雖然在暫存器區11，中的記憶體晶胞包含例子2中的DRAM記憶體晶胞14，在暫存器區1〗，中的記憶體晶胞可交替性地包含DRAM記憶體晶胞或其他的暫存器電路。從上述較佳實施例的說明中可明瞭，本發明的非揮發性半導體記憶裝置的結構可使得各記憶體晶胞包含一非揮發性記憶體晶胞，及一電容元件，因此非揮發性數據可儲存在非揮發性記憶體晶胞區中，且揮發性數據可儲存在電容性元件區中。所以，在正常的操作模式中，有可能達到高速的隨機存取’此係經由讀取或再寫入儲存在電容性元件區的揮發性數據而達到此一要求。另一方面，在數據維持 -21 - 本紙张尺度適用中國國家標準（CNS ) A4規格（210X297公釐 nn m . „ 「裳-- (請先閲讀背面之注意事¾再填寫本頁〕 -訂 Λ Λ27000 A7 B7 五、發明説明（19 ) 模式中’ Μ的資tl或者是不變的資訊可儲存在纪憶體晶胞區中作為非揮發性數據。 - =且’在本發明的非揮發性半導體記料置中，數據可暫時储存在暫存益區中，以作為非揮發性數據及揮發性數據之間的轉換，即在非揮發性記憶體晶胞區中讀取:儲於電容十生元件區中的數據之恢復㈣及在電容:元件的數據寫入非揮發性記憶體晶胞區的儲存操作。此提供一項優點，高速及高度信賴度下執行恢復操作及储存操作。而且，本發明的非揮發性半導體記憶裝置包括一位元線選擇器。此提供-項優點’即暫時儲存數據存人非揮發性記憶體晶胞區的儲存操作，即作用一感測數據之反心壓的操作可加以簡化。更詳細地說來，即在儲存操作中，威測結果的反向數據可在將數據窝入快閃晶胞區中時，作; 在位元線BL處。可經由允許PEV信號為"H,,準位，而簡單地將反向數據作用在位元線BL上。經濟部中央標準局員工消费合作社印掣 L ----·.丨「裝-- (請先閱讀背面之注意事項再填寫本頁) V年而且，本發明的非揮發性半導體記憶裝置包括一電壓調整電路。因此’更使用—般料DRAM的感測放大器，簡單地感測出非揮發性記憶體區中的數據。一般，感測非揮發性記憶體晶胞的主要方法為使用一電流感測操作，此操作係應用參考晶胞。在此方法中，在非揮發性記憶體晶胞區中㈤S據及在冑容性元件區中的數據必需在恢復操作及儲存操作中經常感測。依據本發明的非揮發性半導體記憶裝置，可應用與一般在通常使用之dram中所應用的感 -22

‘紙張尺度㈣悄@家料(CNS)A4S'(2lOX 297^F 經濟部中央樣準局負工消費合作社印掣 4270 0 0 A7 ______ B7 五、發明説明（20 ) 測放大器幾乎相同的感測操作，而感測出各數據。如此可不必提供額外的電路元件且提供一項優點，以到達高速下操作的裝置’且減少電路的尺寸。而且，依據本發明的第一實施例，因為暫存器區包括與記憶體晶胞區所使用者相同的記憶體晶胞，所以對應總晶胞大小之暫存器區所佔據的區域可達到最小，因此提供一項優點，即具有實際晶胞尺寸的非揮發性半導體記憶裝置。而且，依據本發明的第二實施例’因為暫存器區包括 DRAM記憶體晶胞，其中形成在記憶體晶胞區中的記憶體晶胞，其不含漂浮閘極，在恢復操作及儲存操作中不需要 %存器區的初始作業，所以提供—項優點，即幾乎可以高速執行該操作。而且，位元線選擇器包含連接一位元線至對應感測放大益的第一及第二輸入端的電晶體，且連接另一與上述位元線互補 < 位元線至對應感測放大器的第—及第二輸入端。此提供一項優點，即可簡化暫時儲存數據存入非揮發性記憶體晶胞區的儲存操作，即作用感測數據的反向電壓的操作。而且，因為電壓調整電路包含對應連接感測放大器之第 —及第二輸入端的電容性元件，用於一般DRAM的感測放大器可用於感測本發明之非揮發性記憶體區中的數據。此提供一項優點’即可達到高速操作，且減少電路尺寸。雖然文中應用範例及附圖說明本發明，須了解熟習本技術者可對這些實施例進行多種改變及修改。所以，除非此 -23- 本紙張尺度適用中) A4規格（210X297公釐） ~~ {請先閲讀背面之注意事項再填寫本頁) -裝- 泉. 經濟部中央標準局員工消費合作社印製 ^ 4 27 Ο Ο Α7 Β7 五、發明説明（21 ) 類改變及修改偏離本發明的觀點，否則均視為在夺發明的範圍之内。 -24- 本紙張尺度適用中國國家標準（CNS ) A4規格（210><297公釐） (請先閱讀背面之注意事項再填寫本頁)

Claims

a2?ooo 六、申請專利範圍 «丨修iE 89. 9. 2 9 經濟部中央揉準局貝工消費合作社印裝 1. 一種非揮發性半導體記憶裝置包含： -具有多個記憶體晶胞的記憶體晶胞區，各記憶體晶胞包括一快閃晶胞區及一 DRAM電容器區，該快閃晶胞區具有至少一波極，一源極，及—漂浮閘極’該沒極連接該位元線，該DRAM電容器區具有一含兩電極的電容性元件，、其中一電極連接源極，且另一電極連接電源端，且架構記憶體晶胞使得至少可應用穿隧電流而經汲極將電子注入漂浮閘極中，或從該漂浮閘極取出電子； —經位元線連接記憶體晶胞區的暫存器區；為來自位元線之信號所輸入的一位元線選擇器；以及一用於接收來自位元線選擇器之輸出以作為輸入信號的感測放大器。 2. 如申請專利範圍第丨項之非揮發性半導體記憶裝置，更包含·一用於改變感測放大器之輸入電壓的電壓調整電路。 3. 如申請專利範圍第i或2項之非揮發性半導體記憶裝置，丼中暫存器區包含一快閃晶胞區及架構一記憶體晶胞的DRAM電容器區。 4. 如申請專利範圍第1或2項之非揮發性半導體記憶裝置’其中該暫存器區包含一 DRAM晶胞，此DRAM晶胞包含一電晶體及一電容性元件，由不含漂浮閘極的快閃晶胞區形成該電晶體。 5. 如申請專利範圍第1或2項之非揮發性半導體記憶裝置’其中該位元線架構一對互補位元線中之一位元線。 6. 如申請專利範圍第5項之非揮發性半導體記憶裝置，其 -------25- 本紙張尺度適用中國國家標準（〇叫八4規格（210><297公釐）一 --- -----------'-1裝------訂------^ (請先W讀背面之注項再填寫本頁) 427 0 0 0 Α8 Β8 C8 D8 六、申請專利範園中該位元線選擇器包含：一對電晶體，其連接該互補位元線對中之一項至感測放大器的第一輸入端，且連接互補位元線之另一項至感測放大器的第二輸入端；以及另一對電晶體，其連接該對互補位元線中之一項至感 ί則放大器的弟—輸入端，且連接互補位元線的另一項至感測放大器的第一輸入端。 7_如申請專利範圍第2項之非揮發性半導體記憶裝置，其中該電壓調整電路包含連接對應感測放大器之第一及第二輸入端的電容性元件。 k_____-I _ tj —νλ— HH4 —alj· 1^1- III· 1^1 n (請先閲讀背面之注意事項再填寫本頁) 訂經濟部t央標準局貝工消費合作社印装 -26- 本紙張尺度逍用中國國家榇準（CNS ) Α4規格（21 〇 X 297公釐）