TW422975B - Zero DC current power-on reset circuit - Google Patents

Zero DC current power-on reset circuit Download PDF

Info

Publication number
TW422975B
TW422975B TW88106354A TW88106354A TW422975B TW 422975 B TW422975 B TW 422975B TW 88106354 A TW88106354 A TW 88106354A TW 88106354 A TW88106354 A TW 88106354A TW 422975 B TW422975 B TW 422975B
Authority
TW
Taiwan
Prior art keywords
power
transistor
patent application
item
reset circuit
Prior art date
Application number
TW88106354A
Other languages
English (en)
Inventor
Zaid K Salman
Sui P Shieh
Original Assignee
Maxim Integrated Products
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxim Integrated Products filed Critical Maxim Integrated Products
Application granted granted Critical
Publication of TW422975B publication Critical patent/TW422975B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Landscapes

  • Electronic Switches (AREA)

Description

fe4224%?p&d〇/o〇6 A7 B7 五、發明説明(f ) 本發明是有關於一種開機重置電路領域。更詳言之’ 本發明關於一在穩定狀態使用零電流之電源重置電路’以 及在開機期間重置電路之零電流方法。 積體電路(1C)晶片用於及實際上倂用於現代電子和電 腦產品的每一部分。例如,現代產品如電腦、電話'電子 產品等,典型上,包括一個或更多1C晶片。适些1C晶片 時常包括用以儲存狀態之要件,如鎖存器(Latch)、正反器 (Flip-flop)、靜態隨機存取記憶體(SRAM)等等。 使用者常維持包括1C晶片之產品或系統於開關模式 下,依需要閒置和開啓電源運作。這種配置節省能源並可 以延長產品的壽命。然而,當1C晶片從關機模式而啓動電 源時,1C晶片之內部元件不會啓動電源在其適當狀態。 對這問題,現代1C晶片包括一開關重置電路以提供一 信號,以在電源啓動期間能夠用於設定或重置在1c晶片的 內部儲存元件。此信號也能夠使用於失效的選擇電路。習 知技術如第1圖繪示1C晶片100之區塊圖形,其使用一開 機重置電路102以來設定複數個鎖存器到已知的狀態。1C 晶片100包括開機重置電路102,在1C晶片100的電源啓 動期間用以產生開機(P0R)信號於線103。鎖存器104、106、 108、110以及112(此後稱之爲104到112)之排列爲用以接 收鎖存位址信號A0到An。鎖存位址信號然後傳輸到位址 解碼器114,其決定及輸出位址信號於線Π6。在線116上 之位址信號供給到類比多工器(AMUX)il8,作爲控制信 號。AMUX 118接收複數個輸入通道120。AMUX 118包括 本紙張尺度適用中國國家榡準(CNS } A4规格(公釐) (請先閲讀背面之注意事項再填寫本頁)
、-IT r : Ί· 經濟部智慧財產局員工消費合作社印製 422975^ 4705pif.do/006 五、發明説明(义) 複數個開關,並且基本上根據輸入位置於線U6上決定開 關致能。根本上,只有在AMUX 118之一開關能夠於任何 時間導通。AMUX U8選擇從複數個通道120之一的通道以 回應位址信號於線116和輸出在特定通道於輸出122出現 之信號。 在習知技術第1圖的1C晶片結構中,在電源啓動期 間,POR電路102產生POR信號於線103上。於線103之 POR信號供應到鎖存器104到112的每一個,以設定他們 到已知之狀態,例如全爲”1”或”0”信號。這些初始狀態然 後提供到位址解碼器104,其產生已知位址信號於線U6。 然後已知位址信號導通在AMUX 118之唯一個開關,並藉 此確保AMUX 118之適當功能。 沒有開機重置電路,鎖存器104到112可能有隨機或 未知的初始狀態,當1C晶片開啓時。未知狀態可能造成未 知數具備提供到位址解碼器114,導致沒有適當位址信號 的產生。當不同輸入電壓使用於輸入通道丨20 ’由於多餘 的位址,在AMUX上多於一個開關可能變成運作狀態。在 .-時間內多於一開關的運作導致AMUX 118之不適當功 育巨。 傳統開機重置電路之一個缺點爲在開機穩定狀態期間 (如設定從關機到開機之轉換期間)之電流消耗。習知技術 第2圖顯示傳統開機重置電路200,其在穩定狀態消耗電 流Iref。開機重設電路200包括一電晶體M3 ’其源極耦接 至供應電壓Vcc,而閘極連接一接地能量。電晶體M3之汲 本紙張尺度適用中國國家標準(CMS ) A4規格(2丨Ο X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 气! 經濟部智_產局員工消費合作社印製 A7 B7 經濟部智慧財產局S工消費合作社印製 422975 4705pif.do/006 五、發明説明(彡) 極耦接至到一參考節點202以串聯一對電晶體Ml和M2。 電晶體Ml和M2爲二極管連接,以在參考節點202上提供 一供給獨立電壓參考。特別是,連接電晶體Ml和M2之二 極體在參考節點202重置於一供給獨立電壓,相當於電晶 .體Ml和M2啓始電壓之總和。 繼續參考習知技術第2圖,電晶體M3爲一非常弱P 型金氧半導體(PMOS)電晶體,具有寬與長比例(即W/L)大 於1。據此,電晶體M3供應電流Iref,到參考節點202以 重置一參考電壓Vref。參考電壓Vref相當於電晶體Ml和 M2啓始電壓之總和。 開機重置電路200也包括一互補式MOS(CMOS)反相 器,耦接至到參考節點202。CMOS反相器包括一 N型 MOS(NMOS)電晶體M4和一 PM0S電晶體M5。電晶體M4 和M5之閘極彼此耦接,並連接到參考節點202。第一反相 器II之輸入爲接收CMOS反相器之輸出,而在節點206輸 出一反相信號。第二反相器12耦接至到節點206以接收反 相信號作爲其輸入,第二反相器12反相該反相信號,來供 應反相信號到NAND閘210。 開機重置電路200更包括一對串聯PM0S電晶體M6和 M7。特別是電晶體M6之源極耦接至到供給電源Vcc,而 其閘極耦接至到接地。電晶體M7之源極耦接至到電晶體 Μ6之汲極,而電晶體M7之閘極锅接至到節點206。電晶 體Μ7之汲極連接到NAND閘210之另一輸入端於節點 208。電容器C1也連接到節點208 =由於第二反相器12之 本紙張尺度適用中國固家榡準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
A7 B7 422975 4705pif.do/006 五、發明説明(y) 輸出和在節點208之信號,使得NAND閘210所產生POR 信號,能夠使用於1C晶片之重置元件。 當Vcc開始啓動時,電晶體M3供應一微量電流Iref 到節點202。接著,假定電晶體Ml和M2爲具有互爲相關 之啓始電壓的相互匹配電晶體,則在Iref啓動下,參考電 壓Vref爲高於接地電壓之兩個啓始電壓。在參考節點202 上之參考電壓Vref本質上獨立於供給電壓Vcc。由於電晶 體M3之W/L比例遠小於1,所以典型上電晶體Ml和M2 之W/L比例遠大於電晶體M3之W/L比例。 接著請參考習知技術第2圖,供應電壓Vcc增加到電 源啓動。當Vcc達到高於Vref之一啓始電壓時,電晶體 M5轉爲導通,並在節點204將電壓拉高。反之,反相器I! 於節點206輸出一低電壓,在節點206之低電壓信號使得 電晶體M7轉爲導通。此時導通的電晶體M7將電流引至節 點208,在此對電容器C1充電。當供應電壓Vcc上升斜率 過快時,電容器C1功能係當作一時間延遲元件,以確定輸 出POR信號維持在主動,對於一充足期間內來致能一外部 電路,並設定或重置一已知狀態。 NAND閘210耦接以接收從第二反相器Π之輸出和節 點208以作爲其輸入。當電壓在節點208達到NAND閘210 之運作點,NAND閘210爲導通狀態。因此NAND閘210 輸出一低POR信號,該POR信號能夠使用來設定在1C晶 片之其他電路到已知狀態。 很不幸的從上述之特徵中’開機重設電路200消耗一 f請先閲讀背面之注意事項再填寫本頁} 訂 Η ! 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家揉準(CNS >八4说格(2丨〇〆297公釐) )/006 )/006 A7 B7 422975 4 70 5pif.ao 五、發明説明(S) 些電流Iref於運作之所有狀態,不論在開始或準備狀態之 兩個期間。電源轉換之消耗直接導致不希望電源消耗以及 熱的產生於1C晶片上,並且導致在手提裝置上電池壽命之 縮短。 因此,需要用以產生開機信號,而消耗零直流電流於 穩定狀態之電路和方法。 爲達成這些需要,本發明提供一種電路,其產生開機 信號爲消耗零直流電流,此外很顯然的本發明能夠實現以 數種方式,包括作爲一過程、一設備、一系統、一裝置或 一方法。本發明之數個實施例將在下面描述。 在一實施例中,本發明提供一種消耗零直流電流之開 機重置電路。開機重置電路從一供給電壓上升到一最終値 來產生一開機重置信號,開機重置電路包括:第一電晶體、 電容器、電阻以及反相器。第一電晶體具有一啓始電壓以 及設計從供給電壓於一參考節點上產生一參考電壓,當供 給電壓達到啓始電壓,第一電晶體轉爲導通,並藉由至少 該啓始電壓之故,使得參考電壓維持低於供給電壓。電容 器耦接至第一電晶體於參考節點,當供給電壓大於第一電 晶體之啓始電壓時,使電容器充電。電阻耦接至電晶體以 當供給電壓快速增加時,用以緩慢降低電容器之充電。第 一反相器耦接至第一電晶體於參考節點來接收參考電壓, 用以產生一反相輸出,作爲開機重置信號。 在另一實施例上,開機重置電路包括開關裝置、延遲 裝置、以及一反相器。開關裝置用以從供給電壓產生一參 (請先閱讀背面之注意事項再填寫本頁)
,1T 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 經濟部智慧財產局員工消費合作社印製 42 29 7 5 A7 47Q5pifd〇/°06_B7_ 五、發明説明(6) 考電壓‘當供給電壓達到一預定電壓,開關裝置轉爲導通, 藉由至少預定電壓下,使得參考電壓維持低於供給電壓。, 當供給電壓快速增加時,延遲裝置用以緩慢降低參考電壓 上升。反相裝置用以反相參考電壓以產生一反相輸出,作 .爲開機重置信號。 此外,尙有一實施例,本發明提供一種方法,用以從 一供給電壓上升到一最終値來產生一開機重置信號。該方 法從供給電壓產生一參考電壓。並藉由至少預定電壓,使 得參考電壓維持低於供給電壓。當供給電壓快速增加時, 以補償方式降低參考電壓上升。此方法反相參考電壓以產 生一反相輸出,作爲開機重置信號。 本發明之開機重置電路和方法,當運作在穩定狀態有 助於提供本質上零直流電流。實質上,運作在零直流電流 不但保存電源以及延長電池壽命,而且降低發熱,這些長 期存在於高速1C晶片上之明顯問題。本發明之其他方面和 優點將從下面詳細描述中顯示,並伴隨所附圖形,來顯示 本發明示範的例子。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉較佳實施例,並配合所附圖式1作詳細 說明如下: 圖式之簡單說明: 第1圖繪示使用開機重置電路來設定複數個鎖存器到 --已知狀態的1C晶片之方塊圖形; 第2圖繪示傳統開機重置電路,其在穩定狀態下所消 (請先閱讀背面之注意事項再填寫本頁) 訂 線 本紙張尺度適用中國國家標準(CNS > A4規格(2Ι0Χ297公釐) A7 B7 4 2297 5, 4705pif'do_6 五、發明説明(卩) 耗之電流Iref ;以及 第3A圖繪示依照本發明一較佳實施例的一種典型開 機重置電路,其產生一開機重置(POR)信號,在穩定狀態下 爲零電流消耗; 第3B圖繪示具有附加反相器之開機重置電路,該附加 反相器串聯耦接至到第一 CMOS反相器;以及 第4圖繪示在第3A與3B圖所描述之典型開機重置電 路,供給電壓Vcc '參考電壓Vref以及POR信號電壓作時 間之函數的圖形。 圖式之標號說明: 100: 1C晶片 102:開機重置電路 103:線 104、106、丨08、110、112:鎖存器 114:位址解碼器 116:線 118:類比多工器 120:通道 122:輸出 200:開機重置電路 202:參考節點 204:節點 206:節點 208:節點 本紙張尺度適用中國國家標準(CNS >八4規格(210>;297公釐) (請先Μ讀背面之注意事項再填寫本頁)
,1T 經濟部智慧財產局員工消費合作社印製 122975 4 7 05pif‘do/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(?) 210: NAND 閘 300:開機重置電路 302:反相器 304:節點 306、308:反相器 實施例 本發明之詳細描述如下所述,零直流電流開機重置電 路和方法,數個特別描述將在下面提出,以提供本發明之 全然了解。然而本發明之顯然技術的使用,而不作特別描 述。對於本發明需要省略部分在其他例子上,製程、元件 以及電路將不會再描述。 第3A圖繪示根據本發明之一較佳實施例,當本質上消 耗零電流於穩定狀態時,產生開機重置(POR)信號的開機重 置電路300。開機重置電路300包括電晶體P1和P6,一電 阻R,一電容器C以及反相器302。本發明之較佳實施例中, 電晶體P丨和P6爲MOSFET電晶體°第3A圖之實施例中, 電晶體P1和P6爲P型MOSFET電晶體。 電晶體P1和P6之每一個具有一源極、一汲極以及一 閘極。電晶體P6之源極和閘極兩者彼此連接,且連接以一 供應電壓電極Vcc。電晶體P6之汲極耦接至到在節點304 上之電晶體P1的閘極和汲極D因此,電晶體P6形成一反 相偏壓二極體。 電晶體P6之汲極耦接到在節點304上之電晶體P1的 閘極和汲極,其中節點304具有一相關參考電壓Vref。當 (請先聞讀背面之注意事項再填寫本頁) 訂 螋 本紙張尺度適用中國國家標準(CNS ) A4说格(210'乂297公釐) A7 B7 經濟部智慧財產局員工消费合作社印製 五、發明説明(1) 供應電壓Vcc大於或等於電晶體P1之啓始電壓VT,電晶 體Ρί爲二極體形式連接和導通。 電晶體ΡΙ之源極耦接至到電阻R。電阻R另一端連接 到供應電壓電極Vcc。如上所述,參考節電304連接到電 .晶體P1之閘極和汲極’以及經由電容器c以電容性的連接 到接地電極。較佳是電容器爲MOSFET電容器集合於一1C 晶片,配合開機重置電路元件。 反相器302耦接至到參考節點304,以接收參考電壓 Vref作其輸入。反相器302對輸入Vref反相,並輸出反相 信號以作爲POR信號。在實施例上,實現反相器302如 CMOS反相器,其包括一 PMOS電晶體和一 NMOS電晶體。 接著,參考第3A圖,供應電壓Vcc從一些開始狀態(例 如零伏特)開始增加到開機。當Vcc從零伏特上升時’由於 經由電容器C以電容器性耦接至接地能量’參考電壓Vref 在參考點304會以一接地電極開始。電晶體P6之汲極耦接 至到電晶體P1之閘極和汲極於參考點304。電晶體P6之 閘極到源極連接作用如一反相偏壓二極體,使得當供給電 壓Vcc下降低於參考電壓Vref時,在電晶體P6之啓始電 壓VT下,電晶體P6轉爲導通來提供於電容器C的放電途 徑。 因爲P1爲二極體連接,參考電壓Vref維持在接地能 量,直到供給電壓Vcc達到電晶體P1之啓始電壓νΤ。當 電晶體Pi之閘極到源極電壓達到啓始電壓VT ’電晶體P1 導通和參考電壓Vref在節點304開始上升。電晶體P1之 (祷先閱讀背面之注$項再填寫本頁) 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(2! 0 X 297公釐) ^ ^^(8pTf.§〇/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(〜) 二極體連接確保在參考電壓Vref和供給電壓Vcc之間差異 大於或等於其啓始電壓VT。供給電壓Vcc連續增加直到其 達到滿滿的Vcc電壓。同樣的,參考電壓Vref增加和準位 截止在一低於Vcc電壓之固定電壓準位。 反相器302反相參考電壓Vref以及輸出反相信號當作 P〇R信號。當電晶體P1開始截止時,POR信號沿著參考電 壓Vref之接地能量。當電晶體P1導通時,POR到供給電 壓Vcc。反相器302達到運作點,換言之,在反相器302 之點改變輸出狀態,以回應輸入信號,POR信號回覆到接 地能量。 在第3A圖之開機電路,電容器C和電阻R—起實現時 間延遲功能,以提供感測改變在供應電壓Vcc。特別適當 供應電壓Vcc增加快速時,電阻藉由緩慢降低電容器之充 電,於節點304來緩慢降低參考電壓Vref之上升。另一方 面,如果供給電壓Vcc增加緩慢,電阻R不會在參考電壓 Vref上禁止上升。在這案例上,參考節點電壓Vref緊密的 追隨供給電壓Vcc,約低於Vcc之一啓始電壓。 在較佳施實例上,反相器302爲一 CMOS反相器,其 拉長本質爲零電流於穩定狀態。本發明施實例之開機重置 電路300能夠包括一個或多個反相器,用以產生主動低電 壓或高電壓極性之P0R信號。很明顯的反相器能夠使用緩 衝器,以驅動P0R信號到1C電晶體的其他元件。 第3B圖繪示具有額外反相器306和308之開機重置 電路300,上述兩反相器以串聯連接於CMOS反相器302。 (請先閲讀背面之注意事項再填寫本頁) 訂 線 本紙張尺度適用中國國家標準(CNS )人4洗格(2丨0 X 297公釐〉 A7 B7 422975、 4705pif.do/006 五、發明説明(if) 開機重置電路300實現在第3圖之反相器,當作包含有MOS 電晶體N2和P2之第一 CMOS反相器302。此外,開機重 置電路300包括一對選擇第二和第三CMOS反相器306和 308,分別以串聯的耦接至到第一 CMOS反相器302。第二 選擇CMOS反相器306包括M0S電晶體N3和P3,以及以 串聯方式耦接至到第一反相器302 °第三選擇CMOS反相 308包括M0S電晶體N4和P4’以及以串聯方式賴接至 到第二反相器306。CMOS反相器302、306以及308之每 一個耦接至到供給電壓電極Vcc以及接地能量。開機重置 電路300產生P0R信號在第二CMOS反相器308之輸出。 請繼續參考第3B圖,在實施例中電晶體p 1、P2、P3、 P4以及P6爲PM0S電晶體,和電晶體N2、N3以及N4爲 NM0S電晶體。電晶體P1和P2爲較佳設計,如以本質高 的啓始元件和具有本質匹配啓始電壓VT。在一實施例,對 於電晶體P1和P2之啓始電壓約爲1伏特。此外,較佳電 晶體N2也爲高的啓始元件,約接近1伏特之啓始電壓。很 顯然的’如電晶體P卜P2 ' P3、P4、P6、N2、N3以及N4 功能,以開關或開關元件,就能夠如此實現。 元件參數構成導致經由電晶體P1在穩定狀態本質零電 流’直到產生p〇R信號。在一實施例中’ PM0S電晶體P卜 P2、P3、P6之通道寬到長(W/L)比例分別爲5Π0、10/5、20/5 以及10/10。而NM0S電晶體N2、N3以及N4之W/L比例 分別爲5M0、H)/5以及10/5。此外電容器C之電容器値爲 在2和3微微法拉(PF)以及電阻R之電阻値約爲500ΚΩ。 (請先閲讀背面之注意事項再填寫本頁) 訂 丨線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家操準(CNS ) M規格(21 〇 X 297公釐) 「422975 4705pif.do/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(/1) 在這架構上,電晶體P2之W/L(例如10/5)比例遠大於電晶 體N2之W/L比例(例如5/40)。在不同W/L比例設計已獲 得想要運作點,對反相器302來藉由電晶體P2和N2來形 成。 在第3B圖之開機電路300結構中,第二和第三CMOS 反相器306和308以串聯方式耦接至到第一 CMOS反相器 302之輸出,功能如額外緩衝器以驅動原始P〇R信號,在 第一反相器CMOS反相器302之輸出到1C電路之其他元 件。第二CMOS反相器306接收從第一 CMOS反相器和反 相輸入信號的P0R信號。第二CMOS反相器306此時輸出 反相P0R信號,其供給到第三CMOS反相器308。第三CMOS 反相器306此時反相接收信號和輸出兩次反相開機信號, 當作開機信號。雖然本實施例顯示三個反相器,但在想法 上本發明之開機電路可以包括任何數目反相器,對適合產 生一適當輸出準位和/或緩衝器元件。 第4圖繪示一可能供給電壓Vcc之圖形和導致參考電 壓Vref以及導致p〇R信號電壓(顯示如一規劃線),來作爲 時間之功能,對於在第3A和3B圖所繪示之開機電路300。 電源上上開始時,供給電壓Vcc開始直線上升在一斜率函 數,參考電壓Vref和por信號電壓開始在-接地電壓,直 到供給電壓Vcc達到電晶體P1之啓始電壓。由於因爲電晶 體P1截止,所以花費供給電壓達到啓始電壓VT的時間之 間。 當供給電壓達到啓使電壓VT ’電晶體P1導通。當供 (請先閲讀背面之注意事項再填寫本頁) -訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210Χ297公釐) 經濟部智慧財產局員工消費合作社印製 422975 ' at 4705pif.do/006 D / 五、發明説明(P) 給電壓Vcc連續上升,參考電壓Vref開始上升和電容器充 電。在這期間,由於電晶體P】之二極體連接,參考電壓 Vref維持在一低於供給電壓Vcc之啓始電壓VT。在供給電 壓Vcc達到啓始電壓VT,由於藉由第一反相器之參考電壓 .Vref之反相,開機信號電壓幾乎維持馬上開始運作在供給 電壓Vcc。 開機信號連續運作在供給電壓Vcc,以此種方式直到第 一反相器302之運作點達到。當供給電壓Vcc、參考電壓 Vref以及開機信號電壓上升,參考電壓Vref對第一反相器 302到到運作點402。在此運作點402,第一反相器302改 變其輸出和開機重置信號電壓。因此,P〇R信號電壓突然 的降到接地能量和維持在電壓準位。 當供給電壓Vcc急速的上升,時間延遲要件,即在開 機電路之電阻R和電容器C,藉由在開機電路300之電容 器充電來緩和快速上升。在另一方面,當供給電壓並不是 快速上升時,參考電壓Vref隨著供給電壓Vcc,在低於供 給電壓Vcc —個啓始電壓(即Vcc-VT)。此方式,本發明之 開機電路300本質上緩和對供給電壓Vcc.之上升變化。 一旦,供給電壓Vcc已經達到供給電壓之値時,供給 電壓Vcc準位截止於本質上Vcc値之固定準位。因此參考 電壓Vref達到Vcc電壓在一穩定狀態,而電流量停止和 DC電流爲零。另一方面,維持在原先接地能量之POR信 號,到達第一反相器之運作點402。 本發明之開機重置電路運作以提供一開機信號,來設 (請先閲讀背面之注意事項再填寫本頁) 線 本紙張尺度適用中國國家標隼(CNS ) A4規格{ 210 X 297公釐) 422975 Λ Α7 4705pif.do/006 ^ 五、發明説明(以) 定或重置電路在1C晶片於已知狀態。此外本發明之開機重 置電路和方法提供,當運作在穩定狀態時本質爲零直流電 流之優點。運作在零直流電流,對於連續存在於高速1C晶 片的問題有降低熱量,保存電力和延長電池壽命的優點。 雖然本發明已以數個實施例揭露如上,但其具有在本 明範圍內之改變、互換及等效物等。需瞭解在實施本發明 之方法與裝置的可改變方式。因此,本發明後附之申請專 利範圍爲解釋包括在不脫離本發明之精神和範圍內之改 變、互換及等效物等。 (請先閱讀背面之注意事項再填寫本頁) 訂 ί線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS )八4規格(210X 297公釐)

Claims (1)

  1. Λ Jr s \·ΒΓ 4 2 2 9 7 5 ^ 4 705pif.do/006 |六‘申ί皁丨彳钕:幻 f I ί.--種開機重置電路,用以從一供給電壓上升到一最終j I 値來產生一開機重置信號,該電路包括: i 1 一第一電晶體,具有一啓始電壓以及設計從該供給電1 丨丨} 丨壓於一參考節點上產生一參考電壓,其中當該供給電壓達u丨 I 到該啓始電壓,該第一電晶體轉爲導通,並藉由至少直到 I 該供給電壓達到該最終値的該啓始電壓,使得參考電壓維丨) j ί :乂 : 持低於供給電壓; I ΐ 一電容器,耦接至該第一電晶體於該參考節點,當該 I 供給電壓大於該第一電晶體之啓始電壓時,使該電容器充i:; 一電阻,耦接至該電晶體以當該供給電壓快速增加i 時,用以緩慢降低該電容器之充電;以及 丨 一第一反相器,耦接至該第一電晶體於該參考節點來| 接收該參考電壓,用以產生一反相輸出’作爲該開機重置i 信號。 : 2. 如申請專利範圍第1項所述之開機重置電路,更包括:: 一第二電晶體,耦接至該第一電晶體和該電容器於該丨 參考節點,用以當該供給電壓下降到低於在該參考準位節丨 點之該參考電壓的一預定電壓準位時,對該電容器放電。丨 3. 如申請專利範圍第1項所述之開機重置電路,更包括:i I 一二極體,耦接至該第一電晶體和該電容器於該參考! 節點上,用以當該供給電壓下降到低於在該參考準位節點| 之該參考電壓的一預定電壓準位時,對電容器放電。 i 4. 如申請專利範圍第1項所述之開機重置電路,其中該丨 本纸张尺度述用中斶周家標準(ΓΝίί ) Α4规络(210Χ297公嫠) (422975 、 4705pif.do/006 第一電晶體爲一二極體型態電晶體。 I 5.如申請專利範圍第2項所述之開機重置電路,其中該i 第二電晶體爲一二極體型態電晶體。 i 6·如申請專利範圍第5項所述之開機重置電路,其中該I i 第--和二電晶體爲MOSFETs。 | 7. 如申請專利範圍第6項所述之開機重置電路,其中該丨 第一電晶體具有一閘極、一汲極以及一源極,其中該第一; 電晶體之該閘極和該汲極耦接至到該參考節點,以及該第i 一電晶體之源極耦接至到該電阻。 i 8. 如申請專利範圍第7項所述之開機重置電路,其中該i 第二電晶體具有一閘極、一汲極以及一源極,其中該第二: 電晶體之閘極和該源極耦接至到該參考節點,及該第二電i i 晶體之汲極耦接至到該供應電壓。 | j I; 9. 如申請專利範圍第8項所述之開機重置電路,其中該i 電阻耦接至該供給電壓,而該電容器耦接至到一接地電; 位。 丨 10. 如申請專利範圍第2項所述之開機重置電路,其中 該第二電晶體爲一二極體。 11. 如申請專利範圍第2項所述之開機重置電路,其中 該第二電晶體爲反向偏壓。 12. 如申請專利範圍第4項所述之開機重置電路,其中 該預定電壓準位爲該第一電晶體之該啓始電壓。 13. 如申請專利範圍第2項所述之開機重置電路,其中 該第一反相器爲一互補式MOS(CMOS)反相器。 % 本紙烺尺度速;ί)中丨翌國家螵準(C'NS ) Α·4規格(210X297公釐) "22975 4705pif.do/006 14. 如申請專利範圍第13項所述之開機重置電路,其中1丨 I '; 該第一反相器包括一 P型MOS電晶體與-- N型MOS電晶丨 ΐ 體串聯。 ί | 15. 如申請專利範圍第π項所述之開機重置電路,更包s i i i 括: f i t . ϊτ' >*» --第二反相器,串聯耦接至到該第一反相器以接收反丨)! j ' 向該開機信號之開機信號,及輸出該反相開機信號以作爲I f j 該開機信號。 |5 I 16. 如申請專利範圍第15項所述之開機重置電路,更包^ | 括: ί ' 一第三反相器,串聯耦接至到該第二反相器,來接收;j 用以反相該反相開機信號之反相開機信號,及輸出該兩次丨 丨 反相開機信號以作爲該開機信號。 i丨 17. 如申請專利範圍第16項所述之開機重置電路,其中丨I 1 I 該第二和第三反相器爲互補式MOS(CMOS)反相器。 丨| 18. 如申請專利範圍第17項所述之開機重置電路,其中i 1 該第二和第三反相器之CMOS反相器的每一個包括P型| 成 MOS電晶體串聯耦接至一 P型MOS電晶體。 | ! r 19. 如申請專利範圍第16項所述之開機重置電路,其中 1 I 該第一、第二和第三反相器耦接至在一供應電壓電位以及 t 一接地電位之間。 |丨 20. 如申請專利範圍第16項所述之開機重置電路,其中| | 該第一電晶體和該第一反相器之電晶體具有匹配啓始電j ί I !. 壓。 丨j 本紙浪尺度適用中國國家標準(CNS ) A4洗格(2iflX 297公釐) 4 2 2975 4705pif.do/006 \-----—-- Ί 六、Φ 4导ή砭闻 j I i ί 21.如申請專利範圍第16項所述之開機重置電路’其中I丨 ; 該第一電晶體和該第一反相器之電晶體爲高啓始元件。 ! i j I 22.如申請專利範圍第丨6項所述之開機重置電路’其中I 6丨 ; 該第一和第二電晶體爲P型電晶體。 & [ I 23.如申請專利範圍第22項所述之開機重置電路’其中I =; ί 該第一電晶體和該第一反相器之電晶體具有約1伏特之啓!' ! j ; 始電壓。 ;Ϊ丨 : 24.如申請專利範圍第16項所述之開機重置電路,其中| $丨 ; 該通道寬度與長度(W/L)比例,對該第一電晶體約爲5/10。 ^丨 1 25.如申請專利範圍第24項所述之開機重置電路’其中ί | i 該W/L比例,對於該P型和N型電晶體分別約爲10/5和1 | I 5/40。 i I 26. 如申請專利範圍第1項所述之開機重置電路,其中I j 該開機重置電路之該電路要件形成在一單一積體電路元!; 1 件。 : i ! ! 27. 如申請專利範圍第1項所述之開機重置電路,其中;1 該開機重置電路形成在一積體電路元件中,適合於使用在丨 一蜂巢式通訊系統。 丨丨 28. 如申請專利範圍第1項所述之開機重置電路,其中丨i 該開機重置電路提供該開機重置信號到記憶體單元。 | J 29. —種開機重置電路,用以從一供給電壓上升到一最| | 終値來產生_ ^開機重置信號,該電路包括: I j i I 一第-開關裝置,用以從該供給電壓產生〜參考電j ! 壓,其中當該供給電壓達到一預定電壓,該開關裝置轉爲| | 本纸張尺度適用中國國家堞準(CN,S ) M規格(21UX 297公釐) 422975 4705pif.do/006 Λ 8 B8 rs D8 經濟部智慧財產局員工消費合作社印製 申請專利範国 導通,藉由至少之該預定電壓,使得該參考電壓維持低於 該供給電壓; 一延遲裝置,當該供給電壓快速增加時,用以緩慢降 低該參考電壓上升;以及 一第一反相裝置,用以反相該參考電壓以產生一反相 輸出,作爲該開機重置信號。 30. 如申請專利範圍第29項所述之開機重置電路,其中 該延遲裝置包括: 一充電裝置,用以當該供給電壓大於該開關裝置的起 始電壓時來充電;以及 一電阻裝置,用以當該供給電壓快速增加時,緩慢降 低該充電裝置之充電。 31. 如申請專利範圍第30項所述之開機重置電路,更包 括: 一第二開關裝置1用以當該供給電壓下降到低於該參 考電壓的該預定電壓準位時,對該放電裝置放電。 32. 如申請專利範圍第31項所述之開機重置電路,更包 括: 一第二反相裝置,用以反向該開機信號和用以輸出該 反相信號,以作爲該開機信號。 33. 如申請專利範圍第32項所述之開機重置電路,更包 括: …第三反相裝置,用以反向該新開機信號和輸出該兩 次反相信號,以作爲該開機信號。 22 (請先閱讀背而之it意事項再填寫本頁) VJ 、y-c 本紙張尺度適用中國國家樣华(CNS ) A4規格(2!0'x 2W公釐) 422975 ' 422975 4705pif.do/006 AS B8 Γ8 D8 穴、申請專利範圍 34. 如申請專利範圍第31項所述之開機重置電路,其中 該第一開關裝置爲一電晶體。 35. 如申請專利範圍第31項所述之開機重置電路,其中 該充電裝置爲一電容器。 36. 如申請專利範圍第31項所述之開機重置電路,其中 該電阻裝置爲一電阻。 37. 如申請專利範圍第31項所述之開機重置電路,其中 該第一反相/^爲一互補MOS(CMOS)反相器。 38. - - 以從一供給電壓上升到一最終値來產 生一開機重置信 (請先閱讀背而之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 法包括: 從該供給電壓產至^參考電壓,其中藉由至少之該預 定電壓,使得該參考電壓維持低於該供給電壓; 當該供給電壓快速增加時,降低該參考電壓上升;以 及 反相該參考電壓以產生一反相輸出,作爲該開機重置 信號。 39. 如申請專利範圍第38項所述之方法,其中該降低更 包括: 當該供給電壓大於該開關裝置的該起始電壓時,則一 電容器充電;以及 當該供給電壓快速增加時,緩慢降低該電容器之充 電。 40. 如申請專利範圍第39項所述之方法,更包括: 當該供給電壓下降到低於該參考電壓的該預定電壓準 23 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 4 2 2975, .,, DC 4705pif.do/〇〇6 cg __m 六、申請專利破·® 位時,則該電容器放電。 41. 如申請專利範圍第39項所述之方法,更包括: 一反相該開機信號;以及 輸出該反相信號,以作爲該開機信號。 42. 如申請專利範圍第41項所述之方法,更包括: 反向該開機信號;以及 輸出該兩次反相信號,以作爲該開機信號。 t請先閱讀背面之注意事項再填寫本頁) 訂 罅丨· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用十遷格⑺
TW88106354A 1998-05-20 1999-04-21 Zero DC current power-on reset circuit TW422975B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US8231498A 1998-05-20 1998-05-20

Publications (1)

Publication Number Publication Date
TW422975B true TW422975B (en) 2001-02-21

Family

ID=22170436

Family Applications (1)

Application Number Title Priority Date Filing Date
TW88106354A TW422975B (en) 1998-05-20 1999-04-21 Zero DC current power-on reset circuit

Country Status (4)

Country Link
EP (1) EP1078465A4 (zh)
JP (1) JP2002516507A (zh)
TW (1) TW422975B (zh)
WO (1) WO1999060703A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633973B (zh) * 2012-08-21 2018-06-01 晶豪科技股份有限公司 具零待机电流消耗的电源重置电路
TWI545541B (zh) * 2015-06-02 2016-08-11 瑞鼎科技股份有限公司 應用於顯示裝置之閘極驅動器的電源開啓重置電路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5748831A (en) * 1980-09-08 1982-03-20 Pioneer Electronic Corp Power-on reset signal generating circuit
JPS61222318A (ja) * 1985-03-27 1986-10-02 Fujitsu Ltd パワ−オンリセツト回路
JPS61296817A (ja) * 1985-06-25 1986-12-27 Ricoh Co Ltd パワ−オン・リセツト回路
JP2508697B2 (ja) * 1987-03-27 1996-06-19 日本電気株式会社 半導体集積回路
JPS6478519A (en) * 1987-09-19 1989-03-24 Mitsubishi Electric Corp Power-on reset circuit
JP2772530B2 (ja) * 1988-12-05 1998-07-02 三菱電機株式会社 半導体集積回路装置
KR960004573B1 (ko) * 1994-02-15 1996-04-09 금성일렉트론주식회사 기동회로를 갖는 기준전압발생회로
JPH1132431A (ja) * 1997-07-10 1999-02-02 Citizen Watch Co Ltd パワーオンリセット回路

Also Published As

Publication number Publication date
WO1999060703A1 (en) 1999-11-25
EP1078465A1 (en) 2001-02-28
EP1078465A4 (en) 2001-05-30
JP2002516507A (ja) 2002-06-04

Similar Documents

Publication Publication Date Title
US6236249B1 (en) Power-on reset circuit for a high density integrated circuit
KR960009394B1 (ko) 동적 임의 접근 메모리용 전원 회로
JP2002015574A (ja) 半導体装置
JPH03296991A (ja) 入力回路
EP3462274B1 (en) Semiconductor devices for sensing voltages
JP5547451B2 (ja) パワーオンリセット回路
KR20040094224A (ko) 파워-온 초기화 회로 및 그를 포함하는 반도체 집적 회로장치
US6252452B1 (en) Semiconductor device
TW200522067A (en) Power-up circuit in semiconductor memory device
US5670906A (en) Integrated circuit operable in a mode having extremely low power consumption
TWI261265B (en) Power-up circuit in semiconductor memory device
US20050140406A1 (en) Power-on reset device
US6483357B2 (en) Semiconductor device reduced in through current
JPH1166855A (ja) 電位検出回路、半導体装置、及び半導体記憶装置
TW422975B (en) Zero DC current power-on reset circuit
US5252909A (en) Constant-voltage generating circuit
JP4603229B2 (ja) パワーアップ信号発生回路
US5686848A (en) Power-up/power-down reset circuit for low voltage interval
JPH07130169A (ja) 電圧発生回路
TW548903B (en) Supply voltage level detector
US6650152B2 (en) Intermediate voltage control circuit having reduced power consumption
CN108564979B (zh) 单端读取电路
US20050140419A1 (en) Circuit for auto-clamping input pins to a definite voltage during power-up or reset
US20240275282A1 (en) Circuit and method for start-up of reference circuits in devices with a plurality of supply voltages
KR100203868B1 (ko) 파워-온 리셋회로

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees