TW419783B - Semiconductor integrated circuit and method for manufacturing the same and semiconductor device and method for manufacturing the same - Google Patents

Semiconductor integrated circuit and method for manufacturing the same and semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
TW419783B
TW419783B TW087106956A TW87106956A TW419783B TW 419783 B TW419783 B TW 419783B TW 087106956 A TW087106956 A TW 087106956A TW 87106956 A TW87106956 A TW 87106956A TW 419783 B TW419783 B TW 419783B
Authority
TW
Taiwan
Prior art keywords
film
glass
silicon
gold
semiconductor
Prior art date
Application number
TW087106956A
Other languages
English (en)
Inventor
Tatsuya Kunikiyo
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW419783B publication Critical patent/TW419783B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

經濟部中央標準局員工消費合作社印製 t ί 419783 A7 _ _ B7五、發明説明（1 ) 〔發明所羼的技術領域] 本發明為關於半専體積體電路與其製造方法以及半導 體裝置與其製造方法，尤其為翮於半導體積體電路及半導 體裝置所用之元件隔雔，MOS電晶體之側壁間隔部，Μ及連 接半導體積體電路之元件的配線及配線之層間絕緣者。 〔習用的技術〕 第36圖及第37圖表示具有元件隔雒領域之習用的半導 體積體電路之一例的模式圖，第36圖表示半導體積體電路 之平面配置，第37圖表示第36圖之Α-Α線斷面的構造。 第36圖〜第37圖所示的MOS電晶體例如為形成半導體 記憶體晶胞的構成要素。 第36圖〜第3?圖中，1為半導發基板，2為於半導體基板 1以0,2〜0.3iim程度之深度形成的溝部（trench)而於該 溝部填埋絕緣物而形成的淺隔離溝部（shallow trench isolation,M下簡稱STI),3a〜3d為形成於半導體基板1 之主面的源極/汲極領域，4為積層於半導體基板1及STI 上之閛極氧化膜，5為積層於閘極氧化膜4上的多晶矽閘極 ,6為積曆於多晶矽閘極5上之金屬矽化（Si丨icide)膜，7為 稹層於金屬矽化膜6上之氧化膜，8為形成於閘極氧化膜4, 多晶矽閘極5,金羼矽化瞑6及氧化膜7之側壁的側壁間隔 部（side wall spacer),11為覆蓋半導體基板1之主面而 形成之層間膜，12為形成於層間膜11上的金靨配線，又於 本說明中之STI為表示用Μ隔維互相鄰接之一組元件的方 法，然於表示用該方法的構造時亦為使用STI的用語表示 I—--Ίίη----- 裝------訂 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 3 9 7 4 9 419783 A7 經濟部中央標準局員工消費合作社印製 ____B7五、發明説明（2 ) ,STI2為形成於包含源棰/汲極領域3a〜3d之活性半導體 領域的周邊部，由源極/汲搔領域3a〜3d,半導體基板1, 閘極氧化膜4, Μ及閘極5形成的MOS電晶體則例如供用於 記憶體晶胞（meaiory cell)。 閘棰氧化膜4,多晶矽閘極5,金屬矽化膜6,氧化膜7及 倒壁間隔部8構成訊號線9a〜9 c,金属矽化膜6的材料例 如可使用矽化鎢（WSi)及矽化钛（TiSi)等，一般的氧化膜 7之材料為使用矽氧化膜（SiO),矽氧化膜的電姐率大約為 2 X 1 0 1 6 Ω · c a 0 第37圖所示之埸電晶膜（field tramsistor)10為由 STI2,在其上面的配線9b, K及設在STI2兩側之源極/汲 極領域3b, 3c構成，場電晶體10為以ST 12為蘭極氧化膜4 的寄生電晶體。 半導體記憶髅晶胞之動作是否良好受到下列性質的影響。 1.元件隔離特性， 2 .配線間電容量， 3. 閘極〜源極間的電容量及閘搔〜汲極間的電容虽。 4. 由形成金屬砂化物而加在閘極的磨力。 上列第1項的元件隔離特性之中，漏泄電流的多少及 由元件隔離領域所隔離之元件間所容許的電壓大小對於半 導體記憶賭晶胞動作之良否有甚大的影響，由元件隔雄領 域分離之元件間的容許電颳愈大愈好，又通過元件隔離領 域流於元件間的漏泄電滾則愈小愈好。 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 2 397 49 41978^ A7 B7 五、發明説明（3 ) 欲得上述所望的元件隔雛特性的方法之一可考應將寄 生於元件隔離領域之場電晶體10的聞值電壓，設閾值電壓 為Vth費米（Fermi)準位為多f,平帶（qlat band)電®為 Vfb,閘極電容虽為C0,矽的比誘電率為Ksi,真空的誘電 率為ε 〇,單位電荷量為q,受體（acceptor)濃度為Ha,源極 〜基板間電壓為Vbs,則用矽基板形成之M0S電晶體的閥值 電壓Vth可由数式1表示，矽的比誘電率Kst則大約為11.7 〇 〔數式1] -(1) 又設矽氧化瞑的比誘電率為KS|。2閘棰氧化膜的膜 厚為tox,則M0S電晶體之單位面稹的閘極電容量C〇可由 數式2表示，矽氧化膜的比誘電率為KSI。2則大約為3.9。 〔數式2〕 . - 1 - .—7 : 1 II - - —^衣 I I (請先閱讀背面之注意事項再填寫本頁) 、17 經濟部中央樣準局員工消費合作社印製 ~ KSi〇2 ‘ 'ΟΧ …（2) 由於場電晶體10之閘棰氧化膜為STI2,因此STI2的比 介電率愈小則場電晶體1 0的闥值電壓愈大，由上述表示欲 從ST 12提高隔離可能的電壓及減小漏泄電流，可將構成 S Τ I 2之絕緣物的比誘電率減小。 一般為R合DRAM的世代交替舍要求縮小DRAM的尺寸， 本紙張尺度適用中國國家梯準（CNS ) A4規格（210X297公釐> 3 39 74 9 經濟部中央標準局負工消費合作社印製 A7 __B7五、發明説明（4 ) 然按比例（scaling)規則減小STI2之開口寬度時，必須降 低ST 12的誘電率，因為沿比例規則欲變更ST 12的形狀時， 將要求減小溝部的開口寬度及減小溝部的深度，上述要求 為使元件隔離特性趨向降低方向之故，如為減小溝部的開 口寬度而加深溝部的深度，則欲填充絕緣物於該溝部時有 困難。 例如於日本特開平δ-46 02 8號公報則開示有使用比誘 電率未滿3.3的材枓代替二氧化矽Si〇2亦即用聚酰亞胺 (polyimide)及聚合趙（polyueric)之旋轉附著玻璃（ SpUon Glass,SGG)填充的方法，然而使用含有S0G等之 誘電體材料的有機物時，欲填充開口寬度小的溝部有困難 ,再則以上述所開示的元件構造由於半導體的表面與溝部 表面並無段差，因此難Μ良好精確度實行遮膜（Bask)的重 合，例如於日本特開平4- 1 5 1 8 50號公報中記載有於隔離溝 部之PSG(矽玻璃，silicate glass)中存在空洞之例，該公 報記載的空洞為於隔離溝部之PSG的楂少一部偶然的發生 而並非Μ減低隔離溝之誘電率為目的，尤其該公報記載的 發明為關於防止形成於隔離溝部底部的空洞由於PSG之回 流（r· e f I 〇 w )而浮上表面的製造方法，其隔離溝部將擴大空 洞的份量，其電場主要透過的PSG之斷面積比較習用技術 並未減小，該公報之記載並非關於滅低隔離溝部之誘電率 的半専體積體電路之製造方法者。 此外提高元件隔離特性的方法，於日本持開平 5-160251號公報開示有如第38圖，第39圖所示之於內部含 (請先閱讀背面之注意事項再填寫本頁} 本紙張尺度適用十國國家標準（CNS ) A4规格（2I0X297公釐） 4 397 49 經濟部中央標準局員工消費合作社印製 ! 419783 A7 ______B7五、發明説明（5 ) 有空洞25的隔離溝部，欲形成上述的隔離溝部首先在半導 體基板1上形成不活性化層20,其次使用形成圖案之抗蝕 膜實行異方性蝕刻形成溝部，此時不活性化層20將埴留於 未形成溝部的半導體基板1上.通留不活性化層20的領域 含有形成電晶體等之半導體元件之活性半導體領域，在溝 部内壁形成氧化膜21後，K水溶性玻璃部份的將空洞填充 ，並對其實行回蝕刻（etch back),其次用CVD法堆積矽二 氧化物23,於此使堆積於兩側之側壁的膜之傾斜角度成為 左右相等之膜的堆積，其次介由達到水溶性玻璃的開口除 去水溶性玻璃，用CVD法堆積矽二氧化物層24,形成具有 空洞25的隔離溝部於半専體基板1内，其次以化學機械研 磨.法（Chemical Mechanical Polishing,簡稱 CMP)將矽二 氧化物層23,24研磨予Μ平坦化，然後如第39圖所示將不 活性化層20用蝕刻除去之後，形成電晶體等於活性半導體 領域26，以上述方法將隔離溝部空洞化時存在有需經兩種 類的CVD法Μ除去水溶性玻瑀之複雜的工序之問題，又如 第38圖，第39圖所示溝部構造之半導體基板1的表面與矽 氧化膜21為近於直角的角度相交，因此將有電場集中，溝 部中發生電場集中時，則於電晶體之閘極電壓一汲極電流 特性發生駝峰（hump),並觀測到顯著出現電晶體的閘極寬 度愈小則閼值電壓降低的反狹通道效果。 前述第2項所舉的配線間電容量為於電晶體數量較多 的半専體積體電路決定其動作速度之一重要因素·—般於 第37圖所示的配線12多使用金靥，又於配線間及配線與半 (請先閱讀背面之注意事項再填寫本頁} 本紙張尺度適用中國國家標準（CNS ) A4規格（2!0X29"7公釐） 5 3 9749 經濟部中央標準局員工消費合作社印製 I 4 1 9 Τ ο 3 Α7 Β7 五、發明説明（6 ) 導體基板之間的層間膜則多使用氧化膜，例如於配線間使 用矽氧化物時，設配線間距離M tox表示，其他符號的定義 與數式2相同，則單位面積的配線間容量Cv可由數式3表 示，矽氧化膜的比誘電率約為3.9而較大，成為使半導體 積體電路的動作延遅的要因。 〔數式3〕 = £q Ksa2 -— …(3) f〇jr 日本特開平3-156929號公報中記載有使層間膜含有空 調K降低配線間容量之半導體裝置的製造方法，依該製造 方法為K濺鍍法於空洞為開口狀態的層間膜上直接形成鋁 層，使用上述製造方法時，有必要於曆間膜形成開口直徑 小的空洞以避免鋁填埋於空洞內，而如由空洞形成的空隙 小則降低配線間電容量的效果變小，空隙小則降低配線間 電容量的效果變小的事實亦為吻合日本特開平5-283542號 公報記載的發明中所舉的問題，又於日本特開昭63-318752 號公報開示有於同一層內鄰接的配線間設空洞K減小配線 間容量的發明，然其形成方法為以段差被覆性不良的條件 形成電漿CVD SiN膜，電漿CVD SiO膜，常壓CVD SiO瞑 ，常壓CVDPSG膜者，使用該等方法時由於段差被覆性不良 以致無法充份被覆配線而有增加絕緣不良的可能性之問題 0 前述第3項所舉的閛極-源極間電容量及閘極-汲極間 I丨]丨--Ί，-裝------訂----- Ί (請先鬩讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 6 3 9 7 49 ' A 7 B7 五、發明説明（7 ) 電容量對於HOS電晶Si的動作速度有甚大的影響，該等霄 容量雖為寄生電容量，但為提高MOS電晶體的動作速度則 愈小愈好，閘極-源極間電容量及閘掻-汲棰間電容量以第 37圖所示為發生於挾側壁間隔部8之閘極-汲極領域3C ,3d 與多晶矽閘極5之間，由適用數式2類推，可知側壁間隔 部8的比誘電率愈小則其電容量愈小。 如欲減小側壁間隔部8的比誘電率，可與隔離溝的狀 態同樣的於側壁間隔部8設空洞，例如於日本特開昭63-211676號公報開示具備含有空洞部之側壁間隔部之MOS電 晶逋的製造方法，然而K形成有空洞部的狀態形成輕接劑 汲極（Lightly D「ain :LDD)構造亦有不容易對於源極/汲 極領域的不純物溻度產生高低的問題。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 又於美國專利第5516720號說明書中開示有含有形成 空洞（Void)之側壁間隔部之H0S電晶體的製造方法，然而 該空洞僅存在於側壁間隔部的一部分，與半導體基板相接 的部分則無空洞，因此構成側壁間隔部的材料為附著於半 導體基板，雖然為形成LDD構造時將不純物摻人半導體基 板，但存在有其損壊為遣留在側壁間隔部的問題。 前述第4項所舉的由彤成金臑矽化物加在閘極的應力 將降低行走於通道的載通（Carrier)(電子或正孔）的移動 度，依第37圖所示，加在閘極5的應力將於閘極氧化膜4 與半導體基板1之界面發生應力而發生上述現象，為要降 低訊號媒9a〜9c之電阻值在閘極5之上形成金屬矽化物膜 6,然其時由於實施以下的工序，因此對於閘極5施加應力 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 7 39749 A7 ! 419783 __B7 五、發明説明（8 ) (請先閱讀背面之注意事項再填寫本頁；一 ，亦即於多晶矽閘極5上堆積鎢（W)及钛（TU等之高融點 的工序，由實ifeRTAUapid Thermal Anneal)等之熱處理 使多晶矽與高融點金臈起化學反應以形成金屬矽化物（Wsi ,T i s i等）的工序。 例如於日本特開平4-151866號公報開示有於配線層（ 護環，guard ring)設细溝或孔K緩和角部等的應力的方法 ,然而上述開示的细溝寬度為2 0 w in〜4 0 w m者，因此如使 用上述公報記載的技術則對於例如寬度比0 . 1 w m程度小的 配線彤成细溝時則有困難。 〔發明所欲解決的課題] 習用的半導體體積體電路之隔離溝部為如上述構成， 由於蝕刻之損壞及體積膨脹率不同的材料相接，因此存在 有於蝕刻時及熱處理時於溝部内壁發生微小缺陷的問題。 又於習用之半導體體積體電路的製造方法，於設空洞 K減小隔離满部的誘電率時，存在有設空洞於隔離溝部的 工序複雜而製造困難的問題。 經濟、邓中央標準局員工消費合作社印製 又於習用之半導體體積暖電路存在有由於設在配媒間 及配線與半導體基板之間的層間膜使半導體體積體電路之 動作速度降低的問題。 習用的半導體體裝置的製造方法，由於將側壁間隔部 空洞化後摻入用Μ形成源捶/汲極領域的不纯物，因而存 在有不容易於源極/汲極領域形成具有充分之不純物濃度 之差的LDD構造的問題，又如為了形成具有充分之不純物 濃度差的LDD嫌造而減小空洞尺寸，則由離子注人受到損 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） 8 39749 ! 419783 A7 B7五、發明説明（9 ) 壞的側壁間隔部將遺留於源極/汲極領域上以致在側壁間 經濟部中央橾準局員工消費合作社印裝 至之 加度 隔膨流 體 間 壊亂 直晶 的設 流近 極動 之積電 導 層 損散 膜電 面及 極附 閘移 路體泄 半 的 c 的的 緣止 主 Μ 汲面。對的 電因漏 使 間的成流 絕防 之， 遇界 題於體。體 及的 以 板 目構電 極Μ定件 通於問由載題積壊成 序 基為入搔 閘而 預元 槿流的，之問體損構 Η 賭度注汲 止， 有之 源為流法中的導的陷 之 専速子之 防低 具数 由成電方板低半刻缺 部 半作離近。Κ 降 備複 ,，極造基降於蝕小 溝 與動因附的力的 具的 位獲汲製體力對因微 離 線的去面目應度 為面 _ 捕小其導動 -之之 隔 配路除界為之動。 路主 面面減及半驅題壁生 於。及電後於小極移的 電之 界界成置的流問内發 洞的間體入流減閘的目 體定 生該構装下電的其而 空 目線積注去流在體為 積預 發被 ，逋直之述在接 設為配體子除電加載低 體述 面分因導膜體上留相 化易在導離而極和之降彳専前 界部要半緣晶決於料 簡容設半於部汲媛中的段半於 的一亂的絕電解由材Κ造將高對隔止由板力手的設 板的散用極有為小之 並製又提又間防又基動的明 ， 基子的習閘在明減同 明之明U明壁以明體驅題發板 砂電流於使存發 Μ 不。發路發化發側由發導流課 1 基 與 之電又力而本部的的本電本洞本的 _ 本半電決第體 部槿極 應低 溝率目 體 空 下因 之之解 導 隔汲汲 有降 離脹為 積 膜 留要 下體 t 半 --Ί.^--Id----- 裝------訂 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 39749 A7 B7 五、發明説明（10 ) 在前述預定之主面用Μ隔雛前述複數之元件間的隔離溝部 積 體 専 半 的 。 明 徵發 特 1 其第 為 Κ 充為 填路 物電 化體 氟積 月堪 部導 溝半 離的 隔明 述發 前 2 以第 而 半體 的導 明半 發述 2 士月 。 第 有 徵及具 特 1 更 其第壁 為以内 OF為部 S 路溝 用電離 使體隔 物植述 化體前 氟導 Μ 述半而 前的 ， Μ明路 而發電 I 0〇 路第積 電 體 體 導 設 於 備 具 由 為 法 方 造 。 製 成的 構路 所電 膜體 化積 氧體 之導 成半 形的 而明 化發 氧 4 為第 板 基 於 Μ , 用 序 成 工形 的面 膜主 緣述 絕前 成於 彤 ， 面 序 主工 之的 板璃 基玻 體流 導回 半成 的形 件上 元 膜 之緣 數絕 複述 有前 在回工 而述的 膜前住 緣使塞 絕及部 述Μ溝 前 ，離 及序隔 璃 Η 述 玻的前 流部將 回溝方 述離上 前隔更 通之之 貫面面 之底底 件有述 元郜前 數内於 複板流 述基回 前體璃 離導玻 隔半流 明 發 4 第 Μ 為 法 方 造 製 的 路 電 Roe 稹 體 導 半 的 。 發 成 5 構第 所 序 硼 用 使 璃 玻 流 回 逑 前 而 法 方 造 製。 的徵 路特 電其 體為 積璃 1晈 導矽 半 、 的磷 (請先閱讀背面之注意事項再填寫本頁) -裝1 經濟部中央標準局員工消費合作社印製 的.設 面 * 主線 之配 定 1 預第 有的 具方 備上 具之 為板 路基 電體 體導 積半 體述 導前 半在 的 設 明 ， 發板 6 基 第體 導 半 及導 Μ 半 , 述 線前 配於 2 持 第支 的線 間配 之 1 線第 配述 1 前 第將 述設 前所 與離 板隔 基線 體配 導 2 半第 述述 前 前 在與 體第 持述 支前 的 於 板滿 基充 體 由 的 離 距 定 預 為 面 為主缴 僅定特 線預其 配述為 2 前緣 第由絕 述之以 前間予 與線體 線配氣 配 2 的 1 第定 第述預 述前之 前與間 以線空 而配吠 ,1 層 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 39749 五、發明説明（11 ) 第 路 電 體 A7 B7 積配 體 2 導第 半逑 的前 明’ 發線 6 元 第位 K 的· 為數 路複 電為 體線 積配 體 1 導第 半述 的前 明其 發而 第成 於形 備上 具膜 由間 為層 法述 方前 造於 製 ， 之序 路 Η 。電的 徵體膜 特積間 其體層 為導成 線半形 元的部 字明上 的發的 數 〇〇 層 複第線 為 配 線 1 垂數 成複 形述 膜前 璃淤 玻流 流回 回 膜 述璃 前玻 及流 膜回 間述 層前 述將 前 於程 ,Η 序之 Η 溝 的 的 璃數 玻複 流之 回 直 化配 坦 2 平第 膜 成 璃形 玻上 流膜 回璃 述玻 前流 的回 後述 流前 回之 將後 , 化 序坦 工平 的 於 洞及 空 Μ 成 ， 形序 溝 Η 的的 成閘 彤述 備 1刖 具蓋 由覆 Μ Μ 為 ， 序 法 Η 方的 造上 製面 之主 置 的 裝定 體預 。 導之 成半板 構的基 所明體 程發導 工 9 半 的第於 層 極 線 閘 1 部 第隔 述間 前壁 蓋側 覆 2 成第 形 Κ , 板 序基 Η 體 的導 部半 隔述 間前 壁於 側接 1 相 第為 成並 形部 態隔 狀間 的壁 搔側 純除 不及 將 Μ 膜 ， 遮序 為 Η 部的 隔極 間汲 壁及 側極 1 源 第成 述形 前 Μ 及板 極基 閘體 述導 前半 Μ 述 , 前 序入 Η 導 的物 (請先閲讀背面之注意— ?填寫本頁} 經濟部中央標準局員工消費合作社印製 的 明 發 δ 第 以 為 。 法 成方 構造 所製 序之 工置 的裝 部體 隔導 間半 壁的 側明 1 發 第10 述第 去 序 〇 工徵 之特 極其 汲為 及膜 極遮 源做 述用 前方 成雙 形部 以隔 而間 , 壁 法側 方 2 造第 製及 之 1 置第 裝述 體前 導 Μ 半為 的序 明工 發之 9 極 第汲 。 Μ及徴 為極特 , 源其 法述為 方前膜 造成遮 製形做 之Κ用 置而部 装 ，隔 體法間 導方壁 半造側 的製 1 明之第 發置述 11装前 第體將 導僅 半為 本紙張尺度適用中國國家標準( CNS ) Α4規格（210X297公釐） 11 11 39749 A7 419783 ___B7_ 五、發明説明（l2 ) (請先閱讀背面之注意事項再填寫本頁) 第12發明的半導體裝置為具備具有預定之主面的半導 體基板，S餍於前述主面上含有閘極的積餍體，Μ及覆蓋 前述積曆體之圓頂狀的側壁間隔部，而前述側壁間隔部由 前述積層體隔離為其特徵。 第13發明的半導體裝置之製造方法，為由包含準備具 有預定之主面的半導體基板的工序，於前述預定的主面上 形成閘極絕緣膜的工序，於前述閘極絕緣膜上形成多晶矽 膜的工序，於前述多晶矽膜上形成具有空洞之金屬膜的工 序，以及使前述多晶矽膜與前述金靥膜起反應而形成金麗 矽化物的工序所構成。 第14發明的半導體裝置之製造方法，為以第13發明的 半専體積裝置之製造方法，而以更為具備於前述半導體基 板之前述預定主面上之前述閘極絕緣膜與前述多晶矽膜及 前述金屬膜的側壁形成比前述金羼膜更高之前述側壁間隔 部的工序，Μ及形成前述金羼膜的工序包含在於前述側壁 間隔部與前述多晶矽膜所圍繞的凹部堆積前述金羼膜的工 序為其特徼。 經濟部中央標準局員工消費合作社印製 第15發明之半導體裝置，Μ具備具有預定之主面的半 専體基板，設在前述預定之主面上的閘極絕緣膜，設在前 述閘極絕緣膜上的多晶矽膜.Κ及設在前述多晶矽膜上之 金屬矽化物膜，而Μ前述金靥矽化物膜具有空洞為其特徵 0 〔發明的實施肜態〕 〔實施形態1〕 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨0X2W公釐） 3 9 7 49 12 經濟部中央標準局員工消費合作社印製 I 419TB3 ' A7 B7五、發明説明（I3 ) K下說明之本發明的S施形態1的半導體積體電路至 少具有二個元件，及隔離該等元件之間的隔雛溝部，而對 隔離溝部為用氟化物的SiOF填充者。 Μ下並說明本發明之效果特別大的狀態，亦即前述隔 雛溝部為形成於矽基板之STI的狀態。 第1圖表示依實施形態1之半導體積體電路之一構成 例的棋式圖，第1圖並表示形成於半導體積體電路中之 STI2之近傍的擴大斷面，於半導體基板1之箭頭30, 31所 示的活性半専體領域上形成由STI2隔離的元件。 STI2由肜成在溝部側壁的矽氧化膜32,形成在半導體 基板1之主面與溝部境界附近的矽氧化物34,以及於溝部 對紙面垂直方向延伸填充成帶狀的SiOF所構成，矽氧化物 34為形成於溝部的開口部周圍，具有媛和集中於溝部開口 部周圍之半専體基板1之電場的作用。 於形成STI2時，於溝部内其内壁受到由蝕刻的損壞， 又由於體積膨脹率不同之材料（半専體基板1與矽氧化膜32 )的相接（矽的體積膨脹率約為3·1Χ10_6,二氧化矽及 SiOF的體積膨脹率約為1.2Χ 1〇-2),因此於蝕刻及熱處理 時於材質界面發生微小缺陷，然而由於MS iOF35填充溝部 ,於填充SiOF35時產生之氟離子與矽原子之懸掛鐽（ dangling bonds)结合，因而可減小流通於箭頭30, 31所 示領域形成之元件間的漏泄電流。 又SiOF之比誘電率大約為2.0至3·0程度，由於為以比 較矽氧化膜之比誘電率為小的材科填充，介由STI2鄰接的 13 本紙張尺度適用中國國家標準（CNS ) Α4規格（2!0Χ297公釐） 3 9749 (請先閲讀背面之注意事項再填寫本頁) 裝- 訂 經濟部中央栳準局員工消費合作社印裝 * 419783 A7 B7五、發明説明（I4 ) 電晶體互相間的寄生结合比習用的狀態為小，因此實腌形 態1之STI2使元件隔雔特性更加提高，由上述其填充STI2 的氟化物以使用Si OF為宜。 關於其電阻率Si〇2大約為2Χ1016Ω ‘ cm,S0G大約為 1X1013 至 1Χ1014Ω · cm , SiOF大約為 2Χ1016Ω · cm,因 此不成為比習用狀態使元件隔離特性劣化的要因。 其次參照第2圖至第5圖說明用SiOF3 5填充之ST 12的 製造方法，首先對半導體基板1實行熱氧化於半導體基板 1之主面形成具有O.Olwm程度之厚度的矽氧化膜33,然後 順序堆積形成0.03^ b程度之厚度的多晶矽膜36與0.02w ® 程度之厚度的氮化膜37,其次於氮化膜37上彤成約0.06 /im厚度之抗蝕膜38並將其形成圖案，其後以形成圖案之 抗蝕膜38為遮瞑實行異方性蝕刻，彤成溝部39(參照第2圖 ),溝部39的寬度大約為0.2«ιη,其深度由半導體基板1的 主面大約為0.2wra 。 由第2圖的狀態除去抗蝕膜38後，將溝部39内壁及多 晶矽膜36的内壁熱氧化，形成0.05wm程度之厚度的矽氧 化膜32(參照第3圖），該矽氧化膜32具有保護溝部39内堃的 功用，例如氧化膜32可防止填充絕緣物於溝部39時其内壁 受到損傷，同時可防止溝部39内壁受到在半導體基板1之 外部的重金羼（Ti,Co,W等）的污染，又陲著溝部39內壁被 氧化，具有於形成溝部39時發生損傷的領域（溝部39内壁 面）亦被氧化，該領域為含於氧化膜32内，因此於半導體 基板1之内壁由於蝕刻所受到的損傷得以減小。 I--..--'裝------訂----.--,^-. (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（2【OX297公釐） 14 3 9749 經濟部中央標準局負工消費合作社印製 i 419783 A7 B7五、發明説明（15 ) 其次於溝部39端部Μ突出於半導體基板1的主面彤成 矽氧化物34,該矽氧化物34形成為STI2的側壁，由从抑制 溝部39與半導體基板1之主面的境界之於STI2的電場集中 〇 其次填充溝部39, MCVD法對於半専體基板1的全面 堆稹彤成SiOF膜40(參照第4圖），然後對第4圖之SiOF膜40 Μ化學機械研磨（Μ下稱CMP)予Μ平坦化，平坦化時使用 氮化膜37為CMP的停止部，由以將氮化膜37以上之SiOF膜 40A除去而形成SiOF35(參照第5圖），其次以蝕刻除去用做 停止部的氮化膜37與多晶矽膜36而形成如第1圖所示之 STI2,其後實行之於半導體基板1上重合為彤成元件之遮 膜時，亦由於STI2具有段差而容易。 [實施形態2] 於實施形態1說明填充STI2之SiOF仍比誘電率比習用 之Si02小而提高元件隔離特性，但比誘電率非常小的物質 之一為空氣，第38圖及第39圖所示習用隔離溝部形成空洞 的狀態則於習用技術的說明中已有所說明。 然而具有空洞之隔雛溝部的習用製造方法甚複雜，本 實施形態2之半専體積體電路的製造方法將STI之空洞的 形成工序予Μ簡化。 第6圖〜第11圖表示實施形態2之半導體積體電路之 製造方法之各工序的模式圖，第6圖〜第11圖與實施形態 1所說明之第1圖〜第5圖同樣為表示STI近傍之半導體 基板的擴大斷面，第6圃〜第11圖中與第1圖〜第5圖相 15 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 3 97 49 (請先閱讀背面之注意事項再填寫本頁) 419783 經濟部中央標準局貝工消費合作社印裝 A7 B7五、發明説明（l6 ) 同的符號表示其相當的部分，其尺寸亦大致相同。 首先如第6圖所示準備形成有溝部39的半導體基板1, 於該半導體基板1自其主面由下而上依順序積層形成矽氧 化膜33,多晶矽膜36,氮化膜37, BPSG膜41，以及抗蝕膜 42, BPSG膜41的厚度大約為0.08/i m,抗蝕膜42的厚度大約 為0.06w n,然後K形成画案之抗蝕膜42為遮膜實行異方性 蝕刻，堀開複數之膜33,36,37,41形成於半専體基板1具 有底面的溝部39。 其次於除去抗蝕膜42之後，用熱氧化形成矽氧化膜32 及矽氧化膜34(參照第7圖），該等工序與圖至第3圖所示工 序相同。 其次用800〜850T；實行高溫熱處理使BPSG膜41發生回 流，第7圖所示之溝39的開口部由BPSG膜塞住而形成空洞 43 (參照第8圖）。 其次用氮氧化膜37為停止部實行CMP Μ除去BPSG膜之 上部41Α,由Μ形成塞住第7圖所示之溝部39的開口部的 BPSG44(參照第9圖），實行CMP後除去氮化膜37(參照第10) ，其後除去多晶矽膜36,矽氧化物34成為STI2的側壁現出 於表面（參照第11圖）。 第8圖所示的工序中，為形成空洞43實行BPSG膜41的 回流時，由控制回流的溫度及時間Μ確保自溝39之底部的 箭頭45所示的高度於某一程度，例如為0.2〜O.ljum的程 度，該高度愈高愈好，溝部39較深處之溝的寬度形成較狭 Μ使回流的BPSG44不致落人满部39的構成，但即使未於溝 (請先閲讀背面之注意事項再填寫本頁) . "裝 訂-------^---- 本纸張尺度適用中國國家標準{ CNS ) Λ4規枯（210x 297公寿） 16 3 9 7 4 9 41978^ A7 經濟部中央標準局員工消費合作社印製 B7五、發明説明（I7 ) 部39設傾斜亦可由BPSG膜41的回流將溝部39蓋住。 上述的製造方法由於具有由回流玻璃（BPSG膜41)的回 流而形成空洞43的工序，因此能將半導體積體電路的工序 簡化。 於上述實施形態2的說明中MBPSG用做回流玻璃舉例 說明，此為對於做成伸出（over hang)以使用BPSG為宜， 然例如使用BPTE0S為回流玻璃亦可。 又矽氧化物34之周邊為向溝部39内部滿出，因而具有 固定蓋住溝部39之BPSG44的效果。 實施形態3 其次說明之實施形態3的半導體積體電路於配線的下 部成為空洞之處有其特點，第12圖表示本發明之實施形態 3之半導體積體電路之平面構成的配置圖，第13圖為第12 圖之B-B線斷面圖，第14圖表示C-C線斷面圖。 第12圖中複数之活性半導體領域50由元件隔雜領域51 互相隔離，活性半導體領域50與敷設在其上的字元線（word line)52共同構成M0S電晶體，存在於活性半導體領域50 之該H0S電晶體的源極/汲極領域連接於第12圄之平面内 與字元線52直交配置之位元線53,位元線53與活性半導體 領域50之連接為由位元線接觸部54達成，活性半導題領域 50與未圖示的蓄存電容器（storage capacitor)之電氣連 接為由蓄存線接觸部55達成，又位元線53與其他配線的連 接為由接觸部56達成，字元線52及位元線53的寬度均設在 0 . 2 ju I 程度。 17 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公弟） 3 9 749 ----Hr -Γ I—Ψ—.—Λ f - - - I -私衣 I ί (請先閱讀背面之注意事項再4寫本頁)
、1T A7 419783 B7 五、發明説明（18 ) (請先閱讀背面之注意事項再填寫本頁) 如第13圖所示，於半導體基板1及位元線53之間設有 空洞57,空洞57的高度，亦即半導體基板1的主面與位元 線53之間隔為〇.5μ m程度，具有約0.2W m之厚度的位元線 53由位元線接觸部54及接觸部56固定支持於半等體基板1, 該接觭部54,56的直徑為0.2〜1.5/Lita程度，位元線53之 上形成具有大約〇.3w m厚度的層間氧化膜58，然後於層間 氧化膜58上形成用於平坦化的BPSG膜59,該BPSG膜59之厚 度大約為O.lwm,又為使圖面易於瞭解，將層間氧化膜58 及BPSG膜59自第12圈中予Μ省略。 接觸部54 ,56與半等體基板1則由構成該等之元件間 的共有結合而接著，因此由提高半導體基板1之表面的清 淨度而可圖接著強度的提升。 經濟部中央標準局負工消費合作社印製 如第14圖所示，於層間氧化膜58形成溝部60,第14圖 表示溝部60上部由BPSG膜59塞住的狀態，第15圖表示肜成 第14圖所示之BPSG膜59之前的半導體積體電路之上面的狀 態，在MBPSG膜59覆蓋之前，第14圖所示之空洞57介由溝 部60通於外部，溝部60如後述為彤成空洞57而設，然由對 於BPS G膜59平坦化而可於其上層形成配線層等。 如上述由於設置空洞57,於第13圖之字元線52與位元 線53之間，並由半導體基板1為預定的距雜之層狀的空間 200僅由空氣充滿，而該空間200為有用於字元線52與位 元線53的絕緣，空間200的近傍無接觸部54,56而字元線 52與位元線53之間的電容量成為問題，但字元線52與字元 線53間的配線間電容量已比習用減低，因此可圖半導體稹 本紙張又度適用中國國家標準（CNS ) A4規格（210X 297公筇） 18 3 9 7 49 419783
Α7 IV 五、發明説明（19 ) 體電路的動作速度，又位元線53間的配線電容量亦由溝部 60而得減低。 上述實施形態3的說明中，半導體基板1與位元線53 之間僅存在有空洞57,然而如第16圖所示於半導體基板1 上彤成有絕緣膜61亦可達成與上述賁施形態3同樣的效果 ，該絕緣膜61並具補助固定接觸部54,56於半導體基板1 的功用，又由絕緣膜61可防止半導體基板1受到構成位元 線53之材料的污染。 空 1 於於在 示第浸設存 所及路 •來 圖圖 電出本 1417體溶於 第第積62, 及如體璃後 圖為導玻去 13分 半性除 第部該溶部 明的將水全 £ 7 -I 2 5 *^6 圖洞層60璃 18空之部玻 第成62溝性 及形璃之溶 圖於玻圖水 17，性17之 第法溶第下 照方水由58 參成成將膜 次形形 ，化 其的 示時氧 57所中間 洞圖水層 --*--*1 -1JJ—- - i ___ (諸先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 有水溶性玻璃62的處所形成空洞57，第18圖所示水溶性玻 璃62為連於第17圖所示水溶性玻璃62,因此第18圖所示水 溶性玻璃62亦通過溝部60被除去。 其次說明求得第18圓所示構造的製造工序，彤成字元 線52後，堆積水溶性玻璃62,然後MCMP將水溶性玻璃62 平坦化，對於形成在水溶性玻璃62上的遮膜形成圖案後， 用異方性蝕刻將水溶性玻璃62的一部除去，形成用為接觸 部節點（contact node)的洞，其後例如堆積摻劑矽而將摻 劑矽填埋於前述洞内，其次Μ遺留的水溶性玻璃62為停止 部對摻劑矽實行CMP予Μ平坦化，其次堆積例如為鎢或鈦 等的金羼而形成金羼膜，其後於金屬膜上形成遮膜並形成 银 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X 297公釐） 19 397 49 五、發明説明（20 ) 經濟部中央標準局貝工消費合作社印製 即te合 。 位線 體號線約屬上 由 距形連於為 58ca混2(成 與配 積符元成金67此定施 的但上 膜11的BO形 1 的 體的位 胗成線 因預實氣-械 化S102及而 板上 導同於 上形配 -開與電75機 氧 η 與 I 解 基其 半相 ，6566屬66雛有做塞在 成0Γ0Η4酸分 體在 之圖示膜洞金 洞 1 具53插67 形(Bosi硼熱 導成 413所化空 ， 空板而線鎢線 積G(入 加 半胗 態第圖氧MWB有基量 元個配 堆BS流乙 P 於與 形與19, 挟2U間體容位 1 屬 後 之由00為53胞中第85上0.之導電對示金 最03如 <~5路線 實圖如膜65為67半間由表此 ,B2例)3c 電元 的19，化膜約。線自線為僅因 53有則300,體位 造第分氧化度68配的配67中， 線 入膜CH40積於 構 ，部之 氧厚瞑 屬間低 線圖在 配 摻之3(於 體然 述圖的度於 之化金 之減配19存 。 騙。有6280¾)専 ， 上式號厚 ，67氧與67以屬第數持 金造如璃用 g 半57有模符 ®66線的53線得金 ，多支 酸W 成溝例玻中 之洞。具之同 2 洞配度線配 1 , 持有的 形的璃性斯 ί 3 空可示成相0.空屬厚元屬20果支分全 刻示玻溶瓦申4]態設亦表構圖約的金win位金間效75部安 蝕所性水該 態形間洞圖面13有度該5W在與空的塞的75 由圖溶 ，在(-形施 之空19斷第成高 ，0.於53狀樣 插略塞 ,18水S),)3施實53設第的與形 "67約由線層 同鋳省插 案第as斯30實 線間 路示上3W線成 元之 3 之示鎢 圖得G1瓦CHt 元之 電表530.配形 位離態接圖由 (請先閜讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4规格（210X2?7公犮） 20 3 9 7 49 經濟部中央標隼局貞工消費合作社印製 H7五、發明説明（21 ) 空洞66為與形成於實施形態3之半専體積體電路之空 洞57為Μ同樣方法形成。 〔實施形態5] 實施形態4為就全面予Μ空洞化的狀態做說明，對於 配線間之層間氧化膜只做部分的空洞化時，其效果雖然變 小但有效則至為明瞭，實施形態5之半導體積體電路的製 造方法為對層間氧化膜的一部分形成空洞時之簡單的製造 方法。 第20圖〜第22圖表示對於配線間之層間氧化膜之一部 分予Μ空洞化之製造方法的模式圖，第20圖〜第22圖中與 第19圖相同的符號表示與第19圖中同一符號所柜當的部分 ，如第20圖所示，於位元線53上形成約0.5iim厚度的層間 氧化膜69,又於層間氧化膜69上形成約0.5^ m厚度的BPSG 膜70,於上述層間氧化膜69與BPSG膜70形成平面形狀約 0.15/i m寬度的溝部71。 如第21圖所示，由於使8PSG膜70回流而將肜成在BPSG 膜70的溝部71塞住，於此例如用實施形態2所示的條件設 定儘量使BPSG不流人層間氧化膜69的溝部71内，其次對於 因回流變成凹凸表面的BPSG膜70實施平坦化（第22圖），其 次如第23圖所示堆積形成金屬配線72,由Μ上的程序即可 簡單的形成用於減低金属配線72與位元線53之間的配線間 電容量的空洞73。 〔實腌形態6〕 第24圖表示實施形態6之半導體裝置之平面構成的配 (請先閱讀背面之注意事項再填筠本頁) 1·I - >-J .---1^衣—— u Ilf . 線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 21 3 97 49 > A19T83 心 ΒΊ 五、發明説明（22 ) 置圖，第25画表示第24匾之字元線80之D-D線斷面荛出的 斜視圖，第26圖表示第24圖之E-E線斷面兹出的斜視圖， 如第25圖及第26圖所示，於側壁間隔部81與積層體83之間 有空洞82,由空洞82的設置可防止自外部的應力直接傳於 稹層體83,由K期待锾和積層體83周邊部的應力，如有大 應力加在閘搔端（積層體83周邊部）則因發生缺陷及界面準 位等而發生H0S電晶體為斷時之漏泄電流增加的問題，又 由於在LDD構造中不純物濃度較低之源極/汲極領域89與 閛極85之間形成有空洞82,因此源極〜閘極間電容量及汲 極〜閘極間電容量減小，而由上述電容量的減小得Μ提高 M0S電晶體的動作速度。 如Κ上由設空洞82於側壁間隔部81與積層體83之間可 提高M0S電晶體的特性，然只有側壁間隔部81則其厚度較 薄，於自整合形成的源極/汲極領域88,89不容易賦予不 纯物瀠度的差別。 經濟部中央標準局貝工消費合作社印製 (請先閲讀背面之注意事項再填本頁) 以下就形成空洞82而容易的形成LDD構造的製造方法 ，由參照第27圖〜第29圖說明形成空洞82的製造方法，其 次參照第30圖〜第31圖說明如何實現於該製造方法容易的 形成LDD、構造的工序。 首先如第27圖所示，於半導體基板1上積層約 O.Olwm厚度的閘極氧化膜84,約O.lwm厚度的多晶矽閘 極85,約0·03μιπ厚度的矽化鎢膜86,約0.02ΜΠ1厚度的 TE0S(Tetra Ethyl Ortho Silicate)膜 87，約 0.02wm厚 度的水溶性玻璃95, Μ及約0.02/i η厚度的氮化膜96 Μ形 本紙張尺度適用中國國家標準（CNS ) Α4规格（210X 297公釐） 22 39 749 經濟部中央標準局員工消費合作社印製 419 7B3 五、發明説明（23 ) 成帶狀的積層體83,該積層體83的寬度約為O.lum,積層 體83上堆積約0.06wra程度之厚度的水溶性玻璃，Μ氮化 膜96為遮膜用反應離子独刻（reactive ion etching)装置 由異方性蝕刻除去約0.07 win程度的水溶性玻璃，形成水 溶性玻璃製間隔部之第1側壁間隔部。 然後於該水溶性玻璃製間隔部上使用由SiH2Cl2與 NH3之瓦斯起反應之減壓CVD裝置堆積氮化膜.該堆漬的 條件為壓力為0.2〜0.5To「r,溫度為6001C〜700Ό,其後 使用反應雜子蝕刻裝置對氮化膜實行異方性蝕刻而為覆蓋 水溶性玻璃製間隔部90的狀態肜成第2側壁間隔部81(參 照第28圖）。 如第29圖所示，除去側壁間隔部81的一部分形成具有 0.2〜1 ttiD程度之長度的窗口 91,該窗口 91的形成為對於 側壁間隔部81的一部分用形成圖案的遮膜實行蝕刻而除去 ,然而將其浸水即可通過該窗口 91將水溶性玻璃製間隔部 90溶解除去，該窗口 91的配置位置為設定於第24圖所示除 去活性半導體領域50的處所。 第30画表示於彤成第27圖所示之積層體83後，Μ積曆 體83為遮膜形成低不纯物濃度的源極/汲極領域89的狀態 0 第31圖及第32圖的狀態表示於間隔部90或間隔部81, 90雙方存在的狀態下注入離子99形成高不純物濃度之源極 /汲極領域88。 於形成水溶性玻璃製間隔部90後，而在未形成第32圈 (請先閔讀背fi之注意事項再填湾本頁) J— —Μ------IT----i.m---------------- 本紙伕尺度適用中國國家標準（CNS ) A4規格（2I0X297公釐） 23 3 97 49 經濟部中央榡準局貝工消費合作社印装 五、發明説明（24 ) 所示側壁間隔部81的狀態，亦即第31圖所示的狀態注入不 純物則可防止側壁間隔部8 1受到損傷，於間隔部8 1 , 90雙 方存在的狀態（參照第32圖）注入離子99時，側壁間隔部81 因濉子注入受到損傷K致側壁間隔部81與半導體基板1相 接的部分發生界面準位。 一方面於側壁間隔部81形成前寅行注入時，由於為注 入離子後形成側壁間隔部81,因此將無實行堆積側壁間隔 部81時的熱處理，例如側壁間隔部81使用氮化膜為主材時 為用減壓CVD裝置M800 υ的溫度形成，又為使用TE0S時 ，則混合臭氧與TE0S用常壓CVD形成側壁間隔部81, TE0S 的熱分解溫度為700 C程度，然由使用氧化力強的臭氧而 可將形成溫度降低至400 υ程度。 由於無熱處理，因此注入的難子不發生熱擴散而對於 製作尺寸小的裝置時可提高其安全係数，又於上述狀態亦 將除去水溶性玻璃製間隔部90,因而可防止受該部分的影 堪發生界面準位等。 以上為就LDD構造的電晶體做說明，然其可適用於DDD (Double Doped Drain)構造（參照第40圖），通道埋入（ Buried channel)構造（參照第41圖），M及含有空袋（ pocket)注人層於LDD層及DDD層之內側的構造（參照第42 圖）則自不待言，第42圖中的符號200所示的領域為空袋 注人層，空袋注入層200為對於形成n~曆201時之閘極構 造例如用硼Μ 35°斜旋轉注入而形成。 又側壁間隔部81的材質可使用氮化膜以外的材質，例 ! -----^1 _ 裝--^-----訂-----—— 银 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) 規格（210Χ 297公釐） 24 39749 經濟部中央標準局員工消費合作社印製 419783 Λ7
\V 五、發明説明（25 ) 如用TEOS,Si〇2,多晶矽等其他的材料形成側雙間隔部81亦 可得同樣的效果則自不待言，再則側壁間隔部具有TEOS/ Si 3N4之2層構造亦可。 〔實施形態7〕 其次參照第33圖說明實腌形態7的半導體裝置，第33 表示具備形成於半専體基板1之源極/汲極領域與 ，形成於半導體基板1上的閘極氧化膜102,形成於閘極氧 化膜102上的多晶矽閘極103,形成於閛極103上的矽化鈦 104a, Μ及形成在閘極氧化膜102,閘極103及金屬矽化物 10 4a之側壁的側壁間隔部所構成的M0S電晶體。 於矽化鈦104a的内部具有空洞106之處為實施形態7 之半導體裝置的特徵。 形成於閘極103上之矽化鈦l〇4a之空洞106具有緩和 成為減低行走於通道內之載體的移動度之原因的閘極端部 的應力，由上述載體的移動度不致因應力而減低，因此可 提供高驅動力的電晶體，又由於形成矽化钛l〇4a時含於多 晶矽閘極103之不純物被收入矽化钛l〇4a而使多晶矽空乏 化，電晶體的閥值以其為原因發生參差，但由於矽化鈦 10 4a具有空洞而減少收人的不純物使其參差減小。 其次參照第34圖及第35圖說明第33圖所示H0S電晶體 的製造方法，首先於半専體基板1上堆稹形成約O.Olwm 厚度的氧化膜，約0.05wm厚度的摻劑多晶矽膜，K及約 0.05/iin厚度的氮化膜，將該等形成圖案形成由閘極氧化 膜102,多晶矽閛極103及氮化膜107構成的積層體，該積 ---ij--_裝------訂----.—— 银 (請先間讀背面之注意事項再填寫本頁) 本紙伕尺度適用中國國家標準（CNS ) A4规格（210X297公釐） 25 397 49 419783 Λ7 ΙΠ 五、發明説明（26 ) 層體的寬度大約為O.lwra程度，然後以該積層體為遮膜 實行例如為砷離子注入，K自整合形成低不純物濃度的源 極/汲極領域101,其次堆積氧化膜，然後以異方性蝕刻除 去該氧化膜留下側壁間隔部105,其後以該側壁間隔部105 及積層體為遮膜例如注入磷離子，Μ自整合彤成高不纯物 濃度之源極/汲極領域100(參照第34圖）。 其次由蝕刻除去第34圖所示的氮化瞑107,然後對半導 體基板1之主面全面堆積例如為钛層1〇8(參照第35圖），使 用钛時，如閘棰長度在〇.5wm程度以下則箭頭110所示開 口寬度（除去氮化膜107之空洞的寬度）小，因而用呔的氯 化物（TiCl2)等的瓦斯由CVD裝置，在30010的溫度下， 以40分的堆稹形成0.02χί n之膜厚卽可於閘極103上實行肜 成空洞的堆積。 經濟部中央標準局員工消費合作社印裝 (請先閱讀背面之注意事項再填寫本頁} 將第35圖所示的半導體裝置以RTA實行熱處理則接融 於矽的鈦起化學反應而形成矽化鈦104a,104b,钛對矽氧化 膜及矽氮化膜不起反麽，因此由自整合於電晶體之閘極 103及源極/汲極領域100形成矽化鈦104a與104b,將留 在氧化膜上之未反應的鈦由蝕刻除去，則由於矽化钛l〇4a 與104b為低電胆的物質，因此可實現形成低電阻之閘極 103及源棰/汲極。 又於上述實施例中用鈦為例做形成空洞的金屬膜，但 用Hi,W,Co等的高融點金屬亦可得同樣的效果。 〔發明的效果〕 如上所述依第1發明的半導體積體電路，由《充在隔 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公浚） 26 3 97 4 9 五、發明説明（27 ) 雄灌部的SiOF得以減低懸掛鍵，具有減小流通於由隔離溝 經濟部中央標隼局員工消費合作社印製 率特 離鍵 玻構洞 磷果 2 因 線 玻 不由 電離 隔掛 流的空 砸效 第， 元 流 因止 誘隔 護懋 回面成 於的 與低 字。回 去防 比件 保的 於底形 由件 線減 與果由 除可 的元 膜間 ，部間 -條 配間。線效 - 於此 OF之 化之 法溝之 法造 1 空果元的法。由因 si部 氧板。方到面 方製 第的效位度方果，， 於溝 由基果造達底 造和 於狀的於速造效法部 由離 可體效 製不溝 製鍰 由層度 由作製 的方隔 * 隔 -導的 之璃與 之有 ，滿速 ·動 之化造問 路高 路半流 路玻璃 路具 路 充作路 高路 洞製壁 。 電提 電與電 電流玻 電而 電體動 電提電 空之側 果體可 體膜泄體回流 體出 體氣 之體有體部置 1 效漬有 積化漏積的回 積伸 積的路積具積溝裝第 的體具 體氧的體中於 體成 體定電體 ，體將體之 流導此 導在間導部的 導做 導預體導多導的導傷 電半因 半生之 半溝單 半易 半由積 半變半 易半損 泄的， 的發件的入簡 的容 的能體的II的容的到 漏明小 明少元 明侵可 明璃 明量導 明重明 有明受 之發為 發減少發使有 發玻 發容半發其發具發而 間 2 矽。3 由減 4 時具 5 物 6 電高 7 而 0〇 而 9 入 件第化果第並可第流而。第化 第的提第數第 流第導 元依 氧效依 ，有 依回由 果依矽 依間有 依複依 回依之 的 二的 部具 之 ，效 靥 線具 有 的 物 部 較性 溝而 璃成的 金。 配而 具 璃 ㈣ (請先閲讀背面之注意事項再填寫本K ) 本紙張尺度適用t國國家標準（CNS ) A4規格（210X297公潑） 27 3 9 7 4 9 ^19783 ιυ 經濟部中央橾準局員工消費合作社印製 五、發明説明（ 28 ) rO 1 第 1 側 壁 間 隔 部 的 損 傷 構 成 之 半 導 體 裝 置 特 性 的 劣 化 0 1 I 依 第 10發 明 的 半 導 體 裝 置 之 製 造 方 法 * 由 於 可 防 止 形 1 成 第 2 側 壁 間 隔 部 時 之 不 纯 物 的 擴 散 » 具 有 容 易 的 達 到 裝 ^^ 1 請 1 1 置 之 小 型 化 的 效 果 0 先 閱 r 讀 1 | 依 第 11 發 明 的 半 導 體 裝 置 之 製 造 方 法 9 於 導 入 不 純 物 背 面 1 f 之 於 第 2 側 壁 間 隔 部 時 不 構 成 損 傷 » 具 有 可 防 止 半 導 體 裝 置 ·/王 意 ί 1 事 特 性 劣 化 的 效 果 〇 項 1 填 1 依 第 1 2發 明 的 半 専 體 裝 置 i 由 空 洞 而 白 積 層 體 隔 離 的 寫 本 裝 I 側 壁 間 隔 部 使 由 外 部 的 愿 力 不 致 傳 及 稹 層 體 與 閘 極 1 因 此 貝 1 1 I 具 有 減 小 於 半 導 體 裝 置 為 斷 時 之 漏 泄 電 流 的 效 果 0 1 1 依 第 13 發 明 的 半 導 體 裝 置 之 製 造 方 法 9 多 晶 矽 為 金 屬 1 1 矽 化 物 化 時 可 減 少 含 於 金 鼷 矽 化 物 的 不 纯 物 * 具 有 可 減 小 訂 i 電 晶 體 之 闊 值 電 壓 之 參 差 的 效 果 〇 1 1 依 第 14發 明 的 半 専 體 裝 置 之 製 造 方 法 i 具 有 容 晃 的 形 L I 成 空 洞 於 金 羼 膜 的 效 果 0 1 、银 依 第 1 5 發 明 的 半 導 體 裝 置 » 由 於 在 金 匾 矽 化 物 層 形 成 i 有 空 洞 1 因 此 可 媛 和 加 在 閘 極 的 應 力 t 減 小 因 應 力 發 生 的 I 1 缺 陷 及 界 面 準 位 而 具 有 可 Μ 減 小 半 導 體 裝 置 為 斷 路 時 之 漏 1 ! 泄 電 流 的 效 果 0 1 1 [ 面 圖 面 的 簡 單 說 明 ] i I 第 1 ngT _ 表 示 實 施 形 態 1 之 STI 之 斷 面 構 造 例 的 模 式 圖0 1 第 2 圖 表 示 實 施 形 態 1 之 ST I 之 製 造 工 序 的 模 式 圖0 1 I 第 3 圖 表 示 實 施 形 態 1 之 ST I 之 製 造 工 序 的 模 式 圖。 1 1 第 4 圖 表 示 實 胞 形 態 1 之 ST I 之 — 製 造 工 序 的 模 式 圖。 1 1 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 28 39749 ,419783 A7 Η 7 經濟部中央標準局舅工消費合作社印製 五、發明説明（29 ) 'L I 第 5圖 表 示 實 施 形 態 1 之 ST I 之 一 製 造 工 序 的 模 式 fBI 画 0 1 1 I 第 6圖 表 示 實 施 形 態 2 之 ST I 之 一 製 造 X 序 的 模 式 圖 0 1 第 7圖 表 示 實 豳 形 態 2 之 ST I 之 — 製 造 工 序 的 模 式 圆 〇 f' 1 請 1 I 第 8圖 表 示 實 施 形 態 2 之 ST I 之 一 製 造 工 序 的 模 式 圖 〇 先 閱 1 1 讀 J I 第 9圖 表 示 實 施 形 態 2 之 ST I 之 一 製 造 工 序 的 模 式 圖 0 背 1¾ 1 } 之 - 第 10圖表示實施形 態 2 之 STI 之 一 製 造 工 序 的 模 式 圖 0 注 意 1 Ψ 第 11圖 表 示 實 施 形 態 2 之 ST I 之 —' 製 造 I 序 的 模 式 ΓΕΠ 圖 〇 項 再 ιέ ! 第 1 2圖 表 示 實 施 形 態 3 之 半 導 體 積 體 電 路 之 平 面 構 成 寫 i 頁 ί 例 的 模 式圖 〇 i 第1 3圖表示第 121 之 B 線 斷 面 的 模 式 圖 〇 1 1 第 1 4圖表示 第 12圖 之 C -C 線 斷 面 的 模 式 Γ3Τ 通1 0 1 ! 第15圖 表 示 實 施 形 態 3 之 半 導 體 積 體 電 路 之 上 面 的 模 訂 i 式 圃 0 1 I 第16圖表 示 實 施 形 態 3 的 半 導 體 積 體 電 路 之 一 製 造 X ι I 序 的 m 式圖 〇 1 l 第17圖表示實施形 態 3 的 半 導 體 積 體 電 路 之 — 製 造 I 1 i 序 的 模 式圖 0 I 1 第18圖表示實施形 態 3 的 半 導 體 稹 體 電 路 之 一 製 造 工 1 I 序 的 模 式圖 a 1 f 第19圖 表 示 實 施 形 態 4 的 半 導 體 積 體 電 路 之 斷 面 構 成 1 j 例 的 模 式圖 0 I I 第20圖 表 示 實 施 形 態 5 的 半 専 體 積 體 電 路 之 一 製 造 工 1 1 序 的 模 式圖 〇 1 第 21圖 表 示 實 施 形 態 5 的 半 導 體 積 體 電 路 之 一 製 造 X 1 1 本紙張尺度適用中國國家標準{ CNS ) Α4規格（210Χ 297公浼） 29 39 749 i 419783 Η7 五、發明説明（30 ) 序的模式圖。 第22圖表示實施形態5的半導體積體電路之一躲造工 序的模式圖。 (請先閱讀背面之注意事項再填寫本頁) 第23圖表示實施形態5的半導體稹體電路之斷面構成 之另一例的模式圖。 第24圏表示實施形態6的半導體積體電路之平面構成 例的模式圖。 第25菌表示實施形態6的半導髏積體電路之一構成例 的部分斷面斜視鼷。 第26踵表示實施形態6的半導體積體電路之一構成例 的部分斷面斜視圖。 第27圖表示實施形態6的半導體積體電路之一製造工 序的部分斷面斜視圖。 第28圖表示實施形態6的半導體積體電路之一製造工 序的部分斷面斜視圖。 第29圖表示實施形態6的半導體積體電路之一製造工 序的部分斷面斜視圖。 經濟部中央標隼局員工消費合作社印製 第30圖表示實施形態6的半導體積體電路之一製造工 造工序的部分斷面斜視圖。 第31圖表示實施形態6的半導體積賸電路之一製迨工 序的部分斷面斜視圖。 第32圖表示賁施形態6的半導體積體電路之一製造工 序的部分斷面斜視圖。 第33_表示實施形態7的半導體積體電路之斷面構成 例的模式圖。 _第34圖表示實施形態7的半導體積髏電路之一製造工 本紙張尺度適用中國國家標準（CNS ) A4規格（2!〇x 297公釐） 3 97 4 9 ! 419783 Λ7 ΗΊ 五、發明説明（31 ) 序的模式圖。 第35_表示實施形態7的半導體横體電路之一製造工 序的橫式圖。 第3 6圖表示習用的半導體積體電路之一平面構成例的 配置圖。 第37圖表示習用之半導體稹體電路之一斷面構成例的 撗式圖。 第38圖表示習用之隔離溝部之一製造工序的斷面圖。 第39圖表示習用之隔離溝部之-製造工序的斷面圖。 第40圖表示實施形態6之半専體積體電路之另一構成 例的部分躕面斜視圖。 第41圖表示實_形態6之半導體積體電路之另一構成 例的部分斷面斜視圖。 第42画表示實施形態6之半導體積體電路之另一構成 例的部分斷面斜視圓。 〔符號的說明] 1 半導體基板 經濟部中央標準局員工消費合作社印製 (讀先閱讀背雨之注意事項再填舄本頁}
2 ST I
35 S i 0F 39 溝部 41 BPSG瞑 25,43,73 空洞 52 字元線 53 位元線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 31 3 97 4 9 丨 419783 五、發明説明（32) 6 7 金靥配線 部 觸 接 線部 元觸 位接 4 6 5 5 (請先閱讀背面之注意事項再填窍本頁) 裝------訂----.—¥ 經濟部中央標準局貝工消費合作杜印製 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X 297公芨） 3 97 49

Claims (1)

  1. 419783 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 1 . — 種 半 導 體 積 體 電 路 t Μ 具 備 ： 具 有 預 定 之 主 面 的 半 導 髖 基 板 t 設 於 月》J 述 預 定 之 主 面 的 複 數 之 元 件 * 以 及 設 於 Λ 月(I 述 預 定 之 主 面 用 以 隔 離 前 述 複 數 之 元 件 間 的隔雄溝部； 而以 A t. 月rj 述 隔 離 溝 部 用 氟 化 物 填 充 為 其 特 徽 者 〇 2 . 如 申 請 專 利 範 圍 第 1 項 的 半 導 體 積 體 電 路 1 其 中 前 逑 氧 化 物 以使用SiOF為其特徼者 〇 3 . 如 申 請 專 利 範 圍 第 1 項 或 第 2 項 的 半 導 體 積 體 電 路 * 其 中 於 前 述 隔 離 溝 部 内 壁 更 Μ 具 備 ΙΜ» 將 前 述 半 導 體 基 板 氧 化 而 形 成 之 氧 化 膜 為 其 特 徵 者 0 4 . 一 種 半 導 體 積 體 電 路 之 製 造 方 法 9 Μ 具 備 於 設 有 複 数 之 元 件 的 半 導 體 基 板 的 主 面 形 成 絕 緣 膜 的 工 序 於 前 述 絕 緣 膜 上 形 成 回 流 玻 璃 的 工 序 \ 於 前 述 主 面 形 成 用 >λ 隔 離 刖 述 複 數 的 元 件 之 貫 通 Λ * 月({ 述 回 流 玻 璃 及 _k_£» 刖 述 絕 緣 膜 而 在 半 導 體 基 板 内 部 有 底 面 之 隔 雛 溝 部 的 X 序 ) >λ 及 使 前 述 回 流 玻 璃 回 流 而 於 Λ 1. 月U 述 底 面 之 更 上 方 將 ·« 月U 逑· 隔 離 溝 部 塞 住 的 X 序 者 0 5 . 如 申 請 專 利 範 圍 第 4 項 的 半 導 體 稹 體 電 路 的 製 造 方 法 » 其 中 -1—fc. 刖 述 回 流 玻 璃 使 用 硼 磷 矽 玻 璃 為 其 特 徵 者 0 6 . 一 種 半 専 體 積 體 電 路 ， Κ 具 備 ; 具 有 預 定 之 主 面 的 半 専 體 基 板 t t紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 33 3 9 7 49 419783 A8 B8 C8 D8 六、申請專利範圍 設於前述半導體基板之上方的第1配線； 設於前述半導體基板與前述第1配線之間的第2 經濟部中央標準局員工消費合作杜印製 持 述預者 前複 複 洞 序 層 支 前為徵 Μ 為 成空 工 線 線於面特中做 形 成的配 配 滿主其 其線 .， 的 形 化 2 1 充的為 * 配 序；直 部 坦 第 第 由定緣 路 2 : 工序垂 溝 平 成 述 為預絕 電第 備的 Η 膜 數 施 形 前 僅述 Μ 體述 具膜的璃 複 實 上 ： 將 Κ 線前予 積前 ，間璃.玻 述 膜 膜 備 而而配由體 體， 法層玻流 前 璃 璃 具 設 ；2 之氣 導線 方 成流回 於 玻 玻 ， 所體第間的 半元 造形回述 流 流 流 法 雛持述線定 的位。製部成前 回 回 回 方 隔支前配預 項的者的上形及 膜 述 述 造 線的與 2 之 6 數徵路的上膜 璃 前 前 製 配板線第間 第 複特電層膜間.，玻 的 的 的 2 基配述空 圃為其體線間曆序流 後 後 置 第體 1 前吠 範做為積配層述工回 流 化 裝 及述専第與層 利線 線體 1 述 前的述 回 坦 體 Μ前半述 線之 專 配元導 第前於 部前；於 平 導 ; 與述前配離 請 1 字半於於對溝使序對及於 半 線前 1 距 申 第的種 之 Η Μ 。種 配於 第定。如 逑數一 數 的 ； 者一 ^-------- —裝------訂----^—— 線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家橾準（CNS ) Α4規格（210Χ297公釐} 34 3 9 7 4 9 ,^ ^ V b 3 AS C8 - D8六、申請專利範圍 於半導體基板之預定的主面上形成閘極的工序； Μ覆蓋前述閘搔的狀態形成第1側壁間隔部的工 序 半 純 Κ 述 不； 前 將序 於 膜工 接 遮的 相 為極 為 部汲 並.，隔及 部序間搔 隔 工壁源 間 的側成 壁部 1 形 側隔第 3$ 1 間述板 第壁前基 述側及體 前 2 極専 蓋第閘半 覆 之述逑 成板前前 形基以人 體 導 導 物 法第 方及 造 1 。 製 第 者的述 序置前 工裝Μ 的體為 部導序 隔半X 間的之 壁項極 側 9 汲 1 第及 第圍極 述範源 前利述 去專前 除請成 申形 及 如中 2 其側 其 法 方 造 製 的 。 置 者裝 徵體 特導 其半 為的 膜項 遮 9 做第 i S 月 方範 雙利 部專 隔請 間申 壁如 間 壁 側 TJ 第 述 前 將 僅 為 序 Η 。 之者 極徵 汲特 及其 極為 源膜 逑遮 前做 成用 形部 中隔 板 基 體 : 専 備半 具的 Κ 面 , 主 置之 裝定 體預 導有 半具 種 (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 體部 層隔 積間 的壁 極側 閘的 有狀 含 頂 而圓 上之 面體 主層 述積 前述 於前 層蓋 積覆 者 徴 特 ： 其備 為具 離 _ 隔法 體方 層造 稹製 述之 前置 由裝 部體 隔専 間半 壁種 側一 及% 述 前 而 • I 序 ； 序工序 Η 的工 的膜的 板緣膜 基絕矽 體極 導閘 半成 的形 面上 主面 之主 定的 預定 有預 具述 備前 準 於 晶 多 成 形 上 膜 掾0 極 閘 述 前 於 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 35 3 9749 419783 韶 Cg D8六、申請專利範圍 於前述多晶矽膜上形成具有空洞之金羼膜的工序 ：以及 矽 圖 金 成 而 應 反 起 膜 雇 金 述 前 與 膜 矽 晶。 多者 述序 前 Η 使的 物 化 其述成 , 前形 法之壁 方面側 造主的 製定膜 之預屬 置述金 裝前述 體之前 等板及 半基膜 的體矽 項導晶 1 半多 第述述 圍r前 範於與 利備膜 專具緣 請為絕 申更極 如中閘 隔 Η 及間的 以 壁膜 » 側 屬 序述金 Η 前述 的於前 部在積 隔含堆 間包部 壁為凹 側序的 述工繞 r的圍 之膜所 高羼膜 更金矽 膜述晶 屬前多 金成述 述形前 前 與 比 部 板 基 體 導 : 半 備的 具面 , 主 置之 裝定 體預 導有 。 半具 者種 序 一 及 •IΜ 膜 ‘， 緣膜 絕矽 極 晶 閘多 的的 上上 面膜 主緣 之絕 定極 預閘 述 述 前 前 在在 設設 Μ 而 〇 .， 者 膜徵 物特 化其 矽為 靨洞 金空 之有 上具 膜瞑 矽物 晶 化 多矽 述羼 前金 在述 設前 I (r^^i « - . I - - HJ j . m (請先閲讀背面之注f項再填寫本頁) ’tr 經濟部中央梯準局員工消費合作社印裝 本紙張尺度逋用中國國家標準（CNS ) Α4说格（210Χ297公釐） 3,9 7 4 9
TW087106956A 1997-12-24 1998-05-06 Semiconductor integrated circuit and method for manufacturing the same and semiconductor device and method for manufacturing the same TW419783B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35491897A JP3519589B2 (ja) 1997-12-24 1997-12-24 半導体集積回路の製造方法

Publications (1)

Publication Number Publication Date
TW419783B true TW419783B (en) 2001-01-21

Family

ID=18440793

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087106956A TW419783B (en) 1997-12-24 1998-05-06 Semiconductor integrated circuit and method for manufacturing the same and semiconductor device and method for manufacturing the same

Country Status (6)

Country Link
US (1) US6620703B2 (zh)
JP (1) JP3519589B2 (zh)
KR (1) KR100332521B1 (zh)
CN (1) CN1134059C (zh)
DE (1) DE19833955A1 (zh)
TW (1) TW419783B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3955404B2 (ja) 1998-12-28 2007-08-08 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6270353B1 (en) * 1999-06-07 2001-08-07 International Business Machines Corporation Low cost shallow trench isolation using non-conformal dielectric material
JP2001144170A (ja) 1999-11-11 2001-05-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100355875B1 (ko) * 1999-12-31 2002-10-12 아남반도체 주식회사 반도체 소자 분리 방법
JP4493182B2 (ja) * 2000-08-23 2010-06-30 株式会社ルネサステクノロジ 半導体装置
US6940142B2 (en) * 2001-07-02 2005-09-06 Xerox Corporation Low data line capacitance image sensor array using air-gap metal crossover
KR100428768B1 (ko) * 2001-08-29 2004-04-30 삼성전자주식회사 트렌치 소자 분리형 반도체 장치 및 그 형성 방법
US6798038B2 (en) * 2001-09-20 2004-09-28 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device with filling insulating film into trench
US7001823B1 (en) * 2001-11-14 2006-02-21 Lsi Logic Corporation Method of manufacturing a shallow trench isolation structure with low trench parasitic capacitance
JP2003168687A (ja) * 2001-11-30 2003-06-13 Nec Electronics Corp 目合わせパターンおよびその製造方法
KR100430681B1 (ko) * 2002-06-29 2004-05-10 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법
JP3877672B2 (ja) 2002-11-20 2007-02-07 沖電気工業株式会社 半導体装置の製造方法
JP2004193205A (ja) * 2002-12-09 2004-07-08 Renesas Technology Corp 半導体装置および半導体装置の製造方法
WO2004059727A1 (en) * 2002-12-19 2004-07-15 International Business Machines Corporation Methods of forming structure and spacer and related finfet
US20060154423A1 (en) * 2002-12-19 2006-07-13 Fried David M Methods of forming structure and spacer and related finfet
WO2004081982A2 (en) * 2003-03-07 2004-09-23 Amberwave Systems Corporation Shallow trench isolation process
US6977194B2 (en) * 2003-10-30 2005-12-20 International Business Machines Corporation Structure and method to improve channel mobility by gate electrode stress modification
DE10350689B4 (de) * 2003-10-30 2007-06-21 Infineon Technologies Ag Verfahren zur Erzeugung von Isolatorstrukturen in einem Halbleitersubstrat
US6921704B1 (en) * 2003-11-05 2005-07-26 Advanced Micro Devices, Inc. Method for improving MOS mobility
GB0407363D0 (en) * 2004-03-31 2004-05-05 Koninkl Philips Electronics Nv Trench semiconductor device and method of manufacturing it
KR100554828B1 (ko) * 2004-04-08 2006-02-22 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
JP2005340327A (ja) 2004-05-25 2005-12-08 Renesas Technology Corp 半導体装置及びその製造方法
US7122840B2 (en) * 2004-06-17 2006-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with optical guard ring and fabrication method thereof
JP2006165065A (ja) * 2004-12-02 2006-06-22 Matsushita Electric Ind Co Ltd 半導体集積回路及びそのレイアウト方法、並びにスタンダードセル
KR100645189B1 (ko) * 2004-12-24 2006-11-10 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
US8501632B2 (en) * 2005-12-20 2013-08-06 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
JP2006140521A (ja) * 2006-01-10 2006-06-01 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US8936995B2 (en) * 2006-03-01 2015-01-20 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
JP4191203B2 (ja) * 2006-05-01 2008-12-03 エルピーダメモリ株式会社 半導体装置及びその製造方法
KR100842499B1 (ko) * 2006-12-28 2008-07-01 동부일렉트로닉스 주식회사 반도체장치의 제조방법
JP5220361B2 (ja) * 2007-07-31 2013-06-26 ルネサスエレクトロニクス株式会社 半導体ウエハおよび半導体装置の製造方法
US8222127B2 (en) * 2008-07-18 2012-07-17 Micron Technology, Inc. Methods of forming structures having nanotubes extending between opposing electrodes and structures including same
JP2012009489A (ja) * 2010-06-22 2012-01-12 Denso Corp 半導体装置の製造方法および半導体装置
KR101917392B1 (ko) * 2012-04-19 2018-11-09 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
TWI666590B (zh) 2018-04-10 2019-07-21 友達光電股份有限公司 指紋感測面板及其指紋感測器
CN114975230B (zh) * 2022-07-26 2022-11-15 广州粤芯半导体技术有限公司 半导体器件制作方法及半导体器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS618945A (ja) * 1984-06-25 1986-01-16 Nec Corp 半導体集積回路装置
US5382541A (en) 1992-08-26 1995-01-17 Harris Corporation Method for forming recessed oxide isolation containing deep and shallow trenches
JPH0685090A (ja) * 1992-09-04 1994-03-25 Toshiba Corp マレイミド樹脂組成物
KR0138295B1 (ko) 1994-11-30 1998-06-01 김광호 도전선 형성방법
EP0735580B1 (en) * 1995-03-31 2004-11-17 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Process for realizing trench isolation structures
JP3438446B2 (ja) * 1995-05-15 2003-08-18 ソニー株式会社 半導体装置の製造方法
JP3887035B2 (ja) 1995-12-28 2007-02-28 株式会社東芝 半導体装置の製造方法
JP3039350B2 (ja) * 1996-01-16 2000-05-08 日本電気株式会社 半導体装置の製造方法
US6376893B1 (en) * 1997-12-13 2002-04-23 Hyundai Electronics Industries Co., Ltd. Trench isolation structure and fabrication method thereof
US6406975B1 (en) * 2000-11-27 2002-06-18 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap shallow trench isolation (STI) structure

Also Published As

Publication number Publication date
CN1221213A (zh) 1999-06-30
US6620703B2 (en) 2003-09-16
CN1134059C (zh) 2004-01-07
KR19990062444A (ko) 1999-07-26
KR100332521B1 (ko) 2002-06-20
JPH11186378A (ja) 1999-07-09
DE19833955A1 (de) 1999-07-08
US20020135041A1 (en) 2002-09-26
JP3519589B2 (ja) 2004-04-19

Similar Documents

Publication Publication Date Title
TW419783B (en) Semiconductor integrated circuit and method for manufacturing the same and semiconductor device and method for manufacturing the same
JP2755243B2 (ja) 半導体記憶装置およびその製造方法
US6265302B1 (en) Partially recessed shallow trench isolation method for fabricating borderless contacts
TW495906B (en) Single sided buried strap
EP0562207B1 (en) Method of forming thin film pseudo-planar PFET devices and structures resulting therefrom
US6492224B1 (en) Buried PIP capacitor for mixed-mode process
US6350661B2 (en) Silicon nitride capped shallow trench isolation method for fabricating sub-micron devices with borderless contacts
TWI267923B (en) Method for making semiconductor device
US20030107133A1 (en) Semiconductor device
JPH0878533A (ja) 半導体装置及びその製造方法
KR960032616A (ko) 반도체 장치를 위한 자기 정합 컨택트홀의 제조 방법
US6037211A (en) Method of fabricating contact holes in high density integrated circuits using polysilicon landing plug and self-aligned etching processes
TW546783B (en) Semiconductor memory device and manufacturing method thereof
TWI227917B (en) A word line structure with single-sided partially recessed gate and method for forming the same
JPH02502414A (ja) 半導体素子のための自己整列した相互接続
JP2000124410A (ja) 半導体素子とその製造方法
TWI320215B (en) Method of forming shallow trench isolation(sti) with chamfered corner
TWI223393B (en) Method of filling bit line contact via
JPH0347588B2 (zh)
CN109273531A (zh) 半导体装置
TWI221004B (en) Semiconductor structure with locally-etched gate and method of manufacturing same
US6200905B1 (en) Method to form sidewall polysilicon capacitors
JP2000183178A (ja) 半導体集積回路装置
CN104282644B (zh) 一种可编程硅通孔结构及其制备方法
JP4010425B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees