TW418526B - Memory with word line voltage control - Google Patents
Memory with word line voltage control Download PDFInfo
- Publication number
- TW418526B TW418526B TW087117797A TW87117797A TW418526B TW 418526 B TW418526 B TW 418526B TW 087117797 A TW087117797 A TW 087117797A TW 87117797 A TW87117797 A TW 87117797A TW 418526 B TW418526 B TW 418526B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- voltage
- conductive path
- row
- conductors
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
A7 4 18 5 2 6 B7 五、發明説明(,) 發明背營 本發明關於記億體元件,譬如動態随機存取記憶體 (DRAMs),且待别地,關於一種用於動態隨機存取記憶 體單元之漏電流威測及/或控制之方法及裝置。 為更佳了解申請者所遭遇之某些問題及解決這些問題 之獨創方法,首先參考第1圖,該圖顯示由記億單元11 構成之一記億體陣列10。為解釋之目的,陣列10顯示具 有Μ列,每列有一列導體或字元線,逾具有N行,每行 有一行導體或位元線。一記憶單元1 1位於每列及行導體 之交叉點。列導體或字元線是由一列解碼器及驅動電路 20所驅動,而行導體或位元線是由一行解碼器及驅動電 路30所驅動。一寫入/感測電路40包含用以將資訊寫入 位元線,以傳送至選定記億單元之電路,並包含另一電 路,用以將選定記億單元之讀出資訊感測後耦合至位元 線〇 一般而言,於第1 _之記憶體陣列操作時,記億單元 之電晶體為Ν-導電型之金颶氣化物半導體(MOS)電晶體 ,且施加記億體之操作電位V D D伏特(譬如,+ 5伏待)及 接地(臀如,〇伏特),此時若加一高電壓(譬如,VDD伏 特),一字元線將啓動(被選擇或致能),另一方面,加 一低電壓(譬如,D伏特)將使該字元線不動作(不被選 擇、不使用或處於備用狀態)。於第1圖中,陣列10的 Μ铜字元線藉由列驅動電路20而選擇性的啓動,該驅動 電路具有Μ個解碼/驅動子電路,每一子電路皆可以為 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) ----------批衣------'訂---^----0 (請先閱讀背面之注意事項再填貧本頁) 經濟部中央標準局員工消費合作社印策 經濟部中央標隼局員工消費合作社印製 Α7 Β7 五、發明説明(> ) 第2圖所示之類型。第2圓之解碼驅動器包含一 P型電 晶體P1,其源槿及汲搔之路徑連接於一信號端211和一 輸出端213之間,相關之字元線(WL)即連接於該輸出端。 電晶體P1之基座212連接至一端點214,該端點並施加一 固定電位< 譬如,VDD伏特)。電晶體N1及N2之源極至汲 搔路徑彼此以並行方式建接於輸出端213和端點216之間 ,其中輸出端213連接至一字元線(WL)而端點216為地電 位。電晶體N1與N2之基座217亦回復至接地電位。一第 一部分解碼信號RiJEC加至電晶醱P1舆N1之閘極,一第二 部分解碼信號WLD加至信號端21U —信號WLK(典型為WLD 之反相)加至電晶體N2之閛極,使字元線於某些輪入信 號條件下,能瘥擇性地箝位至接地。 第2圖之電路用以啓動一選定之字元線。當倍5IRDEC 為低電壓且倍號WLD為高電壓(而WLK為低電壓)時,一高 電壓施加於該字元線,使其啓動芯使閛搔連接至該字元 線之記億單元電晶體致能。當信號RDEC為高電壓及/或 當信號WLK為高電围時,一低電壓(譬如,接地電位)施 加於該字元線,該字元線即被認為解除選擇或解除啓動 ,因為此時記億單元電晶體之閘極連接至該字元線旦電 晶體為斷開。因此,第2圖之電路可用於施加一啓動( 接通)電Μ(臂如,VDD伏特)至該字元線,亦可用於加一 解除啓動(斷開)電壓(譬如,〇伏待)至該字元線。 於某些應用中,施加一單一固定斷開電壓之能力並不 令人滿意。為清楚解釋此一現象,注意到動態隨機 本紙伕尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) I 訂 線 (請先閱讀背面之注意事項再导λ本頁) 經濟部中央標準局員工消費合作社印裝 418520 A7 』 B7五、發明説明(a ) 存取記億體之記憶單元容易産生漏電流,益毀壞儲存於 該記億單元内之資料。因此,有需要測試一記憶體陣列 之單元以確保其漏電流是在可接受的範圍内。譬如,當 記憶單元電晶體為H -導雷型時,該測試程序為首先施加 一高電壓至記億體陣列之字元線以啓動之,然後藉儲存 電容器之充電至一高電壓而將一邏輯高準位寫入該記億 單元中。接箸地加〇伏待電壓至該字元線一段已知之時 間而將該字元線解除啓動β此段時間過後,選擇性的譲 出記憶單元以決定其資料保持性。於第2圖之電路中, 當一字元線解除啓動時,一單一固定之斷開電壓,譬如 〇伏特,將施加至字元線,此時該字元線卽不再被選擇。 此一情形不令人滿意,如第4圖所示,因為記憶單元 電晶體之漏電流變動為施加至閘掻之斷開電壓的大小與 搔性之一函數。因此,第2圖之電路無法於不同值之斷 開電壓施加至字元線時測試該記億單元之漏電流。 因此,本發明之目的在於提供電路,使不同值之斷開 電壓能施加至一記億體陣列之宇元線。 本發明之另一目的為於不同的字元線電壓值之下,感 測漏電流,例如記億單元電晶體之閘極感應之汲極漏電 流(G I I) L )。 本發明之目的亦在於決定是否某些斷開電壓能減少或 增加漏電流例如GIDl^ 發明概.怵 申諳者之發明部分在於認知藉由不同值之斷開電壓施 裝 訂 . 線 (請先閱讀背面之注意事項再填.¾本頁) 本紙張尺度適用中國國家標準(CNS )八4規格(210X 297公釐) 418526 Λ7 Η7 經消部中央梂窣局只工消f合作社印製 五、發明説明( 4 ) 1 i 加 至 一 記 德 體 陣 列 之 宇 元 線 以 便 拥 試 或 操 作 一 記 德 觼 m 1 t 列 » 應 有 必 要 0 待 別 地 > 申 請 者 緦 知 到 » m 試 記 億 ΟΒ m 元 1 1 電 晶 m 之 篇 電 流 時 » 有 罹 要 加 斷 開 雷 m 至 其 閘 極 9 而 該 a 1 電 m m 超 過 般施加至阐極斷開電壓之大小及極性 0 先 閱 讀 l 1 申 請 者 亦 認 知 有 痛 要 製 作 記 億 體 陣 列 1 包 含 之 電 路 1 而 之 注 意 1 I 能 使 不 同 之 斷 開 電 壓 施 加 至 該 記 億 體 陣 列 之 字 元 線 0 1 I 請 者 之 發 明 亦 在 於 * 霄 路 > 使 不 論 «π·* 般 斷 開 霣 壓 事 項 1 1 再 1 1 (例如對- -H 型霄晶豔, 0 伏特), 或 大 於 — 般之斷两罨 ▲ 1 裝 暖 (例如對- -N 型轚晶讎, — 1伏待), 皆 能 施 力 至 記 德 單 5 1 I 元 電 晶 體 之 蘭 槿 〇 1 1 根 據 本 發 明 之 記 億 艤 条 统 之 實 施 例 包 含 霣 路 » 用 以 施 1 1 加 一 第 一 斷 開 電 m 至 m 定 之 字 元 線 » 以斷两記供單元電 1 訂 晶 釅 之 主 導 霣 路 徑 的 霣 流 傳 導 • 該 霉 晶 腰 之 鼷 棰 建 接 至 1 逭 些 宇 元 線 » 本 霄 路 亦 用 以 m 澤 性 地 施 加 一 增 加 的 斷 開 1 電 壓 至 選 定 之 宇 元 線 » 以 更 靈 敏 地 斷 開 記 值 單 元 η 晶 醱 該 電 晶 體 之 m 極 連 接 至 這 些 宇 元 線 0 1 1 於 本 發 明 之 一 實 施 例 當 中 f 一 範 酾 值 之 各 斷 開 霣 壓 施 線 I 加 至 字 元 線 9 以 m 試 記 億 單 元 對 閛 極 戚 鏖 之 汲 m 漏 電 流 \ 1 (GIDL)之敏威度 〇 當 第 範 圍 之 遞 增 斷 開 電 壓 施 加 至 宇 1 元 線 時 9 且 m 晶 體 之 閛 極 連 接 至 該 宇 元 線 * 朗 該 霣 晶 體 1 I 之 漏 電 流 滅 少 〇 當 更 進 一 步 增 加 施 加 至 該 宇 元 線 之 斷 開 1 1 電 壓 » 且 電 晶 醱 之 閘 棰 仍 連 接 至 該 字 元 線 則 該 電 晶 m 1 I 之 漏 電 流 将 增 加 〇 決 定 使 獮 電 流 為 最 小 值 之 斷 開 霣 歷 範 1 | 圍 以 及 使 漏 m 流 增 加 之 範 圔 將 可 用 於 設 定 斷 開 霣 壓 之 振 1 1 6 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規彳Μ 210X297公》} 418526 A7 B7 經j濟部中央標隼局員工消費合作社印裝 五、發明説明 ( Γ ) Γ 幅 極 限 值 » 並 且 可 用 於 m 擇 一 合 適 之 斷 開 電 壓範圍 。此 1 I 外 易 於 增 加 漏 電 流 之 斷 開 電 壓 可 用 於 m 試 記億單 元電 1 1 晶 體 對 於 閛 極 威,應 之 汲 棰 漏 電 流 (G I D L) 之 敏 感度。 此一 /·-V 請 [ 1 m 試 能 檢 m 及 修 正 或 潛 在 的 不 良 記 億 髏 産 品 ,或加 以剔 閲 讀 1 I 除 不 良 産 品 因 而 製 造 出 更 可 靠 之 産 品 0 背 之 1 1 本 發 明 之 實 施 方 法 包 含 步 驟 : (a )寫入某- -信號條件 注 意 1 I 事 1 (如, -高電壓), 儲 存 於 —· 記 億 臘 陣 列 之 記 億單兀 中; 項 1 (b)施加第- -断開電壓至記億體陣列之選定字元線, 且 t" 本 於 第 —* 段 時 間 内 實 施 (C)感測該記億單元之内容, 以 頁 1 決 定 是 否 於 第 一 斷 開 電 壓 施 加 至 選 定 之 記 億 單元時 ,有 I 1 漏 電 流 之 效 應 ; <d)重寫某該信號條件至記憶體陣列中; 1 1 (e)施加第二斷開電壓 其時間間隔大抵相等於該第一 1 訂 1 I 段 時 間 間 隔 ; 以 及 (f)感測記億單元之内容, 以決定漏 電 效 應 是 否 發 生 於 第 二 斷 開 電 壓 值 施 加 至 選 定之記 億早 1 元 時 其 中 該 第 一 及 第 二 斷 開 電 壓 具 有 不 同 之大小 Ο 1 I 因 此 , 根 據 本 發 明 實 施 例 之 記 億 體 % 統 包 含之電 路用 1 1 以 測 試 記 億 早 元 對 於 閘 搔 m 應 之 汲 極 漏 電 流 (6IDL) 之敏 、線 1 感 度 為 斷 開 電 壓 之 一 函 數 〇 該 記 億 aa 単 元 之 m 試可用 於設 1 1 定 字 元 線 斷 開 電 壓 及 / 或 以 .備 用 之 列 與 行 取 代不良 之列 I 1 與 行 > 及 / 或 剔 除 不 良 之 記 億 體 陣 列 〇 1 1 圖 _3l. 簡 単 説 明 1 I 附 圖 中 1 相 同 之 參 考 字 符 代 表 相 同 之 組 件 ,其中 1 1 第 1 圖 為 一 先 .XJ.. 刖 技 術 之 動 態 隨 機 存 取 記 億 體(DRAM) 1 I 陣 列 之 方 塊 圖 - 7 - 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4祝格(210X297公釐 418526 Λ? Η7五、發明説明() 第2圖為一先前 第3A圖為單一記 第3B画為第2A園 存在; 第3C匾為第2A圖之記億體的示意圖,包含了如第2B圖 所示之寄生二極體; 第4圏顳示關於記憶單元電晶體之主要爾流(IDS)舆 篇電流(IL}為閛槿電壓之一函數; 第5 根據本發明實施例之解《1/驅動器電輅之示 意圔; »根據本發明實施例之另一解碼/驅動器II路 m 發明_ ^說明 為更佳了解本發 漏電流機構》如第 技術之解碼_動器電路示意_ ; 值單元之簡化示意圏; 之電輅的截面圈,顯示出寄生接面之
經"-部中央標4*局貝工消費合作社印" ---------^------1T----^--^ (¾先閱讀背而之注意事項#"ί.、本頁) 先討論最_切之 陣列10之一記億 3Α圓、 之電棰 源棰或 作為汲 明之後績描述,將首 1圏中所示,記億醱 單元11包含一電晶醱T1和一錶存電容器C1。在第 詳盡說明電晶醱T1具有一閛極 3B和3C圃中將更為 13連接至相關之字 汲槿且連接至相關 極或源捶且連接至 圈之記億單元之截 P型基座16内β區 徑之兩端。Ν型區 寄生二棰醱D1 , Ν 為寄生二棰體D2。 元線(WL), —第一電棰14作為 位元線(BL), —第二電ffil5亦 儲存電容器C1之一端。第3B匾 面麵,並顯示N型匾14與15形 域14和15定義為基座16之主要 14亦形成一 PN接面,並以基座 型匾1 5亦形成一 P U接面,並以 這些寄生二極醞D1與D2 ,如以 為第3A 成於一 導電路 16作為 基座16作 後所敘述 本紙張尺度適用中國國家標準(CNS ) Λ4规枯(2!0><2<^公穿} ,4 18 5 Μ Α7 Β7 經濟部中央標隼局員工消費合作社印製 五、發明説明 ( 7 ) 1 I 可 為 漏 電 流 之 來 源 〇 二 保 體D 1與D 2正常操作時是在 1 I 逆 向 偏 m 之 條 件 » 即 基 座 之 電 壓 fcb 較 源 m 汲 槿 匾 域 14與 1 1 1 5 之 電 m 更 為 負 值 〇 於 第 3 B 圖 所 示 9 基 座 16為 接 地 。然 請 1 1 先 1 而 * 撤 小 之 負 偏 壓 V b b伏持(在 此 1 Vbb譬如為- 1伏特) 閲 ♦ 1 f i 亦 可 加 至 基 座 1 6 Q 第 3 C 圖 為 第 3 B 匾 之 記 憶 θα 早 元 包 含 寄生 έ 之 i 二 極 體 Ολε D 1與 D 2之 示 思 圖 〇 為 了 便 於 以 後 之 說 明 9 假 設記 注 意 i 事 1 isea Μ 早 元 電 晶 體 T 1 為 N 導 電 型 之 金 屬 氧 化 物 半 導 體 (HO S ) 項 b 1 1 電 晶 體 〇 使 用 m 電 晶 Bar 薛 僅 作 為 例 示 之 用 此 外 亦 可使 ί 本 i λ I 用 不 同 類 型 之 電 晶 體 (譬如, P 型) Ο 頁 1 I 為 便 於 以 後 之 討 論 及 解 釋 ♦ 注 意 金 國 氣 化 物 半 導體 1 1 電 晶 體 元 件 具 有 U)定義- -主要導電路徑兩端點之源掻 1 1 與 汲 極 > 以 及 (b )覆於該主要導電輅徑之上的閘極電極, 1 訂 1 I 其 施 加 之 電 m 控 制 該 主 要 導 電 路 徑 之 導 電 率 0 N 型電 晶 體 接 通 之 條 件 為 其 閘 極 電 位 超 過 其 源 極 電 位 逹 到 該電 1 晶 體 之 臨 界 電 m (V t)以 上 時 〇 該 N m 電 晶 體 之 源 極 電搔 I 定 義 為 第 一 和 第 二 電 極 之 中 具 有 較 小 施 加 電 位 之 電 極〇 E i 線 1 由 於 一 N 型 電 晶 體 (- -P 型電晶體亦然)操 作 為 選 通 電晶 體 時 ♦ 能 雙 向 傳 導 9 因 此 二 電 極 之 中 何 者 為 獠 極 且何 1 I 者 為 汲 極 曰 疋 依 施 加 至 電 棰 上 之 電 位 而 定 〇 1 1 如 該 項 枝 術 所 熟 知 者 , 一 邏 輯 11 0 "或- -邏輯H 1 " 可 寫入 1 1 並 儲 存 於 ™. 記 億 ott 早 元 11 中 當 記 憶 體 陣 列 之 操 作 電 位為 1 I V D 1)伏特( 臀 如 5 伏 特 )及接地(臀 如 0 伏 恃 )時, 為解 1 1 釋 之 目 的 可 假 定 (a)- -邏輯” 0 n 或 低 準 位 之 信 號 具有 1 | 之 大 小 值 為 0 或 接 近 0 伏 特 9 且 (b ) -邏輯 1 " 或 高 準位 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) Α4規格(2丨0X297公釐) M8526 Λ7 ____」Z___________________ 五、發明説明(,) 佶轚具有之大小值為VDB或接近VDD伏待β 資訊寫入一記億單元11之條件為其® 晶髓致能時 (餐如施加VDD伏待至連接於闞極13之宇元嫌(WL)而接通) »而一 S輯〇可捺纗寫入記億單元,其方法為施加0伏 特罨暖至連接於電極14之位元線。接箸霣容器C1可經由 轚晶钃T1之汲ffi至源極路徑而放霉至接地«位·藉由施 加〇伏特至建接於電晶體T1之閛棰之宇元線WL可使電晶 醱T1斷開,而電容器C1將維持或接近於〇伏特。 如上所述,當霉晶钃Τ1接通,且施加VDD伏待至遽接 於其汲棰霉極之位元線,一邏輯"丨"将寫入一記德單元 。電容器C1經由電晶醱Τ1之源極一汲ffi導電路悝而充重 至VDDe接着将0伏特施加至霣晶腰T1之閛棰可使該猶晶 鳢斷開*電容器C1將充霉至高電位UVDD-Vt]伏特 持在該高電位•除非因漏霣流而使該霣容器0易於放16 至接地電位《為了解轘之目的,假定當一邏 記億單元11畤,餘存罨容器ci将充霉至一霉8,βΙ<0’ 經滴部中央標準局只工消費合作社印聚 + 5伏特。寫入一 "1"(或"Ο,,)於一記億單元11之後’ 82 镱單元鼋晶體Τ1之閛極電壓即被驅動至低電暖(βί® 伏持,以斷两電晶體TU電晶醴Τ1將保持於斷開狀態( 即處於備用狀態),直到下一次蘸取、更新或重寫操#’ 並預期霣容器C1將保持充電於+ 5伏特或接近此值°然® ,當電晶體τι之閘極電壓為〇伏特且汲棰電Κ為+ 5伏特 時,閛槿相對於汲槿為負5伏待。對相當小的電晶11115 言,此一電暖將越鼴一离霉場於汲® 15到基座I6之接面 "10"· 本紙張尺度適用中國國家標麥(CNS )八视枯(210Χ297公处) 4185Z6 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( 9 ) 1 〇 此 一 高 電 場 將 引 起 漏 電 流 自汲 極1 5流 出 ,並 流 出 基座 1 I 1 6 , 使 電 容 器 C1易 於 放 電 〇 參考 第3C匾 電容 器 C 1 將因 1 1 該 漏 電 流 U L)而 放 雷 » 該 漏 電流 自電容 器 C 1流 經 二 極體 請 ί \ 先 1 I) 2 之 逆 向 路 徑 而 至 基 座 1 6 0 如果 太多電 荷 洩漏出去 該記 閲 讀 1 1 憶 dn 早 元 於 下 一 讀 取 時 將 無 法産 生一正 確 之輸 出 & I 之 1 1 與 電 晶 體 T 1閘 棟 相 連 接 字 元線 WL為0 伏 特時 * 電 晶體 注 意 意 1 | T 1 將 斷 開 〇 m 有 一 輔 肋 臨 界 電流 於電晶 體 之葱 搔 與 汲極 Ψ 項 再 1 | 區 域 間 之 主 要 導 電 路 徑 上 流 動。 此外, 漏電 流 能 自電 t 本 1 裝 容 器 C 1流 出 * 經 由 __» 稱 體 112至該 基座。 m 些漏 電 流 易於 頁 •w* 1 | 使 電 容 器 C 1 放 電 » 並 且 如 果 具有 足夠之 大 小時 9 將 導致 1 I 錯 誤 動 作 9 這 是 因 為 儲 存 於 記億 單元内 之 資料 位 元 值受 1 1 到 破 m 〇 第 4 _ 為 一 典 型 之 圖示 ,顯示 —* 電晶 體 之 主要 i 訂 1 I 導 電 路 徑 中 之 電 流 (I D S )為閘極電壓之- -函數, 並顯7F 增 加 施 加 至 閛 極 之 斷 開 電 壓 對於 漏電流 大 小之 影 韉 (譬 1 如 閛 m m 之 汲 極 漏 電 流 G I DL) 〇 當閘極對源掻之電鼷 1 I {V GS )低於臨界電壓( Vt )時, 於源極至汲極路徑中僅有 1 1 輔 肋 臨 界 電 流 〇 此 一 電 流 隨 遞增 之斷開 電 壓而 降 低 ,直 線 ( 到 閘 楝 電 壓 為 () V A伏特為iJ:,如第4圖所示。 申請者 1 I 亦 認 知 當 閘 極 對 源 m 之 電 壓為 徹小之 負 值, 且 範 圍延 1 1 仲 至 (-)V A伏特時, 該輔肋臨界漏電流將持纊降低。 (-) 1 1 V A偾 之 範 圍 可 白 -1 伏 特 至 -3 伏特 ,而實 際 之數 目 則 相當 1 I 程 度 地 根 據 製 诰 電 晶 體 之 技 術舆 製程而 定 。然 而 » 如第 1 1 4 圖 所 示 > 如 果 -N 型 電 晶 體 之閘 極至源 極 電壓 bb 較 (-) 1 I V A伏 恃 更 為 負 值 且 相 m 大 時 (亦即當斷開電壓之振幅增 ! I -1 1 - 1 1 1 1 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) 418526 a; B7 五、發明説明(、’ 經漪部中决標隼局負工消费合作社印製 加至某一準位之上時),經由寄生二極體之_霄流(GIDL) 増加相酋大,待別是當汲極因儲存電容器上之霣槠而處 於顒向繽壓畤,經由二極醴D2之漏霣流《 如上所述· Φ請者之發明部分在於K知一記億__列 之記億單元霄晶髑之漏電流可於不同之斷開電壓值做測 試,以決定漏爾流如何随斷開電靨之增減而變化之函數 。對》型轚晶體而言,這些霣壓將使該罨晶鼹之閛槿相 斜於其源榷為一負值。該商試可用於檢测不良記億箪元 之位置,因而可由一備用列或備用行(未顳示)之記憶單 元加以取代。或者如果有太多不良之記憶單元,使得備 用列與備用行不足所裔,則該記億晶Η将被捨棄》該拥 試亦可用以決定最佳斷開閛棰電壓或記捃饅之霣晶饅之 最佳設計》 胸 .發明亦在於如[所示之解碼器霍路,該 之霣壓。{譬/^ί地或Vbb伏特)遘擇性地 字元線。第^^/包含一電晶體P1,如同第 選澤性地供i 一高電壓至該宇元線1¾ 之電路若輿第2匾之霣路作一對菝 發現不同之處為霄晶體H1與N2形成於一隔離之P 冲,因此使得一負槭K為Vbb伏待之電S連接至 1之一端點52e Vbb之大小,舉例而言,可等於-1伏待 bb也可選擇為Vt伏特與-VA伏特之間任何電IB值*霣 1與N2之源極電棰53S與54S皆連接至一節黏41。第 匾之霣路使接地電位或Vbb伏特之霄位可鉋加於節點 1»罨晶醱H1及N2於致能時,其功能為81合節SM1之任
对先閱讀背而之注意事項再e本瓦)
T -12- 本紙張尺度適用中國國家標隼(CNS )以规格< 210X297公笳) 418526 ΑΊ 經滅部中央標準局貝工消费合作社印聚 Η 7 五、發明説明((ί ) 何電隨至該宇元線<wi)e 一霣晶體N3之源極至汲極之路悝連接於節黏41與節黏 42之間,且節黏42施加Vbb伏特。此外,一電晶鳢N4之 源檣至汲®之路徑連接於節黏41舆節黏43之間,且節點 43施加接地罨位。電晶體Ν3及Μ之基座及電晶醴Ν3之源 極皆連接至一端黏55,且該端點施加Vbb伏特。檫示為ΤΜ 之一澍試倍锇加至竃晶體施加N 3之闥搔以及一反相器46 之轅4 5,該反相器46之輪出皭施加至電晶體N4之爾 権,反相器之操作電位為VDD及Vbb伏特。 第之霜路操作倩形如下。候定澍試信*TM具有一 "低Vbb伏特及一"高"值為VDD伏待,低值定義為"瘭 準'或"正常"狀態,而高值定義為"瀏試"狀態,於拥試狀 態下,一升高之斷開霣壓準備施加於该字元線•因此,於 標準操作狀態畤,當信號TM為低值畤,反相器46之输出 為髙值,且此一高值施加至電晶體《4之閘棰並使其接通 β當轚晶醱N 4接通畤,將使節鮎41箝位至接地罨位。間 畤,Vbb伏恃施加至霉晶體03之閘棰並使其斷開》因此, 於揉準操作狀態下,電晶體N 1和N 2之源檷經由竃晶體H 4 相對較低之源極及汲槿電阻而返回接地電位。當電晶體 H1及/或N2接通時,於節黏41之接地電位即施加至該宇 元線(WU。 於潮試操作狀態下,信號TM將升至VDD伏特。該高值 之TM信號施加至反相器4 6之輸入娥,而使其输出端降至 Vbb伏特,此電釅施加至電晶體Μ之閘棰而使其靳開》 -1 3 - 本紙張尺度適用中國國家標卑< CNS ) /\4规祜(210X2W公幼 I--------^------1Τ------Μ (¾先閱#背而之注意事項甩>>,<本頁) Μ Η 7
418526 五、發明説明(a) 同時,該高值之TM信號施加至電晶體H3之闌極而使其接 通。當霄晶體Ν3接通時,節》41將被箝位至Vbb伏特, ,因而使Vbb伏特表現在霜晶醱N1及!(2 解應器電路之操作可摘要如下。當81)£0 為高值時,宇元線UL)經由笛晶體N1與 箝位至節黏4 1» 號TM為低值.則節 點41之電壓將等於接地轚位;离值,朗節黏4 1之 電位将等於Vbb伏特β因此,第之電路使接地電位 或Vbb伏特得以施加至該字元線R0EC及WLK為低值且 * L D為(譬如V D D )時,一高贤將施加至W L,並接 通N瞭镅德單元霣晶體,而該電晶體之閘極連接至VL。 之電路合併至第1圈之列解碼器及驅動霣路20 之後镱鼸陣列10即可於標準操作狀態(接地罨位施 加至或全部宇元線)下威測其漏霣流,或當一負電 IS施加至某一(或全部)宇元線畤,於”測試"狀態下澜試 漏電流》 於標準操作模式畤,信號TM設定為一"低"值(譬如Vbb 伏特)。一”高"電壓(罾如VDD伏特)可寫入全部{或僅被 選定的)該陣列之記憶單元,方法為其儲存電容器充電 至,或接近,VDD伏特。此一”高"電壓之寫入動作完成 後,該解碼器繙合一 〇伏特之電壓至該記憶體陣列之某 字元線(或全部宇元線)於預定之一段畤間。此預定之一 段時間經過以後,已寫入一 离”轚壓之記億單元可讀出 -14 本紙張尺度適用中國國家標率(CNS > A4煶格(210X 297公片) II —^1 I II--1^1 i^i 4-^r I..... ί - - - -- - - - *-- > - - *5^ (計先閱讀背而之注意事項再本頁) 經消部中央標苹局员工消费合作社印聚 經硪部中史標準局WCi工消费合作社印製 4 18 5 2 6 a. . Η 7五、發明説明(A ) 内容至位元線以及戚m放大器,以確定漏霣流之大小以 及餘存於記億軍元之資料是否能保持。 於"拥試••模式之狀態時•信《 τκ段定為一 •高"值(書 如VDD伏)β這使得解碼器轚路能接鑛施加一Vbb伏待之 電壓(養如-1伏特)至字元線〇 —"高"霣壓(譬如VDD伏特> 可寫入全部(或僅被選定的)該陣列之記塔軍元,方法為 其餘存電容器充霄至VDD伏特,或接近此值。此一·•高" 离壓之寫入動作完成後,該解碼器银合一 Vbb伏待之霣 鼷至該記億鼸陣列之某字元嫌(或全部字元線}於預定之 一段時間。此預定之一段時間過後,已寫入一 '•离”霣匾 之記億體箪元可鼸出其内容至 大器,以確定漏霣流之程度及 料保持程度。紀憶體陣列10之 增之斷開電K值進行,斷開電 伏特(甚至更負之值)„記憧體 結果可以和M鼷轼》狀態下之拥 可用於偵澜功能較弱或已故障 些記億單元之漏電流太大或對 因此可由備用列及行之良好記 用以排除不良晶片。此外 一 VA伏待之間之最 電應 體条統時,其操作 f最小之 十分明顯地,第 j之電路 -1 5
位元線以及 /或儲存於 拥試可對於 壓之範圍自 單元於標準 試结果相比 之記億單元 於漏霣流之 億單元加以 ,該測試可 範圍,以便 漏電流》 使得不同之 對應之戚拥放 記億單元之資 許多不同且遮 Vt伏特至一 VA 狀態下之澜轼 較β此一比較 位置,因為這 敏威度太离· 取代。該測試 指出v t伏特和 施加於蘇記億 斷開霜艨值能 ---------^------II---.I -^——m (邛先閱讀背而之注意事項^4/本頁) 本紙張尺度賴巾1]_縣(CNS )赠⑯(21()χ 297,ϋ )- 418526 A7 B7 五、發明説明(μ ) 容易地施加至該陣列之字元線〇於測試記億體陣列時, 電顒Vbh可逐步變化,而其延伸範圍可自Vt伏特至-3伏 特以下》藉此可決定使漏電流最小之最佳施加之斷開電 壓,及安伞操作所需之邊界。制試结果亦清楚顯示,記 憶體晶Η可供以電路(未害出),使字元線電圈介於VDD 伏特 接通)及一最佳斷壓之間變動,該斷開電 |伏特以外之價。 丨之電路可修改為第
經濟部中央標準局員工消費合作社印取 所示之電路,其中電晶 咖電晶體N1之源棰仍連接 汲楔相連接。於第6圖 之電路,當信號ΐ Μ為高倌畤,電晶體S 2必須斷開以避免 分配Vbh伏特之電歷β 上述之電路及其操作持假設記億單元電晶體(Τ 1 )為Ν 傳導類型^然而應了解亦可以Ρ型電晶體替換,只需對 施加電壓作適當改變(譬如,一 Ρ梨電晶體於閛極電壓 等於或正向大於源择電壓時,處於斷開狀態,且一 Ρ型 電晶體之源搔為具有更ΤΗ向施加電位之電極)。 參考符號說明 1 〇 ....記億體陣列 1 1 · . ·.記憶單元 20....列解碼器及驅動電路 3 0…行解碼器及驅動電路 4 0 ....寫入/感潮電路 4 ¢1 ....反相器 體N 2 榷連接至接地電 於節點ϋ祓與電晶體N 3與N 4¾1 裝 訂 線 (請先閱讀背面之注意事項再填ί.本頁) 本紙張尺度適用中國國家標率(CNS ) Α4規格(2丨Ο X 297公釐)
Claims (1)
- 六、申請專利範圍 1. 一榫記憶體条統,包括: 一記億單元之陣列,排列為Μ列及N行,毎一列具 有一列導體,每一行具有一行導體,其一記億單元形 成於一列導體及一行導體之交叉點,旦各記億單元包 含一電晶體及一儲存電容器,各電晶體具有第一及第 二電極,界定一主要導電路徑及一閘掻電搔之端點, 各電晶體之閘極電極連接至相關之列導體,其導電路 徑之一端連接至相關之行導體,而導電路徑之S —端 連接至其儲存電容器;以及 選擇電路,該選擇電路選擇性地施加一斷開電壓至 選定之列導體,用以斷開該電晶體於主要導電路徑上 之導通,該雷晶體之閘楝電極連接至選定之列導體, 且選擇性地施加一升髙之斷開電壓至選定之列導體》 2. 如申謓專利範圍第1項之記億體糸統,其中用以選擇 性施加一斷開電壓及一升高斷開電壓之選擇電路包含 :(a)列解碼電路,連接於各列導體和一第一節點之 間;及(b)用以選擇性施加一電囅至該第一節點之裝 置,電壓值可為與該斷開電壓相等之值,或為一與該 升高斷開電壓相等之值。 經濟部中央標準局員工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 3. 如申請專利範園第2項之記憶體条統,其中該列解碼 電路包含一第一選擇性致能解碼電晶體,其導電路徑 連接於相閼之列導體與該第一節點之間;見其中用以 壤擇性加一電蹏至該第一節點之裝置包含:(a)—第 一開關耦合至該第一節點舆第一參考電位點之間;(b) -1 7 -本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印聚 A8 B8 C8 D8 六、申請專利範園 用以施加該斷開電壓至該第一參考電位點之裝置;(C) 一第二開關耦合至第一節點舆一第二參考電位點之間 (d)用以施加該升高斷開電歷至該第二參考電位點之 裝置;(e)用以選擇性啓動該第一與第二開關裝置之一 之裝置n 4. 如申請專利範圍第3項之記億體糸統,其中各該列解 碼器電路包含一第二選擇性致能解碼電晶體,其導電 路徑平行連接於第一解皤電晶體。 5. 如申請專利範圍第3項之記憶體条統,其中各該列解 碼器電路包含一第二漢擇性致能解碼電晶體,其導電 路徑建接於其列導體及一參考電位點之間。 6. 如申請專利範圍第2項之記億體糸統,其中各記億單 元電晶體皆為N型電晶體,其中該斷開電壓為接地罨 位;ft其中該升高斷開電壓較接地為更負之值》 7. —種記億體条统,包括: 一第一電晶體,其導電路徑建接於一第一信號端點 與一輪出端點之間; 連接輸出端點至一列記憶單元之閘極電掻之裝置; 一第二電晶體,其導電路徑連接於該输出端點與一 第二端點之間; 一裝置,用以施加一第一解碼後之信號至該第一及 第二電晶體之閛楝電極; 一裝置,用以施加一第二解碼後之信號至第一信號 端點; -18- 本紙張尺度適用中國國家揉率(CNS ) A4規格(210X297公釐) it n I I n I ^ I fi t — J i 線 (請先閱讀背面之注意事項再填i本頁) 418526 A8 B8 C8 D8 六、申請專利範圍 經濟部中央標準局I工消費合作社印製 一裝置,用以選擇件施加一第一電颸或一第二電壓 至該第二端點,該第一電壓之振幅與搔性可斷開任何 紀憶單元電晶體,其閘择電極連接至該輪出端點,且 該第二電閎具有之振幅與極性可進一步斷開該記憶單 元電晶體》 8. 如申_專利範圍第7項之記億體条統,其中該第一電 晶體具有第一導電塱;且其中該第二電晶體具有第二 導電型。 9. 如申謓專利範圍第8項之記億體糸統,其中用以施加 一第一或一第二電壓之裝置包含:<a)—第三電晶體, 其導電路徑連接於該第二端點與一第一電位點之間, 此電位點施加至該第一電壓;(b)—第四電晶體,其 導電路徑連接於該第二端點與一第二電位點之間,此 電位點施加至該第二電壓;以及(c)連接至該第三與 第四電晶體之裝置,用以一次僅接通其中之一 β ί 0 .如申請專利範圉第8項之記億體条統,另外包含一 第五電晶體,其導電路徑平行連接於第二電晶體之導 電路徑。 U .如申該專利範圍第8項之記億體糸統,另外包含一 第五電晶體,其導電路徑之一端連接至該輸出端點, 其導電路徑之另一端人! 至一參考電位點,且對一接 通信號作出反應,以暴@輸出端點至該參考電位點 12.—種記億體条統,Ί 一記億單元之陣列 I W- 列成Μ列及Ν彳3 ,毎列具有 本紙張尺度適用中國國家榇準(CNS ) A4規格(210X297公釐)、 ---------¾.------—ΐτ------^ (請先閲讀背面之注意事項再填f本页) 4 18 5 2 6 Be V--0 D8 經濟部中央標準局員工消費合作社印策 六、申請專利範圍 I 1 一 列 導 體 » 每 行 具 有 一 行 導 體 Τ ~* 記 億 單 元 形 成 於 一 1 列 導 體 和 _ 行 導 體 之 交 叉 點 每 一 «M3 早 元 包 含 一 電 晶 體 1 1 及 一 儲 存 電 容 器 每 一 電 晶 體 具 有 第 一 與 第 二 電 m • 請 先 1 清 楚 顯 示 —* 導 電 路 徑 及 —- 閘 楱 電 極 之 端 點 ♦ 各 電 晶 體 閱 讀 ! 之 閘 極 電 極 連 接 至 相 關 之 列 導 體 , 導 電 路 徑 之 —^ 端 連 背 1 1 之 1 接 至 相 m 行 m 體 > 而 導 電 路 徑 之 另 端 連 接 至 儲 存 電 注 意 1 容 事 1 器 項 I 再 I —** 列 解 碼 器 舆 驅 動 器 具 有 Μ 値 輸 出 , 各 輪 出 均 連 接 t 本 1 裝 至 —* 相 m 之 列 導 體 * 該 列 解 碼 器 包 含 裝 置 > 其 功 能 為 頁 1 I 選 擇 件 提 供 一 第 電 m 9 以 啓 動 閘 極 連 接 至 相 關 列 導 1 1 p ΓΤ»«· 之 記 億 體 電 晶 體 該 裝 置 並 提 供 一 第 一 電 壓 以 斷 開 1 j 這 些 記 億 體 電 晶 體 以 及 I 訂 該 列 解 碼 器 與 驅 動 器 含 有 裝 置 t 用 以 選 擇 性 提 供 1 第 二 電 壓 9 其 楝 性 及 振 幅 可 進 一 步 斷 開 記 億 體 電 晶 體。 1 I 13.如申謓專利範圍第12項之記億體条統, 其中該列解 1 1 1 碼 m 與 驅 動 器 包 含 一 驅 動 器 電 路 位 於 該 Η 傾 輪 出 之 每 1 - 値 輸 出 * 各 驅 動 器 電 路 包 括 : 線 | 一 第 —*. 電 晶 體 9 其 導 電 路 徑 連 接 於 - 第 一 信 號 端 點 1 1 與 輪 出 l:tti 端 點 之 間 1 1 連 接 輸 出 端 點 至 一 列 導 體 之 裝 置 J 該 列 導 體 與 ___- 列 1 I 記 億 αα 早 元 之 閛 極 電 m 相 連 接 1 1 第 __» 電 晶 體 rJ ΐϊ > 其 m 電 路 徑 連 接 於 該 輪 出 端 點 與 一 1 i 第 — 端 黏 之 間 f 1 一 裝 置 用 以 施 加 一 第 — 解 碼 過 之 倍 號 至 該 第 ·— 及 第 1 1 -2 0 - 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A8 BS C8 D8 經濟部中央樣準局員工消費合作社印装 六、申請專利範 圍 1 1 — 電 晶 體 之 閘 極 電 極 , 1 1 一 裝 置 ♦ 用 以 施 加 ~~1 第 二 解 碼 過 之 信 號 至 第 —*1 信 號 1 1 端 點 » 請 1 I 1 —- 装 置 > 用 以 選 擇 性 施 加 第 一 電 m 或 —1 第 二 電 m 閲 1 I 至 該 第 _ 一 端 點 * 該 第 —^*· 電 Μ 具 有 之 振 幅 與 棰 性 可 斷 開 背 面 1 | 之 [ 仟 何 其 閘 掙 電 m 與 該 輸 出 端 點 連 接 之 記 億 DO 単 元 電 晶 BUB 腊 注 意 1 1 » Μ 該 第 二 電 m 具 有 之 振 Art TBf 輿 m 性 可 進 步 斷 開 該 記 項 再 1 憶 単 元 電 晶 體 ο 填 寫 本 1 14.- -樺用以測試- -動態隨機存取記憶醱( DRAH )之記憶 頁 I k3〇 早 元 之 資 料 保 持 能 力 之 方 法 其 中 記 億 B0 卑 元 排 列 為 1 ί 列 及 Μ 行 每 一 列 具 有 字 元 線 7 而 每 一 行 具 有 一 位 1 1 元 線 記 億 早 元 形 成 於 各 字 元 及 位 元 線 之 交 叉 點 t 1 訂 目 各 記 憶 CTCT 単 元 包 含 —' 電 m HB am 體 與 一 儲 存 電 容 器 J 各 電 晶 1 體 具 有 第 一 及 第 二 電 搔 » 界 定 一 主 要 導 電 路 徑 及 一 閛 1 | 電 極 之 端 點 各 電 晶 m wH 具 有 (a )閘極電掻連接至 1 1 枏 關 之 字 元 線 ; (b )導電輅徑之- -端連接至相關之位 I ί 元 線 及 U >導電路徑之另- -端連接至其儲存電容器; 線 1 其 中 動 態 隨 機 存 取 記 億 體 含 有 寫 入 / 潮 電 路 > m 合 1 I 牵 位 元 線 m , 用 以 將 資 訊 寫 入 選 定 之 記 億 OB 卑 元 j 或 自 1 1 記 億 utr 早 元 zLwh sQD 确 出 資 訊 t a 其 中 測 試 之 方 法 包 栝 之 步 m 為: 1 I 將 資 訊 寫 入 選 定 之 記 億 t3D 早 元 > 1 1 於 第 一 時 間 間 隔 内 施 加 一 第 一 斷 開 電 壓 至 m 定 記 億 1 1 W* 単 元 之 字 元 線 紐 * 用 以 於 該 第 段 時 間 内 斷 開 m 定 之 1 I 記 憶 net 早 元 電 晶 體 9 1 1 -2 1 - i 1 1 1 本紙張尺度適用中國國家標隼(CMS > A4規洛(210X 297公赛)、 4^8526 ABCD 六、申請專利範圍 於該第一段時間過後,感測儲存於選定記億單元内 之資訊之保持性; 於威潮動作結束後,將資訊寫入選定之記憶單元; 於第二時間間隔内,施加一第二斷開電壓至選定記 憶單元之宇元線組,用以於該第二段時間内,斷開選 定之記億單元電晶體,其中第二電壓較該第一斷開電 騾之斷開振幅為大;以及 於該第二段時間過後,威測儲存於選定記億單元内 之資訊之保持性。 I 裝 訂 線 (請先閲讀背面之注意事項再填"本頁) 經濟部中央標隼局員工消費合作社印製 -22 - 本紙張尺度適用中國國家標率(CNS ) A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/992,378 US6016281A (en) | 1997-12-17 | 1997-12-17 | Memory with word line voltage control |
Publications (1)
Publication Number | Publication Date |
---|---|
TW418526B true TW418526B (en) | 2001-01-11 |
Family
ID=25538270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087117797A TW418526B (en) | 1997-12-17 | 1998-10-27 | Memory with word line voltage control |
Country Status (7)
Country | Link |
---|---|
US (1) | US6016281A (zh) |
EP (1) | EP0924765B1 (zh) |
JP (1) | JPH11250697A (zh) |
KR (1) | KR100571434B1 (zh) |
CN (1) | CN1199190C (zh) |
DE (1) | DE69835499T2 (zh) |
TW (1) | TW418526B (zh) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3544096B2 (ja) * | 1997-03-26 | 2004-07-21 | 東京大学長 | 半導体集積回路装置 |
DE10026275A1 (de) * | 2000-05-26 | 2001-12-13 | Infineon Technologies Ag | Verfahren zum Testen einer Vielzahl von Wortleitungen einer Halbleiterspeicheranordnung |
DE10055920C2 (de) | 2000-11-10 | 2003-03-27 | Infineon Technologies Ag | Integrierter Speicher mit einer Spannungsregelungsschaltung |
US6512705B1 (en) * | 2001-11-21 | 2003-01-28 | Micron Technology, Inc. | Method and apparatus for standby power reduction in semiconductor devices |
US7453083B2 (en) * | 2001-12-21 | 2008-11-18 | Synopsys, Inc. | Negative differential resistance field effect transistor for implementing a pull up element in a memory cell |
US7064984B2 (en) * | 2002-01-16 | 2006-06-20 | Micron Technology, Inc. | Circuit and method for reducing leakage current in a row driver circuit in a flash memory during a standby mode of operation |
US6711076B2 (en) * | 2002-07-26 | 2004-03-23 | International Business Machines Corporation | Active restore weak write test mode |
US7015448B2 (en) * | 2002-08-22 | 2006-03-21 | Micron Technology, Inc. | Dark current reduction circuitry for CMOS active pixel sensors |
DE10335618B4 (de) * | 2003-08-04 | 2005-12-08 | Infineon Technologies Ag | Halbleiterspeicher und Verfahren zum Betreiben eines Halbleiterspeichers |
US20050081190A1 (en) * | 2003-09-30 | 2005-04-14 | International Business Machines Corporation | Autonomic memory leak detection and remediation |
US7307896B2 (en) * | 2005-03-11 | 2007-12-11 | Micron Technology, Inc. | Detection of row-to-row shorts and other row decode defects in memory devices |
US7388796B2 (en) * | 2006-06-29 | 2008-06-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for testing memory under worse-than-normal conditions |
KR100933678B1 (ko) * | 2008-06-30 | 2009-12-23 | 주식회사 하이닉스반도체 | 워드라인 오프전압 생성회로 및 생성방법 |
KR20100125099A (ko) * | 2009-05-20 | 2010-11-30 | 삼성전자주식회사 | 반도체 장치 |
CN102005242B (zh) * | 2009-08-28 | 2013-05-29 | 中芯国际集成电路制造(上海)有限公司 | 电阻随机存储器及其驱动方法 |
US8922236B2 (en) * | 2010-09-10 | 2014-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device and method for inspecting the same |
CN102568578A (zh) * | 2010-12-08 | 2012-07-11 | 旺宏电子股份有限公司 | 半导体存储装置及其测试及控制方法 |
JP5879165B2 (ja) * | 2011-03-30 | 2016-03-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8477555B2 (en) * | 2011-06-30 | 2013-07-02 | Intel Corporation | Deselect drivers for a memory array |
US9459316B2 (en) | 2011-09-06 | 2016-10-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for testing a semiconductor device |
US9455029B2 (en) * | 2014-05-23 | 2016-09-27 | Micron Technology, Inc. | Threshold voltage analysis |
CN107991598B (zh) * | 2017-11-16 | 2020-09-11 | 长江存储科技有限责任公司 | 一种用于三维存储器沟道导通性的测量方法 |
CN108053854B (zh) * | 2017-12-07 | 2023-08-25 | 长鑫存储技术有限公司 | 动态随机存储单元、动态随机存储器及存储方法 |
CN113077836B (zh) * | 2021-04-28 | 2022-05-31 | 长江存储科技有限责任公司 | 三维非易失性存储器及字线漏电的检测方法 |
EP4258266A4 (en) | 2022-02-18 | 2024-04-17 | Changxin Memory Technologies, Inc. | TEST METHOD FOR MEMORY CHIP AND RELATED DEVICE |
CN116665749A (zh) * | 2022-02-18 | 2023-08-29 | 长鑫存储技术有限公司 | 存储芯片的测试方法及其装置 |
CN114550801B (zh) * | 2022-02-25 | 2024-07-05 | 长鑫存储技术有限公司 | 存储芯片的测试方法和测试装置、电子设备 |
CN118054779A (zh) * | 2022-11-16 | 2024-05-17 | 立积电子股份有限公司 | 开关装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3940740A (en) * | 1973-06-27 | 1976-02-24 | Actron Industries, Inc. | Method for providing reconfigurable microelectronic circuit devices and products produced thereby |
JPS6052997A (ja) * | 1983-09-02 | 1985-03-26 | Toshiba Corp | 半導体記憶装置 |
KR940002859B1 (ko) * | 1991-03-14 | 1994-04-04 | 삼성전자 주식회사 | 반도체 메모리장치에서의 워드라인 구동회로 |
US5257238A (en) * | 1991-07-11 | 1993-10-26 | Micron Technology, Inc. | Dynamic memory having access transistor turn-off state |
US5416747A (en) * | 1992-07-15 | 1995-05-16 | Kawasaki Steel Corporation | Semiconductor memory driven at low voltage |
-
1997
- 1997-12-17 US US08/992,378 patent/US6016281A/en not_active Expired - Lifetime
-
1998
- 1998-10-24 EP EP98120100A patent/EP0924765B1/en not_active Expired - Lifetime
- 1998-10-24 DE DE69835499T patent/DE69835499T2/de not_active Expired - Lifetime
- 1998-10-27 TW TW087117797A patent/TW418526B/zh not_active IP Right Cessation
- 1998-11-19 CN CNB981225160A patent/CN1199190C/zh not_active Expired - Fee Related
- 1998-12-17 KR KR1019980055577A patent/KR100571434B1/ko not_active IP Right Cessation
- 1998-12-17 JP JP10359048A patent/JPH11250697A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP0924765A2 (en) | 1999-06-23 |
US6016281A (en) | 2000-01-18 |
DE69835499D1 (de) | 2006-09-21 |
KR100571434B1 (ko) | 2006-06-21 |
EP0924765B1 (en) | 2006-08-09 |
CN1220465A (zh) | 1999-06-23 |
DE69835499T2 (de) | 2007-08-02 |
CN1199190C (zh) | 2005-04-27 |
EP0924765A3 (en) | 2000-04-05 |
KR19990063148A (ko) | 1999-07-26 |
JPH11250697A (ja) | 1999-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW418526B (en) | Memory with word line voltage control | |
US10083752B2 (en) | Apparatuses and methods for efficient write in a cross-point array | |
JP3956367B2 (ja) | 単一3端子不揮発性記憶素子を使用するメモリアレイ | |
US8625331B1 (en) | Methods of programming and erasing programmable metallization cells (PMCs) | |
US20150117081A1 (en) | Memory cell with decoupled read/write path | |
US20100110750A1 (en) | Non-volatile semiconductor memory device | |
TW201523838A (zh) | 半導體裝置 | |
TWI283516B (en) | Internal voltage generation circuit and voltage detection circuit | |
JP2003288779A (ja) | メモリアレイにわたって等電位センシングを実行して漏れ電流を除去するための方法およびシステム | |
TW201216281A (en) | Variable-resistance memory device and its driving method | |
TW201503127A (zh) | 感測電阻式切換記憶體裝置中之資料 | |
CN102054530A (zh) | 存储器件和读取存储器件的方法 | |
TW591800B (en) | Constant voltage generation circuit and semiconductor memory device | |
CN101622673A (zh) | 非易失性存储装置及非易失性存储装置中的数据写入方法 | |
US6262910B1 (en) | Semiconductor memory device having a ferroelectric memory capacitor | |
US8498144B2 (en) | Semiconductor storage device | |
JP2005183557A (ja) | 半導体集積回路とその動作方法、該回路を備えたicカード | |
CN110663184A (zh) | 双电源轨共源共栅驱动器 | |
TW518744B (en) | Method for driving semiconductor memory | |
US8804408B2 (en) | Semiconductor storage device | |
TW483151B (en) | Semiconductor memory and its driving method | |
TW409368B (en) | Non-volatile semiconductor storage device | |
TW426846B (en) | Memory device consisted of a plurality of resistive ferroelectric memory cells | |
TW305074B (zh) | ||
US8605481B2 (en) | Crossbar array memory elements and related read methods |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |