CN108053854B - 动态随机存储单元、动态随机存储器及存储方法 - Google Patents

动态随机存储单元、动态随机存储器及存储方法 Download PDF

Info

Publication number
CN108053854B
CN108053854B CN201711287306.XA CN201711287306A CN108053854B CN 108053854 B CN108053854 B CN 108053854B CN 201711287306 A CN201711287306 A CN 201711287306A CN 108053854 B CN108053854 B CN 108053854B
Authority
CN
China
Prior art keywords
diode
random access
dynamic random
access memory
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711287306.XA
Other languages
English (en)
Other versions
CN108053854A (zh
Inventor
洪根刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201711287306.XA priority Critical patent/CN108053854B/zh
Publication of CN108053854A publication Critical patent/CN108053854A/zh
Priority to PCT/CN2018/119917 priority patent/WO2019110015A1/en
Priority to US16/883,635 priority patent/US10957375B2/en
Application granted granted Critical
Publication of CN108053854B publication Critical patent/CN108053854B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/36—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using diodes, e.g. as threshold elements, i.e. diodes assuming a stable ON-stage when driven above their threshold (S- or N-characteristic)
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明一种动态随机存储单元、动态随机存储器及存储方法，动态随机存储单元包括：晶体管、第一二极管和第二二极管；晶体管的栅极与地址译码器的字线电连接，晶体管的漏极与地址译码器的位线电连接；位线与电源电压连接；第一二极管正负与第二二极管正负极依次连接；第一节点为第一二极管和第二二极管的一侧连接线与晶体管的源极连接节点；第二节点为第一二极管和第二二极管的另一侧连接线与一节点电压连接节点；动态随机存储器包括地址译码器和动态随机存储单元；动态随机存储器的存储方法包括数据写入和数据读取。本发明动态随机存储单元减少自身功耗，提高了动态随机存储器的数据传输性能。

Description

动态随机存储单元、动态随机存储器及存储方法
技术领域
本发明涉及动态随机存储器，具体涉及一种动态随机存单元、动态随机存储器及存储方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)建立在一个晶体管(Transistor)和一个电容器(Capacitor)存储单元结构的基础上，通过对DRAM存储单元的晶体管施加电压，对存储单元的电容器充电，并每比特数据存储在电容器中，由于时间的推移，当晶体管关闭时，电容器中的电荷会泄露或者放电，因此电容器中存储的数据必须每预定时间内刷新一次，但每次的刷新将导致系统不必要的能量功耗。
其次，现有技术中电子设备的存储带宽需要快速增加，然而时钟延时器和时钟处理器到DRAM的数据传输器件延时一直保持相对恒定，因此随着电子设备的带宽要求越来越高，现阶段的DRAM的存储速度渐渐无法满足需求。
发明内容
本发明提供一种动态随机存单元、动态随机存储器及存储方法，以至少解决现有技术中的以上技术问题。
本发明一种动态随机存储单元，包括：
晶体管，所述晶体管的栅极与地址译码器的字线(Word line)电连接，所述晶体管的漏极与地址译码器的位线(Bit line)电连接；所述位线与电源电压连接；
其特征在于，所述动态随机存储单元还包括：
第一二极管；
第二二极管，所述第二二极管的正极与所述第一二极管的负极连接到第一节点，所述第二二极管的负极与所述第一二极管的正极连接到第二节点；
所述第一节点连接到所述晶体管的源极；
所述第二节点连接到一节点电压；
其中，所述节点电压与所述电源电压差值的绝对值小于所述第一二极管和所述第二二极管的导通电压。
在一种可实施方式中，还包括：
电流感应放大器(Current-sensing Sense Amplifier)，所述电流感应放大器一端与所述位线连接，所述电流感应放大器另一端与所述第一节点连接，所述电流感应放大器用于感测所述位线和所述第一节点之间的电流并对所述电流进行放大读取。
在一种可实施方式中，所述节点电压具有相当于所述电源电压的一半电压值。
在一种可实施方式中，所述第一二极管和所述第二二极管均包括电荷存储二极管。
本发明一种动态随机存储器，包括：
地址译码器，所述地址译码器包括多条字线和多条位线，所述多条字线和所述多条位线交叉分布形成矩阵，所述位线用于写入和读取数据；
所述动态随机存储器还包括：
如上述可实施方式中任意一个所述动态随机存储单元，所述动态随机存储单元位于所述矩阵内，并且所述动态随机存储单元分别与至少一条所述位线和至少一条所述字线连接。
本发明一种用于如上述可实施方式中所述的动态随机存储器的存储方法，包括：
提供一动态随机存储器，包括地址译码器以及如上述可实施方式中任意一个所述动态随机存储单元，所述地址译码器包括多条字线和多条位线，所述多条字线和所述多条位线交叉分布形成矩阵，所述位线用于写入和读取数据；所述动态随机存储单元位于所述矩阵内，并且所述动态随机存储单元分别与至少一条所述位线和至少一条所述字线连接；及，
将数据存储在所述第一二极管和所述第二二极管中。
在一种可实施方式中，还包括：
写入所述数据时，先对所述字线施加开启电压使所述晶体管导通，之后对所述位线施加所述电源电压；以及
读取所述数据时，先对所述位线施加所述电源电压，之后对所述字线施加所述开启电压使所述晶体管导通。
在一种可实施方式中，施加在所述第二节点上的所述节点电压具有相当于所述电源电压的一半电压值。
本发明采用上述技术方案，具有如下优点：
本发明采用两个二极管顺次连接的方式替代电容器进行数据存储，不需要进行每次刷新维持数据保存，节省了自身的功耗，同时二极管的存储电荷的时间短于电容器存储的时间，加快了数据输送速度。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。
图1为本发明实施例中动态随机存储单元的电路连接简图。
图2为本发明实施例中动态随机存储器包括动态随机存储单元的结构简图。
附图标记：
100 动态随机存储单元，
110 位线，
120 字线，
130 晶体管，
140 第一二极管，
150 第二二极管，
160 第一节点，
170 第二节点，
180 节点电压，
190 电流感应放大器，
其中，VDD为电源电压。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
实施例1
本实施例一种动态随机存储单元100，包括：
晶体管130，所述晶体管130的栅极与地址译码器的字线120电连接，所述晶体管130的漏极与地址译码器的位线110电连接。
字线与一开启电压连接，字线120用于控制晶体管130的导通；位线与电源电压(VDD)连接，位线110用于数据的写入和读取。
动态随机存储单元100还包括：
第一二极管140；
第二二极管150，所述第二二极管150的正极与所述第一二极管140的负极连接到第一节点160，所述第二二极管150的负极与所述第一二极管140的正极连接到第二节点170；
所述第一节点160连接到所述晶体管130的源极；
所述第二节点170连接到一节点电压180；
其中，所述节点电压180与电源电压差值的绝对值小于所述第一二极管140和所述第二二极管150的导通电压。
字线120接通开启电压，晶体管130导通，位线110接通电源电压，位线110与节点电压180之间的电压差值小于第一二二极管和第二二极管的导通电压，电流流入两个二极管并不能导通以使电流存储在二极管中，从而使位线110中数据一并存储且不需要刷新维持数据。
基于实施例1，在一具体实施例中，还包括：
电流感应放大器190，所述电流感应放大器190一端与所述位线110连接，所述电流感应放大器190另一端与所述第一节点160连接。
基于实施例1，在一具体实施例中，所述节点电压180具有相当于所述电源电压的一半电压值。
基于实施例1，在一具体实施例中，所述第一二极管140和所述第二二极管150包括电荷存储二极管。
本实施例使用正负极依次连接的二极管作为动态随机存储单元100，不仅不需要对存储的数据进行刷新，减小自身的功耗，同时采用二极管进行数据存储的时间短于电容器存储速度，提高数据输送能力。
实施例2
本实施例一种动态随机存储器，包括：
地址译码器，所述地址译码器包括多条字线120和多条位线110，所述多条字线120和所述多条位线110交叉分布形成存储矩阵。
还包括：
动态随机存储单元100，所述动态随机存储单元100位于存储矩阵内，并且所述动态随机存储单元100分别与至少一条所述位线110和至少一条所述字线120连接。
所述动态随机存储单元100，包括：
晶体管130，所述晶体管130的栅极与地址译码器的字线120电连接，所述晶体管130的漏极与地址译码器的位线110电连接；所述位线110包括写入位线和读取位线。
所述动态随机存储单元100还包括：
第一二极管140；
第二二极管150，所述第二二极管150的正极与所述第一二极管140的负极连接，所述第二二极管150的负极与所述第一二极管140的正极连接；
第一节点160，所述第一节点160位于所述第一二极管140和所述第二二极管150的一侧连接线上，所述第一节点160与所述晶体管130的源极连接；
第二节点170，所述第二节点170位于所述第一二极管140和所述第二二极管150的另一侧连接线上，所述第二节点170与一节点电压180连接；
其中，第一二极管140和第二二极管150的位置可交换连接，第一节点160和第二节点170只是便于说明，并没有对位置进行限定，晶体管130的源极与两个二极管的连接线一侧连接，而两个二极管的连接线的另一侧连接电压。
其中，所述节点电压180与所述电源电压差值的绝对值小于所述第一二极管140和所述第二二极管150的导通电压，从而使电荷存储于第一二极管和第二二极管中且不能导通流出。
基于实施例2，在一具体实施例中，还包括：
电流感应放大器190，所述电流感应放大器190一端与所述位线110连接，所述电流感应放大器190另一端与所述第一节点160连接，所述电流感应放大器190包括但不局限电流感应放大器。
基于实施例2，在一具体实施例中，所述节点电压180具有相当于所述电源电压的一半电压值，通常情况下设定电源电压为1V。
基于实施例2，在一具体实施例中，所述第一二极管140和所述第二二极管150包括但不局限电荷存储二极管。
本实施例动态随机存储器使用正负极依次连接的二极管作为动态随机存储单元100，不仅不需要对存储的数据进行刷新，减小自身的功耗，同时采用二极管进行数据存储的时间短于电容器存储速度，提高数据输送能力。
实施例3
结合实施例2中装置，本实施例一种动态随机存储器存储方法，包括：
提供一动态随机存储器，包括地址译码器以及如上述可实施方式中任意一个所述动态随机存储单元100，所述地址译码器包括多条字线120和多条位线110，所述多条字线120和所述多条位线110交叉分布形成矩阵，所述位线110用于写入和读取数据；所述动态随机存储单元100位于所述矩阵内，并且所述动态随机存储单元100分别与至少一条所述位线110和至少一条所述字线120连接；及，
将数据存储在所述第一二极管140和所述第二二极管150中。
还包括：
写入所述数据时，先对所述字线120施加开启电压使所述晶体管130导通，之后对所述位线110施加所述电源电压；以及
读取所述数据时，先对所述位线110施加所述电源电压，之后对所述字线120施加所述开启电压使所述晶体管130导通。
具体步骤包括：
数据写入和数据读取；
所述数据写入包括：
写入数据“1”：
对字线120施加开启电压使所述晶体管130导通；
对位线110施加电源电压“1”使第一节点160的电压等于电源电压“1”；
对第二节点170施加小于电源电压“1”的节点电压180；
要写入的“1”通过所述晶体管130导入第一二极管140和第二二极管150中保存并移除所述开启电压使所述晶体管130关闭。
写入数据“0”：
对所述字线120施加开启电压使所述晶体管130导通；
对所述位线110施加的电源电压减小到电压“0”使所述第一节点160的电压等于电压“0”；
对所述第二节点170施加小于电源电压“1”的节点电压180；
要写入的“0”通过所述晶体管130导入所述第一二极管140和所述第二二极管150中保存并移除所述开启电压使所述晶体管130关闭。
所述数据读取包括：
读取数据“1”：
对所述位线110施加电源电压“1”；
对所述字线120施加开启电压使所述晶体管130导通；
感测所述位线110和第一节点160之间没有电流；
读取所述第一二极管140和所述第二二极管150保存的数据“1”。
读取数据“0”：
对所述位线110施加电源电压“1”；
对所述字线120施加开启电压使所述晶体管130导通；
感测所述位线110和所述第一节点160之间电流；
读取所述第一二极管140和所述第二二极管150保存的数据“0”。
其中，施加在所述第二节点170上的所述节点电压180与电源电压差值的绝对值小于所述第一二极管140和所述第二二极管150的导通电压。
所述第一二极管140和所述第二二极管150用于存储信息，并以电荷数量表示，则数据“0”表示无电荷，数据“1”表示存在电荷，所述电源电压为非固定电压而表示为写入和读取时当前状态的电压，则电源电压“1”表示高电平，电压“0”表示低电平。
基于实施例3，在一具体实施例中，所述位线110和所述第一节点160之间的电流通过电流感应放大器190感测和放大并读取。
基于实施例3，在一具体实施例中，施加在所述第二节点170上的所述节点电压180具有相当于所述电源电压的一半电压值。
本实施例动态随机存储器使用正负极依次连接的二极管作为动态随机存储单元100，存储数据不需要对存储的数据进行刷新，减小自身的功耗，同时采用电流感应放大器190感测所述位线110和第一节点160之间的电流来进行数据读取提高动态随机存储器数据输送能力。
实施例4
结合实施例3，本实施例一种动态随机存储器存储方法，包括：
提供一动态随机存储器，包括地址译码器以及如上述可实施例中任意一个所述动态随机存储单元100，所述地址译码器包括多条字线120和多条位线110，所述多条字线120和所述多条位线110交叉分布形成矩阵，所述位线110用于写入和读取数据；所述动态随机存储单元100位于所述矩阵内，并且所述动态随机存储单元100分别与至少一条所述位线110和至少一条所述字线120连接；及，
将数据存储在所述第一二极管140和所述第二二极管150中。
具体步骤包括数据写入和数据读取；
所述数据写入包括：
写入“1”：
对字线120施加开启电压使所述晶体管130导通，开启电压等于电源电压和晶体管130阈值电压的总和；即开启电压(Vtn)＝电源电压(VDD)+阈值电压(Vth)。
对位线110中写入位线施加为1V的电源电压使第一节点160的电压等于电源电压，即第一节点160的电压为1V；
对第二节点170施加电源电压一半的节点电压180，即节点电压180为0.5V；
节点电压180与第一节点160电压之间存在电压差，且节点电压180与电源电压的差值的绝对值为0.5V，设定第一二极管140和第二二极管150为硅二极管，导通电压为0.7V，则节点电压180与电源电压的差值的绝对值小于硅二极管的导通电压，第一二极管140和第二二极管150无法导通。
写入位线中要写入的数据“1”通过所述晶体管130导入第一二极管140和第二二极管150中保存并移除所述开启电压使所述晶体管130关闭以将数据“1”存储在二极管中。
写入“0”：
对所述字线120施加开启电压使所述晶体管130导通；开启电压等于电源电压和晶体管130阈值电压的总和；即开启电压(Vtn)＝电源电压(VDD)+阈值电压(Vth)；
对所述位线110的写入位线施加的电源电压减小至0V电压使所述第一节点160的电压等于0V，即第一节点160电压为0V；
对所述第二节点170施加1V电源电压一半的节点电压180，即节点电压180为0.5V，设定第一二极管140和第二二极管150为硅二极管，其导通电压为0.7V，节点电压180无法导通所述第一二极管140和所述第二二极管150，且所述写入位线上的电源电压与所述节点电压180之间为反向电压差，即节点电压180高于写入位线的电源电压，则写入位线没有电压导入节点电压180，即为数据“0”。
写入位线要写入的“0”通过所述晶体管130导入所述第一二极管140和所述第二二极管150中保存并移除所述开启电压使所述晶体管130关闭；
所述数据读取包括：
读取“1”：
对所述位线110中读取位线施加1V电源电压，保证读取位线的电压不小于第一节点160的电压；
对所述字线120施加开启电压使所述晶体管130导通，开启电压为1V电源电压和晶体管130阈值电压的总和，即开启电压(Vtn)＝电源电压(VDD)+阈值电压(Vth)。
使用电流感应放大器190感测所述位线110和第一节点160之间没有电流，即位线110上的1V电源电压等于第一节点160电压，即第一二极管140和第二二极管150中存在1V电压，则第一二极管140和第二二极管150中存在数据“1”；
读取位线读取第一二极管140和第二二极管150保存的数据“1”。
读取“0”：
对所述位线110施加1V电源电压，保证读取位线的电压不小于第一节点160的电压；
对所述字线120施加开启电压使所述晶体管130导通，开启电压为1V电源电压和晶体管130阈值电压的总和，即开启电压(Vtn)＝电源电压(VDD)+阈值电压(Vth)；
使用电流感应放大器190感测所述位线110和所述第一节点160之间电流并对该电流进行放大，所述位线110和所述第一节点160之间电流即所述位线110上电源电压大于第一节点160电压，第一节点160电压小于1V，则可根据上述的写入操作可知，第一二极管140和第二二极管150之间无电压，即存储数据“0”。
读取位线读取所述第一二极管140和所述第二二极管150保存的数据“0”。
其中，施加在所述第二节点170上的所述节点电压180与电源电压差值的绝对值小于所述第一二极管140和所述第二二极管150的导通电压。
所述第一二极管140和所述第二二极管150用于存储信息，并以电荷数量表示，则“0”表示无电荷，“1”表示存在电荷。
基于实施例3，在一具体实施例中，所述位线110和所述第一节点160之间的电流通过电流感应放大器190感测。
基于实施例3，在一具体实施例中，施加在所述第二节点170上的所述节点电压180等于所述电源电压的一半，即节点电压等于0.5V。
本实施例动态随机存储器使用正负极依次连接的二极管作为动态随机存储单元100，存储数据不需要对存储的数据进行刷新，减小自身的功耗，同时采用电流感应放大器190感测所述位线110和第一节点160之间的电流来进行数据读取提高动态随机存储器数据输送能力。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (6)

1.一种动态随机存储单元，包括：
晶体管，所述晶体管的栅极与地址译码器的字线电连接，所述晶体管的漏极与地址译码器的位线电连接；所述位线与电源电压连接；
其特征在于，所述动态随机存储单元还包括：
第一二极管；
第二二极管，所述第二二极管的正极与所述第一二极管的负极连接到第一节点，所述第二二极管的负极与所述第一二极管的正极连接到第二节点；
所述第一节点连接到所述晶体管的源极；
所述第二节点连接到一节点电压；
其中，所述节点电压与所述电源电压差值的绝对值小于所述第一二极管和所述第二二极管的导通电压；
其中，所述动态随机存储单元还包括：
电流感应放大器，所述电流感应放大器一端与所述位线连接，所述电流感应放大器另一端与所述第一节点连接，所述电流感应放大器用于感测所述位线和所述第一节点之间的电流并对所述电流进行放大读取；
其中，所述第一二极管和所述第二二极管均包括电荷存储二极管。
2.如权利要求1所述的随机存储单元，其特征在于，所述节点电压具有相当于所述电源电压的一半电压值。
3.一种动态随机存储器，包括：
地址译码器，所述地址译码器包括多条字线和多条位线，所述多条字线和所述多条位线交叉分布形成矩阵，所述位线用于写入和读取数据；
其特征在于，所述动态随机存储器还包括：
如权利要求1至2中任意一个所述动态随机存储单元，所述动态随机存储单元位于所述矩阵内，并且所述动态随机存储单元分别与至少一条所述位线和至少一条所述字线连接。
4.一种动态随机存储器的存储方法，其特征在于，包括：
提供一动态随机存储器，包括地址译码器以及如权利要求1至2中任意一个所述动态随机存储单元，所述地址译码器包括多条字线和多条位线，所述多条字线和所述多条位线交叉分布形成矩阵，所述位线用于写入和读取数据；所述动态随机存储单元位于所述矩阵内，并且所述动态随机存储单元分别与至少一条所述位线和至少一条所述字线连接；及，
将数据存储在所述第一二极管和所述第二二极管中。
5.如权利要求4所述的方法，其特征在于，还包括：
写入所述数据时，先对所述字线施加开启电压使所述晶体管导通，之后对所述位线施加所述电源电压；以及
读取所述数据时，先对所述位线施加所述电源电压，之后对所述字线施加所述开启电压使所述晶体管导通。
6.如权利要求4所述的方法，其特征在于，施加在所述第二节点上的所述节点电压具有相当于所述电源电压的一半电压值。
CN201711287306.XA 2017-12-07 2017-12-07 动态随机存储单元、动态随机存储器及存储方法 Active CN108053854B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201711287306.XA CN108053854B (zh) 2017-12-07 2017-12-07 动态随机存储单元、动态随机存储器及存储方法
PCT/CN2018/119917 WO2019110015A1 (en) 2017-12-07 2018-12-07 Dynamic random access memory (dram) cell, dram device and storage method
US16/883,635 US10957375B2 (en) 2017-12-07 2020-05-26 Dynamic random access memory (DRAM) cell, DRAM device and storage method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711287306.XA CN108053854B (zh) 2017-12-07 2017-12-07 动态随机存储单元、动态随机存储器及存储方法

Publications (2)

Publication Number Publication Date
CN108053854A CN108053854A (zh) 2018-05-18
CN108053854B true CN108053854B (zh) 2023-08-25

Family

ID=62123053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711287306.XA Active CN108053854B (zh) 2017-12-07 2017-12-07 动态随机存储单元、动态随机存储器及存储方法

Country Status (3)

Country Link
US (1) US10957375B2 (zh)
CN (1) CN108053854B (zh)
WO (1) WO2019110015A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108053854B (zh) * 2017-12-07 2023-08-25 长鑫存储技术有限公司 动态随机存储单元、动态随机存储器及存储方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0844617A2 (en) * 1996-11-25 1998-05-27 Texas Instruments Incorporated Improvements in or relating to electronic circuits
CN1220465A (zh) * 1997-12-17 1999-06-23 西门子公司 带有字线电压控制的存储器
CN1494151A (zh) * 2002-10-30 2004-05-05 中国科学院物理研究所 具有多个稳定存储状态的单电子存储器及制法
US6944051B1 (en) * 2003-10-29 2005-09-13 T-Ram, Inc. Data restore in thryistor based memory devices
CN102024491A (zh) * 2009-09-22 2011-04-20 无锡华润上华半导体有限公司 随机读写存储器及其控制方法
CN102842340A (zh) * 2011-06-22 2012-12-26 中国科学院微电子研究所 基于pnpn结构的sram电路及其读写方法
CN103311248A (zh) * 2012-03-13 2013-09-18 权义弼 包含多层存储单元的非易失性存储器及其制造方法
CN103745742A (zh) * 2013-12-25 2014-04-23 苏州宽温电子科技有限公司 一种差分的浮栅型dram存储单元
CN207441245U (zh) * 2017-12-07 2018-06-01 睿力集成电路有限公司 动态随机存储单元及动态随机存储器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326272A (ja) * 1993-05-13 1994-11-25 Fujitsu Ltd 半導体記憶装置
US6005801A (en) * 1997-08-20 1999-12-21 Micron Technology, Inc. Reduced leakage DRAM storage unit
US7277313B2 (en) * 2005-08-31 2007-10-02 Micron Technology, Inc. Resistance variable memory element with threshold device and method of forming the same
KR100714309B1 (ko) * 2006-02-21 2007-05-02 삼성전자주식회사 캐패시터가 없는 메모리 셀을 구비한 반도체 메모리 장치
US7911833B2 (en) * 2009-07-13 2011-03-22 Seagate Technology Llc Anti-parallel diode structure and method of fabrication
US9058886B2 (en) * 2013-03-22 2015-06-16 Kabushiki Kaisha Toshiba Power supply circuit and protection circuit
WO2015138731A1 (en) * 2014-03-12 2015-09-17 QuTel, Inc. Compact memory structure including tunneling diode
CN108053854B (zh) * 2017-12-07 2023-08-25 长鑫存储技术有限公司 动态随机存储单元、动态随机存储器及存储方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0844617A2 (en) * 1996-11-25 1998-05-27 Texas Instruments Incorporated Improvements in or relating to electronic circuits
CN1220465A (zh) * 1997-12-17 1999-06-23 西门子公司 带有字线电压控制的存储器
CN1494151A (zh) * 2002-10-30 2004-05-05 中国科学院物理研究所 具有多个稳定存储状态的单电子存储器及制法
US6944051B1 (en) * 2003-10-29 2005-09-13 T-Ram, Inc. Data restore in thryistor based memory devices
CN102024491A (zh) * 2009-09-22 2011-04-20 无锡华润上华半导体有限公司 随机读写存储器及其控制方法
CN102842340A (zh) * 2011-06-22 2012-12-26 中国科学院微电子研究所 基于pnpn结构的sram电路及其读写方法
CN103311248A (zh) * 2012-03-13 2013-09-18 权义弼 包含多层存储单元的非易失性存储器及其制造方法
CN103745742A (zh) * 2013-12-25 2014-04-23 苏州宽温电子科技有限公司 一种差分的浮栅型dram存储单元
CN207441245U (zh) * 2017-12-07 2018-06-01 睿力集成电路有限公司 动态随机存储单元及动态随机存储器

Also Published As

Publication number Publication date
US20200286540A1 (en) 2020-09-10
CN108053854A (zh) 2018-05-18
US10957375B2 (en) 2021-03-23
WO2019110015A1 (en) 2019-06-13

Similar Documents

Publication Publication Date Title
US10971206B2 (en) Semiconductor memory device
CN109727624B (zh) 具有双单元模式的存储器件及其刷新方法
US10388365B2 (en) Write assist circuit for lowering a memory supply voltage and coupling a memory bit line
US9196338B2 (en) Magnetoresistive memory device with reduced leakage and high speed operation in an SoC
CN110415744B (zh) 基于铁电晶体管的非易失存储器
KR19990072706A (ko) 반도체기억장치
US8988920B2 (en) Semiconductor memory device
TW201331942A (zh) 半導體記憶電路及裝置
US9087577B2 (en) Hybrid memory
CN115171750B (zh) 存储器及其访问方法、电子设备
CN108053854B (zh) 动态随机存储单元、动态随机存储器及存储方法
US10332581B2 (en) Semiconductor memory device
US20140104915A1 (en) Semiconductor memory device
US8848476B2 (en) Flash memory device and associated charge pump circuit
US8213219B2 (en) Transistor-based memory cell and related operating methods
US20140056057A1 (en) Semiconductor memory device and method for controlling semiconductor memory device
US9607663B2 (en) Non-volatile dynamic random access memory (NVDRAM) with programming line
US20170148503A1 (en) Dynamic random access memory circuit and voltage controlling method thereof
US8009498B2 (en) Memory refresh system and operating method thereof
JP2005203009A (ja) メモリ
US20060023487A1 (en) Method of operating dynamic random access memory
US20090154275A1 (en) Semiconductor device and testing method thereof
US7864559B2 (en) Dram memory device with improved refresh characteristic
US7068546B2 (en) Integrated memory having a voltage generator circuit for generating a voltage supply for a read/write amplifier
CN110782928B (zh) 半导体存储器的存取装置和存取方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20181008

Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Applicant after: CHANGXIN MEMORY TECHNOLOGIES, Inc.

Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Applicant before: INNOTRON MEMORY CO.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant