TW417304B - Nonvolatile semiconductor memory device whose addresses are selected in a multiple manner - Google Patents

Description

417：04 A7 經濟部中央標準局只工消玢合作社印裂 _________B?五、發明説明（1 ) 發明範疇 本發明係關於可重寫的非揮發性半導體記憶裝置，更詳 而言，係關於一種多重選擇位址而以同時方式選擇記憶格 陣列（memory cell array)中之複數個塊（bl〇ck)或字元線， 以執行檫除、寫入及測試等之快速擦窝記憶器（nash memory ) ° 以往’半導體I己憶裝置之一種，有可用電重寫之 EEPROM ( U可擦可编程只讀死憶器）已爲眾人所知。尤其 是以串列連接複數個記憶格而構成"與非,，（ΝΑΝΕ))格之 與非"格型EEPROM，由於其係可達成高積集化之緣故而 受到注目。 "與非”格型EEPROM中之一個記憶格，係具有m〇sfet (金氧半場效電晶體）結構，其係在半導體基片（substrate ) 上介以絕緣膜將漂浮閘（電荷存儲層）與控制閘予以疊層所 成，而且，採相鄰複數個記憶格彼此共用源極•及極之方 式串聯而形成，與非"格a記憶格陣列係由像這些"與非，， 格以矩陣（matrix )形式排列而成3 記憶格陣列中朝行方向排列的”與非’_格行之一端側之汲 極，係各別介以選擇閘電晶體共同連接於位元線，另一端 側之源極係介以另一個選擇閘電晶體連接於共同源極線3 記憶格電晶體之控制閘極及該各選擇閘電晶體之閘極，係 各別共同連接於沿記憶格陣列之列方向延設之字元線（控 制閘線）與選擇閘線。 如上述以往之"與非η格EEpR〇M之習知例，曾揭露於文

-4- 用中關 ΐ:#專（( 21〇 X (請先聞讀背面之注*市·項^¾本頁) 裝- 訂 線 A7 B7 __ 五、發明説明（2 ) 論文）1 : 1995年11月美國電氣和電子工程師學會 \lEEE)出版"固態電路” （Solid-State Circuit)雜誌苐3 0卷 第1149至1156頁由舒（K.-D. Suh)氏等發表之「使用遞增 步進脈衝程式設計方案之3.3伏32Mb (百萬位元）"與非” 快速擦寫記憶器（A. 3,3 V 32Mb NAND Flash Memory With Incremental Step Pulse Programming Scheme)」，及文獻（論 文）2 :同樣於\^95年11月美國電氣和電子工程師學會出 版”固態電路π雜誌第3 0卷第1157至1164頁由岩田（Y. Iwata)氏等發表之「僅35毫微秒周期3.3伏之32Mb ··與非” 快速擦寫記憶EEPROM」’而在該文獻1中則就有關以往 之"與非H格型EEPROM之基本構成與動作有所説明。 •經濟部中央-標羋局貝x消泠合作社印聚 最近’以上述之’’與非"型EEPROM作爲記憶媒體之電子 固態攝影機（Solid State Camera)已被商品化。例如，由曰 本富士軟片公司出售之DS-7即爲其一例子。該攝影機使 用16M位元之”與非，，型EEPR0M，可照出3 〇張的3 〇萬個 像素之照片。因此’這種場合，即可知每一張照片係使用 0.5M位元。就16M位元之"與非，•型EEpR〇M而言，由於其 擦除塊（扇區；sector)由32K (千）位元構成’因此，3〇萬 像素t知片則須要丨6塊。電子固態攝影機係於當場可確 認所照到之影像，並視需要可重照爲其特徵之一。如須重 照，則予以擦除丨6塊、〇 5M位元之資料。惟，要擦除 時’卻另須就每一個塊是否已完成正確的擦除作業之驗證 (erase vanfy)作業。因此，擦除時間必會拖長。例如，假 設-塊份之擦除時間須要2毫秒，則如欲絲Μ塊份，即 -5- “尺度適用—中國國----------- 417：r'i 417^04 at ___________ B7 五、發明説明（3 ) " .需要32毫秒，致這一段期間之攝影即受到限制。 於是，爲縮短擦除時間，曾有—種同時擦除複數個塊之 方法揭露於文獻3 :原利（E. Harari)氏等於1995年5月23 日取知之美國專利USP第良418,752號「使用刪除扇區選擇 法之EEPROM」。該技術係稱謂多重塊擦除（sdective multiple sector erase)法，係—種可以選擇方式指定同時要 擦除的快速擦寫記憶器之扇區（塊）而構成者。 該可同時擦除複數個塊之方法，係以如圖丨之定時 (timing)圖表之方式進行。亦即，首先輸入用以指定欲擦 除的扇區之命令CM1，同時輪入複數组（圖丨係表示3組之 情形）欲擦除的扇區（塊）π位址A 8至A1 5，AI 6至A20。之 後’輸入擦除命令CM2 ’以於tMBERASE期間除以扇區 (塊）〇位址所指定之複數個扇區^擦除動作後，則輸入狀 態讀出命令CM3，進行擦除驗證讀出。依此擦除驗證讀出 操作’確認所選出扇區中之所有記憶格之閾値電壓確已變 成.負俊。 然而，就上述之多重塊擦除法而言，雖能同時擦除複數 之塊’可是另一面’每一個扇區（塊）卻需要用以選擇性地 指定欲加以擦除的扇區（塊）之扇區（塊）位址暫存器（KEG) 221，…’ 223，…（參照文獻3之圖3 A)。因此，由於多 餘的暫存電路部存在’晶片尺寸即將增大.使晶片成本提 高°而且，如上所述，爲了選擇性地擦除複數之扇區 (塊）’檫除動作之前則須先行輸入複數级之用來指定欲檫 除扇區之扇區（塊）位址A 8至A1 5，A] 6至A20。所以，也 -6 - (請先閱讀背面之注意事項本頁 -裝. 訂 線 經麥—部中央標$-局^:工消坨合作社印製 本纸:¾尺度適用中國国家標孪（CNS ) ( 210.χ2Μ·:·>/;.) B7 五、發明説明（4 ) 不能忽視輸入複數组之扇區（塊）位址A 8至A1 5、Al6至 A20所需要之時間，及因輸入複數之位址所造成譯碼器等 之處理複雜化。 如上述，以往之非揮發性半導體記憶裝置，由於須要每 —個塊之擦除動作與驗證動作，所以，如果採擦除複數個 塊之方法則有會拖長擦除時間之問題。爲解決此問題而採 k數個塊之同時擦除法時，則每一個塊另需用以選擇指定 欲檫除的扇區（塊）之扇區（塊）位址暫存器，而導致晶片成 本増加。此外，也需要對該暫存器輸入位址所需的時間， 且也會招致位址輸入複雜化之問題。 如上所述之問題，並非限定於擦除動作，於同時選擇記 憶格陣列中複數之塊而進行寫入或測試之場合也同樣會發 生。 發明之概述 是以.，本發明之目的乃在於提供—種不致增加晶片成本 或位址輸入複雜化下，能縮短擦除時間、寫入時間以及測 試時間等之非揮發性半導體記憶裝置。 經濟部中央標单局Μ工消费合作社印裝 本發明之其他目的乃在於提供一種不致增大晶片大小或 位址輸入複雜化下，能對記憶格陣列中複數之塊選擇性地 進行擦除、寫入及測試等之非揮發性半導體記憶装置。 本發明之另一其他目的乃在於提供—種不致增大晶片太 小或位址輸入複雜化下，能自由設定選擇塊之塊度（bl〇ck size)’對記憶掊陣列中複數之塊選擇性地進行擦除、寫 入及測試等之非揮發性半導體記憶裝置。 本纸張尺度適用中國國家標準（) Λ4悅枋（2ΐΟχ247.ϋ 經濟部中央標聿局另工消費合作社印製 A7 .一—— " " ___________ B7 五、發明説明（5 ) " ~~ 本發明 < 目的’可由下列丰導體記憶裝置達成。其係包 括:Ά憶格陣列’係以矩障的方式排列記憶格而成；— 字凡線，其連接每—個列的記憶格陣列中之各記憶格；— ’只料線’其連接每_個行的記憶格陣列中之各記憶格；— 個歹J選擇機構，係用以選擇字元線；一個行選擇機構，係 用以選擇資料線；—内部位址信號產生機構，❻用以根據 位址仏號產生互補信號，並以該互補信號之複數個組合指 疋。己隐格陣列中（—個位址，該内部位址信號產生機構並 具有用以鎖足控制資料之鎖定機構；—資料設定裝置，係 用以接又來自外邵之控制，令鎖定裝置選擇鎖定控制資 料，以及内邵亿址仏號設定機構，係用以因應鎖定在鎖 定機狀控制資料，將自内部位址信號產生機構所輸出之 互補5虎ΰ又足爲同—邏輯位準〇 依如上述之構成，即可在不致增加晶片成本或位址輸入 韨冰化下，縮短杈除時間 '寫入時間及測試時間等。而 且，不致招致晶片之大小增大或位址輸入之複雜化下，可 自由#又定選擇塊之塊度，且可對記憶格陣列中複數之塊選 擇性地進行擦除、寫入及測試等3 本發明之上述目的，可由下列非揮發性半導體記憶裝置 達成。該非揮發性半導體記憶裝置，係包括：一記憶格睁 列’係在半導體基片上構成形成在半導體基片上之電可重 寫之記憶格之記憶格單元，而以矩陣的方式排列該記憶格 單疋所成；一字元線，其連接每一個列的記憶格陣列中之 各記憶格；一資料線，其連接每一個行的記憶格陣列中之 本紙張尺度適用中國國家標準（CNS ) , ^ 裳 .—訂 線 (請先閱讀背面之ii意事項η 、舄本1 ) . -8 A7 B7 五、發明説明（6 經濟部中央標準局另工消阶合作杜印奴 各記憶格單元㈣選擇機構’係用以選擇字元線；-個行選擇機構，係用以選擇資科線；—個塊選擇機構，係 用以按每-個將記憶格陣列分割成複數個所形成的塊，選 擇出列選擇機構；以及-缓衝電路，”以執行對連接於 資料線之記憶格寫人資料；丨中於擦除電可重寫之記憶格 之資料時，藉該塊選擇機構同時選擇出一組含有由塊位址 之輪入所指定的塊之複數個塊，而予以擦除該經予選擇的 塊内之所有記憶格之資料。 依如上述之構成，於擦除資料時，由於能輸入一組之塊 位址，選擇複數之擦除塊並將所選出之塊内的所有記憶格 之資料同時加以擦除，所以可縮短擦除時間。而且，不再 需要扇區（塊）位址暫存器，因此，可抑制晶片大小增大， 降低晶片成本ύ 此外，本發明之目的’可由下列非揮發性半導體記憶裝 置達成。該非揮發性半導體記憶裝置，係包括：一記憶格 陣列’係在半導體基片上構成形成在半導體基片上之電可 重寫之記憶格之記憶格單元，而以矩陣的方式排列該:憶 格單元所成；一字元線，其連接每一個列的記憶格陣列^ 之各記憶格；-資料線’其連接每—個行的記憶格陣列中 之各記憶格單元；一個列選擇機構，係用以選擇字元線： -個行選擇機構，係、用以選擇資料線；—個塊選擇機構， 係用以按每一個將記憶格陣列分割成複數個所形成的塊， 選擇出列選擇機構；以及一緩衝電路，係用以執行對連接 於資料線之記憶格寫入資料；其中於擦除電可重窝之記憶 (請先閱讀背面之注意事項K-i,s本頁 -裝-------

*1T .! ! — - - I - I- I 1 . 1 --- I- I. - - . I. 本紙张尺度適用中國园家標华（CNS ) 210X291^ . -1 — ml n^i— 經濟部中央榡:41'局只工消费合作社印製 A? 五、發明説明（7 ) ~-- 格之資料時，藉該塊選擇機槿同咕 疋评瑪構问時選擇出欲擦除的塊度及 一組由塊位址之輸入所指定乏满鉍a & 14日疋·^複數之塊，而予以擦除該經 予選擇的塊内之所有記憶格之資料。 此外’本發明之目的’可由下列非揮發性半導體記憶裝 置達成。該非揮發性半導體記憶裝置，係包括：一記憶格 陣列’係在半導體基片上構成形成在半導體基片上之電可 重寫之記憶格係複數個_聯連接而成之"與非"格行，而 以矩陣的方式排列該〃與非”格行所成；一字元線，其連 接每一個列的記憶格陣列中之各記憶格：一位元線，其連 接每一個行的記憶格陣列中之各，，與非”格行；—選擇 閘，係5又在各|與非"格列與各位元線之間，用以選擇各,， 與非"記憶格行；一選擇閘線，係與位元線交叉而配設， 用以控制各選擇閘使各I，與非"格行選擇性地連接於位元 線；一個列選擇機構，係用以選擇字元線及選擇閉線：一 個行選擇機構，係用以選擇位元線；一個塊選擇機構，係 用以按每一個將記憶格陣列分割成複數個所形成的塊，選 擇出列選擇機構；以及一缓衝電路，係用以執行對於介以 選擇閘連接於資料線之記憶格寫入資料；其中於擦除電可 重寫之記憶格之資料時，藉該塊選擇機構同時選擇出欲檫 除的塊度及一组由塊位址之輸入所指定之複數之塊，而予 以擦除該經予選擇的塊内之所有記憶格之資料。 依這些構成，由於可同時選擇複數之擦除塊，且可同時 擦除所選出塊内之所有記憶格之資朴，因此能大幅縮短擦 除時間。而且，使用者從晶片外部輸入所希望擦除之塊 -10- —. 裝 訂------腺 (請先聞讀背面之注意事項^"{:1,)本頁) ' 五、發明説明（8 ) ,即可自由改變要擦除之塊度。藉此，即可達成非揮發 性丰導體記憶裝置之重寫時間高速化，製造廠商方面也可 •成測試時間縮短化，進而降低測試成本。另外，雖然不 能同時選擇擦除隨機性的複數㈣，㈣於不需要塊位址 暫存器，所以可以精簡其所需之電路構成，可望達成晶片 大小之縮小化’進而降低晶片成本。t因不再需要輸入所 有疋擦除塊•位址’因此，可令位址輸人系統簡化。 再者’本發明乙目的，可由下列快速擦寫記憶器達成。 S决速擦窝記憶器係包括：一記憶格陣列，其電可重寫之 記憶格係以矩陣的方式排列，並予以分剖成複數個塊而 成，—個塊選擇機構，係用以選擇記憶格陣列之各塊；一 個列選擇機構，係用以選擇經由塊選擇機構選擇出之塊中 p己隐格之列，以及一個行選擇機構，係用以選擇記憶格陣 中己U仁之行，其中於擦除資料時，塊位址已輸入且已 輸入私不杈除模式之信號時，控制列選擇機構而作複數個 位址^夕重選擇’藉以選擇出以該塊位址作爲先頭位址之 ，績的2之—爲正之整數)次方個之塊，而以實質上同時 予以擦除包含由該塊位址所指定之塊的2 次個之塊中 記憶格之資料。 經"部中央疗4,-局只工消资合作杜印奴 、依如上。述之構成，於擦除資料時，由於藉輸入一組之塊 4止而選出複數之擦除塊，而予以擦除所選擇塊内之所有 記憶格之資料’所以能縮短擦除時間。而JI，由於不需要 塊位址暫存器，因此能抑制晶片之大小增大，$而降低晶 片成本。 -11 - 本紙張尺度適用中因因家樣 經漳部中央標象局只工消费合作社印製 Β7 -- ——______————" 五、發明説明（9 ) 本發明之目的’可由下列快速擦寫記憶器達成。該快速 擦寫記憶器，係包括：一記憶格陣列，其電可重寫之記憶 格係以矩陣的方式排列，並予以分割成複數個塊而成；一 塊選擇機構’係用以選擇經由塊選擇機構選擇出之塊中記 憶格之列；以及一個行選擇機構，係用以選擇記憶格陣列 中記憶格之行：其中於擦除資料時，輸入用以指示欲擦除 的塊度之信號及塊位址’控制列選擇機構而作複數位址之 多重選擇，藉以選擇出以該塊位址作爲先頭位址之連續的 2之η (η爲正之整數）次方個之塊，而以實質上同時予以擦 除包含由該塊位址所指定之塊的2之η次方個之塊中記憶 格之資料。 依如上述之構成’由於能同時選擇複數之擦除塊，並能 將所選出塊内之所有記憶格之資料實質上同時予以擦除， 因此’能大幅縮短擦除時間。而且，使用者從晶片外部輸 入所希望擦除之塊大小’即可自由改變擦除塊之塊度。藉 此’即可達成非揮發性半導體記憶裝置之重寫時間高速 化’製造廠商方面也可達成測試時間縮短化，進而降低測 試成本。另外’雖然不能同時選擇擦除随機性的複數個 塊，但由於不需要塊位址暫存器，所以可以精簡其所需之 電路構成，可望達成晶片大小之縮小化，進而降低晶片成 本。更因不再需要輸入所有之擦除塊•位址，因此，可令 位址輸入系統簡化。 圖式簡單說明 圖1係文獻3所提示之電路中，選擇性地檫除複數個扇 -12- ^^尺度適用格------—— (請先閱讀背面之注意事項κ:,...?';本頁) 裝. 訂 線 A7 B7 元之”與非"型EEPROM之概略構 4ί7ϊ 五、發明説明（1〇 區（塊）時之各信號定時圖表。 圖2係用以説明依昭太找 、 …、本發明第1實施例之非揮發性半導 體记憶裝置’表示mm；位 成方塊圖 圖3係用以説明圖2祕· - ‘ t ® 2所不電路之各記憶格陣列中各塊之 構成例電路圖。 圖4係表圖3所7F電路之記憶格之構成例剖面圖。 圖5係表不圖2所7K電路之塊度緩衝電路之構成例電路 圖。 圖6A及圖6B係各表示圖2所表示電路之塊位址預譯碼 器之構成例電路圖。 圖7係用以説明圖2所示電路之列譯碼器之構成例，將 有關塊選擇之構成抽出而表示之電路圖。 圖8係用以説明圖2至7所示EEPROM之擦除動作之定時 圖表。 圖9 A係表示記憶格陣列中之擦除塊度，表示塊度變成2 倍時之例子模式圖。 圖9 B係表示記憶格陣列中之檫除塊度，表示塊度變成4 倍時之例子模式圖3 圖9 C係表示記憶格陣列中之擦除塊度，表示塊度變成8 倍時之例子模式圖。 圖9 D係表示記憶格陣列中之檫除塊度，表示填度變成 1 6倍時之例子模式圖。 圖1 0A係用以説明欲擦除連續的複數個塊之場合，表示 -13- 本紙乐尺度適用中囤國家標準（CNS ) Λ4^牯（2l〇X 公兑 ---------装------ΐτ------線- -. (請先閱讀背壶之注意事項V ·Λ巧本贾) 經濟部中央標瀑局另工消资合作枉印裝 A7 B7 r------n~~ ---------- 五、發明説明（) ~~— 成爲換除對象之塊的模式圖。 圖1 0B係用以説明欲擦除連續的複數個塊之場合，表示 於第一及檫除循環所擦除之塊的模式圖3 圖10C係用以説明欲擦除連續的複數個塊之場合，表示 於第二次擦除循環所擦除之塊的模式圖。 圖〗0D係用以説明欲擦除連續的複數個塊之場合，表示 於第三次擦除循環所擦除之塊的模式圖。 圖1 1係用以説明依照本發明第2實施例之非揮發性半導 體記憶裝置’表示欲固定擦除塊度時之塊位址預譯碼器之 構成例電路圖。 圖1 2係用以説明依照本發明第3實施例之非揮發性半導 體記憶裝置，表示64M位元之"與非”型EEPR〇m之概略構 成方塊圖。 圖13A及13B係各別表示圖1 〇所表示電路之塊度緩衝 器、及塊位址預譯碼器之構成例電路圖。 圖1 4係用以説明關於依和'本發明第4實施例之非揮發性 半導體記憶裝置，表示頁面窝入型快速擦寫記憶器之概略 構成之方塊圖。 發明之詳細説明 圖2係用以説明關於依照本發明第】實施例之非揮發性 氺導體記憶裝置，係表示64M位元之與非，，型EEpR〇M之 概略構成之方塊圖。 此EEPROM之構成爲包括有：記憶格陣列】丨 '串聯界面 電路！2、列位址緩衝器13 '列預譯碼器14 '列譯碼器 -14- «ΤκΓΓλ4^ ( 2T〇x797/>« ) ' ------— I —^衣 . 訂 1 線 * - , (請先閲讀背面之注意事項"κ?本頁) 4173C4 A7 B? 五、發明説明（12 經濟部中央標革局员工消资合作社印^ (列選擇裝置）15、命令暫存器16、命令譯碼器丨7、行位 址缓衝器I 8、行譯碼器（行選擇裝置）】9、頁緩衝器2 〇、 塊度緩衝器2 1、塊位址預譯碼器2 2、字元線、及扇區閘 驅動器23及控制電路24等。 其中’ β憶格陣列1 1 ’係分割成1〇24個之塊BLK1至 BLI°024。在各塊BLK1至BUC1024中’如圖3示，”與非，， 格係以矩陣的方式所配列。各"與非，，格，係由複數個（在 此係表示1 6個之％合）疋憶格μ c、M C、-.·以相鄰的彼此 共用源極•汲極之方式串聯而形成。"與非，，格行之一端側 之没描，係各別介以選擇閘電晶體ST1連接於位元線（資 料線）BL (BLO至BL4223 )。’’與非"格行之另一端側之汲 極係介以選擇閘電晶體ST2連接於共同源極線CSL。沿著 记憶格陣列1 1之列方向延設之選擇閘線SSL、gsl，係各 別連接於同一列之選擇閘電晶體STi ' ST2之閘極。同樣 地，沿著記憶格陣列I 1之列方向延設之字元線WL〇至 WL15 ’係各別連接於同—列之記憶格μ c、M C、…之控 制間。 各記憶格MC，如圖4所示，具有在半導體基片】上使隧 道絕緣膜2、漂浮閘（電荷儲存層）3、ΟΝΟ (氧化物-氮化 物-氧化物）膜4、及控制間5予以疊層所成之m〇SFET結 構3並且以相鄰的記憶格M C、M C、…彼此共用源極， 汲極6、7之方式串聯而成。 各種命令、位址、及執行寫入的格資料等係輸入上述串 聯界面電路1 2，經由記憶格陣列1 1讀出而輪出由頁面緩

請 先 閱 讀 背 之 JX 項 訂 線 -15- 本紙if、尺度適用中國國家標卑（CNS ) AW兄格u丨0X297公怂） 經满部中央標準局負工消开合作社印" 417304 二 ~--- 87 五、發明説明（13 ) 衝器20中鎖定電路所鎖定之格資料。輸入該串聯界面電 路1 2之列位址係供應給列位址緩衝器1 3，加以鎖定，_行 位址係供應給行位址缓衝器1 8，加以鎖定。另外，命令 係供應給命令暫存器1 6，加以鎖定，用以指定擦除塊度 之信號則供應給塊度缓衡器2 1，加以鎖定。鎖定於該列 位址緩衝器1 3之列位址，係以列預譯器1 4加以預譯碼， 此預譯碼信號則供應給列譯碼器〗5，加以譯碼。由此列 譯碼器1 5輸出之譯碼信號，係各別供應於記憶格陣列1 1 之被選擇的塊中之字元線及選擇閘線。 由上述行位址緩衝器丨8所鎖定之行位址，係供應行譯 碼器1 9，進行譯碼後供應於頁面缓衝器2 〇。此頁面缓衝 器2 〇中設有鎖定電路，俾鎖定輸入於串聯界面電路} 2， 用以執行寫入之格資料，同時鎖定由記憶格陣列1 1中所 選出之塊，讀出於各位元線之格資料。供應於命令暫存器 1 6之命令係以命令譯碼器丨7加以譯碼，此譯碼信號則供 應於控制電路2 4。對控制電路，係自外部供應命令鎖定 啓動信號CL^、0日0片啓動信號茂、窝入啓動信號顽、讀 出啓動信號菇、位址鎖定啓動信號AL£及時鐘信 等。該控制電路24則依據這些信號與命令譯碼器^之譯 ，出：而響應讀出動作、窝入動作、擦除動作及驗證動 作寺而控制圮憶器中之各電路。 如上述之構成中，其讀出及窝入動作，基本上仍與向前 之64M位元之”與非，，型EEpR〇M相同。 厂、门⑴ 另-万面，於進行擦除動作時，則料聯界面電路1 2 16-

本紙ft尺度逆用中圉國豕標辛（CNS )( 2I0X 297A^ ) ---------装------IX------^ -· (請先閱讀背面之注意事項/ΪΪ?本ιίί )

轾濟部中央標準局負工消费合作杜印¾ 五、發明説明（14 ) 輸入命令CMO至CM3、用以指定擦除塊度之信號BS1至 BS10、B S、上位塊位址AD1、下位塊位址AD2及塊位址 A 1至A10等。塊度缓衝器2 1係用以鎖定爲了指定塊度而 供應至串聯界面電路丨2之信號bs 1至BS10，並產生用以 控制塊位址預譯碼器2 2的預譯碼動作之内部塊度信號bs i 至bsl0。由孩塊位址預譯碼器2 2輸出之預譯碼信號，係供 應至罕元線及選擇閘驅動器2 3。另外，用以作多重選擇 由該塊位址預譯碼器22輸出的塊位址之控制信號Dj、 E k、F 1，係供應至列譯碼器丨5。字元線及選擇閘驅動 23 I輪出信號SS、CGO至CG15 , CS係供應至列譯碼 1 5。藉此，即可控制擦除時之列譯碼器丨5之譯碼動作 做以某-個塊位址爲先頭位址之複數個位址之多重選擇 俾選出位址係連績的複數之塊。 圖5係表示於圖2所示電路之塊度緩衝器以之構成例 圖6A及圖6B也是表示於圖2所示電路之塊度預譯碼琴 (構成例。這些電路都是作成可改變欲擦除的塊度之 成。至於圖7 ’係自上述列譯碼器15之記憶格陣列^中 出與塊選擇有關聯之電路部之構成而表示。此 及選擇閘驅動器2 3係由緩衝雷改找^ ^ 成，故省略構成例之説明 4㈣1屬於公知 塊度緩衝器2】，係包括緩衝電路3ι、η， "(酿）閘33'34、及反相器35、36 ^衝 電路31係供應用以指定塊度之”松（1 = 1至9)^ 緩衝電路32則供應用以指定塊度之信號獅。對該或 器 器 22 抽 線 構 非 該 非 ----*--^---^------π------坡〕 (請先閲讀背*之注*事項/ 1巧本頁)

本纸乐尺度適用中國國家標丰（CNS (210Χ 297^>*> ) 經濟部中央標準局员工消资合作社印裝 41731-4 A7 — _ B7_ 五、發明説明（15 ) "閘3 3的一側之輸入端，係供應緩衝電路3 1之輸出，另一 側之輸入端則供應用以指定塊度之信號bsi + Ι，其輸出係 經由反相器3 5作爲内部塊度信號bsi而輸出。又，上述μ或 非”閘3 4的一側之輸入端，係供應緩衝電路3 2之輸出，另 —側之輸入端接地，其輸出經由反相器3 6作爲内部塊度 信號bsl 0輸出。 塊位址預譯碼器2 2，係包括：塊度計數器3 7 '位址缓 衝器38-1至38-10、位址計數器39-1至39-10、反相器40」 至 40-10、” 或非"閘 41-1 至 41-10、反相器 42]至 42-10、" 或非"閘43-1至43-10、反相器44-1至44-10、••與非”閘 45D-1 至 45D-8、45E-1 至 45E-8、45F-1 至45F-16、以及反 相器 46D-1 至 46D-8、46E-1 至 46E-8、46F-1 至 46F-16 等而 構成。用以指定塊度足#號BS ’係自串聯界面電路I〗供 應於塊度計數器3 7 ’時鐘信號CLK1係自控制電路2 4供 應。此外’對位址緩衝器3 8 -1至3 8 -1 0，係各別自串聯界 面電路1 2供應塊位址仏號A 1至A10 ’以作爲原妒値而加 以置位（set)=對位址計數器39-】至39-丨0，係各別供應該 位址缓衝器38-1至3 8-10之輸出信號。對初段之位址計數 器39-1，則供應自該塊度計數器3 7輸出之塊位址計數完 了信號FBS，各位址計數器39-1至39-9之輸出信號即依序 供應次段。各位址計數器39-丨至39-1 〇之輸出信號，係經 由反相器4(M至40-10各別供應於11或非'，閘41_丨至41_1〇的 一側之輸入端。這些”或非”閘41 -]至41 -1 〇之另一側輸入 端，則各別輸入由上述塊度緩衝器2 1輸出之内部塊度信 -18- $紙依尺度適射( CNS ( 210X 297^^0 〜— --' ----.--^---¾------IT------^ (锖先閱讀背面之注意事項fi-H本頁) A7 B7 五、發明説明（16 ) 號bsl至bslO。各"或非"閘η — 〗至41_1〇之輸出信號係各別 供應於反相器42-1至42-10之輪入端，及”或非》閘43_丨至 43-10的一側之輸入端。該各"或非《閘至43」〇之另一 側輸入端’則供應自上述塊度缓衝器2 I輸出之内部塊度 信號bsl至bslO ’其輸出則各別供應於各反相器44-1至Μ-ΐ 〇 ° 然後 ，自各 反相器 42-1 至 42-10 之輸出 端輸出 之預譯 碼信號之一邵分（對應於4位元之位址），即供應於字元線 及選擇閘堪動咨23 ’且自各反相器44-1至44-丨〇之輸出端 輸出之預譯碼信號a 1至a】〇即供應於字元線及選擇閘驅動 器23。 另外’上述各預譯碼信號a 1至a 1 0、al至ϊϊό係選擇供應 於或非閘 45D-1 至 45D-8、45Ε-1 至 45Ε-8、45_F-1 至 45F* 1 6。對"或非"閘45D-1至45D-8，係供應該各預譯碼信號 a 1、al、a2、a2、a3、乃中，以令所有组合爲互異之方式 所選擇之三個信號。亦即，例如，對，，或非"閘之輸 入知供應该預譯碼信號a 1 ' a 2、a 3，其輸出則供應於反 相器4613-1之輸入端。對"或非，，閘451>2之輸入端則供應 該預譯碼信號7l、a 2、a 3，其輸出則供應於反相器46D-2 之輸入端。同樣地，對，，或非μ閘451)_8之輸入端供應該預 譯碼彳s號ai、dc ’其輸出則供應於反相器46Ε)_8之輸 入端3 對"或非••閘45Ε-1至45Ε-8係供應該各預譯碼信號a4、 a4 ' a 5、d、a 6、$中，以使所有組合爲互異之方式所選 擇之三個信號。例如’對"或非„閘45Ε·]之輸入端供應該 _ - 19- 本纸張尺適用中围i家標準（CNS ) (1Γ〇729τ7>^Γ)~^ ' (諳先閱請背面之;!意事項声、杇本頁) .丨：---裝-----·丨訂 竦 經濟部中央標隼局！®:工消资合作社印裝 4173C4 經濟部中央標象局只工消费合作社印繁 A 7 B7___五、發明説明（17 ) 預譯碼信號a 4、a 5、a 6，其輸出則供應於反相器46E-1之 輸入端。對"或非"閘45E-2之輸入端則供應該預譯碼信號 S、a 5、a 6，其輪出則供應於反相器46E之輸入端。同樣 地，對"或非"閘45Ε-8之輸入端供應該預譯碼信號S、 a5、S，其輸出則供應於反相器46Ε-8之輸入端α 對”或非"閘45F]至45F-16，係供應該各預譯碼信號 a 7、a7、a 8、a8、a 9、a9、al 0、ΙΪ0 中，以使所有组合爲 互異之方式所選擇之四個信號。例如，對"或非"閘45F-1 之輸入端供應該預譯碼信號a 7 ' a 8 ' a 9、al 0，其輸出則 供應於反相器46F-1之輸入端3對”或非，，閘45F-2之輸入端 供應該預譯碼信號a7、a 8、a 9、a〗0，其輸出則供應反相 器46F-2之輸入端。同樣地，對"或非11閘45F-16之輸入端 供應該εΫ、a8、a9、alO，其輸出則供應於反相器46F-1 6之 輸入端。 . 自各反相器 46D-1 至 46D-8、46E-：[至 46E-8、46F-1 至 46F-16輸出之控制信號Djl至Dj8 (Djx)、Ekl至Ek8 (Eky)、F11至F Πό (Flz)係各別選擇供應於上述列譯碼器 ]5 ’控制其譯碼動作’藉此以執行塊位址之多重選擇。 其中’邊塊k址係A 1至A丨0之1 0位元，小塊係自b 1 起至BLKI024之1024個。當輸入指定塊度之信號Bsi 至9 )時’即藉塊度緩衝器2 1產生晶片内部之塊度信號bsi (i = l至9)而供應於塊位1預譯碼器22。依這些信號bsl、 bs2、bs3、bs4、·· ’各別指定2倍、4倍、8倍、丨6倍之 塊度。如欲自8位元之I/O (輸入/輸出）以一次之輸入指定 -20- 本纸張尺度適用中国园家專（CNS ) (2I0X 297,：,> ifj ' "~'~~' ----^---；---裝------，1T------線 (請先閱讀背面之注意事項葚本頁) A7 B7 五、發明説明（18 請 先 閱 讀 背 T& 之 注 ，意 事 項 .f K 裝 本水 頁 塊度’則需要自信號bsl起至bs8之8位元，最大塊爲256 倍之塊度時，則以此即可。與此相對，如圖5所示，如欲 指定最大塊度爲1〇24倍之塊度，則須自8位元之I/O輸入 一次之塊度。於圖2所示之電路，例如，如欲檫除以某一 個塊位址爲先頭而連續8個之塊，則信號bsl、bs2、bs3將 成爲邏輯” 1 __而呈高位準。此時，信號a 1、7l、b 1、FI ' c 1、cl即受到多重選擇，使輸入於圖6 b之塊位址。譯碼 器2 2中的"與非”閘45D-1至45D-8之信號全部變成邏輯 1 ’使知號Dj 1至Dj 8呈高位準》要指定8倍之塊度時， 訂 由於某一個塊位址之A 1、A 2、A 3係均爲"〇 "，所以可指 足出取決於自A 3至A1 0之連續的8個塊。亦即，信號Djx (X= 1至8 )、Eky ( y= 1至8 )，Flz ( 1至1 6 )係輸入於列譯 碼器1 5，可擦除以某一個塊位址爲先頭而連續的8個塊^ 再者，表示於圖6 A之電路中之位址計數器39_〗..... 9 10不僅疋上述之擦除動作而且也可使用於按序讀出 (sequential read)，即，連續進行選擇某—控制閘線（字元 線），經讀出後依序選擇下一條控制閘線而讀出之方式。 經老部中央標羋局^:工消費合作社印焚 上述列譯碼器1 5，係包括"與非，，閘6】、6 2 ,反相器 63，及！^通道型M0S電晶體“至以' 7〇_】至7〇_丨8而構 成。對該"與非”閉61之各輸入端，係選擇供應塊位址預 譯碼器h之輸出信號Djx (x=1至s)、Eky (产1至叼、Fiz (-=1至16)〇該，，與非，，閘61之輸出信號，係供應於反相器 63夂輸入端，此反相器63之輪出信號，係供應於„與非，， 閘6 2之一側輸入端及MOS電晶體6 4之電流通路之一端。 -21 - 本紙张尺度適用中國國家標準（CNS ) 规格（2丨0χ297ϋ

經濟部中央標準局€工消费合作社印裂 B7五、發明説明（19 ) 對該”與非"閘6 2之另一側輸入端，係供應環形振盪器（未 圖示）之振盪輸出OSC，其輸出則供應於MOS電晶體6 6之 源極•汲極。該MOS電晶體6 6係利用源極·汲極與閘極之 間之電容作爲電容器。另外，對MOS電晶體6 4的電流通 路之另一端，係連接MOS電晶體6 5的電流通路之一端， 對閘極則自控制電路供應於擦寫（write erase)時用以令該 MOS電晶體6 4斷開（off)之信號SWE。對MOS電晶體6 5的 電流通路之另一端，係各別連接於MOS電晶體70-1至70-1 8之閘極，而閘極係連接於電源Vcc。該M0S電晶體6 5係 用以缓和施加在M0S電晶體6 4之電場。M0S電晶體6 7的 電流通路之一端係連接M0S電晶體6 6之閘極，另一端則 連接M0S電晶體6 5的電流通路之另一端，而閘極則連接 M0S電晶體6 6之閘極及M0S電晶體6 8的電流通路之一 端。M0S電晶體6 8的電流通路之另一端係連接M0S電晶 體6 9的電流通路之一端，而閘極係連接M0S電晶體6 5的 電流通路之另一端。對M0S電晶體6 9的電流通路之另一 端，係施加程序用之高電壓Vpgm (例如2 0伏），問極係連 接M0S電晶體6 5的電流通路之另一端。上述M0S電晶體 6 6至9 9 ，係構成局邵電荷系（local charge pump )電路，可 響應振盪輸出OSC，將上述高電壓Vpgm加以昇壓而供應 於各M0S電晶體70-1至7(M 8之閘極。 字元線及選擇閘驅動器2 3之輸出信號S S、CG0至 CGI 5、G S係供應於M0S電晶體70-1至70-丨8的電流通路 之一端。選擇閘線SSL、字元線WL0至WL15 ;及選擇閘 -22- 本紙張尺度適用中國國家標挲（CNS )八4说怙（2丨0>< 29?公片） ----^---；---------1T------，線 (請先閱讀背面之注意事項"4衿本頁) 經濟部中央榡準局员工消费合作社印製 五、發明説明（) 線GSL係連接於各M〇S電晶體7(M至70-18的電流通路之 另一端。 圓8係用以説明於圖2至7所示之£EPR〇M之擦除動作之 定時圖表3首先，用以輸入塊度之命令CM〇自1/〇插腳輸 入串聯界面電路12，經由命令暫存器16鎖定後，以命令 譯瑪器1 7加以澤碼而供應於控制電路2 4。之後，用以指 定塊度之信號BS1至BS-10即藉串聯界面電路丨2供應於塊 度緩衝器2 1，並響應控制電路24之控制而加以鎖定。其 次，對申聯界面電路丨2輸入用以輸入塊位址之命; CM1，鎖定於命令暫存器10後，上位與下位之塊位址 AD1及AD2即輸入該命令暫存器16。在此，輸入上位與下 位兩種塊位址之理由如下。例如’在64M位元之,，與非,，型 EEPROM之場合則有1024個塊，塊位址須要丨〇位元，但 I/O則爲8位元，所以將塊位址分成上位與下位之二循環〇 是以，假設所輸入之塊度爲4個塊以上時，指定後經予擴 大的塊數係低於丨024/4=256塊，因此’如欲特定其中之— 個鬼則以8仫元以下之位址輸入即夠用。因此，這種情 形時，則無須將塊位址分成上位與下位而以二循環方式輸 =。^著，擦除命令CM2即藉单聯界面電路]2輸入命令 枭存1 6，以命令譯碼器1 7加以譯碼而供應控制電路 24。然後，藉該控制電路24之控制控制記憶器各電路， 開，擦除動作。擦除動作後，則輸入狀態讀出命令d 圖9 A 土 9 D係各別在記憶格陣列1〗上表示擦除塊度之模 固圖9A表示塊度成爲2倍之情形，圖9B表示塊度 (請先閲讀背面之ii意事項产乂4本頁) .裝 訂 線 -23- ^ i. t ® ( CNS } A4^f ( 710x297* •i 17304 A7 B7 經濟部中央標卑局Η Η消开合作社印裝 五、發明説明（21 ) 成爲4倍之情形，圖9C表示塊度成爲8倍之情形，圖90表 示塊度成爲1 6倍之情形。塊度B S係以二位數之1 6進制數 輸入。將此變換成2進制數，即可由8位數、8位元之I / 〇 輸入。 圖10A係表示要擦除連續的1 1之塊j 1至jll爲止之情 形。例如，塊j 2爲各彙集8個塊時之先頭塊，則如圖 10B、i〇c、i〇D所示，予以分成塊j 1、塊j2至9、以及塊 j 1 0至j 1 1之三群，而各別以i倍' 8倍、2倍之塊度分成 三次循環實行擦除。 下面’説明關於擦除驗證讀出（Erase Verify Read)。擦 除驗證讀出動作，係就構成經予擴大之擦除塊之小塊之每 一個塊進行讀出。具體而言’如上述以8倍擦除塊度進行 擦除時’則按（a3、a2、aI) = (〇 ' 〇、〇)、（〇、〇、】）、 (〇、1、〇)、（〇 小”、U、〇、0)、（1、〇、n、 (1、1、〇)、（1、1、υ之順序，塊度計數器37及位址計 數器39-丨、39—2、39_3即動作，算出8位元之塊位址而進 行擦除驗證讀出。 擦除驗證讀出動作，如論文2中第i 16ζ頁、或論文^中 第U51頁所記載，係同時讀出經予擦除的小塊中之全部記 憶格。具體而言，令經予擦除的小塊中記憶格之所有控制 閘極成爲零伏而進行讀出，藉此以確認"與非"格行之所 有記憶格已被擦除，即’所有記憶格之閾値電壓已變成自 値。 ’、 讀出經予擦除的小塊之結果，係 节儲存於圖2之頁緩衝器 -24 本紙張尺度適用中國囤家標準（CN.S )八4坭格（210X 297公'^ ---------裝--------訂-------線 ♦ r % (請先閲讀背面之注意事項K:>t本頁} 30 A7 B7 經湞部中央標弟局負工消赀合作社印製 五、發明説明（22 2 0。頁緩衝器2 0，例如，係由與論文丨之圖i所示者相同 之電路構成。因此，如同論文2之方式，藉設在頁緩衝器 之線"或"（wired OR)電路對其結果進行整批檢測，也可 行。另外，實行上述經予擦除之8個小塊之擦除驗證讀 出，在頁緩衝器重複儲存其結果’最後施予整批檢測也可 行，也可對頁緩衝器連續地在晶片内部執行讀出判定。 再者，頁緩衝器20之内容，如論文中圖}所示之電路， 促如預先設計成如有擦除不完全的記憶格存在時則會反轉 的話，雖然即使將擦除驗證讀出結果重複儲存在頁緩衝器 2 0，也不能判定出經予擦除8個塊中究竟是哪個塊之擦除 不完全，但可祭知8個塊内至少以一個塊有擦除不完全的 塊存在。 於上述擦除讀出動作，若出現擦除不完全之結果，則再 度進行該8個塊之擦除。並且重複其動作，直至經由擦除 驗證讀出動作判定出通過爲止。 以上是針對自晶片外部控制擦除塊度B S之場合加以説 明，但對於非從外部輸入擦除塊度而予以固定之場入，本 發明還是有效。圖1 1係用以説明依照本發明之第2實施例 之非揮發性半導體記憶裝置，表示予以固定擦除塊二 合的塊位址預譯碼器2 2之構成例之電路pi .. ^ °在菘圖1 1係 表不將擦除塊度作成8倍之例子，係記萤M u < 關於 A 1、A 2、 A 3之塊位址。此電路係包括位址緩衝敦 J 至 47-3、位 址計數器48-1至48-3、反相器49-1至49、、 L. 1 _ λ ， , J 或非"閘 5 Ο- ΐ 〜 0 - 3 、 反相器 5 1 - 1 〜 5 1 - 3 、 " 或非 pa _ 。 J)2-l 至57-3 、以 及反相器5 3 - 1至5 3 - 3而構成。斟； ~ 疼位址緩衝器 -25 - 本纸ί長尺度適用中國囡家標皁（CNS )刎規枯（21〇x2y?公纪^ ；--^---^------1T------線 (请先閱讀背面之注意事項-"-\'"太頁) 417^04 經濟部中央標準局us：工消费合作.社印製 Α7 _ B7五、發明説明（23 ) 47- 1至47-3，係各別供應位址信號八；！至A3，而這些位址 缓衝器47-1至47-3之輸出係各別供應於位址計數器至 48- 3。對位址計數器4S_丨係供應信號fbs，此位址計數器 48-1之輸出則供應於位址計數器48_2，位址計數器48_3之 輸出則供應於位址計數器48-3。該信號FBS，可以命令方 式輸入，也可構成爲以接合選擇等方式供應預定電位。另 外’各位址計數器48-1至48-3之輸出信號係各別連接於反 相器49-1至49-3之輸入端，依這些反相器49-1至49-3之反 轉輸出係各別輸入於"或非，，閘504至5〇_3的一側之輸入 ‘ °對這些或非"閘5〇_ 1至5 〇-3之另一側輸入端則供應擦 除#號ERASE ’其輸出則各別供應於反相器5 1 -1至51-3之 輸入端，及'，或非"閘52_丨至52_3的一側之輸入端。對這些 u或非"閘52-1至52-3之另一側輸入端，則輸入擦除信號 ERASE ’其輸出係各別輸入於反相器53-ΐ至53-3。另外， ^各反相器5〗-丨至51-3之輸出端輸出列預譯碼信號万至 a3，自各反相器53·]至53-3之輸出端輸出列預譯碼信號a 1 至a 3 〇 备有輸入擦除信號（表示擦除模式之判定時鐘）erase 時’塊位址a ：l、A 2、A 3即受到多重選擇而擦除於此塊 位址所選擇出的塊中記憶格。在擦除後之擦除驗證讀出動 作’塊位址計數完了（ c〇uni_up)信號FBS即將按經予擦除 的小塊之母一個塊令位址一位元一位元地前進8位元。如 依本實施例’則於擦除時可將塊度固定成大的，因此，可 縮短擦除時間a •26 f讀先閱讀背面之注意事項η -icr本頁) 裝. 訂--- 線 匕紙伕尺度適用中國國家標準 (CNS ) Λ4規枯（2!0X297公# 41730¾ A7 B7 經濟部中央標準局员工消费合作社印製 (210x 297公处} 五、發明説明（24 ) 圖1 2係用以説明依照本發明之第3實施例之非揮發性半 導體記憶裝置’係表示6 4位元"與非"型EEPROM之概略 構成之方塊圖。依照上述第1、2實施例之非揮發性丰導 體記憶裝置，雖係僅能同時選擇連續的塊，但本第3實施 例卻能選擇隔離的塊。在本第3實施例將舉例説明同時選 擇複數之塊而予以擦除' 窝入以及測試之場合，就是說， 於圖1 2所示之EEPROM ;其與圖2所示之構成不相同之點， 係在於設有塊位址緩衝器2 5之點，且塊位址預譯碼器22'之 構成也配合此點而有所變更。此外，對串聯界面電路1 2 係輸入命令CMO至CM3、上位塊位址ad 1、下位塊位址 AD2以及塊位址A 1至A1 0等。而且，該塊位址a 1至a 1 〇 也供應至塊位址緩衝器2 5。其他構成，基本上相同，故 相同部分則附註同一符號並省略其説明。 圖13A及13B係表不圖12所示電路之塊度緩衝器25及塊 位址預譯碼器22’之構成例之電路圖，係著眼於塊位址A】 至A10之i h元而表示。此電路係包括"與非，，閘8 〇至8 2、 45D-1 至 45D-8、45E-1 至 45E-8、45F-1 至 45F-16、反相器 至 90、46D-1 至 46D-8、46E-1 至 46E-8、46F-1 至 46F- 16、以及N通道型MOS電晶體91、92等而構成。其中’ ” 與非"閘80、反相器84、85、86、以及M〇s電晶體91、 92，係構成塊位址緩衝器25。另外，"與非"開81、82、 45D-1 至45D-8、45E-1 至 45E-8、45F-1 至45F-16、反相器 83 ' 87 至 90、46叫至 46D_8、械」至46£8、以及46F_ 1至46F-】6，係構成塊位址預譯碼器。 -27 本紙張尺度適用中國國家標準（CNS )如见将（7 ^------1T------ (請先閲讀背面之注意事項H. 本頁) , 417-:05 A7 B7 五、發明説明（25 ) 經濟部中央標4,局負工消费合作社印焚 位址信號A i Π = 1 2T , 1 u 1至1 0 )，係供應於反相器8 3之輸入 端，及”與非”閘8 〇 阿s ◦、8 2的一側之輸入端。對”與非"閘8 0 之另一側輸入端，技心 , ^ 係自控制電路2 4供應表示測試模式之 l號（測試L號）ts (或擦除信號ERASE、窝入信號w s)。 β與非閉8 〇 i輪出信號係供應於反相器8 4之輸入端， 而此反相器8 4之輪出信號係供應於MOS電晶體9 1之閘 極。對MOS電晶體91的電流通路之一端，係各別連接，，與 非"閘8 1、8 2之另—側輸入端、反相器8 5之輸入端與反 相器8 6之輸出鲕，另—端則連接接地點。對m〇s電 體9 2的電流通路之—端，係連接反相器8 5之輸出端與〜 相器86之·輸出端，另~端則連接接地點Vss。重設（reset) 信號R S係自控制電路2 4供應於閘極。對,，與非"閘8 1之 出端係連接反相器8 7之輸入端，對此反相器8 7之輸出 係連接反相器8 8之輸出端。對'•與非"閘8 2之輸出端係 接反相器8 9之輸入端；對此反相器s 9之輸出端係連接 相器9 0之輸出端。然後，預譯碼信號ai (丨=i至i 〇 )係 反相器8 8之輪出端輸出，預譯碼信號冱（（至i 〇 )則 反相器90之輸出端輸出。 上述各預譯碼信號a 1至a 1 〇、3至巧，係選擇性地供p 於”與非"閘 45D-]至 45D-8、45E-1 至 45E-8、45ίΜ 至 45ρ K對"與非"閘45D-丨至45JD-8，係供應上述各預譯碼作 al、al、a2、a2、a3、忑中以令所有组合爲互異之方式 選出之3個信號。亦即，例如，對π或非”閘之輸 端供應預譯碼信號a 1、a 2、a 3 ’其輸出則供應反才目 曰 反 連 反 白 應 號 所 入 器 ----.-----择------IT-------.^ (請先閱讀背面之注意事項J"^7?本頁) -28- 本纸乐尺度適用中囷國家標準（CNS ) Λ4圯枋（2iOX297公ί A7 B7 經濟部中央標準局只工消贽合作社印製 五 '發明説明（26) 46D-1之輸入端。對"或非"閘45D_2之輸入端供應該預譯 碼信號Γΐ、a2、a3 ’其輪出則供應反相器46D_2之輸入 f。同樣地’對"或非"閘45D_8之輸入端供應預譯碼信號 al、a2、U ’其輸出則供應反相器46D_8之輸入端。 —對與非"閘45E-1至45E-8，係供應各預譯碼信號a4、 a4、a 5、a5、a ό、ae中以使所有组合爲互異之方式所選出 •^二個信號。例如，對"與非”閘45E4之輸入端，係輸入 預'睪碼al·、as*、afc ’其輸出則供應於反相器ΜΕ」之輸入 、。對與非閘45E-2之輸入端，係輸入預譯碼信號g、 a Ϊ、a G ’其輸出則供應於46E-2之輸入端。同樣地，對” 與非’’閘45E-8之輸入端，係輸入預譯碼信號‘、系、冗， 其輸出則供應於反相器46E-8之輸入端。 —對”與非閘45ΙΜ至45厂16 ,係供應各預譯碼信號以、 a7、a8、a8、a9、a9、al〇、巧中以令所有組合爲互異之 方式所選出之四個信號。例如’對，，與非，，閘45ΙΜ之輸入 端，係輸入預譯碼信號a7、a8、a9、al〇 ,其輸出則供應 於反相器46F-〗j輸入端對，，與非，，閘45F_2之輸入端係供 應預譯碼信號a7、a8、a9、alO，其輸出則供應於反相器 46F-2之輸入端。同樣地，對’’與非"閘45F_】6之輸入端係 供應預譯碼信號W3β、^，其輸出則供應於反相器 46F-1 6之輸入端。 自上述各反相器46D-1至46D-8、46Ε-1至46Ε-8、46F-1 至46F-K輸出之控制信號Djl至Dj8 (Djx)、既丨至现8 (Eky)、Fn至Fll6 (F1Z)，係各別選擇性地供應於上述列譯 -29- 本纸張尺度適用中囡國家標準（CMS ) Λ4ΜΙ格（_ 210X 297公及） ----；—>---裝------訂-------- <請先閱讀背面之注意事項/ ,,..寫本頁) ， B7 五、發明説明（27 ) 碼器1 5，控制譯碼動作以進行塊位址之多重選擇a 於如上述之構成，首先，供應重設信號RS使M0S電晶 體92接通’重設由反相器85、86所成之鎖定電路，使結 點（node )成爲高位準。其次，輸入上位塊位址AD!、下位 塊位址AD2及塊位址A 1至A10等’以指定要測試的塊之位 址°當到试彳§號T S供應高位準之脈衝時，位址信號a七如 係屬南位準’則"與非"閘8 0之輸出將成爲低位準，反相 器84之輸出將成爲高位準。結果，M〇s電晶體9 1即接 通，使結點NA變成低位準。”與非"閘81、82之輸出即固 定在高位準’使預譯碼信號ai、3皆成爲高位準。因此， 若施予測試動作’位址即將成爲可多重選擇狀態，可以同 時選擇複數個塊之狀態下進行測試。 經濟部中央標羋局貝工消费合作社印^ 就是説，經輸入位址信號Al後，將測試信號T s改成高 位準，便能以各種组合方式進行塊之多重選擇。例如，對 於^ = 〇至9若施予如上述之設定，則由於有效的塊位址係 只有alO、巧，所以ai〇爲低位準時可選出上位側之一半 的塊BLK1至BLK5 12，ai〇爲低位準時則可選出下位側之一 半的塊BLK512至BLK丨024。只選擇毗鄰的兩個塊時，則 僅對於1 = 0施予如上述之設定即可。如上述，可以各種组 合做塊之多重選擇。 再者，上述第3實施例，係舉以測試動作爲例而說明， 惟在與非"閘8 0設置有關擦除或寫入的位址之多重選擇 "P ^以替代測試仏號T S，而將之予以輸入的話，也能 於擦除動作或寫入動作時，做同樣的塊選擇。另外，係就 -30- 本紙乐尺度適財® ( CNS ) A4im ( 210X 297^'/ΓΤ λ i '7 ' .'* .·ϊ li L .1 »； -ί A7 經濟部中央標苹局負工消費合作社印況 五 '發明説明（28 ) 實行塊的多重選擇之場合加以説明，但如將於圖13 A所示 之電路，充作半導體記憶裝置中之列位址緩衝器或行位址 緩衝器而設置的話，也可同樣地做位址之多重選擇。 圖1 4係用以説明依照本發明之第4實施例之半導體記憶 裝置，係表示有關頁寫入型快速擦寫記憶器之位址選擇的 電路部之概略構成方塊圖。本例中，記憶格陣列丨〇〇_ 1、 100-2係予以分割，而在這些記憶格陣列ι〇〇_ι、ι〇〇 2之 間則設有列譯碼器10 1 ^對此列譯碼器1〇1係供應列位址緩 衝器1 02之輸出信號。用以區別列位址缓衝器丨〇2中的記憶 格陣列100-1與100-2之位址部’係構成爲與圖13A所示電 路相同。另外，對應於各記憶格陣列1〇〇_1、1〇〇_2，設有 5 1 2 一進位組（byte )之資料鎖定器1 〇3-1、1 〇3-2。由此資料 鎖定器103-1、103-2所鎖存之資料’係供應於多路轉換器 (MUX) 104 ’加以選擇’經由輸入出電路（Ι/〇) ι〇5而輸 出。另外，供應於輸入出電路105之資料，也可借以多路 轉換器104供應於資料鎖定器或1〇3_2，以加以鎖 存。 依如上述之構成，通常，頁長度係使用一個字份之5 二進位組’但若同時選擇記憶格陣列1〇〇_1、1〇〇_2之同一 位址之字元線而寫入，則可令頁長度成爲二倍之1024二進 位組。另外，例如於擦除資料時，也能同時選擇出記憶格 陣列100-1、100-2中毗鄰的複數（2n )之字元線。 如上所述，由於半導體記憶裝置於製造後容易從外部做 位址之多重選擇，所以’可因應晶片之各動作而選擇出最 -31 - 本.¾¾尺度述用中國國家榡孪（CNS〉Λ4圯格（210X297公处） (锖先閱讀背ώ之注意事項v-;i,J本頁) -裝- 丁 線 A 7 B7 —_________ 五 '發明説明（29 ) 適合的數目之記憶格。因此，可降低測試成本。而且，如 果半導體記憶裝置具有分批動作模式，則可自由改變分批 動作之單位。 再者’以上之説明，非揮發性半導渡記憶裝置’係以" 與非"型EEPROM爲例而説明本發明，但本發明對於或非 型 EEPROM、"雙或非 _，（DINOR)型 EEPROM、"及”型 EEPROM、或一般性的其他快速擦寫記憶器上也有效。另 外’王要係舉擦除動作爲例而加以説明，但對於窝入或測 試等時要同時選擇複數個塊之場合，也同樣可適用。 如上述’依本發明，使用者自晶片外部輸入所期望之塊 度’或對應於塊之位址，便可自由改變欲選擇之塊度，可 大幅縮短擦除時間，測試時間’以及寫入時間等。由此， 即可達成非揮發性半導體記億裝置之重寫時間高速化，製 造廠商方面也可實現測試時間縮短化，進而降低測試成 本另外，雖未能同時選擇複數之隨機性塊，但因不再需 要如文獻3所揭示之塊位址暫存器，因此可精簡相當於該 邵分之電路構成，故可縮小晶片尺寸，降低晶片成本。此

外~本發明雖頊設置塊度緩衝器2丨或塊位址預譯碼器U (第1實施例）’或塊位址緩衝器2 5或塊位址預譯碼器2 2 (第3實施例）’但由於設置這些造成晶片尺寸之増大，如 與須按每:個塊設置塊（扇區）位址暫存器之方式相較，則 :微不足道。£因不必輸入所有欲選擇的塊位址，因此可 簡化位址輸入系統。 本纸張尺度_中關幻辟（CNS) ;-----裝------訂--------—線 (請先閲讀背面之注意事項/^:^本頁) 經滴部中央標準局只二消费合作社印¾ -32- (2l〇x79^->^_

Claims (1)

1. 經濟部中央標隼局員工消费合作社印製 Α8 Β8 C8 D8 六、申請專利範圍 1. 一種丰導體記憶裝置，包括： 一記憶格陣列，係以矩陣的方式排列記憶格而成： 一字元線，其連接每一個列的記憶格陣列中之各記憶 格； —資料線，其連接每—個行的記憶格陣列中之各記憶 格； —個列選擇機構，係用以選擇字元線； 一個行選擇機構，係用以選擇資料線： 一内部位址信號產生機構，係用以根據位址信號產生 互補信號，並以該互補信號之複數個組合指定記憶格陣 列中之一個位址，該内部位址信號產生機構並具有用以 鎖定控制資料之鎖定機構； 一資料設定薇癘，係用以接受來自外部之控制，令鎖 定後瘴選擇鎖定控制資料；以及 一内部位址信號設定機構，係用以因應鎖定在鎖定機 構之控制資料，將自内部位址信號產生機構所輪出之互 補信號設定爲同一邏輯位準。 Z如申請專利範圍第1項之半導體記憶裝置，其中該吃憶 格係由含有形成在半導體基片上之電可重窝記憶格之4 憶格單元’以矩陣的方式排列而形成。 ° 3.如申請專利範圍第1項之半導體記憶裝置， 二 > α γ琢内部 位址k號設定機構，係至少於擦除模式、寫入楔弋 測試模式中任一模式時，將互補信號設定爲—‘ -33- 本纸張尺度適财ggj家辟（㈤）糾級（2iQX297公董） I -‘ -丨 11 一-0 , 1 ~~ 線 (請先閱讀背面之注意事項界硪寫本頁) 4 ▲ · * * B8 CS ~_______ —_ D3 六 '申請專利^ ~ ~ 1 4. 如申請專利範圍第1項之半導體記憶裝置，其中該内部 位址信號Μ機構，係將表示欲選擇的塊之大小與選擇 開始塊之信號加以鎖定，將表示該鎖定的塊之大小與選 擇開始塊之信號加以譯碼，並產生用以執行塊之多重選 擇的控制信號而供應於列選擇機構。 5. 如申請專利範圍第丄項之半導體記憶裝置，其中該内部 位址彳s號设定機構，包括：一個塊度緩衝器，其用以鎖 定f示欲選擇的塊之大小之信號；以及-個塊位址預譯 碼器，其係將塊度緩衝器之輸出信號與表示選擇開始媿 之信號加以譯碼，產生用以執行塊之多重選擇之控制信 號而供應於列選擇機構。 6_如申請專利範圍第丨項之半導體記憶裝置，其中該内部 位址信號設定機構，包括：一鎖定電路，其用以鎖定欲 選擇的塊之位址；一邏輯電路，其用以決定是否因應該 鎖定電路之鎖定資料而將自内部位址信號產生機構所輸 出之互補信號設定爲同一邏輯位準。 經濟部中央標準局員工消f合作社印裂 -------^---裝—— C请先聞讀背面之注意事項^.¾寫本莨) it: 7. 如申請專利範圍第1項之半導體記憶裝置，其中該内部 位址仏號設定機構，包括：一鎖定電路，其用以將記憶 格陣列所選擇之列位址加以鎖定；一邏輯電路，其用以 決定是否因應該鎖定電路之鎖定資料而將自内部位址信 號產生機構所輸出之互補信號設定爲同—邏輯位準。 8. —種非揮發性半導體記憶裝置，包括： 一記憶格陣列，係在半導體基片上構成形成在半導體 基片上之電可重寫之記憶格之記憶格單元，而以矩陣的 -34- 本紙汝尺度逋用中國國家樣準（CNS ) A4規格（2!ΟΧ 297公釐） abcd' i? 申請專利範固 万式排列該記憶格單元所成； 格；子疋.線’其連接每一個列的記憶格陣列中之各記僧 格2料線，其連接每一個行的記憶格陣财之各記憶 —個列選擇機構，係用以選擇字元線； 一個行選擇機構，係用以選擇資料線； 一個塊選擇機構，係用长 ‘ 每—個將記憶格陣列分割 成複數個所形成的塊’選擇出列選擇機構；以及 ^衝m心執行對連接於資料線之記憶 入資料；其中 於擦除電可重寫之記憶格之資料時，藉該塊選擇機構 同時礎擇出—組含有由塊位址之輸入所指定的塊之複數 倘塊’而切擦除該經予選擇的塊内之所有記憶格之資 料。 經濟部中夬標率局員工消費合作社印製 9. 如申請專利範圍第8項之非揮發性丰導體記憶裝置，其 中於擦除該電可重窝之記憶格之資料時，藉由以塊位址 作爲先頭的位址之複數個位址之多重選擇方式，同時選 擇出位址係連續之複數個塊。 10. 如申請專利範圍第8項之非揮發性半導體記憶裝置，其 中於擦除該電可重寫之記憶格之資料時，由一组塊位址 之輸入所選擇出複數之塊之個數，係以n爲整數時即爲 2之η次方。 11. 如申凊專利範圍第1 〇項之非揮發性半導體記憶裝置’ -35- 本紙汝尺度適用中國國家標準（CNS ) A4規格（2!〇X297公董） C8 DS 六、申請專利範圍 其中該複數個塊之個數係固定。 12. —種非揮發性半導體記憶裝置，包括： 一記憶格陣列，係在半導體基片上構成形成在半導體 基片上之電可重寫之|己憶格之|己憶格單元，而以矩陣的 方式排列該記憶格單元所成； 一 +元線，其連接每一個列的記憶格陣列中之各記憶 格，· 一料線，其連接每一個行的記憶格陣列中之各記憶 格單元； 一個列選擇機構，係用以選擇字元線： 一個行選擇機構，係用以選擇資料線； 一個塊選擇機構，係用以按每_個將記憶格陣列分刻 成複數個所形成的塊，選擇出列選擇機構；以及 一緩衝電路，係用以執行對連接於資料線之記憶格寫 入資料’其中於擦除電可重寫之記憶格之資料時，藉該 塊選擇機構同時選擇出欲擦除的塊度及一组由塊位址之 輛入所扣足之複數之塊，而予以擦除該經予選擇的塊内 之所有記憶格之資料。 經濟部中央梯準局®C工消費合作社印製 13. 如申請專利範圍第i 2項之非揮發性半導體記憶裝置， 其中於擦除電可重寫之記憶格之資料時，藉由以塊位址 作爲先頭的位址之複數個位址之多重選擇方式，同時選 擇出位址係連續之複數個塊。 申專利範圍第1 2項之非揮發性丰導體記憶裝置， 其中於擦除該電可重寫之記憶格之资料時，由欲擦除的 良""張尺度適用中國家樣準（CMS ) Μ祕（2]0x297錢） 417申請專利範圍 A8 BS CS D8 =之輪^選擇出複數之塊之錄，心η爲整 即A 2 t η次方。 了 15·—種非揮發性半導體記憶裝置，包括： -記憶㈣列’係在半導體基片上構成形成在半導體 土、片上之電可重寫之記憶格係複數個串聯連接而成之” 與^格行’ *以矩陣的方式排列該,·與非,，格行所成； 字疋線，其連接每一個列的記憶格陣列中之各記 格： —位元線 非”格行； 一選擇閘 憶 其連接每一個行的記憶格陣列中之各 與 ί請先閲讀背面之注意事項系填寫本頁) 裝· 經濟部中央榇毕局員工消費合作社印製 係設在各”與非，，格列與各位元線之間，用 以選擇各"與非，，記憶格行； —選擇聞線，係與位^線交叉而配設，用以控制各選 擇閘使各，，與非"格行選擇性地連接於位元線； -個列選擇機構，係用以選擇字元線及選擇閘線： 一個行選擇機構，係用以選擇位元線； :個塊選擇機構，係用以按每一個將記憶格陣列分割 成複數個所形成的塊，選擇出列選擇機構以及 邊衝％路，係用以執行對於介以資 線之記憶格窝入資料；其中於擦除電可重寫之記憶格之 貪枓時，藉該塊選擇機構同時選擇出欲擦除的塊度及一 由鬼I址 < 輸入所指定之複數之塊，而予以擦除該經 了選擇的塊内之所有記憶格之資料。 16.如申請專利範園第】5項之非揮發性半導體記憶裝置， -37- 本紙張歧朝 訂 線

   κ、申請專利範圍 其中於擦除電可重寫之記憶格之資料時，藉由以塊位址 作爲先頭的位址之複數個位址之多重選擇方式，同時選 擇出位址係連續之複數個塊。 17. 如申請專利範圍第1 5項之非揮發性半導體記憶裝置， 其中於擦除該電可重寫之記憶格之資料時，由欲擦除的 塊度之輸入所選擇出複數之塊之個數，係以η爲整數時 即爲2之η次方。 18. —種快速擦寫記憶器，包括： 一記憶格陣列，其電可重寫之記憶格係以矩陣的方式 排列’並予以分割成複數個塊而成； —個塊選擇機構，係用以選擇記憶格陣列之各塊； —個列選擇機構，係用以選擇經由塊選擇機構選擇出 之塊中記憶格之列；以及 一個行選擇機構，係用以選擇記憶格陣列中記憶格之 行；其中 於擦除資枓時’塊位址已輸入且已輸入指示擦除模式 之信號時，控制列選擇機構而作複數個位址之多重選 擇’藉以選擇出以該塊位址作爲先頭位址之連續的2之打 經濟部中央標準局員工消费合作社印^ (η爲正之整數）次方個之塊，而以實質上同時予以擦除 包含由孩塊位址所指定之塊的2之η次個之塊中記憶格 之資料。 19. 一種快速擦寫記憶器，包括： 一記憶格陣列，其電可重寫之記憶格係以矩陣的方式 排列’並予以分割成複數個塊而成 -38- f纸張又度ϋϊ國家標率（cGs ) Α4麟（ΜΟΧ297公董） AS B8 C8 Dg 417； Γ：ί 申請專利範圍 -塊選擇機構Hx選擇記憶格陣列之各塊； —個列選擇機構’係用以選擇經由塊選擇機構選擇出 之塊中記憶格之列；以及 -個行選擇機構’係用以選擇記憶格陣列中記憶格之 行；其中 於擦除資料時，輸入用以指示欲擦除的塊度之信號及 塊位址’控制列選擇4構而作複數個位址之多重選擇， 藉以選擇出以該塊位址作爲先頭位址之連續的2之〇 (η Α正I整數）次万個（塊，而以實質上同時予以檫除包 含由該塊位址所指定之塊的2 in次方個之塊中記憶格之 資料。 20.如申請專利範圍第19項之快速擦寫記憶器，其中該欲擦 除之塊個數爲2之η次方個以外時，則予以分刻成各爲2 之η次方個之塊而進行擦除。 (請先Μ讀背面之注意事項4填寫本頁) -裝- 訂 經濟部中央標準局員工消费合作社印製 -39 本紙張尺度適用中國國家標準（CNS ) Α4現格（210X297公釐）